JP5099243B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5099243B2
JP5099243B2 JP2011085974A JP2011085974A JP5099243B2 JP 5099243 B2 JP5099243 B2 JP 5099243B2 JP 2011085974 A JP2011085974 A JP 2011085974A JP 2011085974 A JP2011085974 A JP 2011085974A JP 5099243 B2 JP5099243 B2 JP 5099243B2
Authority
JP
Japan
Prior art keywords
lead frame
switching element
semiconductor module
capacitor
snubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011085974A
Other languages
English (en)
Other versions
JP2011238906A (ja
Inventor
裕二 林
祐一 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011085974A priority Critical patent/JP5099243B2/ja
Priority to DE102011002026.8A priority patent/DE102011002026B4/de
Priority to US13/086,620 priority patent/US8796816B2/en
Publication of JP2011238906A publication Critical patent/JP2011238906A/ja
Application granted granted Critical
Publication of JP5099243B2 publication Critical patent/JP5099243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、電子部品を備えた半導体モジュールに関する。
車両等に搭載される電力変換装置として、図１５に示すごとく、スイッチング半導体９２と、直流電源の＋側と−側間に接続した平滑コンデンサ９４とを備えた半導体モジュール９００から構成されているものが知られている（下記特許文献１、２参照）。この電力変換装置９０は、例えば直流電源９１の直流電力を交流電力に変換するために用いられる。
個々のスイッチング半導体９２は、ＩＧＢＴ等のスイッチング素子９５とフリーホイールダイオード９６を備えている。個々のスイッチング素子９５のゲート端子９５ｇは、図示しない制御回路基板に接続されている。この制御回路基板によってスイッチング素子９５のオンオフ動作を制御している。これにより、高電位側のスイッチング半導体９２Ｈの正極端子９８と、低電位側のスイッチング半導体９２Ｌの負極端子９９との間に印加される直流電圧を交流に変換し、交流出力端子９７から出力している。
特開２０００−３３３４７６号公報 特開２００８−１３６３３３号公報
しかしながら、従来の半導体モジュール９００は、スイッチング素子９５がオンオフ動作する際にサージ電圧が発生するため、このサージ電圧に耐えられるよう、高耐圧用のスイッチング素子９５を用いる必要があった。そのため、電力変換装置９０の製造コストが高くなる等の問題が生じていた。
また、スイッチング素子にスナバコンデンサを並列接続することにより、スイッチング素子の動作時に発生するサージを吸収できることが知られている。しかしながら、従来の半導体モジュールは、スナバコンデンサをワイヤボンディングしているため、ワイヤに大きな寄生インダクタンスＬが付いてしまい、サージ（Ｖ＝−Ｌ・ｄｉ／ｄｔ）が高くなってしまう問題がある。そのため、スナバコンデンサの効果を充分に発揮できない問題がある。
本発明は、かかる問題点に鑑みてなされたもので、スイッチング素子のオンオフ動作時に生じるサージを低減できる半導体モジュールを提供しようとするものである。
本発明は、複数のリードフレームと、
該リードフレームに電気的に接続されたスイッチング素子と、
該スイッチング素子に電気的に接続された複数の電子部品と、
上記リードフレームの少なくとも一部と上記スイッチング素子と上記電子部品とを封止する封止部材とを備え、
上記電子部品は、上記リードフレームの主面に実装されており、
上記電子部品は一対の接続端子を備え、該一対の接続端子のうち一方の接続端子と、上記スイッチング素子とが、同一の上記リードフレーム上に配置され、
上記電子部品は２個の上記リードフレーム間に接続され、上記一対の接続端子は、それぞれ別の上記リードフレームの上記主面上に配置されており、
上記電子部品は、上記スイッチング素子に並列接続され上記スイッチング素子のスイッチング動作時に生じるサージを吸収するスナバコンデンサまたは、上記スイッチング素子と接地端子との間に接続され上記スイッチング素子のスイッチング動作時に生じるコモンモードノイズを吸収するラインバイパスコンデンサであり、
上記電子部品として上記スナバコンデンサと上記ラインバイパスコンデンサとを両方とも備え、
上記複数のリードフレームのうち一部のリードフレームには、その主面に、上記スイッチング素子が実装されると共に、上記スナバコンデンサの上記一方の接続端子と、上記ラインバイパスコンデンサの上記一方の接続端子とが、それぞれ配置されていることを特徴とする半導体モジュールにある（請求項１）。
上記半導体モジュールは、スイッチング素子と電気的に接続された電子部品が、リードフレームの主面に実装されているため、電子部品とリードフレームとの接続部におけるインダクタンスを小さくすることができる。仮に電子部品をワイヤボンディングで接続したとすると、ワイヤに寄生インダクタンスが付きやすくなるが、本例ではワイヤを用いず、電子部品をリードフレームの主面に直接、実装しているため、インダクタンスＬを小さくすることができる。これにより、スイッチング素子の動作時に生じるサージ（Ｖ＝−Ｌ・ｄｉ／ｄｔ）を小さくすることができる。
以上のごとく、本発明によれば、スイッチング素子の動作時に生じるサージを低減できる半導体モジュールを提供することができる。
実施例１における、半導体モジュールの平面図であって、図２のＤ−Ｄ断面図。 図１のＡ−Ａ断面図。 図１のＢ−Ｂ断面図。 図１のＣ−Ｃ断面図。 実施例１における、半導体モジュールの回路図。 図５の等価回路。 実施例２における、半導体モジュールの回路図。 実施例３における、半導体モジュールの断面図。 実施例４における、半導体モジュールの断面図。 実施例５における、半導体モジュールの断面図。 実施例６における、半導体モジュールの断面図。 実施例７における、半導体モジュールの断面図。 実施例８における、半導体モジュールの断面図。 図１３のＥ−Ｅ断面図。 従来例における、半導体モジュールの回路図。
上記半導体モジュールにおける好ましい実施の形態につき説明する。
上記半導体モジュールにおいて、上記電子部品は一対の接続端子を備え、該一対の接続端子のうち一方の接続端子と、上記スイッチング素子とが、同一の上記リードフレーム上に配置されている。
したがって、スイッチング素子と電子部品とが同一のリードフレーム上に配置されているため、これらを別々のリードフレーム上に配置してワイヤ等で接続した場合と比べて、スイッチング素子と電子部品との間のインダクタンスを低減できる。そのため、スイッチング素子の動作時に生じるサージを、より低減することができる。
また、上記電子部品は一対の接続端子を備え、上記電子部品は２個の上記リードフレーム間に接続され、上記一対の接続端子は、それぞれ別の上記リードフレームの上記主面上に配置されている。
したがって、２個のリードフレームのうち、一方のリードフレームの主面上に、電子部品の一方の接続端子が配置されているため、これら一方のリードフレームと電子部品との間のインダクタンスを低減できる。また、他方のリードフレームの主面上に、電子部品の他方の接続端子が配置されているため、これら他方のリードフレームと電子部品との間のインダクタンスも低減できる。これにより、２個のリードフレームの間のインダクタンスを低減することができ、スイッチング素子の動作時に生じるサージを、より低減することが可能になる。
また、上記リードフレームから離間した中継用リードフレームを備え、上記電子部品は一対の接続端子を有し、該一対の接続端子のうち一方の接続端子は上記中継用リードフレームの主面上に配置され、他方の上記接続端子は上記リードフレームの主面上に配置されていてもよい。
この場合には、中継用リードフレームの主面上に電子部品の一方の接続端子が配置されているため、これら中継用リードフレームと電子部品との間のインダクタンスを低減できる。また、リードフレームの主面上に電子部品の他方の接続端子が配置されているため、これらリードフレームと電子部品との間のインダクタンスを低減できる。これにより、リードフレームと中継用リードフレームとの間のインダクタンスを低減することができ、スイッチング素子の動作時に生じるサージを、より低減することが可能になる。
また、複数の上記電子部品が上記中継用リードフレームを介して直列接続されており、互いに離間して配置された２つの上記リードフレームの間を、上記複数の電子部品と上記中継用リードフレームとによって電気的に接続するよう構成されていてもよい。
このように、複数の電子部品を直列接続しておけば、電子部品としてコンデンサや抵抗を用いた場合、これらの電子部品のうち一個の電子部品がショート故障した場合でも、他の電子部品が故障しない限り、正常な動作を維持することが可能になる。そのため、半導体モジュールの信頼性を高めることが可能になる。
また、上記構成によれば、複数の電子部品と中継用リードフレームとによって、２個のリードフレームの間を、ワイヤやリード線を用いることなく接続することが可能になる。そのため、２個のリードフレームの間のインダクタンスを低減でき、スイッチング素子の動作時に生じるサージをより低減しやすくなる。
また、上記電子部品は、上記スイッチング素子に並列接続され上記スイッチング素子のスイッチング動作時に生じるサージを吸収するスナバコンデンサまたは、上記スイッチング素子と接地端子との間に接続され上記スイッチング素子のスイッチング動作時に生じるコモンモードノイズを吸収するラインバイパスコンデンサである。
電子部品として上記スナバコンデンサを設けた場合は、スイッチング素子がオンオフ動作した際にサージが発生しても、スナバコンデンサによってサージを吸収することができる。そのため、耐圧の低いスイッチング素子を使用することができ、電力変換装置の製造コストを下げることが可能になる。また、リードフレームの主面上にスナバコンデンサを実装することにより、これらリードフレームとスナバコンデンサとの間のインピーダンスを低減できるため、スイッチング素子を高速スイッチング動作した時に、スナバコンデンサに電流が流れ込みやすくなる。そのため、ソフトスイッチングを容易に行うことができ、スイッチング素子のスイッチング損失を低減することが可能になる。
電子部品として上記ラインバイパスコンデンサを設けた場合は、半導体モジュールの浮遊容量を介して接地端子から外部に漏洩するコモンモードノイズを低減することができる。また、ラインバイパスコンデンサを半導体モジュール内に組み込むことにより、これらを別部品にした場合と比較して、半導体モジュールの電子回路をコンパクト化することが可能になる。そのため、半導体モジュールの生産性を向上することができる。また、ノイズ発生源であるスイッチング素子の近傍にコモンモードノイズを吸収するコンデンサを設置することで、コモンモードノイズ電流が流れるループ面積を低減することができ、電磁波の放射を低減することができる。
また、上記半導体モジュールは、４個の上記スイッチング素子と６個の上記スナバコンデンサとを備え、上記４個のスイッチング素子によってＨブリッジ回路が構成されており、上記６個のスナバコンデンサのうち４個の上記スナバコンデンサはそれぞれ上記スイッチング素子に並列接続され、他の２個の上記スナバコンデンサは、直流電源に接続される正極端子と負極端子との間に接続されており、個々の上記スナバコンデンサは６角形の頂点に相当する位置に配置され、上記６個のスナバコンデンサは密集し、その内側に上記ラインバイパスコンデンサ又は上記スイッチング素子が配置されていないことが好ましい（請求項２）。
また、上記スナバコンデンサ及び上記ラインバイパスコンデンサはチップコンデンサであり、該チップコンデンサの接続端子が上記リードフレームの主面にはんだ付けまたは溶接または導電性接着材により接着されていることが好ましい（請求項３）。
このようにすると、スナバコンデンサとリードフレームの接続部のインダクタンスを更に低減できる。すなわち、仮に、スナバコンデンサとしてリード線を有するコンデンサを用いたとすると、リード線に大きな寄生インダクタンスＬが付きやすくなる。そのため、サージ（Ｖ＝−Ｌ・ｄｉ／ｄｔ）が大きくなったり、スイッチング損失が大きくなったりしやすい。しかしながら、スナバコンデンサやラインバイパスコンデンサとしてチップコンデンサを用い、かつはんだ接続等することにより、リード線を用いることなく、スナバコンデンサ等をリードフレームに接続することが可能になる。これにより、スナバコンデンサ等とリードフレームとの間に大きな寄生インダクタンスが付きにくくなり、スイッチング素子の動作時に生じるサージおよびスイッチング損失を容易に低減することができる。
また、直列接続した２個の上記スイッチング素子と、個々の該スイッチング素子に並列接続された上記スナバコンデンサとを１単位のスイッチング素子群とした場合に、１単位の又は複数単位の上記スイッチング素子群を一体化して封止することが好ましい（請求項４）。
この場合には、上記スイッチング素子群を１単位又は複数単位まとめて１体化するため、スイッチング素子を１個ずつ封止した場合と比較して、集約化することで容易に電子回路を構成することができる。そのため、電子回路をコンパクト化でき、生産性を向上させることができる。
また、複数単位の上記スイッチング素子群を互いに並列接続して一体化することが好ましい（請求項５）。
このようにすると、半導体モジュールを用いて、更に容易に電子回路を構成することができる。すなわち、例えば２個のスイッチング素子群を並列接続して一体化した場合には、半導体モジュールをＤＣ−ＤＣコンバータとして使用できる。また、３個のスイッチング素子群を並列接続して一体化した場合には、半導体モジュールをインバータとして使用できる。
また、２単位の上記スイッチング素子群を有し、上記リードフレームの上記主面の法線方向から見たときに、４個の上記スイッチング素子は、四角形の頂点に相当する位置にそれぞれ配置されていることが好ましい（請求項６）。
このようにすると、４個のスイッチング素子を互いに近くに配置することができ、これら４個のスイッチング素子の間に生じるインダクタンスをより低減しやすくなる。また、４個のスイッチング素子を一直線上に配置した場合と比べて、半導体モジュールをコンパクト化でき、小型化しやすい。
（実施例１）
本発明の実施例にかかる半導体モジュールにつき、図１〜図６を用いて説明する。
図１に示すごとく、本例の半導体モジュール１は、複数のリードフレーム２と、スイッチング素子Ｔｒ（Ｔｒ１〜Ｔｒ４）と、電子部品７と、封止部材３とを備える。
スイッチング素子Ｔｒは、リードフレーム２に電気的に接続されている。また、電子部品７は、スイッチング素子Ｔｒに電気的に接続されている。封止部材３は、リードフレーム２の一部とスイッチング素子Ｔｒ１〜Ｔｒ４と電子部品７とを封止している。
そして図１、図２に示すごとく、電子部品７は、リードフレーム２の主面２００に実装されている。
図１に示すごとく、本例の半導体モジュール１は、５個のリードフレーム２ａ〜２ｅを備える。第１〜第４リードフレーム２ａ〜２ｄには、それぞれ１個のスイッチング素子Ｔｒが接続されている。スイッチング素子Ｔｒ１〜Ｔｒ４は、ＮチャネルＭＯＳ−ＦＥＴである（図５、図６参照）。
スイッチング素子Ｔｒ１〜Ｔｒ４の、ドレイン電極Ｄが形成されている面７０（図３参照）は、リードフレーム２の主面２００にはんだ付けされている。また、スイッチング素子Ｔｒ１〜Ｔｒ４のソース電極Ｓは、ワイヤ１０によって他のリードフレーム２にボンディングされている。
本例では、電子部品７として、スナバコンデンサＣ１〜Ｃ５と、ラインバイパスコンデンサＣ６，Ｃ７とを実装している。スナバコンデンサＣ１〜Ｃ５は、スイッチング素子Ｔｒに並列接続されており（図５参照）、スイッチング素子Ｔｒのスイッチング動作時に生じるサージを吸収する。また、ラインバイパスコンデンサＣ６，Ｃ７は、スイッチング素子Ｔｒと接地端子４との間に接続され（図５参照）、スイッチング素子Ｔｒのスイッチング動作時に生じるコモンモードノイズを吸収する。
図２に示すごとく、本例では、２個のリードフレーム２ａ，２ｂの間に第１スナバコンデンサＣ１（電子部品７）が接続されている。第１スナバコンデンサＣ１はチップコンデンサである。チップコンデンサは、直方体を呈する本体部１４と、該本体部１４の側面に設けられた一対の接続端子１３ａ，１３ｂとを有する。これら一対の接続端子１３ａ，１３ｂのうち、一方の接続端子１３ａは第１リードフレーム２ａ上に接続されており、他方の接続端子１３ｂは第２リードフレーム２ｂ上に接続されている。本例では、接続端子１３とリードフレーム２とは、はんだ１５によって接続されているが、これらを溶接してもよい。また、導電性接着剤によって接着してもよい。
なお、他のスナバコンデンサＣ２〜Ｃ４も、第１スナバコンデンサＣ１と同様の構成となっている。
また、図１に示すごとく、第１スナバコンデンサＣ１（電子部品７）の一方の接続端子１３ａと、第１スイッチング素子Ｔｒ１とは、同一のリードフレーム２ａ上に配置されている。他のスナバコンデンサＣ２〜Ｃ４も同様の構成になっている。すなわち、第２スナバコンデンサＣ２の一方の接続端子１３ｅと第２スイッチング素子Ｔｒ２とは、同一のリードフレーム２ｂ上に配置されている。第３スナバコンデンサＣ３の一方の接続端子１３ｇと第３スイッチング素子Ｔｒ３とは、同一のリードフレーム２ｃ上に配置されている。また、第４スナバコンデンサＣ４の一方の接続端子１３ｉと第４スイッチング素子Ｔｒ４とは、同一のリードフレーム２ｄ上に配置されている。
図２に示すごとく、本例の半導体モジュール１は接地端子４を備える。この接地端子４とリードフレーム２との間には、絶縁部材５が介在している。接地端子４は、スイッチング素子Ｔｒ１〜Ｔｒ４の放熱板を兼ねている。接地端子４の一部は封止部材３から露出している。接地端子４は、半導体モジュール１を収納する金属製の収納ケース１１の内面に接触している。また、収納ケース１１は、車両のボディ（図示しない）に接続している。このように、金属製の収納ケース１１を介して、接地端子４を車両のボディに電気的に接続するようになっている。
図１に示すごとく、本例では、スイッチング素子Ｔｒ１〜Ｔｒ４と接地端子４との間にラインバイパスコンデンサＣ６，Ｃ７（電子部品７）が設けられている。ラインバイパスコンデンサＣ６，Ｃ７は、図４に示すごとく、リードフレーム２上に実装されている。
本例では、ラインバイパスコンデンサＣ６としてチップコンデンサを用いている。図４に示すごとく、接地端子４には、半導体モジュール１の内側に向かって突出した突部４０が形成されている。リードフレーム２の主面２００と、突部４０の主面４００とは略面一である。そして、突部４０とリードフレーム２ａとの間にラインバイパスコンデンサＣ６１が取り付けられている。ラインバイパスコンデンサＣ６１は２個の接続端子１３ｃ，１３ｄを備える。一方の接続端子１３ｃは第１リードフレーム２ａの主面２００に、はんだ１５によって接続されている。また、他方の接続端子１３ｄは突部４０の主面４００にはんだ付けされている。図１に示される他のラインバイパスコンデンサＣ７１，Ｃ６２，Ｃ７２も同様の構成となっている。
次に、図５を用いて、本例の半導体モジュール１の回路図の説明をする。上述したように本例では、スイッチング素子Ｔｒ１〜Ｔｒ４として、ＮチャネルＭＯＳトランジスタを用いている。スナバコンデンサＣ１〜Ｃ４は、個々のスイッチング素子Ｔｒ〜Ｔｒ４のソースＳ−ドレインＤ間に接続されている。本例の半導体モジュール１は、２個の正極端子Ｐ１，Ｐ２を有する。
半導体モジュール１は、２個の正極端子Ｐ１，Ｐ２を短絡した状態で使用する。正極端子Ｐ１，Ｐ２は、直流電源（図示しない）の正電極に接続され、負極端子Ｎは、直流電源の負電極に接続される。また、正極端子Ｐ１と負極端子Ｎの間および正極端子Ｐ２と負極端子Ｎの間にも、それぞれスナバコンデンサＣ５が接続されている。このスナバコンデンサＣ５も、図１に示す他のスナバコンデンサＣ１〜Ｃ４と同様の構成となっている。
スイッチング素子Ｔｒのゲート端子Ｇは、制御回路基板（図示しない）に接続されている。この制御回路基板によって、スイッチング素子Ｔｒの動作を制御している。本例の半導体モジュール１は、例えばＤＣ−ＤＣコンバータに用いられる。
図５の等価回路を図６に示す。同図に示すごとく、本例の半導体モジュール１は、直列接続した２個のスイッチング素子Ｔｒと、個々のスイッチング素子Ｔｒに並列接続されたスナバコンデンサＣとからなる１単位のスイッチング素子群６を、２単位並列接続して、一体化したものである。
本例の作用効果について説明する。本例では図１、図２に示すごとく、スイッチング素子Ｔｒに電気的に接続された電子部品７が、リードフレーム２の主面２００に実装されているため、電子部品７とリードフレーム２との接続部１５におけるインダクタンスを小さくすることができる。仮に電子部品７をワイヤボンディングで接続したとすると、ワイヤに寄生インダクタンスが付きやすくなるが、本例ではワイヤを用いず、電子部品７をリードフレーム２の主面２００に直接、実装しているため、インダクタンスＬを小さくすることができる。これにより、スイッチング素子Ｔｒの動作時に生じるサージ（Ｖ＝−Ｌ・ｄｉ／ｄｔ）を小さくすることができる。
また、本例では、電子部品７（スナバコンデンサＣ１）の一対の接続端子１３ａ，１３ｂのうち、一方の接続端子１３ａとスイッチング素子Ｔｒ１とが、同一のリードフレーム２ａ上に配置されている。他の電子部品７（スナバコンデンサＣ２〜Ｃ５、ラインバイパスコンデンサＣ６１，Ｃ６２）も同様の構造になっている。
このようにすると、スイッチング素子Ｔｒと電子部品７とが同一のリードフレーム２上に配置されているため、これらを別々のリードフレーム２上に配置してワイヤ等で接続した場合と比べて、スイッチング素子Ｔｒと電子部品７との間のインダクタンスを低減できる。そのため、スイッチング素子Ｔｒの動作時に生じるサージを、より低減することができる。
また、本例では、図１、図２に示すごとく、電子部品７（スナバコンデンサＣ１）は２個のリードフレーム２ａ，２ｂの間に接続されている。電子部品７（スナバコンデンサＣ１）の一方の接続端子１３ａは一方のリードフレーム２ａ上に配置され、他方の接地端子１３ｂは他方のリードフレーム２ｂ上に配置されている。
このようにすると、２個のリードフレーム２ａ，２ｂのうち、一方のリードフレーム２ａの主面２００上に、電子部品７（スナバコンデンサＣ１）の一方の接続端子１３ａが配置されているため、これらリードフレーム２ａと電子部品７との間のインダクタンスを低減できる。また、他方のリードフレーム２ｂの主面２００上に、電子部品７（スナバコンデンサＣ１）の他方の接続端子１３ｂが配置されているため、これらリードフレーム２ｂと電子部品７との間のインダクタンスも低減できる。これにより、２個のリードフレーム２ａ，２ｂの間のインダクタンスを低減することができ、スイッチング素子Ｔｒの動作時に生じるサージを、より低減することが可能になる。
なお、他の電子部品７（スナバコンデンサＣ２〜Ｃ５）も同様の構成になっており、同様の効果を有する。
また、本例では、電子部品７として、スナバコンデンサＣ１〜Ｃ５および、ラインバイパスコンデンサＣ６，Ｃ７を実装している。
電子部品７としてスナバコンデンサＣ１〜Ｃ５を設けた場合は、スイッチング素子Ｔｒがオンオフ動作した際にサージが発生しても、スナバコンデンサＣ１〜Ｃ５によってサージを吸収することができる。そのため、耐圧の低いスイッチング素子Ｔｒを使用することができ、電力変換装置の製造コストを下げることが可能になる。また、リードフレーム２の主面２００上にスナバコンデンサＣ１〜Ｃ５を実装することにより、これらリードフレーム２とスナバコンデンサＣ１〜Ｃ５との間のインピーダンスを小さくすることができるため、スイッチング素子を高速スイッチング動作したときに、スナバコンデンサＣ１〜Ｃ５に電流が流れ込みやすくなる。そのため、ソフトスイッチングを容易に行うことができ、スイッチング素子Ｔｒのスイッチング損失を低減することが可能になる。
また、電子部品７としてラインバイパスコンデンサＣ６，Ｃ７を設けた場合は、半導体モジュール１の浮遊容量を介して接地端子から外部に漏洩するコモンモードノイズを低減することができる。また、ラインバイパスコンデンサＣ６，Ｃ７を半導体モジュール１内に組み込むことにより、これらを別部品にした場合と比較して、半導体モジュール１の電子回路をコンパクト化することが可能になる。そのため、半導体モジュール１の生産性を向上することができる。また、ノイズ発生源であるスイッチング素子Ｔｒの近傍にコモンモードノイズを吸収するコンデンサＣ６，Ｃ７を設置することで、コモンモードノイズ電流が流れるループ面積を低減することができ、電磁波の放射を低減することができる。
図２〜図４に示すごとく、スナバコンデンサＣ１〜Ｃ５及びラインバイパスコンデンサＣ６，Ｃ７はチップコンデンサである。そして、チップコンデンサの接続端子１３がリードフレーム２の主面２００にはんだ付けされている。
このようにすると、スナバコンデンサＣ１〜Ｃ５とリードフレーム２の接続部のインダクタンスを更に低減できる。すなわち、仮に、スナバコンデンサＣ１〜Ｃ５としてリード線を有するコンデンサを用いたとすると、リード線に大きな寄生インダクタンスＬが付きやすくなる。そのため、サージ（Ｖ＝−Ｌ・ｄｉ／ｄｔ）が大きくなったり、スイッチング損失が大きくなったりしやすい。しかしながら、上記コンデンサＣ１〜Ｃ７としてチップコンデンサを用い、かつはんだ接続することにより、リード線を用いることなく、コンデンサＣ１〜Ｃ７をリードフレーム２に接続することが可能になる。これにより、コンデンサＣ１〜Ｃ７とリードフレーム２との間に大きな寄生インダクタンスが付きにくくなり、スイッチング素子Ｔｒの動作時に生じるサージおよびスイッチング損失を容易に低減することができる。
なお、チップコンデンサの接続端子１３とリードフレーム２の主面２００とを、溶接または導電性接着材により接着しても同様の効果を有する。
また、図６に示すごとく、本例の半導体モジュール１は、２単位のスイッチング素子群６を一体化して構成されている。
この場合には、複数個のスイッチング素子群６をまとめて１体化するため、スイッチング素子Ｔｒを１個ずつ封止した場合と比較して、少ない半導体モジュール１にて容易に電子回路を構成することができる。そのため、電子回路をコンパクト化でき、生産性を向上させることができる。
また、図６に示すごとく、本例の半導体モジュール１は、複数単位のスイッチング素子群６を互いに並列接続して一体化して構成されている。
このようにすると、半導体モジュール１を用いて、更に容易に電子回路を構成することができる。すなわち、例えば図６に示すごとく、２個のスイッチング素子群６を並列接続して一体化した場合には、半導体モジュール１をＤＣ−ＤＣコンバータとして使用できる。
なお、３個以上のスイッチング素子群６を並列接続して一体化することもできる。３個のスイッチング素子群６を並列接続した場合には、半導体モジュール１をインバータとして使用することができる。
以上のごとく、本例によれば、スイッチング素子Ｔｒ１〜Ｔｒ４の動作時に生じるサージを低減できる半導体モジュール１を提供することができる。
（実施例２）
本例は、１つの半導体モジュール１に内蔵するスイッチング素子群６の数を変更した例である。図７に示すごとく、本例では、１個のスイッチング素子群６のみを封止してモジュール化している。
このようにすると、１個のスイッチング素子群６のみを必要とする電子回路に好適に使用できる。すなわち、本例の半導体モジュール１は、複数個のスイッチング素子群６を一体化した場合と比較して、１個のスイッチング素子群６しか含まれていないため、電子回路の製造コストを安くすることができる。
その他、実施例１と同様の構成および作用効果を有する。
（実施例３）
本例は、ラインバイパスコンデンサＣ６，Ｃ７と接地端子４との接続方法を変更した例である。図８に示すごとく、本例における接地端子４は突部４０（図４参照）が形成されておらず、平板状になっている。また、接地端子４の主面４００に金属ブロック４１を載置し、はんだ付けまたは溶接してある。リードフレーム２の主面２００と金属ブロック４１の主面４１０とは略面一である。そして、リードフレーム２と金属ブロック４１との間を跨ぐようにスナバコンデンサＣ６，Ｃ７を載置し、はんだ付け又は溶接している。
その他、実施例１と同様の構成を備える。
本例の作用効果について説明する。本例では、接地端子４に突部４０（図４参照）を形成する必要がなく、平板状の接地端子４を使用することができる。そのため、接地端子４の加工工程を簡素化でき、半導体モジュール１の製造コストを下げることができる。
その他、実施例１と同様の作用効果を備える。
（実施例４）
本例は、ラインバイパスコンデンサＣ６，Ｃ７と接地端子４との接続方法を変更した例である。図９に示すごとく、本例の半導体モジュール１は、締結用リードフレーム２ｆ，２ｇを備える。この締結用リードフレーム２ｆ、２ｇにボルト１２を挿入し、収納ケース１１に螺合することにより、半導体モジュール１を収納ケース１１に固定している。また、第１リードフレーム２ａと締結用リードフレーム２ｇとの間にラインバイパスコンデンサＣ６が配置され、はんだ付けまたは溶接されている。他のラインバイパスコンデンサＣ７も同様の構成となっている。
その他、実施例１と同様の構成を備える。
本例の作用効果について説明する。本例では、締結用リードフレーム２ｆ、２ｇを用いて、ラインバイパスコンデンサＣ６，Ｃ７を接地端子４に電気的に接続することができる。そのため、接地端子４に突部４０（図４参照）を形成したり、金属ブロック４１（図８参照）を配置したりする必要がなく、半導体モジュール１の製造コストをさらに低減できる。
その他、実施例１と同様の作用効果を備える。
（実施例５）
本例は、ラインバイパスコンデンサＣ６と接地端子４との接続方法を変更した例である。図１０に示すごとく、本例では、２個のリードフレーム２ｈ，２ｉの間にラインバイパスコンデンサＣ６を配置し、はんだ付けまたは溶接している。そして、リードフレーム２ｈと接地端子４とを、ワイヤ１０を使ってボンディングしている。また、別のラインバイパスコンデンサＣ７（図１参照）も同様の構成となっている。
その他、実施例１と同様の構成を備える。
本例の作用効果について説明する。本例では、スイッチング素子Ｔｒ１〜Ｔｒ４をワイヤボンディングする際の工程を利用して、ラインバイパスコンデンサＣ６，Ｃ７を接地端子４に接続することができる。そのため、半導体モジュール１の製造コストを更に下げることができる。
その他、実施例１と同様の作用効果を備える。
（実施例６）
本例は、スイッチング素子Ｔｒの配置位置を変更した例である。本例は図１１に示すごとく、実施例１と同様に、４個のスイッチング素子Ｔｒ１〜Ｔｒ４を備える。そして、リードフレーム２の主面２００の法線方向（紙面に垂直な方向）から見たときに、４個のスイッチング素子Ｔｒ１〜Ｔｒ４は、四角形の頂点に相当する位置にそれぞれ配置されている。
本例における半導体モジュール１の電子回路は、図５と同一である。半導体モジュール１は、実施例１と同様に、複数のリードフレーム２と、４個のスイッチング素子Ｔｒと、電子部品７（スナバコンデンサＣ１〜Ｃ５、ラインバイパスコンデンサＣ６，Ｃ７）とを備える。
スイッチング素子Ｔｒ１〜Ｔｒ４は、リードフレーム２ａ〜２ｄにそれぞれ搭載されている。第１スイッチング素子Ｔｒ１を搭載した第１リードフレーム２ａは、第１の正極端子Ｐ１となっており、第３スイッチング素子Ｔｒ３を搭載した第３リードフレーム２ｃは、第２の正極端子Ｐ２となっている。また、第２スイッチング素子Ｔｒ２を搭載した第２リードフレーム２ｂは第１の出力端子ＯＵＴ１となっており、第４スイッチング素子Ｔｒ４を搭載した第４リードフレーム２ｄは第２の出力端子ＯＵＴ２となっている。
また、半導体モジュール１は、信号入力用のリードフレーム２ｊ〜２ｒを備える。リードフレーム２ｊ，２ｋ，２ｍ，２ｎは、各スイッチング素子Ｔｒのソース電極（Ｓ１〜Ｓ４）に、信号用ワイヤ１９によって接続されている。リードフレーム２ｏ，２ｐ，２ｑ，２ｒは、各スイッチング素子Ｔｒのゲート電極（Ｇ１〜Ｇ４）に、信号用ワイヤ１９によって接続されている。
また、半導体モジュール１は、一対の接地用リードフレーム２ｓ，２ｔと、負極端子Ｎとして用いるための第５リードフレーム２ｅとを備える。第５リードフレーム２ｅは、第１リードフレーム２ａと第３リードフレーム２ｃとの間に介在している。また、第５リードフレーム２ｅは、第２リードフレーム２ｂと第４リードフレーム２ｄとの間にも介在している。第１接地用リードフレーム２ｓは、第１リードフレーム２ａと第５リードフレーム２ｅとの間に介在している。第２接地用リードフレーム２ｔは、第３リードフレーム２ｃと第５リードフレーム２ｅとの間に介在している。
複数のリードフレーム２のうち、第１リードフレーム２ａと、第３リードフレーム２ｃと、第５リードフレーム２ｅと、接地用リードフレーム２ｓ，２ｔと、信号入力用のリードフレーム２ｊ，２ｍ，２ｏ，２ｑは、封止部材３からそれぞれ同一方向に突出している。
また、複数のリードフレーム２のうち、第２リードフレーム２ｂと、第４リードフレーム２ｄと、信号入力用のリードフレーム２ｋ，２ｐ，２ｒ，２ｎは、第１リードフレーム２ａの突出方向とは反対方向に突出している。
図１１に示すごとく、第１リードフレーム２ａと第２リードフレーム２ｂとの間に、第１スナバコンデンサＣ１が設けられている。また、第３リードフレーム２ｃと第４リードフレーム２ｄとの間に、第３スナバコンデンサＣ３が設けられている。さらに、第１リードフレーム２ａ〜第４リードフレーム２ｄと、第５リードフレーム５ｅとの間に、スナバコンデンサＣ２，Ｃ４，Ｃ５１，Ｃ５２が設けられている。
また、第１リードフレーム２ａと第１接地用リードフレーム２ｓとの間には第１ラインバイパスコンデンサＣ６１が設けられ、第５リードフレーム２ｅと第１接地用リードフレーム２ｓとの間には第３ラインバイパスコンデンサＣ７１が設けられている。さらに、第５リードフレーム２ｅと第２接地用リードフレーム２ｔとの間には第４ラインバイパスコンデンサＣ７２が設けられ、第３リードフレーム２ｃと第２接地用リードフレーム２ｔとの間には第２ラインバイパスコンデンサＣ６２が設けられている。
その他、実施例１と同様の構成を備える。
本例の作用効果について説明する。本例では、４個のスイッチング素子Ｔｒ１〜Ｔｒ４を、四角形の頂点に相当する位置に、それぞれ設けた。このようにすると、４個のスイッチング素子Ｔｒを互いに近くに配置することができ、これら４個のスイッチング素子Ｔｒ１〜Ｔｒ４の間に生じるインダクタンスをより低減しやすくなる。また、４個のスイッチング素子Ｔｒ１〜Ｔｒ４を一直線上に配置した場合（図１参照）と比べて、半導体モジュール１をコンパクト化でき、小型化しやすい。
また、本例では、第１リードフレーム２ａと、第２リードフレーム２ｂと、第５リードフレーム２ｅとを互いに近くに配置することができるため、これらのリードフレーム２ａ，２ｂ，２ｅ間を接続するスナバコンデンサＣ１，Ｃ２，Ｃ５１を互いに近い位置に設けることができる。このようにすると、ノイズ電流Ｉ１から放射される電磁波の量を低減することができる。すなわち、スイッチング素子Ｔｒ１，Ｔｒ２がオンオフ動作すると、これらのスイッチング素子Ｔｒ１，Ｔｒ２の周囲に存在する寄生インダクタンスが原因となって、ノイズ電流Ｉ１が発生することがある。このノイズ電流Ｉ１は、スナバコンデンサＣ１，Ｃ２，Ｃ５１を通る経路内を流れる。本例のように、スナバコンデンサＣ１，Ｃ２，Ｃ５１を互いに近い位置に設けることにより、ノイズ電流Ｉ１が流れる面積（ループ面積）を小さくすることができ、ノイズ電流Ｉ１から放射される電磁波の放射量を低減することが可能になる。
同様に、本例では第３リードフレーム２ｃと、第４リードフレーム２ｄと、第５リードフレーム２ｅとを互いに近くに配置することができるため、これらのリードフレーム２ｃ、２ｄ、２ｅ間を接続するスナバコンデンサＣ３，Ｃ４，Ｃ５２を互いに近い位置に設けることができる。スイッチング素子Ｔｒ３，Ｔｒ４がオンオフ動作すると、ノイズ電流Ｉ２が発生し、スナバコンデンサＣ３，Ｃ４，Ｃ５２を通る経路内をノイズ電流Ｉ２が流れる。本例では、スナバコンデンサＣ３，Ｃ４，Ｃ５２を互いに接近配置できるため、ノイズ電流Ｉ２が流れる面積（ループ面積）を小さくすることができる。そのため、ノイズ電流Ｉ２から放射される電磁波の放射量を低減することが可能になる。
その他、実施例１と同様の作用効果を備える。
（実施例７）
本例は、スナバコンデンサおよびラインバイパスコンデンサの数を変更した例である。図１２に示すごとく、本例の半導体モジュール１は、スナバコンデンサＣ５１，Ｃ５２およびラインバイパスコンデンサＣ６１，Ｃ６２，Ｃ７１，Ｃ７２をそれぞれ２個備える。半導体モジュール１には、リードフレーム２から離隔した複数の中継用リードフレーム８が形成されており、この中継用リードフレーム８を使って、２個のラインバイパスコンデンサＣ６１等を直列に接続している。
中継用リードフレーム８は、リードフレーム２を構成する金属板と同一の金属板から構成されている。本例の半導体モジュール１は、第１中継用リードフレーム８１〜第６中継用リードフレーム８６の、合計６個の中継用リードフレーム８を備える。第１中継用リードフレーム８１は、第１接地用リードフレーム２ｓと第１リードフレーム２ａとの間に設けられている。第２中継用リードフレーム８２は、第１接地用リードフレーム２ｓと第５リードフレーム２ｅとの間に設けられている。第３中継用リードフレーム８３は、第２接地用リードフレーム２ｔと第５リードフレーム２ｅとの間に設けられている。第４中継用リードフレーム８４は、第２接地用リードフレーム２ｔと第３リードフレーム２ｃとの間に設けられている。第５中継用リードフレーム８５は、第１リードフレーム２ａと第５リードフレーム２ｅとの間に設けられている。第６中継用リードフレーム８６は、第３リードフレーム２ｃと第５リードフレーム２ｅとの間に設けられている。
本例では、第１中継用リードフレーム８１を使って、２個の第１ラインバイパスコンデンサＣ６１を直列に接続している。そして、２個の第１ラインバイパスコンデンサＣ６１と第１中継用リードフレーム８１とによって、第１リードフレーム２ａと第１接地用リードフレーム２ｓとの間を電気的に接続している。他のラインバイパスコンデンサＣ６２，Ｃ７１，Ｃ７２及び、スナバコンデンサＣ５１，Ｃ５２も同様の構造になっている。
２個の第１ラインバイパスコンデンサＣ６１のうち、一方の第１ラインバイパスコンデンサＣ６１１は、第１リードフレーム２ａと第１中継用リードフレーム８１との間に接続されている。第１ラインバイパスコンデンサＣ６１１の一対の接続用端子１３ｍ，１３ｎのうち、一方の接続用端子１３ｍは第１中継用リードフレーム８１の主面上に配置され、他方の接続用端子１３ｎは第１リードフレーム２ａの主面２００上に配置されている。他方の第１ラインバイパスコンデンサＣ６１２も同様の構造になっている。また、他のラインバイパスコンデンサＣ６２，Ｃ７１，Ｃ７２、スナバコンデンサＣ５１，Ｃ５２も同様の構造になっている。
その他、実施例６と同様の構成を備える。
本例の作用効果について説明する。本例では、第１中継用リードフレーム８１の主面上に、電子部品７（ラインバイパスコンデンサＣ６１１）の一方の接続端子１３ｍが配置されているため、これら第１中継用リードフレーム８１とラインバイパスコンデンサＣ６１１との間のインダクタンスを低減できる。また、第１リードフレーム２ａの主面２００上に、電子部品７（ラインバイパスコンデンサＣ６１１）の他方の接続端子１３ｎが配置されているため、これら第１リードフレーム２ａとラインバイパスコンデンサＣ６１１との間のインダクタンスを低減できる。そのため、第１リードフレーム２ａと第１中継用リードフレーム８１との間のインダクタンスを低減することができる。
また、他の電子部品７（ラインバイパスコンデンサＣ６１２，Ｃ６２，Ｃ７１，Ｃ７２、スナバコンデンサＣ５１，Ｃ５２）も同様の構造となっており、同様の作用効果を有する。
また、本例では、複数のラインバイパスコンデンサＣ６１１，Ｃ６１２が第１中継用リードフレーム８１を介して直列接続されている。そして、互いに離間して配置された２つのリードフレーム２ａ，２ｓの間を、複数のラインバイパスコンデンサＣ６１１，Ｃ６１２と第１中継用リードフレームとによって電気的に接続している。
このように、複数のラインバイパスコンデンサＣ６１１，Ｃ６１２を直列接続しておけば、これらのラインバイパスコンデンサＣ６１１，Ｃ６１２のうち一個のラインバイパスコンデンサがショート故障した場合でも、他のラインバイパスコンデンサが故障しない限り、正常な動作を維持することが可能になる。そのため、半導体モジュール１の信頼性を高めることが可能になる。
また、本例では、複数のラインバイパスコンデンサＣ６１１，Ｃ６１２と第１中継用リードフレーム８１とによって、２個のリードフレーム２ａ，２ｓの間を、ワイヤやリード線を用いることなく接続することが可能になる。そのため、２個のリードフレーム２ａ，２ｓ間のインダクタンスを低減できる。
なお、他の電子部品７（ラインバイパスコンデンサＣ６２，Ｃ７１，Ｃ７２、スナバコンデンサＣ５１，Ｃ５２）も同様の構造となっており、同様の作用効果を有する。
その他、実施例６と同様の作用効果を備える。
（実施例８）
本例は、リードフレーム２の形状を変更した例である。図１３に示すごとく、本例の半導体モジュール１は、第１リードフレーム２ａと第３リードフレーム２ｃとを一体化した共通リードフレーム２ｃｏを備える。この共通リードフレーム２ｃｏにより、実施例６，７では２個存在していた正極端子Ｐ１，Ｐ２（図１２、図１３参照）を、一個の正極端子Ｐに集約している。
また、第２リードフレーム２ｂは、第２スイッチング素子Ｔｒ２を搭載する搭載部２５０と、端子部２５１と、これら搭載部２５０と端子部２５１との間を繋ぐ接続部２５２とを備える。端子部２５１は、半導体モジュール１の第１の出力端子ＯＵＴ１になっている。接続部２５２は、共通リードフレーム２ｃｏと第４リードフレーム２ｄとの間に介在している。そして、共通リードフレーム２ｃｏと第４リードフレーム２ｄとの間に、接続部２５２を跨ぐように、第３スナバコンデンサＣ３が設けられている。
また、本例の半導体モジュール１は、第１中継用リードフレーム８１〜第３中継用リードフレーム８３の、３個の中継用リードフレーム８を備える。第１中継用リードフレーム８１は、第１接地用リードフレーム２ｓと共通リードフレーム２ｃｏとの間に介在している。第２中継用リードフレーム８２は、共通リードフレーム２ｃｏと第５リードフレーム２ｅとの間に介在している。第３中継用リードフレーム８３は、第５リードフレーム２ｅと第２接地用リードフレーム２ｔとの間に介在している。
本例では、第１ラインバイパスコンデンサＣ６１と、第１中継用リードフレーム８１と、第２ラインバイパスコンデンサＣ６２とによって、第１接地用リードフレーム２ｓと共通リードフレーム２ｃｏとの間を接続している。他のラインバイパスコンデンサＣ７１，Ｃ７２及びスナバコンデンサＣ５１，Ｃ５２も同様の構造になっている。また、本例の中継用リードフレーム８１，８２，８３は、図１４に示すごとく、導電性接着剤によって形成されている。
その他、実施例６と同様の構成を備える。
本例の作用効果について説明する。
本例では、共通リードフレーム２ｃｏと第４リードフレーム２ｄとの間に、接続部２５２を跨ぐように、第３スナバコンデンサＣ３が設けられている。このようにすると、共通リードフレーム２ｃｏと第４リードフレーム２ｄとの間に上記接続部２５２を介在させつつ、これらのリードフレーム２ｃｏ，２ｄの間に第３スナバコンデンサＣ３を設けることが可能になる。リードフレーム２ｃｏ，２ｄの間に接続部２５２が介在した構造を採用すると、第２リードフレーム２ｂの搭載部２５０を、端子部２５１から離れた位置に設けることができ、半導体モジュール１の設計自由度を上げることが可能になる。また、第３スナバコンデンサＣ３を設けることにより、第３スイッチング素子Ｔｒ３がオンオフ動作した時に生じるサージを、第３スナバコンデンサＣ３によって吸収することができる。
また、本例では、中継用リードフレーム８１，８２，８３を、導電性接着剤を使って形成した。このようにすると、ラインバイパスコンデンサＣ６１，Ｃ６２を接地端子４に接続するために、突部４０（図４参照）を形成する必要がなくなり、製造コストの低い平板状の接地端子４を使用することが可能になる。そのため、半導体モジュール１の製造コストを低減することができる。
その他、実施例６と同様の作用効果を備える。
１ 半導体モジュール
１５ 接続部（はんだ）
２ リードフレーム
３ 封止部材
４ 接地端子（放熱板）
５ 絶縁部材
７ 電子部品
８ 中継用リードフレーム
Ｃ１〜Ｃ５ スナバコンデンサ
Ｃ６、Ｃ７ ラインバイパスコンデンサ
Ｔｒ１〜Ｔｒ４ スイッチング素子（ＭＯＳ−ＦＥＴ）

Claims (6)

  1. 複数のリードフレームと、
    該リードフレームに電気的に接続されたスイッチング素子と、
    該スイッチング素子に電気的に接続された複数の電子部品と、
    上記リードフレームの少なくとも一部と上記スイッチング素子と上記電子部品とを封止する封止部材とを備え、
    上記電子部品は、上記リードフレームの主面に実装されており、
    上記電子部品は一対の接続端子を備え、該一対の接続端子のうち一方の接続端子と、上記スイッチング素子とが、同一の上記リードフレーム上に配置され、
    上記電子部品は２個の上記リードフレーム間に接続され、上記一対の接続端子は、それぞれ別の上記リードフレームの上記主面上に配置されており、
    上記電子部品は、上記スイッチング素子に並列接続され上記スイッチング素子のスイッチング動作時に生じるサージを吸収するスナバコンデンサまたは、上記スイッチング素子と接地端子との間に接続され上記スイッチング素子のスイッチング動作時に生じるコモンモードノイズを吸収するラインバイパスコンデンサであり、
    上記電子部品として上記スナバコンデンサと上記ラインバイパスコンデンサとを両方とも備え、
    上記複数のリードフレームのうち一部のリードフレームには、その主面に、上記スイッチング素子が実装されると共に、上記スナバコンデンサの上記一方の接続端子と、上記ラインバイパスコンデンサの上記一方の接続端子とが、それぞれ配置されていることを特徴とする半導体モジュール。
  2. 請求項１に記載の半導体モジュールにおいて、上記半導体モジュールは、４個の上記スイッチング素子と６個の上記スナバコンデンサとを備え、上記４個のスイッチング素子によってＨブリッジ回路が構成されており、上記６個のスナバコンデンサのうち４個の上記スナバコンデンサはそれぞれ上記スイッチング素子に並列接続され、他の２個の上記スナバコンデンサは、直流電源に接続される正極端子と負極端子との間に接続されており、個々の上記スナバコンデンサは６角形の頂点に相当する位置に配置され、上記６個のスナバコンデンサは密集し、その内側に上記ラインバイパスコンデンサ又は上記スイッチング素子が配置されていないことを特徴とする半導体モジュール。
  3. 請求項１又は請求項２に記載の半導体モジュールにおいて、上記スナバコンデンサ及び上記ラインバイパスコンデンサはチップコンデンサであり、該チップコンデンサの接続端子が上記リードフレームの主面にはんだ付けまたは溶接または導電性接着剤により接着されていることを特徴とする半導体モジュール。
  4. 請求項１〜請求項３のいずれか１項に記載の半導体モジュールにおいて、直列接続した２個の上記スイッチング素子と、個々の該スイッチング素子に並列接続された上記スナバコンデンサとを１単位のスイッチング素子群とした場合に、１単位の又は複数単位の上記スイッチング素子群を一体化して封止したことを特徴とする半導体モジュール。
  5. 請求項４に記載の半導体モジュールにおいて、複数単位の上記スイッチング素子群を互いに並列接続して一体化したことを特徴とする半導体モジュール。
  6. 請求項５に記載の半導体モジュールにおいて、２単位の上記スイッチング素子群を有し、上記リードフレームの上記主面の法線方向から見たときに、４個の上記スイッチング素子は、四角形の頂点に相当する位置にそれぞれ配置されていることを特徴とする半導体モジュール。
JP2011085974A 2010-04-14 2011-04-08 半導体モジュール Active JP5099243B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011085974A JP5099243B2 (ja) 2010-04-14 2011-04-08 半導体モジュール
DE102011002026.8A DE102011002026B4 (de) 2010-04-14 2011-04-13 Halbleitermodul mit Schaltelementen
US13/086,620 US8796816B2 (en) 2010-04-14 2011-04-14 Semiconductor module with electrical switching elements

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010092744 2010-04-14
JP2010092744 2010-04-14
JP2011085974A JP5099243B2 (ja) 2010-04-14 2011-04-08 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2011238906A JP2011238906A (ja) 2011-11-24
JP5099243B2 true JP5099243B2 (ja) 2012-12-19

Family

ID=45021397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011085974A Active JP5099243B2 (ja) 2010-04-14 2011-04-08 半導体モジュール

Country Status (3)

Country Link
US (1) US8796816B2 (ja)
JP (1) JP5099243B2 (ja)
DE (1) DE102011002026B4 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5564367B2 (ja) * 2010-08-26 2014-07-30 新電元工業株式会社 半導体装置及びリードフレーム
JP5564369B2 (ja) * 2010-08-31 2014-07-30 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
US8946876B2 (en) * 2011-09-29 2015-02-03 Sharp Kabushiki Kaisha Semiconductor device
JP6029288B2 (ja) * 2012-02-22 2016-11-24 三菱電機株式会社 パワーモジュール
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット
WO2014038066A1 (ja) 2012-09-07 2014-03-13 三菱電機株式会社 パワー半導体装置
US9754871B2 (en) 2012-10-31 2017-09-05 Delta Electronics (Shanghai) Co., Ltd. Switch circuit package module
US10629550B2 (en) * 2012-10-31 2020-04-21 Delta Electronics (Shanghai) Co., Ltd Power integrated module
CN103795384B (zh) * 2012-10-31 2017-04-19 台达电子企业管理（上海）有限公司 开关电路封装模块
JP5930954B2 (ja) * 2012-12-14 2016-06-08 三菱電機株式会社 パワーモジュール
JP6097557B2 (ja) * 2012-12-26 2017-03-15 日立オートモティブシステムズ株式会社 電力変換装置
US20150318247A1 (en) * 2013-04-22 2015-11-05 Mitsubishi Electric Corporation Semiconductor device and manufacturing method of the same
JP6401444B2 (ja) * 2013-10-07 2018-10-10 ローム株式会社 パワーモジュールおよびその製造方法
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
DE102014104013A1 (de) 2014-03-24 2015-09-24 Infineon Technologies Austria Ag Leistungshalbleiterbauteil
JP6061101B2 (ja) * 2014-06-23 2017-01-18 株式会社安川電機 コンデンサモジュール及びマトリクスコンバータ
JP6196195B2 (ja) * 2014-08-19 2017-09-13 株式会社東芝 半導体モジュール
JP6380561B2 (ja) * 2015-02-02 2018-08-29 株式会社村田製作所 半導体モジュール
JP6869183B2 (ja) * 2015-02-17 2021-05-12 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． セラミック基板、及びセラミック基板を製造する方法
RU2627281C2 (ru) * 2015-11-16 2017-08-04 Николай Андреевич Гаврилов Способ измерения электрических параметров и характеристик без демонтажа объекта исследования, а также устройства для его реализации
WO2017154189A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置
CN107431066B (zh) * 2016-03-11 2019-08-30 新电元工业株式会社 半导体装置
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
WO2017154199A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びリードフレーム
JP6261642B2 (ja) * 2016-04-04 2018-01-17 三菱電機株式会社 電力半導体装置
JP6195691B1 (ja) * 2017-02-21 2017-09-13 三菱電機株式会社 電力変換装置及びパワーモジュール
JP6640165B2 (ja) * 2017-09-29 2020-02-05 三菱電機株式会社 電力変換装置
JP6502576B1 (ja) * 2017-10-10 2019-04-17 新電元工業株式会社 半導体装置、及び、電力変換装置
JP2019154205A (ja) * 2018-03-06 2019-09-12 アイシン精機株式会社 インバータ装置
CN112074954A (zh) * 2018-05-09 2020-12-11 三菱电机株式会社 功率半导体模块及其制造方法以及电力变换装置
CN110859055B (zh) * 2018-06-08 2022-08-02 新电元工业株式会社 半导体模块
WO2021229837A1 (ja) * 2020-05-12 2021-11-18 住友電気工業株式会社 半導体装置
JP7329578B2 (ja) 2021-11-17 2023-08-18 三菱電機株式会社 電力用半導体装置
US20230178490A1 (en) * 2021-12-03 2023-06-08 Delta Electronics, Inc. Power module
WO2023145454A1 (ja) * 2022-01-27 2023-08-03 ローム株式会社 コンデンサ装置および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188946A (ja) * 1989-01-17 1990-07-25 Sharp Corp 樹脂封止型半導体装置及びその製造方法
JPH0357259A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 半導体装置
JPH0685147A (ja) * 1992-08-31 1994-03-25 Omron Corp 電子機器およびその製造方法
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP3502566B2 (ja) 1999-05-18 2004-03-02 三菱電機株式会社 電力変換装置
JP3737673B2 (ja) 2000-05-23 2006-01-18 株式会社ルネサステクノロジ 半導体装置
US7046518B2 (en) 2001-04-02 2006-05-16 International Rectifier Corporation Power module
JP4450530B2 (ja) 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2008136333A (ja) 2006-10-30 2008-06-12 Denso Corp 電力変換装置

Also Published As

Publication number Publication date
DE102011002026B4 (de) 2019-10-24
DE102011002026A1 (de) 2014-02-27
US20110291236A1 (en) 2011-12-01
JP2011238906A (ja) 2011-11-24
US8796816B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
JP5099243B2 (ja) 半導体モジュール
JP5169353B2 (ja) パワーモジュール
US9756755B2 (en) Electric power converter
US10076068B2 (en) Electric power convertor
CN109429530B (zh) 半导体装置
JP4878520B2 (ja) 半導体装置
JP2010205960A (ja) 半導体モジュール
JP2007329428A (ja) 半導体装置
JP2008042086A (ja) 半導体装置
WO2019187700A1 (ja) 半導体モジュール
JP2008251901A (ja) 複合半導体装置
JP6721066B2 (ja) 電力変換装置
JP2020167869A (ja) パワーモジュール
CN109429529B (zh) 半导体装置
CN216250715U (zh) 一种紧凑型多芯片合封框架
JP5491894B2 (ja) 半導体リレー
JP5887007B1 (ja) パワー半導体装置
WO2020080215A1 (ja) 半導体装置
JP2022006780A (ja) 半導体モジュール
JP2018113828A (ja) 電力変換装置、及びその製造方法
JP2010135612A (ja) 半導体装置及び直流電圧変換装置
JP2009071130A (ja) コンデンサ内蔵非絶縁型半導体パワーモジュール
CN108233730B (zh) 双面冷却功率模块的输入端子
JPH04178177A (ja) 電力変換装置
JP2014120719A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5099243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250