JP5564367B2 - 半導体装置及びリードフレーム - Google Patents

半導体装置及びリードフレーム Download PDF

Info

Publication number
JP5564367B2
JP5564367B2 JP2010189726A JP2010189726A JP5564367B2 JP 5564367 B2 JP5564367 B2 JP 5564367B2 JP 2010189726 A JP2010189726 A JP 2010189726A JP 2010189726 A JP2010189726 A JP 2010189726A JP 5564367 B2 JP5564367 B2 JP 5564367B2
Authority
JP
Japan
Prior art keywords
plate
terminal
terminal plate
semiconductor chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010189726A
Other languages
English (en)
Other versions
JP2012049320A (ja
Inventor
雄司 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010189726A priority Critical patent/JP5564367B2/ja
Publication of JP2012049320A publication Critical patent/JP2012049320A/ja
Application granted granted Critical
Publication of JP5564367B2 publication Critical patent/JP5564367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、半導体装置及びその製造に使用するリードフレームに関する。
従来の半導体装置には、例えば特許文献1のように、一対の端子板の各長手方向の一端部(インナーリード部)を半導体チップに電気接続した上で、これら一対のインナーリード部及び半導体チップをモールド樹脂により封止し、さらに、一対の端子板の他端部(アウターリード部)をモールド樹脂から互いに逆向きに突出させたものがある。すなわち、この半導体装置では、一対の端子板がその長手方向に配列されている。なお、この半導体装置では、通電時に半導体チップにおいて生じた熱を効率よく外方に逃がすことができるように、各端子板に折り曲げ加工を施して、インナーリード部をアウターリード部よりも低く位置させている。
また、この種の半導体装置では、例えば図6に示すように、第一端子板201のインナーリード部211自体に半導体チップ203を搭載した上で、導電性を有するボンディングワイヤや接続板等の接続子204により半導体チップ203と第二端子板202のインナーリード部221とを電気接続したものも考えられている。なお、図6において、符号205はモールド樹脂を示している。
特開2009−238804号公報
ところで、このような半導体装置は、その製造に際して一対の端子板201,202の相対的な位置決め精度が要求されるため、図7(a)に示すように、導電性板材に一対の端子板201,202を一体に形成したリードフレームを用いて製造することが考えられる。
しかしながら、上述した構成の半導体装置では、一対の端子板201,202がその長手方向に配列されていることから、リードフレームの状態において各端子板201,202のインナーリード部211,221をアウターリード部212,222よりも低く位置させるように各端子板201,202に折り曲げ加工を施した場合にはリードフレームの性質上、図7(b)に示すように、一対のインナーリード部211,221間の距離(ピッチ)P2が長くなってしまう。
この場合、第一端子板201のインナーリード部211に搭載された半導体チップ203と第二端子板202のインナーリード部221とを接続する接続子204の長手寸法が長くなることに伴って接続子204の電気抵抗が大きくなり、その結果として、半導体装置を省電力で駆動することが困難となる。
また、一対のアウターリード部212,222間の距離を基準とした場合、この基準長さに対して、半導体チップ203を搭載する第一端子板201のインナーリード部211の長手寸法が極端に小さくなってしまう。その結果、一対のアウターリード部212,222間の距離を大きく設定しなければ、大電流ダイオード等のように大型の半導体チップ203を搭載することができない、という問題も生じる。
本発明は、上述した事情に鑑みたものであって、省電力で駆動することができ、かつ、大型の半導体チップを設けることが可能な半導体装置、及び、その製造に用いるリードフレームを提供することを目的とする。
この課題を解決するために、本発明のリードフレームは、長手方向に一端部及び他端部を有し前記一端部に半導体チップを搭載すると共に該半導体チップと電気接続する一の端子板と、長手方向に一端部及び他端部を有し前記一端部を半導体チップと電気接続する他の端子板と、を一対の端子板とし、前記一の端子板の一端部に前記半導体チップを搭載し、前記一の端子板及び前記他の端子板の各一端部を前記半導体チップに電気接続した上で、前記一の端子板及び前記他の端子板の各一端部及び前記半導体チップをモールド樹脂により封止し、前記一の端子板及び前記他の端子板の各他端部を前記モールド樹脂から互いに逆向きに突出させてなる半導体装置の製造に用いるリードフレームであって、導電性板材に、前記一の端子板及び前記他の端子板の他端部が前記長手方向に配列された前記一対の端子板と、前記一の端子板及び前記他の端子板の各他端部に接続されて前記一対の端子板を一体に連結する枠体部と、を形成して構成され、前記一の端子板及び前記他の端子板の一端部が、前記導電性板材の面方向に沿って前記長手方向に直交する幅方向に配列されていることを特徴とする。
なお、前記一対の一端部を前記幅方向に配列させるためには、例えば、前記一対の端子板のうち少なくとも一つの端子板の一端部を、前記他端部に対して前記幅方向にずらして位置させればよい。
本発明のリードフレームを用いて半導体装置を製造する際に、各端子板の一端部が他端部よりも低く位置するように各端子板に折り曲げ加工を施したとしても、各端子板の一端部は、他端部に対して端子板の長手方向に移動するだけである。すなわち、各端子板に折り曲げ加工を施しても、端子板の幅方向に配列された一対の端子板の間の距離(ピッチ)は変化しない。
そして、このように折り曲げ加工を施したリードフレームに対し、例えば一の端子板の一端部に半導体チップを搭載した上で、ワイヤー等の接続子の両端を、半導体チップ及び他の端子板の一端部に接合して電気接続した状態では、接続子が端子板の幅方向に延びるように配されることになる。すなわち、接続子の長さを短く設定してその電気抵抗を小さく抑えることができる。その結果として、半導体装置を省電力で駆動することが可能となる。
また、一対の端子板の他端部間の距離を基準長さとした場合、この基準長さに対して、一の端子板の一端部の長手寸法を従来よりも大きく設定できるため、一対の端子板の他端部間の距離を長く設定しなくても、一の端子板の一端部に大型の半導体チップを搭載することが可能となる。
そして、前記リードフレームにおいては、前記一の端子板及び前記他の端子板の一端部が、前記他端部に対して前記幅方向に沿って互いに逆向きにずれて位置していることがより好ましい。
この場合には、一つの端子板の一端部のみを端子板の幅方向にずらす場合と比較して、他端部に対する一端部のずれ量を小さく設定できるため、端子板の幅方向に沿う半導体装置の寸法をより小さく設定することが可能となり、コンパクトな構成の半導体装置を提供することができる。
さらに、前記リードフレームにおいては、前記他の端子板の一端部の前記幅方向の寸法を、前記一の端子板の一端部よりも小さく設定することが好ましい。
この構成では、配置板部における半導体チップの搭載面積を確保しながらも、端子板の幅方向に沿う半導体装置の寸法を小さく設定できるため、コンパクトな構成の半導体装置を提供することが可能となる。
また、前記リードフレームにおいては、前記一端部のうち前記長手方向に沿って前記他端部から離れて位置する先端が、前記モールド樹脂に係合する係合部とされ、当該係合部が前記モールド樹脂に係合した状態で、前記モールド樹脂に対する前記先端の前記長手方向への移動が規制されるとよい。
なお、前記係合部は、例えば、前記一端部の先端に形成されて前記幅方向に窪む凹部によって構成されているとよい。
半導体装置の状態においてモールド樹脂内に埋設される端子板の一端部は、導電性板材とモールド樹脂との熱膨張係数の差に基づいて、端子板の長手方向に伸縮し易い。これに対し、上記リードフレームでは、端子板の一端部の先端が係合部をなしていることで、モールド樹脂に対する端子板の一端部の先端の長手方向への移動が規制される。一方、端子板の一端部の基端側には、前述したように、端子板の一端部を低く位置させる折り曲げ部分が形成されるため、この折り曲げ部分がモールド樹脂内に埋設されることで、端子板の一端部の基端の長手方向への移動が規制される。
すなわち、端子板の長手方向に沿う一端部の両端がモールド樹脂に固定されているため、半導体装置が加熱冷却されても、モールド樹脂に対して端子板の一端部がその長手方向に伸縮することを防止できる。したがって、端子板の一端部に固定される接続子や半導体チップが端子板の一端部から剥離することを防止して、半導体装置の信頼性向上を図ることができる。
そして、前記リードフレームを用いて製造される本発明の半導体装置は、前記一端部と前記他端部との間に当該一端部を当該他端部よりも低く位置させる折曲部を形成してなる前記一の端子板及び前記他の端子板と、前記一の端子板の一端部に搭載されて電気接続される半導体チップと、当該半導体チップと前記他の端子板の一端部とを電気接続する接続子と、前記一の端子板及び前記他の端子板の各一端部、前記半導体チップ並びに前記接続子を封止するモールド樹脂とを備え、前記半導体チップ及び前記他の端子板の一端部に接合される前記接続子の両端が、前記幅方向に配列されていることを特徴とする。
本発明によれば、複数の端子板を一体に形成したリードフレームを用いて半導体装置を製造しても、半導体装置を省電力で駆動することができ、かつ、大型の半導体チップを設けることも可能となる。
本発明の一実施形態に係るリードフレームを示す上面図であり、(a)は折り曲げ加工前の状態、(b)は折り曲げ加工後の状態を示している。 図1のリードフレームにより半導体装置を製造する工程の一例を示す斜視図である。 図1のリードフレームを用いて製造される半導体装置を示す概略上面図である。 図3のA−A矢視断面図である。 図1のリードフレームにより半導体装置を製造する工程の変形例を示す斜視図である。 従来の半導体装置の一例を示す概略断面図である。 図6の半導体装置の製造に用いるリードフレームの一例を示す上面図であり、(a)は折り曲げ加工前の状態、(b)は折り曲げ加工後の状態を示している。
以下、図1〜4を参照して本発明の一実施形態について説明する。
この実施形態に係るリードフレームは、図3,4に示すように、ヒートシンク5、絶縁性板材6、複数の端子板2,3、半導体チップ7及びボンディングワイヤ(接続子)8をモールド樹脂9で封止した構成の半導体装置100の製造に使用するものである。
図1(a)に示すように、リードフレーム1は、銅板をはじめとする導電性板材に、複数(図示例では四つ)の端子板2,3、及び、複数の端子板2,3を一体に連結する板状の枠体部4を形成して大略構成されている。このリードフレーム1は、導電性板材にプレス加工やエッチング加工等を施すことで得られる。
なお、図示例のリードフレーム1には、一つの半導体装置100の製造に要する端子板2,3のユニットが一つだけ形成されているが、例えば、枠体部4を介して複数のユニットが連ねて形成されていてもよい。すなわち、リードフレーム1は、複数の半導体装置100を同時に製造できるように構成されていてもよい。
枠体部4は、平面視矩形状の内縁を有する外枠部41、及び、外枠部41の内縁と複数の端子板2,3とを接続する複数のタイバー42を備えて構成されている。
各端子板2,3は、平面視した外枠部41の内縁から内側に延びるように形成されており、タイバー42に接続される平板状の基端板部(他端部)21,31と、基端板部21,31に対して外枠部41内縁の内側に突出した先端板部(一端部)22,32とを備えている。
各端子板2,3の先端板部22,32は、半導体装置100において、半導体チップ7に電気接続されると共にモールド樹脂9によって封止されるインナーリード部となる部分である。一方、基端板部21,31は、モールド樹脂9から外側に突出して半導体チップ7を外部に電気接続するためのアウターリード部となる部分である。なお、枠体部4のタイバー42は、この基端板部21,31の幅方向(導電性板材の面方向に沿って端子板2,3の長手方向に直交する方向)の両側端に接続されており、これによって、各端子板2,3が外枠部41に連結されている。
そして、複数の端子板2,3は、一対の端子板2,3がタイバー42側から互いに近づく方向に延びるように配されている。
一対の端子板2,3の基端板部21,31は、端子板2,3の長手方向に配列されている。一方、一対の端子板2,3の先端板部22,32は、各々の基端板部21,31に対して端子板2,3の幅方向に沿って互いに逆向きにずれて位置している。これにより、一対の端子板2,3の先端板部22,32が、端子板2,3の幅方向に間隔をあけて配列されている。
一対の端子板2,3のうち一方(第一端子板2)の先端板部22は、半導体チップ7を搭載する配置板部をなしている。一方、他方の端子板(第二端子板3)の先端板部32は、電気接続用のボンディングワイヤ8の一端を接合する接合板部をなしている。この第二端子板3の先端板部32の幅方向の寸法は、第一端子板2の先端板部22よりも小さく設定されている。
また、第二端子板3の先端板部32のうち端子板2,3の長手方向に沿って基端板部31から離れて位置する先端には、先端板部32の幅方向に窪む凹部34が形成されている。この凹部34を形成した先端板部32の先端は、半導体装置100の状態においてモールド樹脂9が凹部34内に入り込むことでモールド樹脂9に係合する係合部として機能する。
さらに、本実施形態のリードフレーム1においては、第一端子板2及び第二端子板3が、それぞれ二つ形成され、それぞれ端子板2,3の幅方向に間隔をあけて配列されている。また、二つの第一端子板2の基端板部21同士の間隔は、二つの第二端子板3の基端板部31同士の間隔と等しくなるように設定されている。
そして、二つの第一端子板2の先端板部22同士の間隔は、二つの基端板部21同士の間隔よりも狭く設定されている。すなわち、二つの第一端子板2の先端板部22は、端子板2,3の幅方向に互いに近づくように、各々の基端板部21に対して逆向きにずれて位置している。一方。二つの第二端子板3の先端板部32同士の間隔は、二つの基端板部31同士の間隔よりも広く設定されている。すなわち、二つの第二端子板3の先端板部32は、端子板2,3の幅方向に互いに離れるように、各々の基端板部31に対して逆向きにずれて位置している。
したがって、本実施形態のリードフレーム1では、二つの第一端子板2の先端板部22が、二つの第二端子板3の先端板部32の間に位置するように、端子板2,3の幅方向に配列されている。
次に、このリードフレーム1を用いて半導体装置100を製造する方法の一例について説明する。
半導体装置100を製造する際には、はじめに、導電性板材にプレス加工やエッチング加工等を施すことで、上記構成のリードフレーム1を用意する(フレーム準備工程)。また、このフレーム準備工程では、各端子板2,3の長手方向の中途部分に折り曲げ加工を施すことで、図1(b),図2に示すように、各端子板2,3の先端板部22,32を基端板部21,31よりも低く位置させる(折曲工程)。
具体的に説明すれば、各端子板2,3は、基端板部21,31と先端板部22,32との間に位置してこれらを一体に連結する段差板部23,33を備えており、折曲工程では、基端板部21,31と段差板部23,33との境界、及び、段差板部23,33と先端板部22,32との境界において端子板2,3を折り曲げる。
これにより、折曲工程後のリードフレーム1では、各端子板2,3の基端板部21,31が枠体部4と同一の高さに位置し、段差板部23,33が基端板部21,31に対して枠体部4の厚さ方向に延びることで、先端板部22,32が基端板部21,31よりも枠体部4の厚さ方向にずれて低く位置している。すなわち、段差板部23,33は、先端板部22,32を基端板部21,31よりも低く位置させる折曲部をなしている。
なお、図1に示すように、平面視したリードフレーム1では、この折曲工程によって、各端子板2,3の先端板部22,32が、基端板部21,31に近づくように端子板2,3の長手方向のみに移動する。したがって、端子板2,3の幅方向に配列された一対の先端板部22,32間の距離(ピッチ)P1は、折曲工程の前後で変化しない。
折曲工程後には、図2〜4に示すように、ヒートシンク5の上面5aに、絶縁性板材6、リードフレーム1を順次重ねて配置し、さらに、第一端子板2の各先端板部22の上面22aに半導体チップ7を重ねて配置する(積層工程)。
この積層工程では、セラミックス等の電気絶縁性を有する絶縁性板材6を接合剤によりヒートシンク5の上面5aに固定すればよい。なお、ヒートシンク5は、半導体チップ7において生じた熱を効率よく放熱する役割を果たすものである。このヒートシンク5は、少なくとも銅(Cu)、タングステン、モリブデン等の放熱性の高い材料によって形成されていればよいが、例えばこれに加えてNiメッキを施したものでもよい。
さらに、積層工程では、接合剤により複数の先端板部22,32の下面22b,32bを絶縁性板材6の上面6aに接合して、リードフレーム1を絶縁性板材6の上面6aに固定すればよい。
なお、ヒートシンク5と絶縁性板材6との接合、及び、絶縁性板材6と複数の先端板部22,32との接合に使用する接合剤は、導電性あるいは電気絶縁性のいずれであっても構わない。
また、積層工程では、半田等のように導電性を有する導電性接合剤により、各第一端子板2をなす先端板部22の上面22aに、板状の半導体チップ7をそれぞれ固定すればよい。ここで、半導体チップ7は、上面7a及び下面7bに電極を有し、ダイオード等のように通電により発熱するものである。このため、半導体チップ7を先端板部22の上面22aに接合した状態では、半導体チップ7が第一端子板2に電気接続されることになる。
なお、この積層工程では、例えば、ヒートシンク5、絶縁性板材6、リードフレーム1及び半導体チップ7を順番に重ねた状態で、リフローにより半田を溶融、固化させることで、ヒートシンク5、絶縁性板材6、リードフレーム1及び半導体チップ7を一体に固定してもよい。
積層工程後には、半導体チップ7の上面7aと第二端子板3をなす先端板部32の上面32aとの間にボンディングワイヤ8を配して、半導体チップ7と第二端子板3とを電気接続する(接続工程)。この状態においては、半導体チップ7の上面7a及び先端板部32の上面32aに接合されるボンディングワイヤ8の両端が、端子板2,3の幅方向に配列されている。言い換えれば、ボンディングワイヤ8は、複数の先端板部22,32の配列方向に延びている。
その後、ヒートシンク5の上面5a及び側面5c、絶縁性板材6、複数の端子板2,3の先端板部22,32及び段差板部23,33、半導体チップ7、並びに、ボンディングワイヤ8をモールド樹脂9により封止する(樹脂封止工程)。この状態においては、枠体部4、及び、複数の端子板2,3の基端板部21,31が、モールド樹脂9の外側に位置している(図2参照)。また、ヒートシンク5の下面5bが、モールド樹脂9によって封止されずに外方に露出している。
最後に、枠体部4を端子板2,3の基端板部21,31から切り落とす(切断工程)ことで、半導体装置100の製造が完了する。この切断工程を実施することで、複数の端子板2,3が互いに電気的に分離されることになる。
以上のようにして製造される半導体装置100では、ヒートシンク5の上面5a及び側面5c、絶縁性板材6、複数の端子板2,3の先端板部22,32及び段差板部23,33、半導体チップ7、並びに、ボンディングワイヤ8がモールド樹脂9によって封止されている。そして、アウターリード部をなす一対の端子板2,3の基端板部21,31が、モールド樹脂から互いに逆向きに突出している。
また、モールド樹脂9内に埋設された複数の端子板2,3の先端板部22,32及び段差板部23,33は、複数の端子板2,3の間に介在するモールド樹脂9によって互いに電気的に絶縁されている。また、ヒートシンク5と複数の端子板2,3との間に絶縁性板材6が介在していることで、ヒートシンク5と複数の端子板2,3とが電気的に絶縁されている。
さらに、ヒートシンク5の下面5bが外側に露出しているため、通電によって半導体チップ7において生じた熱は、主に第一端子板2、絶縁性板材6及びヒートシンク5に伝えられ、ヒートシンク5の下面5bから外部に放熱することができる。
また、この半導体装置100では、第二端子板3の先端板部32の先端に形成された凹部34にモールド樹脂9が入り込むことで、この先端板部32の先端がモールド樹脂9に係合する。この係合状態においては、モールド樹脂9に対する先端板部32の先端の長手方向への移動が規制されている。一方、第二端子板3の先端板部32の基端側には、先端板部32の上面32aから突出するように延びる段差板部33が形成されているため、この段差板部33がモールド樹脂9内に埋設されることで、第二端子板3の先端板部32の基端の長手方向への移動が規制されている。これにより、端子板2,3の長手方向に沿う第二端子板3の先端板部32の両端が、モールド樹脂9に固定されている。
以上のように、本実施形態のリードフレーム1及びこれによって製造される半導体装置100によれば、半導体チップ7と第二端子板3の先端板部32とを電気接続するボンディングワイヤ8が、折曲工程の前後でピッチP1が変化しない一対の端子板2,3の先端板部22,32間に延びるように配されているため、ボンディングワイヤ8の長さを短く設定してその電気抵抗を小さく抑えることができる。その結果として、半導体装置100を省電力で駆動することが可能となる。
また、一対の端子板2,3の先端板部22,32が端子板2,3の幅方向に配列されているため、一対の端子板2,3の基端板部21,31間の距離を基準長さとした場合には、この基準長さに対して、半導体チップ7を搭載する第一端子板2の先端板部22の長手寸法を従来よりも大きく設定できる。したがって、一対の基端板部21,31間の距離を長く設定しなくても、第一端子板2の先端板部22には、大型の半導体チップ7を搭載することが可能となる。
また、本実施形態の半導体装置100では、一対の先端板部22,32が、各々の基端板部21,31に対して端子板2,3の幅方向に沿って互いに逆向きにずれて配されているため、一対の端子板2,3のうち一方の先端板部22,32のみを幅方向にずらす場合と比較して、基端板部21,31に対する先端板部22,32のずれ量を小さく設定することができる。したがって、端子板2,3の幅方向に沿う半導体装置100の寸法をより小さく設定することが可能となる。
さらに、第二端子板3の先端板部32の幅寸法が、半導体チップ7を搭載する第一端子板2の先端板部22よりも小さく設定されていることで、第一端子板2の先端板部22における半導体チップ7の搭載面積を確保しながらも、端子板2,3の幅方向に沿う半導体装置100の寸法を小さく設定できる。
以上のことから、本実施形態のリードフレーム1によれば、コンパクトな構成の半導体装置100を提供することが可能となる。
また、第二端子板3の先端板部32は、端子板2,3の長手方向に延びる細長い短冊状に形成されているため、半導体チップ7等の熱によって加熱冷却された際に、導電性板材とモールド樹脂9との熱膨張係数の差に基づいて端子板2,3の長手方向に伸縮し易い。これに対し、本実施形態の半導体装置100では、第二端子板3の段差板部33及び凹部34によって第二端子板3の先端板部32の両端がモールド樹脂9に固定されているため、半導体装置100が加熱冷却されてもモールド樹脂9に対して第二端子板3の先端板部32がその長手方向に伸縮することを防止できる。したがって、ボンディングワイヤ8が第二端子板3の先端板部32から剥離することを防止して、半導体装置100の信頼性向上を図ることができる。
以上、上記実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、半導体チップ7と第二端子板3とは、ボンディングワイヤ8によって電気接続されるとしたが、図5に示すように、導電性を有する帯板状に形成された接続板(接続子)18によって電気接続されてもよい。この場合には、接続工程において、半田等の導電性接合剤を介して、接続板18の両端を半導体チップ7の上面7a及び第二端子板3をなす先端板部32の上面32aに接合すればよい。なお、接続板18の両端は、上記実施形態と同様に、端子板2,3の幅方向に配列されている。すなわち、接続板の長手方向が複数の先端板部22,32の配列方向に延びている。
また、半導体装置100は、絶縁性板材6を備えているが、少なくともヒートシンク5と複数の端子板2,3とが電気的に絶縁されていればよいため、特に備えていなくてもよい。この構成では、例えばヒートシンク5の上面5aと複数の端子板2,3の先端板部22,32との間にモールド樹脂9を介在させることで、モールド樹脂9によってヒートシンク5と複数の端子板2,3とを電気的に絶縁させることができる。そして、この構成では、半導体装置の構成部品点数を削減して、半導体装置の製造効率の向上、及び、製造コストの削減を図ることができる。
さらに、半導体装置100は、ヒートシンクを備えているが、例えば備えていなくても構わない。
また、リードフレーム1では、第二端子板3をなす先端板部32の長手方向の先端が、先端板部32の幅方向に窪む凹部34を形成して構成されているが、少なくともモールド樹脂9に係合する係合部をなしていればよい。したがって、この先端板部32の先端には、例えば、折り曲げ加工を施した屈曲部、あるいは、先端板部32の厚さ方向に貫通する貫通孔が形成されていてもよい。
さらに、リードフレーム1においては、第二端子板3の先端板部32の先端のみが、モールド樹脂9に係合する係合部をなすとしたが、例えば第一端子板2の先端板部22の先端が、モールド樹脂9に係合する係合部をなしてもよい。
この構成では、第二端子板3の先端板部32の場合と同様に、端子板2,3の長手方向に沿う第一端子板2の先端板部22の両端がモールド樹脂9に固定される。このため、半導体装置100の加熱冷却によって、モールド樹脂9に対して第一端子板2の先端板部22がその長手方向に伸縮することを防止できる。したがって、半導体チップ7が第一端子板2の先端板部22から剥離することを防止して、半導体装置100の信頼性向上を図ることができる。
また、上記実施形態では、一対の端子板2,3両方の先端板部22,32が、各々の基端板部21,31に対して端子板2,3の幅方向に沿って互いに逆向きにずれて位置しているが、少なくとも一対の先端板部22,32が、端子板2,3の幅方向に配列されていればよい。例えば、第二端子板3の先端板部32だけが、これに連なる基端板部31に対して端子板2,3の幅方向にずれて位置していてもよい。
さらに、上記実施形態のリードフレーム1には、一対の端子板2,3が二組形成されているが、例えば一組だけ形成されていてもよいし、三組以上形成されていてもよい。
また、半導体チップ7は、その上面7a及び下面7bの両方に電極を有するとしたが、少なくとも第一の端子板2の先端板部22に搭載されればよいため、例えば上面7aのみに複数の電極を有してもよい。この場合には、例えばボンディングワイヤ8や接続板18により第一端子板2と半導体チップ7とを電気接続すればよい。
1 リードフレーム
2 第一端子板(一方の端子板)
21 基端板部(他端部)
22 先端板部(一端部)
23 段差板部(折曲部)
3 第二端子板(他方の端子板)
31 基端板部(他端部)
32 先端板部(一端部)
33 段差板部(折曲部)
34 凹部
4 枠体部
7 半導体チップ
8 ボンディングワイヤ(接続子)
9 モールド樹脂
18 接続板(接続子)
100 半導体装置
P1 ピッチ

Claims (7)

  1. 長手方向に一端部及び他端部を有し前記一端部に半導体チップを搭載すると共に該半導体チップと電気接続する一の端子板と、長手方向に一端部及び他端部を有し前記一端部を半導体チップと電気接続する他の端子板と、を一対の端子板とし、
    前記一の端子板の一端部に前記半導体チップを搭載し、前記一の端子板及び前記他の端子板の各一端部を前記半導体チップに電気接続した上で、前記一の端子板及び前記他の端子板の各一端部及び前記半導体チップをモールド樹脂により封止し、前記一の端子板及び前記他の端子板の各他端部を前記モールド樹脂から互いに逆向きに突出させてなる半導体装置の製造に用いるリードフレームであって、
    導電性板材に、前記一の端子板及び前記他の端子板の他端部が前記長手方向に配列された前記一対の端子板と、前記一の端子板及び前記他の端子板の各他端部に接続されて前記一対の端子板を一体に連結する枠体部と、を形成して構成され、
    前記一の端子板及び前記他の端子板の一端部が、前記導電性板材の面方向に沿って前記長手方向に直交する幅方向に配列されていることを特徴とするリードフレーム。
  2. 前記一対の端子板のうち少なくとも一つの端子板の一端部が、前記他端部に対して前記幅方向にずれて位置していることを特徴とする請求項1に記載のリードフレーム。
  3. 前記一の端子板及び前記他の端子板の一端部が、前記他端部に対して前記幅方向に沿って互いに逆向きにずれて位置していることを特徴とする請求項1に記載のリードフレーム。
  4. 前記他の端子板の一端部の前記幅方向の寸法が、前記一の端子板の一端部よりも小さく設定されていることを特徴とする請求項1から請求項3に記載のリードフレーム。
  5. 前記一端部のうち前記長手方向に沿って前記他端部から離れて位置する先端が、前記モールド樹脂に係合する係合部とされ、
    当該係合部が前記モールド樹脂に係合した状態では、前記モールド樹脂に対する前記先端の前記長手方向への移動が規制されることを特徴とする請求項1から請求項4のいずれか1項に記載のリードフレーム。
  6. 前記係合部が、前記一端部の先端に形成されて前記幅方向に窪む凹部によって構成されていることを特徴とする請求項5に記載のリードフレーム。
  7. 請求項1から請求項6のいずれか1項に記載のリードフレームを用いて製造される半導体装置であって、
    前記一端部と前記他端部との間に当該一端部を当該他端部よりも低く位置させる折曲部を形成してなる前記一の端子板及び前記他の端子板と、前記一の端子板の一端部に搭載されて電気接続される半導体チップと、当該半導体チップと前記他の端子板の一端部とを電気接続する接続子と、前記一の端子板及び前記他の端子板の各一端部、前記半導体チップ並びに前記接続子を封止するモールド樹脂とを備え、
    前記半導体チップ及び前記他の端子板の一端部に接合される前記接続子の両端が、前記幅方向に配列されていることを特徴とする半導体装置。

JP2010189726A 2010-08-26 2010-08-26 半導体装置及びリードフレーム Expired - Fee Related JP5564367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010189726A JP5564367B2 (ja) 2010-08-26 2010-08-26 半導体装置及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010189726A JP5564367B2 (ja) 2010-08-26 2010-08-26 半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
JP2012049320A JP2012049320A (ja) 2012-03-08
JP5564367B2 true JP5564367B2 (ja) 2014-07-30

Family

ID=45903860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010189726A Expired - Fee Related JP5564367B2 (ja) 2010-08-26 2010-08-26 半導体装置及びリードフレーム

Country Status (1)

Country Link
JP (1) JP5564367B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752556B2 (ja) * 1992-12-18 1998-05-18 ローム株式会社 電子部品の製造方法
JP2752558B2 (ja) * 1992-12-25 1998-05-18 ローム株式会社 電子部品の製造方法
JP4533152B2 (ja) * 2005-01-06 2010-09-01 三菱電機株式会社 半導体装置
JP4634962B2 (ja) * 2006-04-28 2011-02-16 パナソニック株式会社 半導体装置
JP4500819B2 (ja) * 2007-01-11 2010-07-14 ローム株式会社 面実装型電子部品の製造方法
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
JP5301497B2 (ja) * 2010-05-20 2013-09-25 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2012049320A (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
JP5279632B2 (ja) 半導体モジュール
WO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JPWO2018179981A1 (ja) 半導体装置
JP2008205129A (ja) 回路ブロック及びその製造方法
KR20120127535A (ko) 프레스 피트 단자 및 반도체 장치
JP2017092185A (ja) 半導体装置及びその製造方法
JP6673012B2 (ja) 半導体装置およびその製造方法
JP2015095474A (ja) 電子部品パッケージ
JP2019153752A (ja) 半導体装置
NL2023711A (en) Semiconductor device and semiconductor device manufacturing method
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP5440427B2 (ja) 半導体装置およびその製造方法
JP2014049582A (ja) 半導体装置
JP2009283656A (ja) 半導体装置およびその製造方法
JP5564367B2 (ja) 半導体装置及びリードフレーム
JP5564369B2 (ja) リードフレーム、半導体装置及びその製造方法
JP2015179702A (ja) 半導体装置およびその製造方法
US9252086B2 (en) Connector and resin-sealed semiconductor device
JP5703008B2 (ja) フレーム組立体、半導体装置及びその製造方法
JP5793295B2 (ja) 半導体装置
JP5409551B2 (ja) 半導体装置
WO2022004332A1 (ja) 回路構成体
JP2009071071A (ja) 電子回路部品実装構造及びその製造方法
CN115206905A (zh) 半导体装置和使用该半导体装置的半导体模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5564367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees