JP5564367B2 - 半導体装置及びリードフレーム - Google Patents
半導体装置及びリードフレーム Download PDFInfo
- Publication number
- JP5564367B2 JP5564367B2 JP2010189726A JP2010189726A JP5564367B2 JP 5564367 B2 JP5564367 B2 JP 5564367B2 JP 2010189726 A JP2010189726 A JP 2010189726A JP 2010189726 A JP2010189726 A JP 2010189726A JP 5564367 B2 JP5564367 B2 JP 5564367B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- terminal
- terminal plate
- semiconductor chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
また、この種の半導体装置では、例えば図6に示すように、第一端子板201のインナーリード部211自体に半導体チップ203を搭載した上で、導電性を有するボンディングワイヤや接続板等の接続子204により半導体チップ203と第二端子板202のインナーリード部221とを電気接続したものも考えられている。なお、図6において、符号205はモールド樹脂を示している。
しかしながら、上述した構成の半導体装置では、一対の端子板201,202がその長手方向に配列されていることから、リードフレームの状態において各端子板201,202のインナーリード部211,221をアウターリード部212,222よりも低く位置させるように各端子板201,202に折り曲げ加工を施した場合にはリードフレームの性質上、図7(b)に示すように、一対のインナーリード部211,221間の距離(ピッチ)P2が長くなってしまう。
また、一対のアウターリード部212,222間の距離を基準とした場合、この基準長さに対して、半導体チップ203を搭載する第一端子板201のインナーリード部211の長手寸法が極端に小さくなってしまう。その結果、一対のアウターリード部212,222間の距離を大きく設定しなければ、大電流ダイオード等のように大型の半導体チップ203を搭載することができない、という問題も生じる。
なお、前記一対の一端部を前記幅方向に配列させるためには、例えば、前記一対の端子板のうち少なくとも一つの端子板の一端部を、前記他端部に対して前記幅方向にずらして位置させればよい。
また、一対の端子板の他端部間の距離を基準長さとした場合、この基準長さに対して、一の端子板の一端部の長手寸法を従来よりも大きく設定できるため、一対の端子板の他端部間の距離を長く設定しなくても、一の端子板の一端部に大型の半導体チップを搭載することが可能となる。
この場合には、一つの端子板の一端部のみを端子板の幅方向にずらす場合と比較して、他端部に対する一端部のずれ量を小さく設定できるため、端子板の幅方向に沿う半導体装置の寸法をより小さく設定することが可能となり、コンパクトな構成の半導体装置を提供することができる。
この構成では、配置板部における半導体チップの搭載面積を確保しながらも、端子板の幅方向に沿う半導体装置の寸法を小さく設定できるため、コンパクトな構成の半導体装置を提供することが可能となる。
なお、前記係合部は、例えば、前記一端部の先端に形成されて前記幅方向に窪む凹部によって構成されているとよい。
この実施形態に係るリードフレームは、図3,4に示すように、ヒートシンク5、絶縁性板材6、複数の端子板2,3、半導体チップ7及びボンディングワイヤ(接続子)8をモールド樹脂9で封止した構成の半導体装置100の製造に使用するものである。
図1(a)に示すように、リードフレーム1は、銅板をはじめとする導電性板材に、複数(図示例では四つ)の端子板2,3、及び、複数の端子板2,3を一体に連結する板状の枠体部4を形成して大略構成されている。このリードフレーム1は、導電性板材にプレス加工やエッチング加工等を施すことで得られる。
枠体部4は、平面視矩形状の内縁を有する外枠部41、及び、外枠部41の内縁と複数の端子板2,3とを接続する複数のタイバー42を備えて構成されている。
各端子板2,3の先端板部22,32は、半導体装置100において、半導体チップ7に電気接続されると共にモールド樹脂9によって封止されるインナーリード部となる部分である。一方、基端板部21,31は、モールド樹脂9から外側に突出して半導体チップ7を外部に電気接続するためのアウターリード部となる部分である。なお、枠体部4のタイバー42は、この基端板部21,31の幅方向(導電性板材の面方向に沿って端子板2,3の長手方向に直交する方向)の両側端に接続されており、これによって、各端子板2,3が外枠部41に連結されている。
一対の端子板2,3の基端板部21,31は、端子板2,3の長手方向に配列されている。一方、一対の端子板2,3の先端板部22,32は、各々の基端板部21,31に対して端子板2,3の幅方向に沿って互いに逆向きにずれて位置している。これにより、一対の端子板2,3の先端板部22,32が、端子板2,3の幅方向に間隔をあけて配列されている。
また、第二端子板3の先端板部32のうち端子板2,3の長手方向に沿って基端板部31から離れて位置する先端には、先端板部32の幅方向に窪む凹部34が形成されている。この凹部34を形成した先端板部32の先端は、半導体装置100の状態においてモールド樹脂9が凹部34内に入り込むことでモールド樹脂9に係合する係合部として機能する。
そして、二つの第一端子板2の先端板部22同士の間隔は、二つの基端板部21同士の間隔よりも狭く設定されている。すなわち、二つの第一端子板2の先端板部22は、端子板2,3の幅方向に互いに近づくように、各々の基端板部21に対して逆向きにずれて位置している。一方。二つの第二端子板3の先端板部32同士の間隔は、二つの基端板部31同士の間隔よりも広く設定されている。すなわち、二つの第二端子板3の先端板部32は、端子板2,3の幅方向に互いに離れるように、各々の基端板部31に対して逆向きにずれて位置している。
したがって、本実施形態のリードフレーム1では、二つの第一端子板2の先端板部22が、二つの第二端子板3の先端板部32の間に位置するように、端子板2,3の幅方向に配列されている。
半導体装置100を製造する際には、はじめに、導電性板材にプレス加工やエッチング加工等を施すことで、上記構成のリードフレーム1を用意する(フレーム準備工程)。また、このフレーム準備工程では、各端子板2,3の長手方向の中途部分に折り曲げ加工を施すことで、図1(b),図2に示すように、各端子板2,3の先端板部22,32を基端板部21,31よりも低く位置させる(折曲工程)。
具体的に説明すれば、各端子板2,3は、基端板部21,31と先端板部22,32との間に位置してこれらを一体に連結する段差板部23,33を備えており、折曲工程では、基端板部21,31と段差板部23,33との境界、及び、段差板部23,33と先端板部22,32との境界において端子板2,3を折り曲げる。
なお、図1に示すように、平面視したリードフレーム1では、この折曲工程によって、各端子板2,3の先端板部22,32が、基端板部21,31に近づくように端子板2,3の長手方向のみに移動する。したがって、端子板2,3の幅方向に配列された一対の先端板部22,32間の距離(ピッチ)P1は、折曲工程の前後で変化しない。
この積層工程では、セラミックス等の電気絶縁性を有する絶縁性板材6を接合剤によりヒートシンク5の上面5aに固定すればよい。なお、ヒートシンク5は、半導体チップ7において生じた熱を効率よく放熱する役割を果たすものである。このヒートシンク5は、少なくとも銅(Cu)、タングステン、モリブデン等の放熱性の高い材料によって形成されていればよいが、例えばこれに加えてNiメッキを施したものでもよい。
なお、ヒートシンク5と絶縁性板材6との接合、及び、絶縁性板材6と複数の先端板部22,32との接合に使用する接合剤は、導電性あるいは電気絶縁性のいずれであっても構わない。
なお、この積層工程では、例えば、ヒートシンク5、絶縁性板材6、リードフレーム1及び半導体チップ7を順番に重ねた状態で、リフローにより半田を溶融、固化させることで、ヒートシンク5、絶縁性板材6、リードフレーム1及び半導体チップ7を一体に固定してもよい。
最後に、枠体部4を端子板2,3の基端板部21,31から切り落とす(切断工程)ことで、半導体装置100の製造が完了する。この切断工程を実施することで、複数の端子板2,3が互いに電気的に分離されることになる。
さらに、ヒートシンク5の下面5bが外側に露出しているため、通電によって半導体チップ7において生じた熱は、主に第一端子板2、絶縁性板材6及びヒートシンク5に伝えられ、ヒートシンク5の下面5bから外部に放熱することができる。
さらに、第二端子板3の先端板部32の幅寸法が、半導体チップ7を搭載する第一端子板2の先端板部22よりも小さく設定されていることで、第一端子板2の先端板部22における半導体チップ7の搭載面積を確保しながらも、端子板2,3の幅方向に沿う半導体装置100の寸法を小さく設定できる。
以上のことから、本実施形態のリードフレーム1によれば、コンパクトな構成の半導体装置100を提供することが可能となる。
例えば、半導体チップ7と第二端子板3とは、ボンディングワイヤ8によって電気接続されるとしたが、図5に示すように、導電性を有する帯板状に形成された接続板(接続子)18によって電気接続されてもよい。この場合には、接続工程において、半田等の導電性接合剤を介して、接続板18の両端を半導体チップ7の上面7a及び第二端子板3をなす先端板部32の上面32aに接合すればよい。なお、接続板18の両端は、上記実施形態と同様に、端子板2,3の幅方向に配列されている。すなわち、接続板の長手方向が複数の先端板部22,32の配列方向に延びている。
さらに、半導体装置100は、ヒートシンクを備えているが、例えば備えていなくても構わない。
この構成では、第二端子板3の先端板部32の場合と同様に、端子板2,3の長手方向に沿う第一端子板2の先端板部22の両端がモールド樹脂9に固定される。このため、半導体装置100の加熱冷却によって、モールド樹脂9に対して第一端子板2の先端板部22がその長手方向に伸縮することを防止できる。したがって、半導体チップ7が第一端子板2の先端板部22から剥離することを防止して、半導体装置100の信頼性向上を図ることができる。
さらに、上記実施形態のリードフレーム1には、一対の端子板2,3が二組形成されているが、例えば一組だけ形成されていてもよいし、三組以上形成されていてもよい。
また、半導体チップ7は、その上面7a及び下面7bの両方に電極を有するとしたが、少なくとも第一の端子板2の先端板部22に搭載されればよいため、例えば上面7aのみに複数の電極を有してもよい。この場合には、例えばボンディングワイヤ8や接続板18により第一端子板2と半導体チップ7とを電気接続すればよい。
2 第一端子板(一方の端子板)
21 基端板部(他端部)
22 先端板部(一端部)
23 段差板部(折曲部)
3 第二端子板(他方の端子板)
31 基端板部(他端部)
32 先端板部(一端部)
33 段差板部(折曲部)
34 凹部
4 枠体部
7 半導体チップ
8 ボンディングワイヤ(接続子)
9 モールド樹脂
18 接続板(接続子)
100 半導体装置
P1 ピッチ
Claims (7)
- 長手方向に一端部及び他端部を有し前記一端部に半導体チップを搭載すると共に該半導体チップと電気接続する一の端子板と、長手方向に一端部及び他端部を有し前記一端部を半導体チップと電気接続する他の端子板と、を一対の端子板とし、
前記一の端子板の一端部に前記半導体チップを搭載し、前記一の端子板及び前記他の端子板の各一端部を前記半導体チップに電気接続した上で、前記一の端子板及び前記他の端子板の各一端部及び前記半導体チップをモールド樹脂により封止し、前記一の端子板及び前記他の端子板の各他端部を前記モールド樹脂から互いに逆向きに突出させてなる半導体装置の製造に用いるリードフレームであって、
導電性板材に、前記一の端子板及び前記他の端子板の他端部が前記長手方向に配列された前記一対の端子板と、前記一の端子板及び前記他の端子板の各他端部に接続されて前記一対の端子板を一体に連結する枠体部と、を形成して構成され、
前記一の端子板及び前記他の端子板の一端部が、前記導電性板材の面方向に沿って前記長手方向に直交する幅方向に配列されていることを特徴とするリードフレーム。 - 前記一対の端子板のうち少なくとも一つの端子板の一端部が、前記他端部に対して前記幅方向にずれて位置していることを特徴とする請求項1に記載のリードフレーム。
- 前記一の端子板及び前記他の端子板の一端部が、前記他端部に対して前記幅方向に沿って互いに逆向きにずれて位置していることを特徴とする請求項1に記載のリードフレーム。
- 前記他の端子板の一端部の前記幅方向の寸法が、前記一の端子板の一端部よりも小さく設定されていることを特徴とする請求項1から請求項3に記載のリードフレーム。
- 前記一端部のうち前記長手方向に沿って前記他端部から離れて位置する先端が、前記モールド樹脂に係合する係合部とされ、
当該係合部が前記モールド樹脂に係合した状態では、前記モールド樹脂に対する前記先端の前記長手方向への移動が規制されることを特徴とする請求項1から請求項4のいずれか1項に記載のリードフレーム。 - 前記係合部が、前記一端部の先端に形成されて前記幅方向に窪む凹部によって構成されていることを特徴とする請求項5に記載のリードフレーム。
- 請求項1から請求項6のいずれか1項に記載のリードフレームを用いて製造される半導体装置であって、
前記一端部と前記他端部との間に当該一端部を当該他端部よりも低く位置させる折曲部を形成してなる前記一の端子板及び前記他の端子板と、前記一の端子板の一端部に搭載されて電気接続される半導体チップと、当該半導体チップと前記他の端子板の一端部とを電気接続する接続子と、前記一の端子板及び前記他の端子板の各一端部、前記半導体チップ並びに前記接続子を封止するモールド樹脂とを備え、
前記半導体チップ及び前記他の端子板の一端部に接合される前記接続子の両端が、前記幅方向に配列されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189726A JP5564367B2 (ja) | 2010-08-26 | 2010-08-26 | 半導体装置及びリードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189726A JP5564367B2 (ja) | 2010-08-26 | 2010-08-26 | 半導体装置及びリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049320A JP2012049320A (ja) | 2012-03-08 |
JP5564367B2 true JP5564367B2 (ja) | 2014-07-30 |
Family
ID=45903860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010189726A Expired - Fee Related JP5564367B2 (ja) | 2010-08-26 | 2010-08-26 | 半導体装置及びリードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5564367B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6673012B2 (ja) * | 2016-05-26 | 2020-03-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2752556B2 (ja) * | 1992-12-18 | 1998-05-18 | ローム株式会社 | 電子部品の製造方法 |
JP2752558B2 (ja) * | 1992-12-25 | 1998-05-18 | ローム株式会社 | 電子部品の製造方法 |
JP4533152B2 (ja) * | 2005-01-06 | 2010-09-01 | 三菱電機株式会社 | 半導体装置 |
JP4634962B2 (ja) * | 2006-04-28 | 2011-02-16 | パナソニック株式会社 | 半導体装置 |
JP4500819B2 (ja) * | 2007-01-11 | 2010-07-14 | ローム株式会社 | 面実装型電子部品の製造方法 |
JP5099243B2 (ja) * | 2010-04-14 | 2012-12-19 | 株式会社デンソー | 半導体モジュール |
JP5301497B2 (ja) * | 2010-05-20 | 2013-09-25 | 三菱電機株式会社 | 半導体装置 |
-
2010
- 2010-08-26 JP JP2010189726A patent/JP5564367B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012049320A (ja) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279632B2 (ja) | 半導体モジュール | |
WO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
JPWO2018179981A1 (ja) | 半導体装置 | |
JP2008205129A (ja) | 回路ブロック及びその製造方法 | |
KR20120127535A (ko) | 프레스 피트 단자 및 반도체 장치 | |
JP2017092185A (ja) | 半導体装置及びその製造方法 | |
JP6673012B2 (ja) | 半導体装置およびその製造方法 | |
JP2015095474A (ja) | 電子部品パッケージ | |
JP2019153752A (ja) | 半導体装置 | |
NL2023711A (en) | Semiconductor device and semiconductor device manufacturing method | |
KR101988064B1 (ko) | 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법 | |
US9076782B2 (en) | Semiconductor device and method of manufacturing same | |
JP5440427B2 (ja) | 半導体装置およびその製造方法 | |
JP2014049582A (ja) | 半導体装置 | |
JP2009283656A (ja) | 半導体装置およびその製造方法 | |
JP5564367B2 (ja) | 半導体装置及びリードフレーム | |
JP5564369B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
JP2015179702A (ja) | 半導体装置およびその製造方法 | |
US9252086B2 (en) | Connector and resin-sealed semiconductor device | |
JP5703008B2 (ja) | フレーム組立体、半導体装置及びその製造方法 | |
JP5793295B2 (ja) | 半導体装置 | |
JP5409551B2 (ja) | 半導体装置 | |
WO2022004332A1 (ja) | 回路構成体 | |
JP2009071071A (ja) | 電子回路部品実装構造及びその製造方法 | |
CN115206905A (zh) | 半导体装置和使用该半导体装置的半导体模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5564367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |