JP5409551B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5409551B2
JP5409551B2 JP2010187422A JP2010187422A JP5409551B2 JP 5409551 B2 JP5409551 B2 JP 5409551B2 JP 2010187422 A JP2010187422 A JP 2010187422A JP 2010187422 A JP2010187422 A JP 2010187422A JP 5409551 B2 JP5409551 B2 JP 5409551B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating plate
internal connection
convex
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010187422A
Other languages
English (en)
Other versions
JP2012049194A (ja
Inventor
雄司 森永
秀梅 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010187422A priority Critical patent/JP5409551B2/ja
Publication of JP2012049194A publication Critical patent/JP2012049194A/ja
Application granted granted Critical
Publication of JP5409551B2 publication Critical patent/JP5409551B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体装置に関する。
従来の半導体装置には、例えば特許文献1のように、基板の表面に、ダイオードをはじめとする半導体チップのように通電によって発熱する発熱体、及び、基板を介して発熱体に電気接続される外部端子用の導電性板材を固定して構成されたものがある。この半導体装置において、基板は、セラミックス等の電気的な絶縁材料からなる絶縁性板材の上面に、発熱体と導電性板材とを電気接続するための配線パターンを形成して構成されている。また、導電性板材は、銅をはじめとする金属材料によって形成されている。
ところで、従来の半導体装置には、前述した配線パターンの形成を省略し、絶縁性板材の上面に外部端子用の導電性板材及び発熱体を順番に積層固定することで、導電性板材と発熱体とを直接電気接続したものも考えられている。なお、絶縁性板材と導電性板材とは接合剤を介して固定され、導電性板材と発熱体とは半田等の導電性接合剤を介して固定されている。この半導体装置では、発熱体と絶縁性板材との間に熱伝導率の高い導電性板材を配することで、発熱体において生じた熱を効率よく導電性板材側に逃がす放熱性の向上が図られている。
特開2009−238804号公報
しかしながら、導電性板材をなす銅等の金属材料は、絶縁性板材をなすセラミックス等の絶縁材料よりも熱膨張係数が大きい。このため、絶縁性板材、導電性板材及び発熱体を積層固定した上記従来の半導体装置が発熱体の熱等によって加熱冷却された際には、絶縁性板材と導電性板材との熱膨張係数の差に基づいて、接合剤、導電性接合剤、発熱体に応力が集中してクラック等の欠陥が発生し、半導体装置の品質が低下する、という不具合が生じる。例えば、導電性接合剤に欠陥が生じた場合には、発熱体の熱を逃がす放熱性が低下する、また、発熱体と導電性板材との電気接続の信頼性が低下する、という不具合が生じる。
本発明は、上述した事情に鑑みたものであって、加熱冷却に基づく品質低下を抑えることが可能な半導体装置を提供することを目的とする。
この課題を解決するために、本発明の半導体装置は、電気絶縁性を有する絶縁性板材と、導電性を有すると共に接合剤を介して前記絶縁性板材の上面に積層固定される前記絶縁性板材よりも熱膨張係数の大きい導電性板材と、導電性を有する導電性接合剤を介して前記導電性板材の上面に電気接続状態で積層固定され、通電により発熱する発熱体とを備え、前記絶縁性板材の上面及びこれに対向する前記導電性板材の下面に、互いに噛み合う凹凸面がそれぞれ形成され、当該凹凸面同士の噛み合いによって、前記絶縁性板材の上面及び前記導電性板材の下面に沿う面方向への前記絶縁性板材及び前記導電性板材の相対移動が規制され、前記凹凸面が、前記絶縁性板材の上面及び前記導電性板材の下面の一方に形成された凹部と、他方に形成されて前記凹部内に挿入可能な凸部とによって画成され、前記凸部及び前記凹部が、それぞれ前記面方向に延びる線状に形成されていることを特徴とする。
なお、前記発熱体は、半導体素子に限定されない各種電気・電子部品のことを示している。
この半導体装置によれば、絶縁性板材及び導電性板材の凹凸面同士が噛み合っていることで、発熱体の熱等によって半導体装置が加熱冷却されたとしても、絶縁性板材に対する導電性板材の面方向への膨張収縮を抑えることができる。このため、絶縁性板材と導電性板材との熱膨張係数の差に基づいて接合剤、導電性接合剤、発熱体に作用する応力が緩和される。その結果として、接合剤、導電性接合剤、発熱体にクラック等の欠陥が生じることを抑制できる。
また、この構成では、絶縁性板材の上面や導電性板材の下面に沿って線状の凹部や凸部の長手方向に直交する方向に、導電性板材が絶縁性板材に対して膨張収縮することを特に抑えることができる。
また、前記半導体装置においては、前記凹部に、前記凹部の開口縁から前記凹部の底部側に向かうにしたがって傾斜する傾斜案内面が形成されていることが好ましい。
また、前記半導体装置においては、前記凸部に、その先端から基端側に向かうにしたがって傾斜する傾斜案内面が形成されていることが好ましい。
これらの構成では、絶縁性板材上に導電性板材を積層固定する際に、凹部と凸部とが面方向に互いにずれていたとしても、凸部の先端が凹部の傾斜案内面に当接することで、あるいは、凹部の開口縁が凸部の傾斜案内面に当接することで、凸部が凹部内に導かれるように、絶縁性板材及び導電性板材がその面方向に相対移動するため、確実に凸部を凹部に挿入することができる。
さらに、前記半導体装置においては、前記凸部及び前記凹部が、それぞれ前記面方向に互いに間隔をあけて複数配されているとよい。
この構成では、発熱体の熱等に基づく導電性板材の凸部や凹部の配列方向への膨張収縮を特に抑えることができる。
また、前記半導体装置においては、前記凹部の数が前記凸部の数よりも多く設定されてもよい。
この構成では、一つの凸部を複数の凹部のうちの一つに対して選択的に挿入することが可能となるため、絶縁性板材上に導電性板材を積層固定する際に、仮に絶縁性板材と導電性板材とがその面方向に位置ずれしたとしても、凸部を確実に凹部に挿入することができる。
さらに、前記半導体装置においては、前記凹部及び前記凸部が、それぞれ前記面方向のうち一方向に等間隔で複数配列され、前記一方向に配列された複数の凹部のうち、この配列方向の端部に配された一の凹部の大きさが、前記一方向に配列された少なくとも二つの前記凸部を一括して挿入可能な大きさに設定され、前記一の凹部に前記凸部が挿入された状態において、前記一の凹部に隣り合う前記凹部に別個の前記凸部が挿入されていてもよい。
この構成では、凹部や凸部の配列方向の端部に配された一の凹部に二つ以上の凸部が挿入可能であることから、絶縁性板材と導電性板材とが互いに前記一方向に位置ずれしても、複数の凸部を確実に凹部に挿入することができる。
また、二つ以上の凸部が一の凹部に挿入された状態で一の凹部に隣り合う凹部に別個の凸部が挿入されることで、絶縁性板材及び導電性板材の凹凸面同士が噛み合うため、発熱体の熱等に基づく導電性板材の前記一方向への膨張収縮を確実に抑えることができる。
また、前記半導体装置においては、前記凸部及び前記凹部が、平面視した前記発熱体の周縁形状に沿うように形成されていてもよい。
この構成では、導電性板材のうち発熱体と重なる領域部分について、発熱体の熱等に基づく導電性板材の面方向への膨張収縮を特に抑えることができる。
さらに、前記半導体装置においては、前記凸部及び前記凹部が、平面視で前記絶縁性板材及び前記導電性板材が重なる領域の周縁に沿うように形成されていてもよい。
この構成では、絶縁性板材及び導電性板材が重なり合う領域について、半導体装置の加熱冷却に基づく導電性板材の面方向への膨張収縮を特に抑えることができ、接合剤、導電性接合剤、発熱体に作用する応力を特に効率よく緩和することができる。
また、前記半導体装置においては、前記凹凸面が、前記発熱体と前記導電性板材及び導電性板材の板厚方向に重ならない前記絶縁性板材の上面及び前記導電性板材の下面の各周囲領域に形成されているとよい。
半導体装置の加熱冷却に基づく第一内部接続部の面方向への膨張収縮は、半導体素子と板厚方向に重なる絶縁性板材や導電性板材の領域(中央領域)よりも、前記周囲領域において大きくなるが、上述したように、絶縁性板材及び導電性板材における凹凸面の形成領域を設定することで、半導体装置が加熱冷却された際に、絶縁性板材に対する導電性板材の面方向への膨張収縮を効率よく抑えることが可能となる。
本発明によれば、半導体装置が加熱冷却されても、接合剤、導電性接合剤、発熱体にクラック等の欠陥が生じることを抑制し、半導体装置の品質低下を抑えることができる。
本発明の第一実施形態に係る半導体装置を示す断面図である。 図1の半導体装置の要部を示す拡大断面図である。 図1の半導体装置において、順次積層される絶縁性板材、第一内部接続部及び半導体素子の相対的な位置関係を示す概略平面図である。 本発明の第二実施形態に係る半導体装置において、順次積層される絶縁性板材、第一内部接続部及び半導体素子の相対的な位置関係を示す概略平面図である。 本発明の第三実施形態に係る半導体装置において、順次積層される絶縁性板材、第一内部接続部及び半導体素子の相対的な位置関係を示す概略平面図である。 本発明の第四実施形態に係る半導体装置において、順次積層される絶縁性板材、第一内部接続部及び半導体素子の相対的な位置関係を示す概略平面図である。 本発明の第五実施形態に係る半導体装置において、順次積層される絶縁性板材、第一内部接続部及び半導体素子の相対的な位置関係を示す概略平面図である。 本発明の第六実施形態に係る半導体装置の要部を示す拡大断面図である。 本発明の第七実施形態に係る半導体装置の要部を示す拡大断面図である。 本発明の第八実施形態に係る半導体装置を構成する絶縁性板材及び第一端子板の要部を示す拡大断面図である。
〔第一実施形態〕
以下、図1〜3を参照して本発明の第一実施形態について説明する。
図1に示すように、この実施形態に係る半導体装置1は、ヒートシンク2、絶縁性板材3、一対の端子板4,5、半導体素子(発熱体)6、接続子7、及び、モールド樹脂8を備えている。
ヒートシンク2は、半導体素子6において生じた熱を効率よく放熱するものであり、厚板状に形成されている。このヒートシンク2は、少なくとも銅(Cu)、タングステン、モリブデン等の放熱性の高い材料によって形成されていればよいが、例えばこれに加えてNiメッキを施したものでもよい。
絶縁性板材3は、セラミックス等の電気絶縁性を有する材料を板状に形成したものであり、接合剤9を介してヒートシンク2の上面2aに積層固定されている(図2参照)。
各端子板4,5は、銅材等の導電性を有する材料を板状に形成したものであり、その熱膨張係数は絶縁性板材3よりも大きい。
各端子板4,5は、折曲げ加工が施されていることで断面視クランク形状を呈している。すなわち、各端子板4,5は、平板状の内部接続部41,51と、内部接続部41,51の上面41a,51aよりも上方に位置すると共に内部接続部41,51の面方向に沿って内部接続部41,51から離れるように延出する平板状の外部接続部42,52と、内部接続部41,51の上面41a,51aから上方に延出して内部接続部41,51及び外部接続部42,52を相互に連結する平板状の段差部43,53とを一体に形成して構成されている。なお、図示例では、内部接続部41,51及び外部接続部42,52の面方向が互いに平行しているが、これに限ることは無い。
そして、各端子板4,5の内部接続部41,51は、接合剤10を介して絶縁性板材3の上面3aに積層固定されている(図2参照)。ここで、一対の端子板4,5の内部接続部41,51は、これらの間で電気的な短絡が発生しないように、互いに間隔をあけた状態で絶縁性板材3に固定されている。また、この固定状態においては、一対の端子板4,5の各外部接続部42,52が、絶縁性板材3の面方向に沿って絶縁性板材3から離れるように延出している。
なお、図示例では、絶縁性板材3に固定された一対の端子板4,5の外部接続部42,52が、各々の段差部43,53から互いに逆向きに延在しているが、少なくともこれらの間で電気的な短絡が発生しなければよく、例えば同じ向きに延在していてもよい。また、絶縁性板材3と各端子板4,5との接合に使用する接合剤10は、導電性あるいは電気絶縁性のいずれであっても構わない。
第一端子板(導電性板材)4をなす内部接続部41(以下、第一内部接続部41と呼ぶ。)の上面41aに沿う長手寸法(図1における紙面左右方向の寸法)は、第二端子板5の内部接続部51(以下、第二内部接続部51と呼ぶ。)よりも大きく設定されており、この第一内部接続部41が半導体素子6を搭載するダイパッドをなしている。
半導体素子6は、板状に形成され、その上面6a及び下面6bに電極を有して構成されている。この半導体素子6は、ダイオード等のように通電により発熱するものであり、半田等のように導電性を有する導電性接合剤11を介して第一内部接続部41の上面41aに積層固定されている(図2参照)。これにより、半導体素子6が第一端子板4に電気接続されている。なお、本実施形態では、半導体素子6が第一内部接続部41の上面41aの中央領域に配されており、この第一内部接続部41の上面41aにおいて中央領域を囲む周囲領域は半導体素子6によって覆われていない(図3参照)。
接続子7は、導電性を有する板状に形成され、その両端が、半田等の導電性接合剤を介して、半導体素子6の上面6a及び第二内部接続部51の上面51aに接合されている。これにより、半導体素子6と第二端子板5とが電気接続されている。
モールド樹脂8は、ヒートシンク2の下面2bが露出するように、また、各端子板4,5の外部接続部42,52が外方に突出するように、ヒートシンク2、絶縁性板材3、各端子板4,5の内部接続部41,51及び段差部43,53、半導体素子6並びに接続子7を封止している。すなわち、絶縁性板材3、各端子板4,5の内部接続部41,51及び段差部43,53、半導体素子6並びに接続子7は、モールド樹脂8の内部に埋設されている。
このように構成された半導体装置1では、一対の端子板4,5及び接続子7が、半導体素子6の電極をモールド樹脂8の外側に引き出すための電気配線として機能している。また、半導体素子6において生じた熱は、主に、第一端子板4、絶縁性板材3及びヒートシンク2を介して放熱することができる。
さらに、本実施形態の半導体装置1では、図2,3に示すように、絶縁性板材3の上面3a、及び、これに対向する第一内部接続部41の下面41bに、互いに噛み合う凹凸面31,44が形成されている。具体的に説明すれば、絶縁性板材3の凹凸面31は、絶縁性板材3の上面3aに形成された凹部32によって画成され、第一内部接続部41の凹凸面44は、第一内部接続部41の下面41bに形成された凸部45によって画成されている。これら凹部32及び凸部45は、断面視で略矩形状に形成されている。
そして、絶縁性板材3に形成される凹部32は、平面視で絶縁性板材3と第一内部接続部41とが重なる領域の周縁に沿って線状に延びることで平面視矩形環状に形成されている。より詳細に説明すれば、凹部32は、半導体素子6を配した第一内部接続部41の中央領域に対して絶縁性板材3や第一内部接続部41の板厚方向に重ならないように、この中央領域を囲む絶縁性板材3の上面3aの周囲領域に形成され、平面視した半導体素子6の周縁よりも第一内部接続部41の周縁側に寄せて位置している。
なお、図示例では、平面視した第一内部接続部41の大きさが絶縁性板材3よりも小さいため、凹部32は平面視した第一内部接続部41の周縁に沿うように形成されているが、例えば第一内部接続部41が絶縁性板材3よりも大きい場合、凹部32は平面視した絶縁性板材3の周縁に沿って形成されていればよい。
図3においては、平面視した第一内部接続部41の凸部45が図示されていないが、凸部45は、前述した凹部32の場合と同様に、平面視で絶縁性板材3と第一内部接続部41とが重なる領域の周縁に沿って線状に延びることで平面視矩形環状に形成されている。また、凸部45は、前述した凹部32の形成位置に対応するように、半導体素子6と板厚方向に重ならない第一内部接続部41の下面41bの周囲領域に形成されている。
なお、図2においては、凸部45のうちその長手方向に直交する幅寸法が、凹部32の幅寸法と同等あるいは微小に小さく設定されているが、少なくとも平面視環状とされた凸部45の内縁の寸法が、凹部32の内縁と同等あるいは微小に大きく設定されていればよい。すなわち、平面視環状とされた凸部45の外縁の寸法は、図示例のように凹部32の外縁と同等あるいは微小に小さく設定されることに限らず、少なくとも凹部32の外縁の寸法以下に設定されていればよい。
以上のように構成される半導体装置1では、第一内部接続部41の凸部45が絶縁性板材3の凹部32に挿入されることで、絶縁性板材3及び第一内部接続部41の凹凸面31,44同士が噛み合う。これにより、絶縁性板材3の上面3a及び第一内部接続部41の下面41bに沿う面方向への絶縁性板材3及び第一内部接続部41の相対移動が規制されることになる。
そして、本実施形態の半導体装置1では、半導体素子6の熱等によって半導体装置1が加熱冷却されたとしても、絶縁性板材3に対する第一内部接続部41の面方向への膨張収縮を抑えることができる。
特に、凹部32及び凸部45が、絶縁性板材3の上面3aや第一内部接続部41の下面41bに沿って延びる線状に形成されているため、第一内部接続部41が、絶縁性板材3に対して凹部32や凸部45の幅方向に膨張収縮することを抑制できる。また、第一内部接続部41の面方向への膨張収縮は、半導体素子6と板厚方向に重なる絶縁性板材3や第一内部接続部41の中央領域よりも、半導体素子6と板厚方向に重ならない周囲領域において大きくなるが、凹部32及び凸部45がこの周囲領域に形成されていることで、第一内部接続部41の面方向への膨張収縮を特に効率よく抑えることができる。
以上のことから、絶縁性板材3と第一内部接続部41との熱膨張係数の差に基づいて接合剤10、導電性接合剤11、半導体素子6に作用する応力が緩和される。その結果として、接合剤10、導電性接合剤11、半導体素子6にクラック等の欠陥が生じることを抑制でき、半導体装置の品質低下を抑えることができる。
〔第二実施形態〕
次に、図4を参照して本発明の第二実施形態について説明する。
この実施形態に係る半導体装置は、図4に示すように、第一実施形態の半導体装置1と比較して、絶縁性板材3や第一内部接続部41における凹部32や凸部45の形成領域が異なっている。
この実施形態の半導体装置では、絶縁性板材3に形成される凹部32が、平面視した半導体素子6の周縁形状に沿って線状に延びることで平面視矩形環状に形成され、平面視した第一内部接続部41の周縁よりも半導体素子6の周縁側に寄せて位置している。なお、図示例の凹部32は、その大半が半導体素子6と板厚方向に重ならない絶縁性板材3の上面3aの周囲領域に形成されると共に凹部32の内縁部分が半導体素子6と板厚方向に重なっているが、例えば、凹部32全体が絶縁性板材3の上面3aの周囲領域に形成されてもよいし、半導体素子6と重なる領域に形成されてもよい。
図4においては、平面視した第一内部接続部41の凸部45が図示されていないが、第一実施形態の場合と同様に、凹部32と同様の平面視形状に形成され、凹部32の形成位置や大きさに対応付けられている。
本実施形態の半導体装置によれば、第一実施形態の場合と同様に、第一内部接続部41の凸部45が絶縁性板材3の凹部32に挿入されることで、絶縁性板材3及び第一内部接続部41の凹凸面31,44同士が噛み合うことになる。そして、本実施形態の半導体装置では、凹部32や凸部45が半導体素子6の周縁形状に沿って形成されているため、第一内部接続部41のうち半導体素子6と重なる領域(中央領域)について、半導体装置の加熱冷却に基づく第一内部接続部41の面方向への膨張収縮を特に抑えることができる。したがって、第一実施形態の場合と同様に、半導体装置の品質低下を抑制することが可能となる。
〔第三実施形態〕
次に、図5を参照して本発明の第三実施形態について説明する。
本実施形態に係る半導体装置は、図5に示すように、第一〜第二実施形態の半導体装置1と比較して、凹部32や凸部45の数が異なっている。
この実施形態の半導体装置においては、第二実施形態の場合と同様に、平面視した半導体素子6の周縁形状に沿って線状に延びることで平面視矩形環状に形成された凹部32が、絶縁性板材3の面方向に互いに間隔をあけて二つ形成されている。ここで、一方の凹部32Aは、第二実施形態における凹部32と同一のものであり、他方の凹部32Bは、一方の凹部32Aの内縁側に間隔をあけて位置している。すなわち、他方の凹部32Bは、その全体が半導体素子6と重なるように形成されている。なお、他方の凹部32Bは、例えば一方の凹部32Aと同様に、半導体素子6と重ならない絶縁性板材3の上面3aの周囲領域に形成されてもよい。また、凹部32は、互いに間隔をあけて形成されていれば、例えば三つ以上形成されてもよい。
図5においては、平面視した第一内部接続部41の凸部45が図示されていないが、第一内部接続部41の下面41bには、凹部32に対応する数、平面視形状、形成位置及び大きさの凸部45が形成されている。
本実施形態の半導体装置によれば、第二実施形態と同様の効果を奏するが、半導体装置の加熱冷却に基づく第一内部接続部41の凹部32や凸部45の配列方向への膨張収縮を特に抑えることが可能である。
また、凹部32及び凸部45が複数形成されていることで、互いに対向する絶縁性板材3及び第一内部接続部41の表面積が増加するため、半導体素子6において生じた熱を第一内部接続部41から絶縁性板材3に伝える際の熱抵抗を低減することができる。したがって、半導体素子6において生じた熱を効率よく第一内部接続部41から絶縁性板材3に伝えることが可能となる。すなわち、半導体装置の放熱性向上を図ることができる。
なお、上述した第一~第三実施形態では、凹部32及び凸部45が、平面視矩形状とされた第一内部接続部41や半導体素子6の周縁に対応するように平面視矩形環状に形成されているが、任意の環状に形成されていてよい。ただし、第一内部接続部41や半導体素子6が任意の平面視形状を有する場合、凹部32及び凸部45の平面視形状は、第一内部接続部41や半導体素子6の周縁形状に倣う環状に形成されていることがより好ましい。したがって、凹部32や凸部45は、直線状のもの複数連ねた環状に形成されることに限らず、例えば曲線状のもので環状に形成されてもよい。
〔第四実施形態〕
次に、図6を参照して本発明の第四実施形態について説明する。
この実施形態に係る半導体装置は、図6に示すように、第一~第三実施形態の半導体装置と比較して、絶縁性板材3や第一内部接続部41に形成される凹部や凸部の平面視形状が異なっている。
この実施形態の半導体装置では、絶縁性板材3の上面3aに二つの凹部33が形成されており、これら二つの凹部33は、平面視矩形とされた第一内部接続部41のうち互いに平行する一対の辺に沿ってそれぞれ直線状に延びている。すなわち、二つの凹部33は互いに間隔をあけて配されている。さらに詳細に説明すれば、二つの凹部33は、平面視長方形とされた第一内部接続部41の一対の短辺に沿ってそれぞれ直線状に延びており、各凹部33の長手方向の両端は、絶縁性板材3の上面3aの周縁まで到達している。すなわち、各凹部33は、絶縁性板材3と第一内部接続部41とが重なる領域だけではなく、重ならない領域まで延びている。
図6においては、平面視した第一内部接続部41の凸部が図示されていないが、第一内部接続部41の下面41bには、凹部33に対応する数、平面視形状、形成位置及び大きさの凸部が形成されている。すなわち、第一内部接続部41に形成される凸部は、第一内部接続部41の一対の短辺に沿ってそれぞれ直線状に延びている。なお、各凸部の長手方向の両端は、第一内部接続部41の周縁まで到達していてよいが、到達しなくてもよい。
本実施形態の半導体装置では、第一実施形態の場合と同様に、第一内部接続部41の凸部が絶縁性板材3の凹部32に挿入されることで、絶縁性板材3に対する第一内部接続部41の面方向への膨張収縮を抑え、半導体装置の品質低下を抑えることができる。
なお、平面視長方形状に形成された第一内部接続部41では、その長辺に沿う方向への膨張収縮が特に大きくなるが、本実施形態では、各凹部32や各凸部の幅方向、及び、複数の凹部32や凸部の配列方向が、第一内部接続部41の長辺方向に一致しているため、また、凹部32及び凸部が長辺の両端に形成されているため、第一内部接続部41の長辺方向への膨張収縮を特に抑えることができる。
また、本実施形態の半導体装置では、直線状とされた凹部32のうち第一内部接続部41によって覆われない部分にモールド樹脂8(図1参照)が入り込むため、モールド樹脂8を絶縁性板材3に係合させて、絶縁性板材3とモールド樹脂8との接合強度向上を図ることもできる。
なお、上述した第四実施形態においては、第一実施形態の場合と同様に、凹部33や凸部が第一内部接続部41の辺に沿って形成されるとしたが、例えば第二実施形態の場合と同様に、半導体素子6の辺に沿って形成されてもよい。この場合、凹部33や凸部は、半導体素子6と板厚方向に重なる領域に形成されてもよいし、重ならない領域に形成されてもよい。

また、第四実施形態においては、凹部33や凸部が二つ形成されるとしたが、例えば三つ以上形成されてもよい。
さらに、複数の凹部33や凸部は、互いに平行することに限らず、例えば交差してもよい。言い換えれば、凹部33や凸部は、例えば格子状に形成されてもよい。
また、凹部33や凸部は平面視で直線状に形成されているが、例えば曲線状に形成されてもよい。ただし、第一内部接続部41や半導体素子6が任意の平面視形状を有する場合、凹部33及び凸部の平面視形状は、第一内部接続部41や半導体素子6の辺等の周縁に沿う線状に形成されていることが好ましい。
〔第五実施形態〕
次に、図7を参照して本発明の第五実施形態について説明する。
本実施形態に係る半導体装置は、図7に示すように、第一〜第四実施形態の半導体装置と比較して、絶縁性板材3や第一内部接続部41に形成される凹部や凸部の平面視形状が異なっている。
この実施形態の半導体装置では、平面視でドット状に形成された複数の凹部34が、平面視で絶縁性板材3と第一内部接続部41とが重なる領域の周縁に沿うように、互いに間隔をあけて矩形環状に配列されている。より詳細に説明すれば、これら複数の凹部34は、半導体素子6と板厚方向に重ならない絶縁性板材3の上面3aの周囲領域に形成され、平面視した半導体素子6の周縁よりも第一内部接続部41の周縁側に寄せて位置している。なお、図示例において、複数の凹部34は、絶縁性板材3と第一内部接続部41とが重なる領域の周縁に沿って一列に並べられているが、例えば、千鳥状に配列されていてもよいし、複数列で並べられていてもよい。
図7においては、平面視した第一内部接続部41の凸部が図示されていないが、凸部は、前述した凹部34と同様に平面視でドット状に形成されると共に、絶縁性板材3と第一内部接続部41とが重なる領域の周縁に沿うように、互いに間隔をあけて矩形環状に複数配列されている。
本実施形態の半導体装置では、第一実施形態と同様の効果を奏し、特に、凹部34や凸部の配列方向への第一内部接続部41の膨張収縮を抑えることができる。
なお、上記第五実施形態におけるドット状の凹部や凸部は、絶縁性板材3と第一内部接続部41とが重なる領域の周縁に沿って配列されることに限らず、例えば第二〜第三実施形態のように半導体素子6の周縁に沿う環状に配列されてもよいし、第四実施形態のように単純な直線状あるいは曲線状に配列されてもよい。
〔第六実施形態〕
次に、図8を参照して本発明の第六実施形態について説明する。
図8に示すように、この実施形態に係る半導体装置は、第一〜第五実施形態の半導体装置と比較して、断面視した凹部及び凸部の相対的な数が異なっている。
詳細に説明すれば、この実施形態の半導体装置では、絶縁性板材3の上面3aに複数(図示例では四つ)の凹部35が形成されると共に、第一内部接続部41の下面41bには凹部35よりも少ない数(図示例では三つ)の凸部48が形成されている。これら複数の凹部35及び凸部48は、絶縁性板材3や第一内部接続部41の面方向のうち一方向(図8における左右方向)に等間隔で配列されている。
本実施形態の半導体装置によれば、第一〜第五実施形態の場合と同様に、第一内部接続部41の凸部48が絶縁性板材3の凹部35に挿入されることで、絶縁性板材3及び第一内部接続部41の凹凸面31,44同士が噛み合うため、絶縁性板材3に対する第一内部接続部41の面方向への膨張収縮を抑えて、半導体装置の品質低下を抑制することができる。
さらに、本実施形態の半導体装置では、一つの凸部48を複数の凹部35のうちの一つに対して選択的に挿入することが可能となるため、絶縁性板材3上に第一内部接続部41を積層する際に、仮に絶縁性板材3と第一内部接続部41とが一方向(凹部35や凸部48の配列方向)に位置ずれしたとしても、凸部48を確実に凹部35に挿入することができる。
また、本実施形態の半導体装置においては、図8に示すように、第一内部接続部41に覆われずに露出している凹部35に、モールド樹脂8(図1参照)を入り込ませることで、モールド樹脂8を絶縁性板材3に係合させることができるため、絶縁性板材3とモールド樹脂8との接合強度向上を図ることも可能である。
なお、上述した第六実施形態では、凸部48が複数形成されているが、少なくとも凹部35の数よりも少なければよく、例えば一つだけ形成されてもよい。
〔第七実施形態〕
次に、図9を参照して本発明の第七実施形態について説明する。
図9に示すように、この実施形態に係る各半導体装置は、第六実施形態の半導体装置と比較して、凹部の形状のみが異なっている。
詳細に説明すれば、この実施形態の半導体装置では、第六実施形態と同様に、絶縁性板材3の上面3a及び第一内部接続部41の下面41bに複数の凹部35及び凸部48がそれぞれ形成され、凹部35の数が凸部48の数よりも多く設定されている。また、これら複数の凹部35及び凸部48は、絶縁性板材3や第一内部接続部41の面方向のうち一方向(図9における左右方向)に等間隔で配列されている。
そして、前記一方向の両端(端部)に配された一の凹部35Aの大きさが、少なくとも二つの凸部48を一括して挿入可能な大きさに設定されている。すなわち、一の凹部35Aは、他の凹部35よりも前記一方向に長く延びるように形成されている。なお、一の凹部35Aは、例えば平面視した絶縁性板材3の周縁に至るまで前記一方向に延びていても構わない。
そして、この実施形態の半導体装置では、一の凹部35Aに凸部48が挿入された状態において、一の凹部35Aに隣り合う凹部35に別個の凸部48が挿入されることで、絶縁性板材3及び第一内部接続部41の凹凸面31,44同士が噛み合うため、第一〜第六実施形態の場合と同様に、絶縁性板材3に対する第一内部接続部41の面方向への膨張収縮を抑えて、半導体装置の品質低下を抑制することができる。
さらに、この半導体装置では、一の凹部35Aに二つ以上の凸部が挿入可能であるため、絶縁性板材3と第一内部接続部41とが互いに一方向に位置ずれしても、全ての凸部を確実に凹部に挿入することができる。なお、一の凹部35Aに二つ以上の凸部が挿入されていても、一の凹部35Aに隣り合う凹部に別個の凸部が挿入されていれば、第一内部接続部41の一方向への膨張収縮を確実に抑えることができる。
なお、第七実施形態においては、前記一方向の両端に配された一の凹部35Aが、他の凹部35よりも前記一方向に長く延びるとしたが、例えば前記一方向の一方の端部に配された一の凹部35Aのみが、他の凹部35よりも長く延びていてもよい。
また、凹部35や凸部48の数は、上記第七実施形態において記載したものに限らず、少なくとも一の凹部35Aに二つ以上の凸部48を挿入した状態で、一の凹部35Aに隣り合う凹部35に別個の凸部48が挿入されるように設定されていればよく、例えば凹部35と凸部48とが同数に設定されていてもよい。
〔第八実施形態〕
次に、図10を参照して本発明の第八実施形態について説明する。
図10に示すように、この実施形態に係る半導体装置は、第一〜第七実施形態の半導体装置と比較して、凹部や凸部の形状が異なっている。
すなわち、絶縁性板材3の上面3aから窪む凹部36には、その開口縁から凹部36の底部側に向かうにしたがって傾斜する傾斜案内面36aが形成されている。一方、第一内部接続部41の下面41bから突出する凸部49には、その突出方向の先端から基端側に向かうにしたがって傾斜する傾斜案内面49aが形成されている。なお、図10においては、第六〜第七実施形態の場合と同様に、凹部36及び凸部49がそれぞれ複数形成されているが、例えば一つだけ形成されていてもよい。
本実施形態の半導体装置によれば、絶縁性板材3上に第一内部接続部41を積層固定する際に、凹部36と凸部49とが絶縁性板材3や第一内部接続部41の面方向に互いにずれていたとしても、凸部49の先端が凹部36の傾斜案内面36aに当接することで、あるいは、凹部36の開口縁が凸部49の傾斜案内面49aに当接することで、凸部49が凹部36内に導かれるように、絶縁性板材3及び第一内部接続部41がその面方向(図10における左右方向)に相対移動するため、確実に凸部49を凹部36に挿入することができる。したがって、絶縁性板材3及び第一内部接続部41の凹凸面31,44同士を確実に噛み合わせることができる。
なお、第八実施形態においては、傾斜案内面が凹部36及び凸部49の両方に形成されているが、例えば凹部36及び凸部49の一方のみに形成されていてもよい。
以上、第一〜第八実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、全ての実施形態では、絶縁性板材3の上面3aに凹部が形成され、第一内部接続部41の下面41bに凸部が形成されるとしたが、少なくとも絶縁性板材3の上面3a及び第一内部接続部41の下面41bに互いに噛み合う凹凸面31,44が形成されていればよく、例えば絶縁性板材3の上面3aに凸部を形成し、第一内部接続部41の下面41bに凹部を形成してもよい。
また、端子板4,5は、断面視クランク形状に形成されるとしたが、例えば単純な平板状に形成されていてもよい。
さらに、第二端子板5と半導体素子6とを電気接続する接続子7は、板状に形成されるとしたが、例えばボンディングワイヤであってもよい。
また、上記実施形態の半導体装置は、発熱体として半導体素子6を備えるとしたが、少なくとも第一内部接続部41の上面41aに電気接続状態で固定されるものであれば、他の電子部品・電気部品を備えていてもよい。
1 半導体装置
3 絶縁性板材
3a 上面
4 第一端子板(導電性板材)
6 半導体素子(発熱体)
10 接合剤
11 導電性接合剤
31,44 凹凸面
32,32A,32B,33,34,35,36 凹部
35A 一の凹部
36a 傾斜案内面
41 第一内部接続部
41a 上面
41b 下面
45,48,49 凸部
49a 傾斜案内面

Claims (9)

  1. 電気絶縁性を有する絶縁性板材と、導電性を有すると共に接合剤を介して前記絶縁性板材の上面に積層固定される前記絶縁性板材よりも熱膨張係数の大きい導電性板材と、導電性を有する導電性接合剤を介して前記導電性板材の上面に電気接続状態で積層固定され、通電により発熱する発熱体とを備え、
    前記絶縁性板材の上面及びこれに対向する前記導電性板材の下面に、互いに噛み合う凹凸面がそれぞれ形成され、
    当該凹凸面同士の噛み合いによって、前記絶縁性板材の上面及び前記導電性板材の下面に沿う面方向への前記絶縁性板材及び前記導電性板材の相対移動が規制され
    前記凹凸面が、前記絶縁性板材の上面及び前記導電性板材の下面の一方に形成された凹部と、他方に形成されて前記凹部内に挿入可能な凸部とによって画成され、
    前記凸部及び前記凹部が、それぞれ前記面方向に延びる線状に形成されていることを特徴とする半導体装置。
  2. 前記凹部に、前記凹部の開口縁から前記凹部の底部側に向かうにしたがって傾斜する傾斜案内面が形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記凸部に、その先端から基端側に向かうにしたがって傾斜する傾斜案内面が形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記凸部及び前記凹部が、それぞれ前記面方向に互いに間隔をあけて複数配されていることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
  5. 前記凹部の数が前記凸部の数よりも多いことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
  6. 前記凹部及び前記凸部が、それぞれ前記面方向のうち一方向に等間隔で複数配列され、
    前記一方向に配列された複数の凹部のうち、この配列方向の端部に配された一の凹部の大きさが、前記一方向に配列された少なくとも二つの前記凸部を一括して挿入可能な大きさに設定され、
    前記一の凹部に前記凸部が挿入された状態において、前記一の凹部に隣り合う前記凹部に別個の前記凸部が挿入されることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。
  7. 前記凸部及び前記凹部が、平面視した前記発熱体の周縁形状に沿うように形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
  8. 前記凸部及び前記凹部が、平面視で前記絶縁性板材及び前記導電性板材が重なる領域の周縁に沿うように形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
  9. 前記凹凸面が、前記発熱体と前記導電性板材及び導電性板材の板厚方向に重ならない前記絶縁性板材の上面及び前記導電性板材の下面の各周囲領域に形成されていることを特徴とする請求項1から請求項8のいずれか1項に記載の半導体装置。
JP2010187422A 2010-08-24 2010-08-24 半導体装置 Expired - Fee Related JP5409551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010187422A JP5409551B2 (ja) 2010-08-24 2010-08-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187422A JP5409551B2 (ja) 2010-08-24 2010-08-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2012049194A JP2012049194A (ja) 2012-03-08
JP5409551B2 true JP5409551B2 (ja) 2014-02-05

Family

ID=45903766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010187422A Expired - Fee Related JP5409551B2 (ja) 2010-08-24 2010-08-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5409551B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023211A (ja) * 2013-07-22 2015-02-02 ローム株式会社 パワーモジュールおよびその製造方法
JP2016207783A (ja) * 2015-04-20 2016-12-08 シャープ株式会社 パワーモジュール
JP6818801B2 (ja) * 2019-04-01 2021-01-20 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135761A (ja) * 1988-11-16 1990-05-24 Mitsubishi Electric Corp 半導体装置
JPH0629433A (ja) * 1992-07-07 1994-02-04 Nec Corp 発熱部品の筐体実装具

Also Published As

Publication number Publication date
JP2012049194A (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
CN106952877B (zh) 半导体装置
WO2018179981A1 (ja) 半導体装置
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP4069070B2 (ja) 電力半導体モジュール
JP6048238B2 (ja) 電子装置
JP5409551B2 (ja) 半導体装置
JP2015026791A (ja) 半導体装置及びリードフレーム
JP6834815B2 (ja) 半導体モジュール
JP2012142466A (ja) 半導体装置
JP5793295B2 (ja) 半導体装置
JP4870204B2 (ja) パワー半導体モジュール
JP5544767B2 (ja) 半導体装置
JP6133238B2 (ja) 半導体装置
JP4535004B2 (ja) 両面冷却型半導体装置
JP2007235059A (ja) 両面冷却型半導体装置
JP5124329B2 (ja) 半導体装置
JP2006344841A (ja) パワー半導体モジュール
JP7050487B2 (ja) 電子デバイス
JP5602703B2 (ja) パワー半導体モジュール
JP5145168B2 (ja) 半導体装置
JP5037398B2 (ja) 半導体装置
JP5564367B2 (ja) 半導体装置及びリードフレーム
JP2012049195A (ja) 半導体装置及びリードフレーム
JP6771412B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

LAPS Cancellation because of no payment of annual fees