JP4069070B2 - 電力半導体モジュール - Google Patents

電力半導体モジュール Download PDF

Info

Publication number
JP4069070B2
JP4069070B2 JP2003525914A JP2003525914A JP4069070B2 JP 4069070 B2 JP4069070 B2 JP 4069070B2 JP 2003525914 A JP2003525914 A JP 2003525914A JP 2003525914 A JP2003525914 A JP 2003525914A JP 4069070 B2 JP4069070 B2 JP 4069070B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor module
power semiconductor
region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003525914A
Other languages
English (en)
Other versions
JP2005509278A (ja
Inventor
ティーロ シュトルツェ,
Original Assignee
オイペク ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オイペク ゲーエムベーハー filed Critical オイペク ゲーエムベーハー
Publication of JP2005509278A publication Critical patent/JP2005509278A/ja
Application granted granted Critical
Publication of JP4069070B2 publication Critical patent/JP4069070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、基板上に設けられた複数の半導体コンポーネントを備えた電力半導体モジュールに関する。
このタイプのモジュールは例えば独国特許出願公開第39 06 690 A1号、独国特許出願公開第199 42 915 A1号、独国特許出願公開第197 07 514 A1号、特開2001−118987号において開示されている。
例えば、独国特許出願公開第199 42 915 A1号で明らかにされている電力半導体モジュールの場合、複数の電力半導体が絶縁性熱伝導担体(基板)の上面上に密接して一列に配置されている。上記電力半導体は同じ上面に形成された金属導体トラックを介して接触領域により電気的に結合され、このようにして駆動され得る。
同様に、金属性の、例えば銅コーティングされた基板底部は通電性のある圧力部品によりヒートシンク上に圧着されている。電力半導体モジュールの動作中に熱という形態で発生する電力損失はこれらの手段により消散される。熱の効果的な消散、あるいは低い熱伝達抵抗の効果的な消散の確保のため、およびそのことにより電力半導体モジュールの安全かつ信頼性のある動作を確実なものとするため、ヒートシンクは基板底面上に平面的かつ隙間無く接しなければならない。
この場合、問題となるのは、種々のモジュールコンポーネント(例えば基板および半導体材料)の異なる熱膨張率と曲げ剛性の低さとによってもたらされるモジュール内の機械的応力である。内部応力はまた、電力半導体モジュールの高温製造過程によってももたらされ得、それに続くはんだ付け工程により、さらに増倍し得る。
機械的応力および/または低い曲げ剛性はこの場合には基板またはモジュール底面の望ましくない変形、あるいはたわみへとつながり得る。冷却要素と冷却間での熱伝達が、変形によっておこるエアギャップと隙間とにより損なわれるので、均一的な平面接触領域はもはや保証されない。上記の影響は、基板がヒートシンクに直接に圧着されていないところ、あるいは単に不適切に圧着されているところ、たとえば、モジュール中心でのエッジ固定の場合など、では特に補償することができない。なぜなら、たわみ(曲率)がそこでは最大であるからだ。さらに、モジュールが大きければ大きいほどその影響はより大きく現われる。モジュールのサイズは電力と共に大きくなる。
この問題領域を解決するために、別の金属部分、例えば銅板、をベース板として設け、そこに基板の底面を、例えばはんだ付けで、しっかりと結合することが考えられる。そうすると、現行の形の偏りは介在するはんだ層により補償される。そしてベース板はその底面でヒートシンクと結合され、熱の均一分配(いわゆる熱スプレッダーとして)と機械的応力除去の両方の役割を果たすこととなる。
しかし、追加のベース板およびその装着により、このように構成された電力半導体モジュールの構成にかかる総費用は増加する。
従って本発明は、ベース板を追加することなく、かつ、熱と冷却要素との十分な接触により、製造において費用効果の高い電力半導体モジュールを提供するという目的に基いている。
導入部で述べたタイプの電力半導体モジュールの場合、この目的は、基板が複数の基板領域を有し、1つまたは複数の結合する領域が基板領域間に設けられており、その結合した領域を介して、基板領域が、相対的に動くことが可能なように結合されている、本発明によって達成される。
本発明の重要な局面の1つは、半導体コンポーネントの配置および、更なるコンポーネントを有することが適切な場合、その更なるコンポーネントの配置が1つの一体的基板上でのみ実現されるのではなくむしろ複数の基板領域(部分的基板)間に分配されることである。その結果、それぞれ個々の部分的基板が冷却領域により良く圧着され得、そのことにより、より良く冷却され得る。
更に、個々の部分的基板は同様に、前述の温度に左右される応力による変形および熱の影響による変形を経験するが、上記変形の量は、対応する面積を有する1つの基板全体の変形量よりかなり小さい。つまり、ある場合には不可避である変形量が複数の部分的基板間で分割され、したがって、それに応じてその不可避の変形量は、より小さい部分的変形量間で分割され、その部分的変形量における絶対変形量の最高値ははるかに小さい。
基板はそのサイズが大きくなるにつれ、破断と損傷に対する感度が高くなる。したがって、本発明の1つの利点は、本発明による、個々の基板領域を複数有する電力半導体モジュールが、機械的な面において、はるかにより強靭であるということにある。このことは、製造および装着工程の歩留まりを高めるという利点がある。
本発明の更なる利点は、半導体コンポーネントが配置された個々の基板領域が、それぞれ個別に前もってテストをすることが可能であり、不具合の場合には交換も可能であるということである。ゆえに完成品モジュールに対する拒絶は費用効率のよい方法で最小化され得る。
これは更なる歩留まりの向上を伴う。なぜなら、基板領域が不良の場合、既に装着されているコンポーネントが適切であれば、電力半導体モジュールに関わる基板材料を必ずしも全て拒絶する必要がないからだ。
本発明の更なる重要な局面は、基板領域が、1つまたは複数の結合領域を通じて相対的に動くことが可能なように結合されていることである。それぞれの結合領域は通常の基板よりも高い機械的可変形性(弾性)を持つ。ゆえに、いわば、ヒンジ或いは連接領域のような領域が基板領域間に形成される。結合領域は、基板領域が、隣接する基板領域において相互に機械的な影響を受けるのを防ぐ。
更に、各結合領域において、個々の基板領域の方向性の補正を行うという可能性がある。その方法は以下の通りである。変形量が最小化され、その結果、電力半導体モジュールの平面接触部が形成され、そのことが、結合されるヒートシンクに対して最適化された熱伝達を提供するというものだ。
本発明によると、電力半導体モジュールはさらにハウジングを有する。そのハウジングは、基板領域間の領域において、結合領域の機械的に圧力を加えるための動作ポイントを持ち、個々の基板領域に圧力を印加する。
結合部分の機械的に圧力を加えるための動作ポイントは、特に、電力半導体モジュールの装着部(底面)に結合される冷却要素への特に優れた熱伝導を確実とする。
この場合、動作ポイントは例えばハウジングのくぼみでもよい。そのくぼみを通して外部の機械的圧力手段(例えばテンションボルト)が基板平面に達することができる。しかしながら、ハウジングの内部に、ハウジングに対して外向きに働く圧力を動作点に送る複数の圧力ウェブを備えることも可能である。
さらに本発明によると、ハウジングは特に弾力的に機械的に圧力を加えるための動作ポイント間部分に組み込まれる。このことは、動作ポイント(例えばネジ、クリップ、リベット等)によって機械的に分離されている個々の部分的基板それぞれに対する接触圧力を確実にする。動作ポイントそのものは直接には部分的基板に圧力をかけない。
本発明による半導体モジュールの開発利点は基板材料の凹部によって形成される結合領域を提供することである。これは、製造技術においてより大きな可動性或いは可変形性をもった結合領域を提供するという、特別にシンプルな可能性を表している。この凹部は例えば穿孔として形成し得る。
製造技術においては、材料の凹部には溝が形成されることが特に好まれる。
好ましくはこの基板はセラミックで構成され得る。そのことでセラミックを介したヒートシンクへの優れた熱消散と同時に、半導体コンポーネントの優れた電気絶縁および上記の基板上に装置された電気接続を可能にする。この場合、基板とヒートシンクとの間には熱伝導性ペーストを導入し得る。
更に、ハウジングが、少なくとも基板領域の領域では、バネ力でもって基板領域に作用するようなものであれば都合がよい。その結果圧力は各部分的基板上に個々に働く。
本発明による例示的実施の形態を図面を参照して以下に更に詳しく説明する。
図1に示された電力半導体モジュール1はセラミック基板(担体要素)2を含む。セラミック基板2は複数の基板領域(部分的基板)3、4、5に分割されており、いわば3つのS部(図2)を備えている。基板領域3、4、5上に配置されているのは半導体コンポーネント6、7、8である。それらは全てモジュール1全体の構成部品である。半導体コンポーネントは、部分的基板のそれぞれの表面12、13、14上に形成された、指示されたボンディングワイアを通じて導体トラックに接触して接続されている(特に図示されていない)。異なる部分的基板の導体トラックは互いにボンディングワイアを通じて互いに電気的に接続され得る。導体トラックは電力半導体モジュールの外部接続のための接触ピン(接続ピン16、17、18)につながっている。この半導体コンポーネント6、7、8は熱に変換される大きな電力損失を発生する電力半導体であり得、したがって効果的な熱の消散を必要とする。
この半導体モジュールはさらに、プラスチック射出成形法により製造された弾力的な、すなわち相応に弾性のある、モジュールハウジング20を含む。部分的基板3、4、5の裏面22、23、24はモジュール底面25の部分的領域を構成する。モジュール底面25はヒートシンク28との熱的接触のため、可能な限り平面的に製造され、モジュール底面25には例えば熱伝導性ペーストが付けられる。複数の部分的基板の使用はこの平面の実現という目的にかなう。仮に基板が1つだけ使用され、その基板上に全ての半導体コンポーネントを配置せねばならずしたがって基板が全ての部分的基板の総装着面積を持たねばならないなら、一方では既に製造過程で現われている熱負荷に起因する内部の機械的応力が多大な影響を持ち、他方では十分な熱的接触が得られずしたがって基板の冷却も保証されない。
本発明による半導体モジュールの場合、上記応力は単に小変形をもたらすのみである。なぜなら、それら応力は複数の部分的基板間に分配され、かつ個々の部分的基板の絶対的変形度が更に小さいためそれぞれ比較的わずかの影響を受けるのみであるからだ。
基板領域3、4、5に加え、基板2は基板領域間に形成された結合領域30および31を有する(図2をも参照)。基板領域3および4は相対的に動くことが可能なように例えば結合領域30を通じて結合される。結合領域30はいわば連接継手あるいはヒンジのように機能する。そうすることで、基板領域3および4は互いに180度以外の角度(修正角度)をも有し得る。例えば、このことは基板領域3の変形が基板4に連続的に波及することを防ぐ。例えばもし基板領域3が、熱により誘発された応力による変形が原因で水平線Hに対してα度傾けられても(図1に拡大誇張して示されている)、それに対応して基板領域4を逆方向に傾けることにより上記α度分の傾きが基板領域4へ伝播するのを防ぎ、かつ、同角度分、逆方向に傾けるという手段でこの傾きを補正することすら可能である。このように熱により誘発された応力の影響による変形をでき得る限り受けないモジュール底面25が電力半導体モジュールの接触領域として提供される。
例えば、図2の例では、結合領域30および31は、上述した基板の材料に形成されたスロット33および34により形成される。しかし、結合領域の別の幾何学的形状および構成も考えられ得る。これらの別の形状および構成でも同様に上述した基板に関する結合領域のフレキシビリティ増大の効果をもたらす。
ハウジング20はアクセス領域35および36を有する。それらを通じて、例えば外部クリップ結合あるいは外部ネジ結合という手段で、基板を全体的かつ均一にヒートシンク28へ圧着するために、機械的圧力(矢印Pで表記されている)が直接結合領域30および31にかけられ得る。更なる矢印Pにより示されているように、電力半導体モジュールのエッジ領域の接触圧ポイントAPにおいて更なる機械的接触圧が加えられ得る。
図3は本発明による電力半導体モジュール101の改変例の断面図である。したがって、複数の基板装着領域(部分的基板)103、104、105は、すでに図1で徹底的に説明されているが、基板102のS部を形成する(図4参照)。異なる部分的基板の導体トラックはボンディングワイア108、109を通じて互いに電気的に接続し得る。ここでも、基板領域の底面はモジュール底面125の部分的領域を形成する。モジュール底面125はヒートシンク128との熱接触のため平面的に構成される。
図4では、結合領域130および131は上述した基板の材料に導入されたスロット133および134により形成される。弾力性のあるハウジング120はその上面140にアクセス領域135および136を有する。上記アクセス領域135、136にたとえば外部クリップ結合あるいは外部ねじ結合を通じて加えられた機械的応力(矢印Pで示される)はハウジング内部プランジャーあるいは垂直ブリッジ150、151により結合領域130、131に伝達される。その結果、基板101はヒートシンク128全体に非常に均一的に圧着される。さらなる矢印Pにより示されているように、電力半導体モジュールのエッジ領域の接触圧ポイントAPにおいてさらなる機械的接触圧が加えられ得る。
このように、特に利点となる効果は、各部分的基板上の個々のハウジングによってそれぞれ接触圧がかけられるという事実により達成される。動作ポイントおよび個々の部分的基板は互いに機械的に分離されている。したがって動作ポイント自体は部分的基板に直接圧力をかけない。
本発明による電力半導体モジュールの第1の実施例の断面図を示す。 図1の電力半導体モジュール基板の平面図を示す。 本発明による電力半導体モジュールの第2の実施例の断面図を示す。 図2の電力半導体モジュール基板の平面図を示す。
符号の説明
1 電気半導体モジュール1
2 セラミック基板
3、4、5 基板領域(部分的基板)
6、7、8 半導体コンポーネント
12、13、14 表面
16、17、18 接触ピン(接続ピン)
20 モジュールハウジング
22、23、24 裏面
25 モジュール底面
28 ヒートシンク
30、31 結合領域
35、36 アクセス領域
33、34 スロット
101 電力半導体モジュール
102 基板
103、104、105 基板領域(部分的基板)
108、109 ボンディングワイア
120 ハウジング
125 モジュール底面
128 ヒートシンク
130、131 結合領域
133、134 スロット
135、136 アクセス領域
140 上面
150、151 プランジャー
S 部分
H 水平線
α 角度
P 矢印
AP 接触圧ポイント

Claims (5)

  1. 基板(2)の上に設けられた複数の半導体コンポーネント(6、7、8)を有する電力半導体モジュール(1)であって、
    該基板(2)は、
    複数の基板領域(3、4、5)と、
    1つまたは複数の結合領域(30、31)と
    を有し、
    該複数の基板領域(3、4、5)は、互いに相対的に移動し得るように該結合領域(30、31)によって結合されており、
    該電力半導体モジュール(1)は、ハウジング(20、120)を有し、該ハウジング(20、120)は、該ハウジング(20、120)が個々の基板領域(3、4、5)に接触圧力を付与するように、該結合領域(30、31)に機械的圧力(P)を付与するためのアクセス領域(35、36)を有することを特徴とする電力半導体モジュール。
  2. 前記結合領域(30、31)が前記基板(2)の材料の凹部により形成されていることを特徴とする、請求項1に記載の電力半導体モジュール。
  3. 前記材料の凹部(33、34)は溝になっていることを特徴とする、請求項2に記載の電力半導体モジュール。
  4. 前記基板(2)がセラミックであることを特徴とする、請求項1、2、または3に記載の電力半導体モジュール。
  5. 少なくとも前記基板領域(3、4、5)の領域において、前記ハウジング(20、120)がバネ力により該基板領域(3、4、5)に作用するようになっていることを特徴とする、請求項1、2、3、または4に記載の電力半導体モジュール。
JP2003525914A 2001-09-01 2002-08-23 電力半導体モジュール Expired - Fee Related JP4069070B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10142971A DE10142971A1 (de) 2001-09-01 2001-09-01 Leistungshalbleitermodul
PCT/EP2002/009457 WO2003021680A2 (de) 2001-09-01 2002-08-23 Leistungshalbleitermodul

Publications (2)

Publication Number Publication Date
JP2005509278A JP2005509278A (ja) 2005-04-07
JP4069070B2 true JP4069070B2 (ja) 2008-03-26

Family

ID=7697444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003525914A Expired - Fee Related JP4069070B2 (ja) 2001-09-01 2002-08-23 電力半導体モジュール

Country Status (5)

Country Link
US (1) US8227913B2 (ja)
JP (1) JP4069070B2 (ja)
CN (1) CN100428467C (ja)
DE (2) DE10142971A1 (ja)
WO (1) WO2003021680A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923898B2 (en) 2007-11-08 2011-04-12 Taiyo Yuden Co., Ltd. Piezo drive system

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149886A1 (de) * 2001-10-10 2003-04-30 Eupec Gmbh & Co Kg Leistunghalbleitermodul
WO2003071601A2 (de) * 2002-02-18 2003-08-28 Infineon Technologies Ag Schaltungsmodul und verfahren zu seiner herstellung
DE10326176A1 (de) 2003-06-10 2005-01-05 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
DE10331574A1 (de) * 2003-07-11 2005-02-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
DE102004018476B4 (de) * 2004-04-16 2009-06-18 Infineon Technologies Ag Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
DE102004042367B4 (de) * 2004-09-01 2008-07-10 Infineon Technologies Ag Leistungshalbleitermodul
DE102004043019A1 (de) * 2004-09-06 2006-03-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Baugruppe
US7763970B2 (en) 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
US7808100B2 (en) 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
DE102009002191B4 (de) 2009-04-03 2012-07-12 Infineon Technologies Ag Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102009002993B4 (de) 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
DE102009026558B3 (de) 2009-05-28 2010-12-02 Infineon Technologies Ag Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls
US8138529B2 (en) * 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
DE102009053999A1 (de) * 2009-11-19 2011-05-26 Still Gmbh Umrichter mit einem Kühlkörper
DE102015224497A1 (de) * 2015-12-08 2016-11-10 Continental Automotive Gmbh Leistungselektronikanordnung, elektrische Antriebsvorrichtung mit einer Leistungselektronikanordnung

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735211A (en) * 1971-06-21 1973-05-22 Fairchild Camera Instr Co Semiconductor package containing a dual epoxy and metal seal between a cover and a substrate, and method for forming said seal
EP0120500B1 (en) * 1983-03-29 1989-08-16 Nec Corporation High density lsi package for logic circuits
JPS60195330A (ja) 1984-03-17 1985-10-03 Isuzu Motors Ltd 内燃機関のタ−ボチヤ−ジヤ
JPS6230367U (ja) * 1985-08-07 1987-02-24
DE3906690A1 (de) * 1989-03-02 1989-10-12 Siemens Ag Keramikplatte fuer leistungshalbleiter-module
US5280193A (en) * 1992-05-04 1994-01-18 Lin Paul T Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
JP3003452B2 (ja) * 1993-04-08 2000-01-31 富士電機株式会社 二つの導体の導通接触構造
JP3094768B2 (ja) * 1994-01-11 2000-10-03 富士電機株式会社 半導体装置
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5757620A (en) * 1994-12-05 1998-05-26 International Business Machines Corporation Apparatus for cooling of chips using blind holes with customized depth
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
JP3433279B2 (ja) 1995-11-09 2003-08-04 株式会社日立製作所 半導体装置
JP3435271B2 (ja) * 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
DE19609929B4 (de) * 1996-03-14 2006-10-26 Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE19707514C2 (de) * 1997-02-25 2002-09-26 Eupec Gmbh & Co Kg Halbleitermodul
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP2000082774A (ja) * 1998-06-30 2000-03-21 Sumitomo Electric Ind Ltd パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル
US6157538A (en) * 1998-12-07 2000-12-05 Intel Corporation Heat dissipation apparatus and method
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
WO2000059036A1 (en) * 1999-03-26 2000-10-05 Hitachi, Ltd. Semiconductor module and method of mounting
WO2001008219A1 (de) * 1999-07-23 2001-02-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Halbleitermodul
US6424026B1 (en) * 1999-08-02 2002-07-23 International Rectifier Corporation Power module with closely spaced printed circuit board and substrate
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
DE19942915A1 (de) * 1999-09-08 2001-03-15 Still Gmbh Leistungshalbleitermodul
JP2001118987A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 電力用半導体モジュール
US6602121B1 (en) * 1999-10-28 2003-08-05 Strasbaugh Pad support apparatus for chemical mechanical planarization
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6548894B2 (en) * 2000-11-30 2003-04-15 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
US6950310B2 (en) * 2003-12-31 2005-09-27 Texas Instruments Incorporated System and method for self-leveling heat sink for multiple height devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923898B2 (en) 2007-11-08 2011-04-12 Taiyo Yuden Co., Ltd. Piezo drive system

Also Published As

Publication number Publication date
DE10293997B4 (de) 2010-11-11
CN100428467C (zh) 2008-10-22
DE10142971A1 (de) 2003-03-27
CN1636277A (zh) 2005-07-06
WO2003021680A3 (de) 2008-02-07
WO2003021680A2 (de) 2003-03-13
US8227913B2 (en) 2012-07-24
DE10293997D2 (de) 2004-07-22
US20040164388A1 (en) 2004-08-26
JP2005509278A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
JP4069070B2 (ja) 電力半導体モジュール
US5933327A (en) Wire bond attachment of a integrated circuit package to a heat sink
JP4279144B2 (ja) 電力半導体モジュール
EP1394826B1 (en) Micro-relay and method for manufacturing the same
JP5108586B2 (ja) 電力半導体モジュール及びプリント回路基板の配置、及び電力半導体モジュール
EP0881674A2 (en) High power semiconductor module device
JP5156355B2 (ja) 接触バネを有するパワー半導体モジュール
JP2006295158A (ja) 材料結合式で配設された端子要素を有するパワー半導体モジュール
US7477518B2 (en) Sub-assembly
US7485006B2 (en) Memory module, socket and mounting method providing improved heat dissipating characteristics
KR100990527B1 (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
JP2002198477A (ja) 半導体装置
JP4013446B2 (ja) ペルチェモジュールおよびそれを備えた光通信用モジュール
JP6834815B2 (ja) 半導体モジュール
US7310224B2 (en) Electronic apparatus with thermal module
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2002289630A (ja) パワー半導体モジュール
JP4759716B2 (ja) パワー半導体モジュール
CN100376028C (zh) 电子组件
JPH0997661A (ja) 電子部品用ソケット
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
US10251256B2 (en) Heat dissipating structure
EP2940718B1 (en) Assembly for cooling a power module
JP6028808B2 (ja) 半導体装置
JP2007035913A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4069070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees