WO2020080215A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020080215A1
WO2020080215A1 PCT/JP2019/039776 JP2019039776W WO2020080215A1 WO 2020080215 A1 WO2020080215 A1 WO 2020080215A1 JP 2019039776 W JP2019039776 W JP 2019039776W WO 2020080215 A1 WO2020080215 A1 WO 2020080215A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
semiconductor device
conductive member
terminal
capacitor
Prior art date
Application number
PCT/JP2019/039776
Other languages
English (en)
French (fr)
Inventor
敦司 山口
寛之 坂入
拓一 大塚
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US17/279,197 priority Critical patent/US11842949B2/en
Priority to CN201980066078.4A priority patent/CN112805829B/zh
Priority to JP2020553107A priority patent/JP7252248B2/ja
Priority to DE112019005150.4T priority patent/DE112019005150T5/de
Publication of WO2020080215A1 publication Critical patent/WO2020080215A1/ja
Priority to US18/496,036 priority patent/US20240055328A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Definitions

  • the present disclosure relates to semiconductor devices.
  • Patent Document 1 discloses an example of a conventional semiconductor device. In this semiconductor device, a high-voltage side switching element and a low-voltage side switching element are connected in series between two input-side terminals.
  • the present disclosure has been devised under the circumstances described above, and an object thereof is to provide a semiconductor device capable of suppressing a surge voltage.
  • a semiconductor device provided by the present disclosure includes a first terminal and a second terminal, a first switching element having a first gate electrode, a first source electrode, and a first drain electrode, a second gate electrode, and a second source electrode. And a second switching element having a second drain electrode, wherein the first switching element and the second switching element are connected in series between the first terminal and the second terminal, A first capacitor connected in parallel with the first switching element and the second switching element between the first terminal and the second terminal, wherein the first switching element and the second switching element are The first capacitors are arranged in one direction, and the first capacitors are arranged in a front direction when viewed in a second direction that is perpendicular to the first direction. Overlaps with at least one of the first switching element and the second switching element.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 3 is a plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 3 is a bottom view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 3 is a bottom view showing the semiconductor device according to the first embodiment of the present disclosure.
  • 1 is a front view showing a semiconductor device according to a first embodiment of the present disclosure.
  • 1 is a side view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 7 is a sectional view taken along the line VII-VII of FIG. 2. It is sectional drawing which follows the VIII-VIII line of FIG. It is sectional drawing which follows the IX-IX line of FIG.
  • FIG. 3 is a sectional view taken along line XX of FIG. 2.
  • FIG. 3 is a sectional view taken along line XI-XI in FIG. 2. It is sectional drawing which follows the XII-XII line of FIG.
  • FIG. 3 is a cross-sectional view schematically showing an example of a switching element of the semiconductor device according to the first embodiment of the present disclosure.
  • 1 is a circuit diagram showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 8 is a plan view showing a modified example of the semiconductor device according to the first embodiment of the present disclosure.
  • the semiconductor device A1 of the present embodiment includes a first switching element 1A, a second switching element 1B, a plurality of leads 2, a first capacitor 3A, a second capacitor 3B, a third capacitor 3C, an integrated circuit element 4 and a resin portion 5. I have it.
  • FIG. 1 is a perspective view showing the semiconductor device A1.
  • FIG. 2 is a plan view showing the semiconductor device A1.
  • FIG. 3 is a bottom view showing the semiconductor device A1.
  • FIG. 4 is a bottom view showing the semiconductor device A1.
  • FIG. 5 is a front view showing the semiconductor device A1.
  • FIG. 6 is a side view showing the semiconductor device A1.
  • FIG. 7 is a sectional view taken along the line VII-VII of FIG.
  • FIG. 8 is a sectional view taken along the line VIII-VIII of FIG.
  • FIG. 9 is a sectional view taken along the line IX-IX in FIG.
  • FIG. 10 is a sectional view taken along line XX of FIG.
  • FIG. 11 is a sectional view taken along the line XI-XI of FIG.
  • FIG. 10 is a sectional view taken along line XX of FIG.
  • FIG. 11 is a sectional view taken along the line XI-XI of FIG.
  • FIG. 12 is a sectional view taken along the line XII-XII in FIG.
  • FIG. 13 is a sectional view schematically showing an example of the switching element of the semiconductor device A1.
  • FIG. 14 is a circuit diagram showing the semiconductor device A1.
  • the y direction corresponds to the first direction of the present disclosure.
  • the z direction corresponds to the second direction of the present disclosure.
  • the x direction corresponds to the third direction of the present disclosure.
  • the first switching element 1A is a switching element on the high voltage side in the semiconductor device A1.
  • the first switching element 1A of the present embodiment includes a first element body 11A, a first gate electrode 12A, a first source electrode 13A and a first drain electrode 14A.
  • the type of the first switching element 1A is not particularly limited.
  • FIG. 13 schematically shows the first switching element 1A of this example.
  • the first element body 11A has a structure in which, for example, a Si substrate 101, a buffer layer 102, a GaN layer 103, and an AlGaN layer 104 are stacked.
  • the insulating layer 105 is laminated on the AlGaN layer 104, and the first gate electrode 12A, the first source electrode 13A, and the first drain electrode 14A are arranged.
  • Such a first switching element 1A is a so-called lateral power device in which the first gate electrode 12A, the first source electrode 13A and the first drain electrode 14A are arranged on one side of the first element body 11A.
  • a horizontal power device in which the first element body 11A has the GaN layer 103 may be referred to as a GaN-HEMT (High Electron Mobility Transistor).
  • the first switching element 1A configured as a GaN-HEMT is suitable for speeding up the current switching operation, that is, improving high-speed response.
  • the first gate electrode 12A is the other side (lower side in the figure of FIG. 2) of the first element body 11A in the z direction, and the one side (FIG. 2) of the first element body 11A. Is located on the left side in the figure).
  • the first source electrode 13A is arranged on the other side in the x direction (right side in the drawing of FIG. 2) with respect to the first gate electrode 12A, and overlaps with the first gate electrode 12A when viewed in the x direction.
  • the first drain electrode 14A is arranged on one side (upper side in the drawing) in the y direction with respect to the first gate electrode 12A and the first source electrode 13A, and the first gate electrode 12A and the first source in the y direction. It overlaps with the electrode 13A.
  • the second switching element 1B is a low-voltage side switching element in the semiconductor device A1.
  • the second switching element 1B of this embodiment includes a second element body 11B, a second gate electrode 12B, a second source electrode 13B, and a second drain electrode 14B.
  • the type of the second switching element 1B is not particularly limited.
  • FIG. 13 schematically shows the second switching element 1B of this example, and has the same configuration as the first switching element 1A.
  • Such a second switching element 1B is a so-called lateral power device in which the second gate electrode 12B, the second source electrode 13B and the second drain electrode 14B are arranged on one side of the second element body 11B.
  • a horizontal power device in which the second element body 11B has the GaN layer 103 may be referred to as a GaN-HEMT (High Electron Mobility Transistor).
  • the second switching element 1B configured as a GaN-HEMT is suitable for speeding up the current switching operation, that is, improving high-speed response.
  • the second gate electrode 12B is the other side (lower side in the figure of FIG. 2) of the second element body 11B in the z direction and one side (FIG. 2) of the second element body 11B. Is located on the left side in the figure).
  • the second source electrode 13B is arranged on the other side in the x direction (right side in the drawing of FIG. 2) with respect to the second gate electrode 12B, and overlaps with the second gate electrode 12B when viewed in the x direction.
  • the second drain electrode 14B is arranged on one side (upper side in the drawing) in the y direction with respect to the second gate electrode 12B and the second source electrode 13B, and the second gate electrode 12B and the second source in the y direction. It overlaps with the electrode 13B.
  • the plurality of leads 2 support the first switching element 1A and the second switching element 1B and form a conduction path to the first switching element 1A and the second switching element 1B.
  • the plurality of leads 2 are formed of, for example, Cu, Ni, Fe or the like, or any of these alloys. Further, a plating layer may be provided on a predetermined portion of the surface of the lead 2. As shown in FIGS. 1 to 3, in the present embodiment, the plurality of leads 2 includes a first lead 2A, a second lead 2B, a third lead 2C, a fourth lead 2D, a fifth lead 2E, and a plurality of first leads 2A. It includes a 6-lead 2F and a plurality of seventh leads 2G.
  • the first lead 2A is an example of the first conducting member of the present disclosure.
  • the first lead 2A has a first portion 21A, a second portion 22A and a third portion 23A.
  • the first portion 21A, the second portion 22A, and the third portion 23A may be integrally formed with each other, or may be configured by separate members joined to each other.
  • the first portion 21A, the second portion 22A, and the third portion 23A are examples of being configured by separate members joined to each other.
  • the first portion 21A is a portion that is conductively joined to the first drain electrode 14A of the first switching element 1A.
  • the first portion 21A is conductively bonded to the first drain electrode 14A by the conductive bonding material 19.
  • bumps made of Au or the like are formed on the first drain electrode 14A.
  • the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the first portion 21A. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
  • the first portion 21A faces the first drain electrode 14A, and is located on one side (the lower side in the drawing) of the first drain electrode 14A in the z direction.
  • the shape of the first portion 21A is not particularly limited, and in the illustrated example, as shown in FIG. 3, it is a substantially rectangular shape when viewed in the z direction.
  • the first terminal 201A is a terminal to which a current controlled by the semiconductor device A1 is input, and is called, for example, a VDD terminal.
  • the first terminal 201A is one surface of a portion of the first portion 21A that is thicker than the peripheral portion. Such first portion 21A can be formed by etching, for example.
  • the shape of the first terminal 201A is not particularly limited, and in the illustrated example, it is rectangular as shown in FIGS. 3 and 4. It should be noted that the specific structure of the first terminal 201A is not limited to making a part of the first portion 21A thick.
  • the portion that configures the first terminal 201A is located on one side in the z direction relative to the other portion (see FIG. 7).
  • the structure may be located on the middle lower side).
  • the second portion 22A is arranged on the other side (upper side) in the z direction in FIGS. 6 and 7 on the side opposite to the first portion 21A with respect to the first switching element 1A in the z direction.
  • the second portion 22A is conductively joined to the first capacitor 3A.
  • the second portion 22A is conductively bonded to the first capacitor 3A by the conductive bonding material 39.
  • the conductive joining material 39 is, for example, solder.
  • the second portion 22A overlaps the first portion 21A when viewed in the z direction.
  • the second portion 22A overlaps the first source electrode 13A and the first drain electrode 14A of the first switching element 1A when viewed in the z direction.
  • the shape of the second portion 22A is not particularly limited, and in the illustrated example, it is rectangular as shown in FIG.
  • the dimension of the second portion 22A in the x direction is smaller than the dimension of the first portion 21A in the x direction.
  • the y-direction dimension of the second portion 22A is larger than the y-direction dimension of the first portion 21A.
  • the third portion 23A is arranged on the opposite side of the first switching element 1A from the second switching element 1B in the y direction.
  • the third portion 23A is arranged between the first portion 21A and the second portion 22A in the z direction, and connects the first portion 21A and the second portion 22A.
  • the third portion 23A entirely overlaps the first portion 21A and the second portion 22A when viewed in the z direction.
  • the second lead 2B is an example of the second conducting member of the present disclosure.
  • the second lead 2B has a first portion 21B, a second portion 22B, a third portion 23B and a fourth portion 24B.
  • the first portion 21B, the second portion 22B, the third portion 23B, and the fourth portion 24B may be integrally formed with each other, or may be formed by separate members joined to each other.
  • the first portion 21B, the second portion 22B, and the third portion 23B are an example configured by separate members joined to each other.
  • the first portion 21B and the fourth portion 24B are integrally formed with each other.
  • the first portion 21B is a portion that is conductively joined to the second source electrode 13B of the second switching element 1B.
  • the first portion 21B is conductively bonded to the second source electrode 13B by the conductive bonding material 19.
  • bumps made of Au or the like are formed on the second source electrode 13B.
  • the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the first portion 21B. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
  • the first portion 21B faces the second source electrode 13B and is located on one side (lower side in the drawing) of the second source electrode 13B in the z direction.
  • the shape of the first portion 21B is not particularly limited, and in the illustrated example, as shown in FIG. 3, a substantially rectangular portion overlapping the second source electrode 13B in the z direction and the second switching element in the z direction. 1B, and a substantially rectangular portion extending in the y direction.
  • the second terminal 201B is, for example, a ground terminal corresponding to the VDD terminal.
  • the second terminal 201B is one surface of a portion of the first portion 21B that is thicker than the peripheral portion.
  • Such a first portion 21B can be formed by etching, for example.
  • the shape of the second terminal 201B is not particularly limited, and in the illustrated example, it is rectangular as shown in FIGS. 3 and 4. It should be noted that the specific structure of the second terminal 201B is not limited to making a part of the first portion 21A thick.
  • the portion that configures the second terminal 201B is located on one side in the z direction relative to the other portion (see FIG. 10).
  • the structure may be located on the middle lower side).
  • the second portion 22B is arranged on the other side (upper side) in the z direction in FIG. 6 on the side opposite to the first portion 21B with respect to the second switching element 1B in the z direction.
  • the second portion 22B is conductively joined to the first capacitor 3A.
  • the second portion 22B is conductively joined to the first capacitor 3A by the conductive joining material 39.
  • the second portion 22B overlaps the first portion 21B when viewed in the z direction.
  • the second portion 22B overlaps with the first source electrode 13A and the first drain electrode 14A of the second switching element 1B when viewed in the z direction.
  • the shape of the second portion 22B is not particularly limited, and in the example shown, it is rectangular as shown in FIG.
  • the dimension of the second portion 22B in the x direction is smaller than the dimension of the first portion 21B in the x direction.
  • the y-direction dimension of the second portion 22B is larger than the y-direction dimension of the second portion 22A.
  • the third portion 23B is arranged on the opposite side of the second switching element 1B from the first switching element 1A in the y direction.
  • the third portion 23B is arranged between the first portion 21B and the second portion 22B in the z direction, and connects the first portion 21B and the second portion 22B.
  • the third portion 23B entirely overlaps the first portion 21B and the second portion 22B when viewed in the z direction.
  • the fourth portion 24B extends from the first portion 21B to one side in the x direction (left side in the figure in FIG. 2).
  • the shape of the fourth portion 24B is not particularly limited, and in the illustrated example, the fourth portion 24B has a long rectangular shape with the longitudinal direction in the x direction.
  • the fourth portion 24B is conductively joined to the integrated circuit element 4. As shown in FIG. 12, in the illustrated example, the fourth portion 24B is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
  • the conductive joining material 49 is, for example, solder.
  • the third lead 2C is an example of the third conductive member of the present disclosure.
  • the third lead 2C of this embodiment has a first portion 21C, a second portion 22C and a third portion 23C.
  • the third lead 2C is arranged between the first portion 21A of the first lead 2A and the first portion 21B of the second lead 2B in the y direction.
  • the first portion 21C is a portion that is conductively joined to the first source electrode 13A of the first switching element 1A. As shown in FIG. 10, the first portion 21C is conductively joined to the first source electrode 13A by a conductive joining material 19, for example. In the illustrated example, bumps made of Au or the like are formed on the first source electrode 13A.
  • the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the first portion 21C. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
  • the shape of the first portion 21C is not particularly limited, and in the illustrated example, it is rectangular when viewed in the z direction. The first portion 21C overlaps with the first source electrode 13A when viewed in the z direction.
  • the second portion 22C is a portion that is conductively joined to the second drain electrode 14B of the second switching element 1B. As shown in FIG. 10, the second portion 22C is conductively bonded to the second drain electrode 14B by, for example, the conductive bonding material 19. In the illustrated example, bumps made of Au or the like are formed on the second drain electrode 14B.
  • the conductive bonding material 19 is, for example, an anisotropic conductive bonding material, and electrically connects the bump and the second portion 22C. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
  • the shape of the second portion 22C is not particularly limited, and in the illustrated example, the second portion 22C has a long rectangular shape extending in the x direction when viewed in the z direction.
  • the dimension of the second portion 22C in the x direction is larger than the dimension of the first portion 21C in the x direction.
  • the third portion 23C extends from the first portion 21C to one side in the x direction (left side in the drawings in FIGS. 2 and 3).
  • the third portion 23C is conductively joined to the integrated circuit element 4.
  • the third portion 23C is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
  • the shape of the third portion 23C is not particularly limited, and in the illustrated example, the third portion 23C has a long rectangular shape with the longitudinal direction in the x direction.
  • the third terminal 201C is an output terminal from the semiconductor device A1.
  • the third terminal 201C is one surface of a portion of the first portion 21C and the second portion 22C that is thicker than the peripheral portion.
  • Such first portion 21C and second portion 22C can be formed by etching, for example.
  • the shape of the third terminal 201C is not particularly limited, and in the illustrated example, it has a rectangular shape as shown in FIGS. 3 and 4. Further, the third terminal 201C is arranged between the first terminal 201A and the second terminal 201B in the y direction.
  • the specific structure of the third terminal 201C is not limited to the case where the first portion 21C and the second portion 22C are partially thick.
  • the portion that configures the third terminal 201C is located on one side in the z direction relative to the other portion.
  • the structure may be located (on the lower side in the drawing of FIG. 10).
  • the fourth lead 2D is an example of the fourth conductive member of the present disclosure. As shown in FIG. 11, the fourth lead 2D is conductively joined to the first gate electrode 12A of the first switching element 1A. In the illustrated example, the fourth lead 2D is conductively bonded to the first gate electrode 12A by the conductive bonding material 19. In the illustrated example, bumps made of Au or the like are formed on the first gate electrode 12A.
  • the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the fourth lead 2D. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
  • the fourth lead 2D is conductively joined to the integrated circuit element 4, as shown in FIG.
  • the fourth lead 2D is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
  • the shape of the fourth lead 2D is not particularly limited, and as shown in FIGS. 2 and 3, in the illustrated example, the fourth lead 2D is a long rectangular shape having the x direction as the longitudinal direction.
  • the fourth lead 2D is arranged between the first portion 21A of the first lead 2A and the third portion 23C of the third lead 2C in the y direction.
  • the surface of the fourth lead 2D located on the side opposite to the first gate electrode 12A in the z direction is entirely covered with the resin portion 5.
  • the fifth lead 2E is an example of the fifth conductive member of the present disclosure. As shown in FIG. 11, the fifth lead 2E is conductively joined to the second gate electrode 12B of the second switching element 1B. In the illustrated example, the fifth lead 2E is conductively bonded to the first gate electrode 12A by the conductive bonding material 19. In the illustrated example, bumps made of Au or the like are formed on the second gate electrode 12B.
  • the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the fifth lead 2E. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
  • the fifth lead 2E is conductively joined to the integrated circuit element 4 as shown in FIG.
  • the fifth lead 2E is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
  • the shape of the fifth lead 2E is not particularly limited, and as shown in FIGS. 2 and 3, in the illustrated example, the fifth lead 2E has a long rectangular shape having the x direction as the longitudinal direction. In the illustrated example, the fifth lead 2E is arranged in the y direction between the first portion 21B of the second lead 2B and the second portion 22C of the third lead 2C.
  • the plurality of sixth leads 2F are connected to the integrated circuit element 4 and the second capacitor 3B or the third capacitor 3C.
  • the plurality of sixth leads 2F include sixth leads 2Fa, 2Fb, 2Fc, 2Fd.
  • the sixth lead 2Fa has a first portion 21Fa and a second portion 22Fa, as shown in FIG.
  • the first portion 21Fa is conductively joined to the one side portion of the integrated circuit element 4 in the y direction by, for example, a conductive joining material 49. Further, the first portion 21Fa is conductively joined to the second capacitor 3B by the conductive joining material 39.
  • the shape of the first portion 21Fa is not particularly limited, and in the illustrated example, the first portion 21Fa has a long rectangular shape with the y direction as the longitudinal direction.
  • the second portion 22Fa may be configured by a separate member that is conductively joined to the first portion 21Fa, or may be integrally formed with the first portion 21Fa.
  • the second portion 22Fa is arranged on the one side in the z direction with respect to the first portion 21Fa.
  • the second portion 22Fa extends to one side in the x direction with respect to the first portion 21Fa.
  • the shape of the second portion 22Fa is not particularly limited, and in the illustrated example, the second portion 22Fa is a long rectangular shape having the x direction as the longitudinal direction.
  • the terminal 201Fa is a terminal for forming a bootstrap circuit including the second capacitor 3B, for example.
  • the terminal 201Fa is a surface facing the one side in the z direction of the second portion 22Fa.
  • the sixth lead 2Fb is conductively joined to the one side portion of the integrated circuit element 4 in the y direction by, for example, a conductive joining material 49.
  • the sixth lead 2Fb is conductively joined to the second capacitor 3B by the conductive joining material 39.
  • the shape of the sixth lead 2Fb is not particularly limited, and in the illustrated example, the sixth lead 2Fb is a long rectangular shape having the y direction as the longitudinal direction. Further, the surface of the sixth lead 2Fb located on the side opposite to the second capacitor 3B in the z direction is entirely covered with the resin portion 5.
  • the sixth lead 2Fc has a first portion 21Fc and a second portion 22Fc, as shown in FIG.
  • the first portion 21Fc is conductively joined to the other side portion of the integrated circuit element 4 in the y direction by, for example, a conductive joining material 49. Further, the first portion 21Fc is conductively joined to the third capacitor 3C by the conductive joining material 39.
  • the shape of the first portion 21Fc is not particularly limited, and in the illustrated example, the first portion 21Fc has a long rectangular shape with the y direction as the longitudinal direction.
  • the second portion 22Fc may be formed by a separate member that is conductively joined to the first portion 21Fc, or may be integrally formed with the first portion 21Fc.
  • the second portion 22Fc is arranged on one side in the z direction with respect to the first portion 21Fc. Further, the second portion 22Fc extends to one side in the x direction with respect to the first portion 21Fc.
  • the shape of the second portion 22Fc is not particularly limited, and in the illustrated example, the second portion 22Fc is a long rectangular shape having the x direction as the longitudinal direction.
  • the terminal 201Fc is, for example, an input terminal for a drive current of the integrated circuit element 4.
  • the terminal 201Fc is one surface of the second portion 22Fc facing the one side in the z direction.
  • the sixth lead 2Fd has a first portion 21Fd, a second portion 22Fd, and a third portion 23Fd, as shown in FIG.
  • the first portion 21Fd is conductively joined to the other side portion in the y direction of the integrated circuit element 4 along with the first portion 21Fc by, for example, a conductive joining material 49. Further, the first portion 21Fd is conductively joined to the third capacitor 3C by the conductive joining material 39.
  • the shape of the first portion 21Fd is not particularly limited, and in the illustrated example, the first portion 21Fd has a long rectangular shape with the y direction as the longitudinal direction.
  • the second portion 22Fd may be configured by another member that is conductively joined to the first portion 21Fd, or may be integrally formed with the first portion 21Fd.
  • the second portion 22Fd extends to the other side in the x direction with respect to the first portion 21Fd.
  • the shape of the second portion 22Fd is not particularly limited, and in the illustrated example, the second portion 22Fd is a long rectangular shape having the x direction as the longitudinal direction.
  • the terminal 201Fd is, for example, a ground terminal corresponding to an input terminal for a drive current of the integrated circuit element 4.
  • the terminal 201Fd is one surface of a portion of the second portion 22Fd that is thicker than the peripheral portion.
  • Such a second portion 22Fd can be formed by etching, for example.
  • the shape of the terminal 201Fd is not particularly limited, and in the illustrated example, as shown in FIGS. 3 and 4, the terminal 201Fd has a long rectangular shape whose longitudinal direction is the y direction.
  • the specific structure of the terminal 201Fd is not limited to making a part of the second portion 22Fd thick.
  • the portion that constitutes the terminal 201Fd is one side in the z direction relative to the other portion (the lower side in the drawing of FIG. 10). The structure may be located at.
  • the third portion 23Fd is conductively joined to the other side portion of the integrated circuit element 4 in the y direction along with the second portion 22Fd by, for example, a conductive joining material 49.
  • the third portion 23Fd extends in the y direction from the other end of the second portion 22Fd in the x direction.
  • the shape of the third portion 23Fd is not particularly limited, and in the illustrated example, the third portion 23Fd has a long rectangular shape with the longitudinal direction in the y direction.
  • the plurality of seventh leads 2G are connected to the integrated circuit element 4.
  • the plurality of seventh leads 2G include the seventh leads 2Ga and 2Gb.
  • the seventh lead 2Ga is electrically conductively joined to one side portion (lower side portion in the drawing of FIG. 8) in the z direction of one side portion (left side portion in the drawing of FIG. 8) of the integrated circuit element 4 in the x direction.
  • the shape of the seventh lead 2Ga is not particularly limited, and in the illustrated example, as shown in FIGS. 2 and 3, it is a long rectangular shape whose longitudinal direction is in the x direction.
  • one surface of the seventh lead 2Ga facing one side in the z direction (the lower side in the drawing of FIG. 8) is exposed from the second surface 52 of the resin portion 5 and constitutes the terminal 201Ga.
  • the terminal 201Ga is, for example, a control terminal of the integrated circuit element 4.
  • the seventh lead 2Gb is connected to the seventh lead 2Ga at one side portion (lower side portion in FIG. 8) in the z direction of one side portion (left side portion in FIG. 8) of the integrated circuit element 4 in the x direction. They are conductively joined side by side.
  • the shape of the seventh lead 2Gb is not particularly limited, and in the illustrated example, as shown in FIGS. 2 and 3, it is a long rectangular shape whose longitudinal direction is in the x direction. Further, one surface of the seventh lead 2Gb facing one side in the z direction (the lower side in the drawing of FIG. 8) is exposed from the second surface 52 of the resin portion 5 and constitutes the terminal 201Gb.
  • the terminal 201Gb is, for example, a control terminal of the integrated circuit element 4.
  • the first capacitor 3A is connected in parallel with the first switching element 1A and the second switching element 1B between the first terminal 201A and the second terminal 201B.
  • the first capacitor 3A is for suppressing fluctuations in input current to the first switching element 1A and the second switching element 1B and for preventing noise.
  • the first capacitor 3A overlaps at least one of the first switching element 1A and the second switching element 1B when viewed in the z direction, and in the illustrated example, the first switching element 1A and It overlaps with both of the second switching elements 1B. Further, in this example, the first capacitor 3A overlaps the first source electrode 13A of the first switching element 1A and the second drain electrode 14B of the second switching element 1B when viewed in the z direction.
  • the first capacitor 3A is conductively joined to the second portion 22A of the first lead 2A and the second portion 22B of the second lead 2B by a conductive joining material 39.
  • the integrated circuit element 4 is arranged on one side (left side in the drawing of FIG. 2) in the x direction with respect to the first switching element 1A and the second switching element 1B.
  • the integrated circuit element 4 is electrically connected to the first gate electrode 12A by the fourth lead 2D and electrically connected to the second gate electrode 12B by the fifth lead 2E, and is connected to the first switching element 1A and the second switching element 1A.
  • It is a gate driver IC of the switching element 1B.
  • the integrated circuit element 4 may have a configuration in which the gate driver IC of the first switching element 1A and the gate driver IC of the second switching element 1B are separated from each other.
  • a second capacitor 3B is connected to the integrated circuit element 4 via a sixth lead 2Fa and a sixth lead 2Fb. Further, the third capacitor 3C is connected via the sixth lead 2Fc and the sixth lead 2Fd.
  • the second capacitor 3B is electrically connected to the first portion 21Fa of the sixth lead 2Fa and the sixth lead 2Fb as shown in FIG.
  • the second capacitor 3B is used, for example, to form a bootstrap circuit for boosting the gate voltage.
  • the second capacitor 3B is arranged on one side (upper side in the drawing of FIG. 2) in the y direction with respect to the integrated circuit element 4.
  • the third capacitor 3C is conductively joined to the first portion 21Fc of the sixth lead 2Fc and the first portion 21Fd of the sixth lead 2Fd as shown in FIG.
  • the third capacitor 3C is, for example, for suppressing fluctuation of the input current to the integrated circuit element 4 and preventing noise.
  • the resin portion 5 covers the first switching element 1A, the second switching element 1B, the first capacitor 3A, the second capacitor 3B, the third capacitor 3C, and the integrated circuit element 4 as a whole. Further, the resin portion 5 covers all or part of each of the plurality of leads 2.
  • the resin portion 5 is made of, for example, a black epoxy resin mixed with a filler.
  • the resin portion 5 has a first surface 51 and a second surface 52.
  • the first surface 51 is a surface facing the other side in the z direction (upper side in the drawing of FIG. 7).
  • the second surface 52 is a surface facing one side in the z direction (lower side in the drawing of FIG. 7). As shown in FIG.
  • the first terminal 201A, the second terminal 201B, the third terminal 201C, the terminal 201Fa, the terminal 201Fc, the terminal 201Fd, the terminal 201Ga, and the terminal 201Gb are exposed from the second surface 52.
  • the terminal 201Fa, the terminal 201Fc, the terminal 201Fd, the terminal 201Ga, and the terminal 201Gb may not include any of them or may further include terminals of the same type.
  • FIG. 14 is a circuit diagram showing the semiconductor device A1.
  • the first switching element 1A on the high speed side and the second switching element 1B on the low speed side are connected in series between the first terminal 201A and the second terminal 201B as input terminals.
  • a third terminal 201C as an output terminal is connected to the first source electrode 13A of the first switching element 1A and the second drain electrode 14B of the second switching element 1B.
  • the integrated circuit element 4 is connected to the first gate electrode 12A and the second gate electrode 12B.
  • the third capacitor 3C is connected to the terminals 201Fb and 201Fc which are the input terminals of the integrated circuit element 4.
  • the terminal 201Fd which is a ground terminal, is not shared with the second terminal 201B, which is a ground terminal, but is provided separately.
  • the second capacitor 3B is connected to the terminal 201Fa, and constitutes, for example, a bootstrap circuit.
  • the terminals 201Ga and 201Gb are control signal terminals of the integrated circuit element 4, for example.
  • the first capacitor 3A overlaps at least one of the first switching element 1A and the second switching element 1B when viewed in the z direction. Therefore, it is possible to prevent the conduction path between the first switching element 1A and the second switching element 1B and the first capacitor 3A from becoming a detoured path or a redundant path when viewed in the z direction. Thereby, it is possible to reduce the inductance component of the conductive path connecting the first switching element 1A and the second switching element 1B and the first capacitor 3A, and it is possible to suppress the surge voltage.
  • the configuration in which the first capacitor 3A overlaps both the first switching element 1A and the second switching element 1B when viewed in the z direction is such that the first capacitor 3A is unduly improper from either the first switching element 1A or the second switching element 1B. It is possible to avoid distant arrangement, which is preferable for reducing the inductance component.
  • the semiconductor device A1 has a built-in first capacitor 3A. Therefore, for example, in a circuit board (not shown) on which the semiconductor device A1 is mounted, it is not necessary to provide a conduction path for connecting to the first capacitor 3A. This is suitable for suppressing the surge voltage and is also advantageous for reducing the mounting area of the circuit board.
  • the time response rate of the current becomes significantly large because the high-speed response is excellent.
  • the inductance component is reduced by the arrangement of the first capacitor 3A described above. Therefore, the surge voltage can be suppressed while achieving high-speed response of the semiconductor device A1.
  • the configuration in which the first conductive member, the second conductive member, and the third conductive member of the present disclosure are realized by using the first lead 2A, the second lead 2B, and the third lead 2C is the first conductive member and the second conductive member. Also, it is preferable to increase the degree of freedom in the three-dimensional arrangement of the third conductive member and to reduce the resistance and the inductance.
  • the first gate electrode 12A, the first source electrode 13A and the first drain electrode 14A of the first switching element 1A and the first gate electrode 12A, the first source electrode 13A and the first drain electrode 14A of the second switching element 1B are , All of them are arranged on one side in the z direction, so that the first portion 21A, the first portion 21B, the first portion 21C, the second portion 22C, the fourth lead 2D, and the fifth lead 2E are respectively arranged in the z direction. It is possible to adopt a configuration in which they are flatly arranged so that the positions thereof substantially match. This is advantageous for reducing the z-direction dimension of the semiconductor device A1. It is also preferable for reducing the inductance component.
  • FIG. 15 shows a modification of the semiconductor device A1.
  • the same or similar elements as those in the above embodiment are designated by the same reference numerals as in the above embodiment.
  • the first capacitor 3A overlaps with the second switching element 1B when viewed in the z direction, and does not overlap with the first switching element 1A. Also with such a configuration, the surge voltage can be suppressed. Further, as understood from this modification, the first capacitor 3A only needs to overlap either the first switching element 1A or the second switching element 1B when viewed in the z direction, and for example, only the first switching element 1A. It may be configured to overlap with.
  • the semiconductor device according to the present disclosure is not limited to the above embodiment.
  • the specific configuration of each part of the semiconductor device according to the present disclosure can be modified in various ways.
  • the configuration using the first lead 2A, the second lead 2B, the third lead 2C, the fourth lead 2D, and the fifth lead 2E is the first conductive member, the second conductive member, the third conductive member, and the fourth conductive member of the present disclosure. It is an example of a configuration using a conductive member and a fifth conductive member, the specific configuration of the first conductive member, the second conductive member, the third conductive member, the fourth conductive member and the fifth conductive member of the present disclosure, There is no limitation.
  • a plate-shaped base material made of Cu or the like and a wiring layer laminated on one side or both sides of the base material with an insulating layer sandwiched therebetween are provided, and a predetermined element (for example, the first element) is provided in a space provided in the base material.
  • a component-embedded substrate on which the second switching element and the like) are arranged may be used.
  • another element for example, the first capacitor or the like
  • the element and the wiring layer in the base material are electrically connected to each other by, for example, a through conductive portion penetrating in the thickness direction.
  • a circuit portion equivalent to the circuit portion formed by the portion 21B can be formed.
  • a first terminal and a second terminal A first switching element having a first gate electrode, a first source electrode and a first drain electrode; A second switching element having a second gate electrode, a second source electrode and a second drain electrode, A semiconductor device in which the first switching element and the second switching element are connected in series between the first terminal and the second terminal, A first capacitor connected in parallel with the first switching element and the second switching element between the first terminal and the second terminal, The first switching element and the second switching element are arranged in the first direction, The semiconductor device, wherein the first capacitor overlaps with at least one of the first switching element and the second switching element when viewed in a second direction that is perpendicular to the first direction.
  • [Appendix 2] The semiconductor device according to appendix 1, wherein the first capacitor overlaps with both the first switching element and the second switching element when viewed in the second direction.
  • [Appendix 4] The semiconductor device according to Appendix 3, wherein the first gate electrode, the first source electrode, and the first drain electrode are arranged on the side opposite to the first capacitor in the second direction.
  • [Appendix 5] The semiconductor device according to appendix 4, wherein the second gate electrode, the second source electrode, and the second drain electrode are arranged on the side opposite to the first capacitor in the second direction.
  • [Appendix 6] A first conductive member that is electrically connected to the first drain electrode and the first capacitor;
  • the first conductive member is disposed on the opposite side of the first portion electrically connected to the first drain electrode to the first switching element in the second direction, and the first portion.
  • the second conductive member is on the opposite side of the first portion conductively joined to the second drain electrode and the first portion of the second conductive member with respect to the second switching element in the second direction.
  • the semiconductor device further comprising: a second portion that is disposed and that is conductively joined to the first capacitor.
  • the first conductive member is located on the side opposite to the second switching element with respect to the first switching element in the first direction, and the first portion of the first conductive member and the first conductive member of the first conductive member. 9.
  • the semiconductor device according to appendix 8 further comprising a third part that connects the second part.
  • the second conductive member is located on the side opposite to the first switching element with respect to the second switching element in the first direction, and the first portion of the second conductive member and the second conductive member are disposed.
  • the semiconductor device according to appendix 9, further comprising a third part that connects the second part.
  • [Appendix 11] 11. The semiconductor device according to appendix 10, further comprising a third conductive member that is conductively joined to the first source electrode and the second drain electrode.
  • [Appendix 12] 12 The semiconductor device according to appendix 11, wherein the third conductive member is located between the first portion of the first conductive member and the first portion of the second conductive member in the first direction.
  • [Appendix 13] 13 The supplementary note 12, further comprising an integrated circuit element arranged on one side of the first switching element and the second switching element in a third direction that is perpendicular to the first direction and the second direction.
  • Semiconductor device [Appendix 14] 14. The semiconductor device according to appendix 13, further comprising a fourth conductive member connected to the first gate electrode and the integrated circuit element.
  • [Appendix 15] 15. The semiconductor device according to appendix 14, further comprising a fifth conductive member connected to the second gate electrode and the integrated circuit element.
  • [Appendix 16] A first lead forming the first conductive member, a second lead forming the second conductive member, a third lead forming the third conductive member, a fourth lead forming the fourth conductive member, and the fourth lead. 5.
  • [Appendix 17] 17 17. The semiconductor device according to any one of appendices 13 to 16, wherein the first switching element and the second switching element include a semiconductor layer made of a GaN-based semiconductor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

半導体装置Ａ１は、第１端子２０１Ａおよび第２端子２０１Ｂと、第１ゲート電極１２Ａ、第１ソース電極１３Ａおよび第１ドレイン電極１４Ａを有する第１スイッチング素子１Ａと、第２ゲート電極１２Ｂ、第２ソース電極１３Ｂおよび第２ドレイン電極１４Ｂを有する第２スイッチング素子１Ｂと、を備える。第１端子２０１Ａおよび第２端子間２０１Ｂにおいて第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂが直列に接続されている。半導体装置Ａ１は、第１端子２０１Ａおよび第２端子間２０１Ｂにおいて第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂと並列に接続された第１コンデンサ３Ａを備えている。第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂは、ｘ方向に並べられている。第１コンデンサ３Ａは、ｚ方向視において、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂの少なくともいずれかと重なる。このような構成により、サージ電圧の抑制を図ることができる。

Description

半導体装置
　本開示は、半導体装置に関する。
　高圧側のスイッチング素子と低圧側のスイッチング素子とを備えた半導体装置が種々に用いられている。特許文献１には、従来の半導体装置の一例が開示されている。この半導体装置は、入力側の２つの端子間において高圧側のスイッチング素子と低圧側のスイッチング素子とが直列に接続されている。
特開２０１５－１５４５９１号公報
　このような半導体装置を用いる場合、入力側の２つの端子間にコンデンサを接続することが一般的である。このコンデンサと半導体装置との接続経路のインダクタンス成分は、スイッチング速度が高速となるほど、より高いサージ電圧を生じてしまうという問題がある。
　本開示は、上記した事情のもとで考え出されたものであって、サージ電圧の抑制を図ることが可能な半導体装置を提供することをその課題とする。
　本開示によって提供される半導体装置は、第１端子および第２端子と、第１ゲート電極、第１ソース電極および第１ドレイン電極を有する第１スイッチング素子と、第２ゲート電極、第２ソース電極および第２ドレイン電極を有する第２スイッチング素子と、を備え、前記第１端子および前記第２端子間において前記第１スイッチング素子および前記第２スイッチング素子が直列に接続された半導体装置であって、前記第１端子および前記第２端子間において前記第１スイッチング素子および前記第２スイッチング素子と並列に接続された第１コンデンサを備えており、前記第１スイッチング素子および前記第２スイッチング素子は、第１方向に並べられており、前記第１コンデンサは、前記第１方向と直角である第２方向視において、前記第１スイッチング素子および前記第２スイッチング素子の少なくともいずれかと重なる。
　本開示によれば、サージ電圧の抑制を図ることができる。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態に係る半導体装置を示す斜視図である。 本開示の第１実施形態に係る半導体装置を示す平面図である。 本開示の第１実施形態に係る半導体装置を示す底面図である。 本開示の第１実施形態に係る半導体装置を示す底面図である。 本開示の第１実施形態に係る半導体装置を示す正面図である。 本開示の第１実施形態に係る半導体装置を示す側面図である。 図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図２のＩＸ－ＩＸ線に沿う断面図である。 図２のＸ－Ｘ線に沿う断面図である。 図２のＸＩ－ＸＩ線に沿う断面図である。 図２のＸＩＩ－ＸＩＩ線に沿う断面図である。 本開示の第１実施形態に係る半導体装置のスイッチング素子の一例を模式的に示す断面図である。 本開示の第１実施形態に係る半導体装置を示す回路図である。 本開示の第１実施形態に係る半導体装置の変形例を示す平面図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　図１～図１４は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、第１スイッチング素子１Ａ、第２スイッチング素子１Ｂ、複数のリード２、第１コンデンサ３Ａ、第２コンデンサ３Ｂ、第３コンデンサ３Ｃ、集積回路素子４および樹脂部５を備えている。
　図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図３は、半導体装置Ａ１を示す底面図である。図４は、半導体装置Ａ１を示す底面図である。図５は、半導体装置Ａ１を示す正面図である。図６は、半導体装置Ａ１を示す側面図である。図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図２のＩＸ－ＩＸ線に沿う断面図である。図１０は、図２のＸ－Ｘ線に沿う断面図である。図１１は、図２のＸＩ－ＸＩ線に沿う断面図である。図１２は、図２のＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、半導体装置Ａ１のスイッチング素子の一例を模式的に示す断面図である。図１４は、半導体装置Ａ１を示す回路図である。これらの図において、ｙ方向は、本開示の第１方向に相当する。ｚ方向は、本開示の第２方向に相当する。ｘ方向は、本開示の第３方向に相当する。
　第１スイッチング素子１Ａは、半導体装置Ａ１における高圧側のスイッチング素子である。本実施形態の第１スイッチング素子１Ａは、第１素子本体１１Ａ、第１ゲート電極１２Ａ、第１ソース電極１３Ａおよび第１ドレイン電極１４Ａを備える。第１スイッチング素子１Ａの種類は特に限定されない。図１３は、本例の第１スイッチング素子１Ａを模式的に示している。第１素子本体１１Ａは、たとえばＳｉ基板１０１、バッファ層１０２、ＧａＮ層１０３、ＡｌＧａＮ層１０４が積層された構造である。ＡｌＧａＮ層１０４上には、絶縁層１０５が積層されており、第１ゲート電極１２Ａ、第１ソース電極１３Ａおよび第１ドレイン電極１４Ａが配置されている。このような第１スイッチング素子１Ａは、第１ゲート電極１２Ａ、第１ソース電極１３Ａおよび第１ドレイン電極１４Ａが第１素子本体１１Ａの片面側に配置される、いわゆる横型のパワーデバイスである。また、第１素子本体１１ＡがＧａＮ層１０３を有する横型のパワーデバイスを、ＧａＮ－ＨＥＭＴ(High Electron Mobility Transistor)と呼ぶ場合がある。ＧａＮ－ＨＥＭＴとして構成された第１スイッチング素子１Ａは、電流切替動作の高速化、すなわち高速応答性の向上に適している。
　図２に示すように、第１ゲート電極１２Ａは、ｚ方向視において第１素子本体１１Ａのｙ方向における他方側（図２の図中下側）であって、ｘ方向における一方側（図２における図中左側）に配置されている。第１ソース電極１３Ａは、第１ゲート電極１２Ａに対してｘ方向他方側（図２の図中右側）に配置されており、ｘ方向視において第１ゲート電極１２Ａと重なる。第１ドレイン電極１４Ａは、第１ゲート電極１２Ａおよび第１ソース電極１３Ａに対してｙ方向における一方側（図中上側）に配置されており、ｙ方向視において第１ゲート電極１２Ａおよび第１ソース電極１３Ａと重なる。
　第２スイッチング素子１Ｂは、半導体装置Ａ１における低圧側のスイッチング素子である。本実施形態の第２スイッチング素子１Ｂは、第２素子本体１１Ｂ、第２ゲート電極１２Ｂ、第２ソース電極１３Ｂおよび第２ドレイン電極１４Ｂを備える。第２スイッチング素子１Ｂの種類は特に限定されない。図１３は、本例の第２スイッチング素子１Ｂを模式的に示しており、第１スイッチング素子１Ａと同様の構成である。このような第２スイッチング素子１Ｂは、第２ゲート電極１２Ｂ、第２ソース電極１３Ｂおよび第２ドレイン電極１４Ｂが第２素子本体１１Ｂの片面側に配置される、いわゆる横型のパワーデバイスである。また、第２素子本体１１ＢがＧａＮ層１０３を有する横型のパワーデバイスを、ＧａＮ－ＨＥＭＴ(High Electron Mobility Transistor)と呼ぶ場合がある。ＧａＮ－ＨＥＭＴとして構成された第２スイッチング素子１Ｂは、電流切替動作の高速化、すなわち高速応答性の向上に適している。
　図２に示すように、第２ゲート電極１２Ｂは、ｚ方向視において第２素子本体１１Ｂのｙ方向における他方側（図２の図中下側）であって、ｘ方向における一方側（図２における図中左側）に配置されている。第２ソース電極１３Ｂは、第２ゲート電極１２Ｂに対してｘ方向他方側（図２の図中右側）に配置されており、ｘ方向視において第２ゲート電極１２Ｂと重なる。第２ドレイン電極１４Ｂは、第２ゲート電極１２Ｂおよび第２ソース電極１３Ｂに対してｙ方向における一方側（図中上側）に配置されており、ｙ方向視において第２ゲート電極１２Ｂおよび第２ソース電極１３Ｂと重なる。
　複数のリード２は、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂを支持するとともに、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂへの導通経路を構成するものである。複数のリード２は、たとえばＣｕ、Ｎｉ、Ｆｅ等およびこれらの合金のいずれかによって形成される。また、リード２の表面の所定箇所にめっき層を設けてもよい。図１～図３に示すように、本実施形態においては、複数のリード２は、第１リード２Ａ、第２リード２Ｂ、第３リード２Ｃ、第４リード２Ｄ、第５リード２Ｅ、複数の第６リード２Ｆおよび複数の第７リード２Ｇを含む。
　第１リード２Ａは、本開示の第１導通部材の一例である。本実施形態においては、第１リード２Ａは、第１部２１Ａ、第２部２２Ａおよび第３部２３Ａを有する。第１部２１Ａ、第２部２２Ａおよび第３部２３Ａは、互いに一体的に形成されていてもよいし、互いに接合された別部材によって構成されていてもよい。図１０においては、第１部２１Ａ、第２部２２Ａおよび第３部２３Ａが、互いに接合された別部材によって構成されている例である。
　第１部２１Ａは、図７に示すように、第１スイッチング素子１Ａの第１ドレイン電極１４Ａに導通接合された部位である。図示された例においては、第１部２１Ａは、導電性接合材１９によって第１ドレイン電極１４Ａに導通接合されている。図示された例においては、第１ドレイン電極１４ＡにＡｕ等からなるバンプが形成されている。導電性接合材１９は、たとえば異方性導電接合材であり、バンプと第１部２１Ａとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材１９は、Ａｇペースト等を用いてもよい。第１部２１Ａは、第１ドレイン電極１４Ａに対向しており、ｚ方向において第１ドレイン電極１４Ａの一方側（図中下側）に位置している。第１部２１Ａの形状は特に限定されず、図示された例においては図３に示すようにｚ方向視において略矩形状である。
　第１部２１Ａの一部は、樹脂部５の第２面５２から露出している。この部位は、第１端子２０１Ａを構成している。第１端子２０１Ａは、半導体装置Ａ１が制御する電流が入力される端子であり、たとえばＶＤＤ端子と称される。図示された例においては、第１端子２０１Ａは、第１部２１Ａのうち周辺部位に対して厚肉である部位の一面である。このような第１部２１Ａは、たとえばエッチングによって形成可能である。第１端子２０１Ａの形状は特に限定されず、図示された例においては、図３および図４に示すように矩形状である。なお、第１端子２０１Ａを構成する具体的構造は、第１部２１Ａの一部を厚肉とすることに限定されない。第１端子２０１Ａを構成する他の構造例としては、たとえば第１部２１Ａの一部を折り曲げることにより、第１端子２０１Ａを構成する部位が他の部位よりもｚ方向一方側（図７の図中下側）に位置する構造であってもよい。
　第２部２２Ａは、ｚ方向において第１スイッチング素子１Ａに対して第１部２１Ａとは反対側の図６および図７におけるｚ方向他方側（上側）に配置されている。第２部２２Ａは、第１コンデンサ３Ａに導通接合されている。図示された例においては、第２部２２Ａは、導電性接合材３９によって第１コンデンサ３Ａに導通接合されている。導電性接合材３９は、たとえばはんだである。第２部２２Ａは、ｚ方向視において第１部２１Ａと重なる。第２部２２Ａは、ｚ方向視において第１スイッチング素子１Ａの第１ソース電極１３Ａおよび第１ドレイン電極１４Ａと重なる。第２部２２Ａの形状は特に限定されず、図示された例においては、図２に示すように矩形状である。図示された例においては、第２部２２Ａのｘ方向寸法は、第１部２１Ａのｘ方向寸法よりも小さい。また、第２部２２Ａのｙ方向寸法は、第１部２１Ａのｙ方向寸法よりも大きい。
　第３部２３Ａは、図６および図１０に示すように、ｙ方向において第１スイッチング素子１Ａに対して第２スイッチング素子１Ｂとは反対側に配置されている。第３部２３Ａは、ｚ方向において第１部２１Ａと第２部２２Ａとの間に配置されており、第１部２１Ａと第２部２２Ａとを連結している。図２および図３に示すように、第３部２３Ａは、その全体がｚ方向視において第１部２１Ａおよび第２部２２Ａと重なっている。
　第２リード２Ｂは、本開示の第２導通部材の一例である。本実施形態においては、第２リード２Ｂは、第１部２１Ｂ、第２部２２Ｂ、第３部２３Ｂおよび第４部２４Ｂを有する。第１部２１Ｂ、第２部２２Ｂ、第３部２３Ｂおよび第４部２４Ｂは、互いに一体的に形成されていてもよいし、互いに接合された別部材によって構成されていてもよい。図１０においては、第１部２１Ｂ、第２部２２Ｂおよび第３部２３Ｂが、互いに接合された別部材によって構成されている例である。また、図示された例においては、第１部２１Ｂと第４部２４Ｂとは、互いに一体的に形成されている。
　第１部２１Ｂは、図９に示すように、第２スイッチング素子１Ｂの第２ソース電極１３Ｂに導通接合された部位である。図示された例においては、第１部２１Ｂは、導電性接合材１９によって第２ソース電極１３Ｂに導通接合されている。図示された例においては、第２ソース電極１３ＢにＡｕ等からなるバンプが形成されている。導電性接合材１９は、たとえば異方性導電接合材であり、バンプと第１部２１Ｂとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材１９は、Ａｇペースト等を用いてもよい。第１部２１Ｂは、第２ソース電極１３Ｂに対向しており、ｚ方向において第２ソース電極１３Ｂの一方側（図中下側）に位置している。第１部２１Ｂの形状は特に限定されず、図示された例においては図３に示すように、ｚ方向視において第２ソース電極１３Ｂに重なる略矩形状部分と、ｚ方向視において第２スイッチング素子１Ｂからｙ方向に延出する略矩形状部分と、を有する形状である。
　第１部２１Ｂの一部は、樹脂部５の第２面５２から露出している。この部位は、第２端子２０１Ｂを構成している。第２端子２０１Ｂは、たとえばＶＤＤ端子と対応するグランド端子である。図示された例においては、第２端子２０１Ｂは、第１部２１Ｂのうち周辺部位に対して厚肉である部位の一面である。このような第１部２１Ｂは、たとえばエッチングによって形成可能である。第２端子２０１Ｂの形状は特に限定されず、図示された例においては、図３および図４に示すように矩形状である。なお、第２端子２０１Ｂを構成する具体的構造は、第１部２１Ａの一部を厚肉とすることに限定されない。第２端子２０１Ｂを構成する他の構造例としては、たとえば第１部２１Ｂの一部を折り曲げることにより、第２端子２０１Ｂを構成する部位が他の部位よりもｚ方向一方側（図１０の図中下側）に位置する構造であってもよい。
　第２部２２Ｂは、ｚ方向において第２スイッチング素子１Ｂに対して第１部２１Ｂとは反対側の図６におけるｚ方向他方側（上側）に配置されている。第２部２２Ｂは、第１コンデンサ３Ａに導通接合されている。図示された例においては、第２部２２Ｂは、導電性接合材３９によって第１コンデンサ３Ａに導通接合されている。第２部２２Ｂは、ｚ方向視において第１部２１Ｂと重なる。第２部２２Ｂは、ｚ方向視において第２スイッチング素子１Ｂの第１ソース電極１３Ａおよび第１ドレイン電極１４Ａと重なる。第２部２２Ｂの形状は特に限定されず、図示された例においては、図２に示すように矩形状である。図示された例においては、第２部２２Ｂのｘ方向寸法は、第１部２１Ｂのｘ方向寸法よりも小さい。また、第２部２２Ｂのｙ方向寸法は、第２部２２Ａのｙ方向寸法よりも大きい。
　第３部２３Ｂは、図６および図１０に示すように、ｙ方向において第２スイッチング素子１Ｂに対して第１スイッチング素子１Ａとは反対側に配置されている。第３部２３Ｂは、ｚ方向において第１部２１Ｂと第２部２２Ｂとの間に配置されており、第１部２１Ｂと第２部２２Ｂとを連結している。図２および図３に示すように、第３部２３Ｂは、その全体がｚ方向視において第１部２１Ｂおよび第２部２２Ｂと重なっている。
　第４部２４Ｂは、第１部２１Ｂからｘ方向一方側（図２における図中左側）に延びている。第４部２４Ｂの形状は特に限定されず、図示された例においては、ｘ方向を長手方向とする長矩形状である。第４部２４Ｂは、集積回路素子４に導通接合されている。図１２に示すように、図示された例においては、第４部２４Ｂは、導電性接合材４９によって集積回路素子４に導通接合されている。導電性接合材４９は、たとえばはんだである。
　第３リード２Ｃは、本開示の第３導電部材の一例である。本実施形態の第３リード２Ｃは、第１部２１Ｃ、第２部２２Ｃおよび第３部２３Ｃを有する。第３リード２Ｃは、ｙ方向において、第１リード２Ａの第１部２１Ａと第２リード２Ｂの第１部２１Ｂとの間に配置されている。
　第１部２１Ｃは、第１スイッチング素子１Ａの第１ソース電極１３Ａと導通接合される部位である。図１０に示すように、第１部２１Ｃは、たとえば導電性接合材１９によって第１ソース電極１３Ａに導通接合されている。図示された例においては、第１ソース電極１３ＡにＡｕ等からなるバンプが形成されている。導電性接合材１９は、たとえば異方性導電接合材であり、バンプと第１部２１Ｃとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材１９は、Ａｇペースト等を用いてもよい。第１部２１Ｃの形状は特に限定されず、図示された例においては、ｚ方向視において矩形状である。第１部２１Ｃは、ｚ方向視において第１ソース電極１３Ａと重なる。
　第２部２２Ｃは、第２スイッチング素子１Ｂの第２ドレイン電極１４Ｂと導通接合される部位である。図１０に示すように、第２部２２Ｃは、たとえば導電性接合材１９によって第２ドレイン電極１４Ｂに導通接合されている。図示された例においては、第２ドレイン電極１４ＢにＡｕ等からなるバンプが形成されている。導電性接合材１９は、たとえば異方性導電接合材であり、バンプと第２部２２Ｃとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材１９は、Ａｇペースト等を用いてもよい。第２部２２Ｃの形状は特に限定されず、図示された例においては、ｚ方向視においてｘ方向に長く延びる長矩形状である。第２部２２Ｃのｘ方向寸法は、第１部２１Ｃのｘ方向寸法よりも大きい。
　第３部２３Ｃは、第１部２１Ｃからｘ方向における一方側（図２および図３における図中左側）に延出している。第３部２３Ｃは、集積回路素子４と導通接合されている。図示された例においては、第３部２３Ｃは、導電性接合材４９によって集積回路素子４に導通接合されている。第３部２３Ｃの形状は特に限定されず、図示された例においては、ｘ方向を長手方向とする長矩形状である。
　第１部２１Ｃおよび第２部２２Ｃの一部は、樹脂部５の第２面５２から露出している。この部位は、第３端子２０１Ｃを構成している。第３端子２０１Ｃは、半導体装置Ａ１からの出力端子である。図示された例においては、第３端子２０１Ｃは、第１部２１Ｃおよび第２部２２Ｃのうち周辺部位に対して厚肉である部位の一面である。このような第１部２１Ｃおよび第２部２２Ｃは、たとえばエッチングによって形成可能である。第３端子２０１Ｃの形状は特に限定されず、図示された例においては、図３および図４に示すように矩形状である。また、第３端子２０１Ｃは、ｙ方向において第１端子２０１Ａと第２端子２０１Ｂとの間に配置されている。なお、第３端子２０１Ｃを構成する具体的構造は、第１部２１Ｃおよび第２部２２Ｃの一部を厚肉とすることに限定されない。第３端子２０１Ｃを構成する他の構造例としては、たとえば第１部２１Ｃおよび第２部２２Ｃの一部を折り曲げることにより、第３端子２０１Ｃを構成する部位が他の部位よりもｚ方向一方側（図１０の図中下側）に位置する構造であってもよい。
　第４リード２Ｄは、本開示の第４導電部材の一例である。図１１に示すように、第４リード２Ｄは、第１スイッチング素子１Ａの第１ゲート電極１２Ａに導通接合されている。図示された例においては、第４リード２Ｄは、導電性接合材１９によって第１ゲート電極１２Ａに導通接合されている。図示された例においては、第１ゲート電極１２ＡにＡｕ等からなるバンプが形成されている。導電性接合材１９は、たとえば異方性導電接合材であり、バンプと第４リード２Ｄとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材１９は、Ａｇペースト等を用いてもよい。また、第４リード２Ｄは、図１２に示すように、集積回路素子４に導通接合されている。図示された例においては、第４リード２Ｄは、導電性接合材４９によって集積回路素子４に導通接合されている。第４リード２Ｄの形状は特に限定されず、図２および図３に示すように、図示された例においては、ｘ方向を長手方向とする長矩形状である。図示された例においては、第４リード２Ｄは、ｙ方向において第１リード２Ａの第１部２１Ａと第３リード２Ｃの第３部２３Ｃとの間に配置されている。第４リード２Ｄのうち第１ゲート電極１２Ａとはｚ方向において反対側に位置する面は、そのすべてが樹脂部５によって覆われている。
　第５リード２Ｅは、本開示の第５導電部材の一例である。図１１に示すように、第５リード２Ｅは、第２スイッチング素子１Ｂの第２ゲート電極１２Ｂに導通接合されている。図示された例においては、第５リード２Ｅは、導電性接合材１９によって第１ゲート電極１２Ａに導通接合されている。図示された例においては、第２ゲート電極１２ＢにＡｕ等からなるバンプが形成されている。導電性接合材１９は、たとえば異方性導電接合材であり、バンプと第５リード２Ｅとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材１９は、Ａｇペースト等を用いてもよい。また、第５リード２Ｅは、図１２に示すように、集積回路素子４に導通接合されている。図示された例においては、第５リード２Ｅは、導電性接合材４９によって集積回路素子４に導通接合されている。第５リード２Ｅの形状は特に限定されず、図２および図３に示すように、図示された例においては、ｘ方向を長手方向とする長矩形状である。図示された例においては、第５リード２Ｅは、ｙ方向において第２リード２Ｂの第１部２１Ｂと第３リード２Ｃの第２部２２Ｃとの間に配置されている。
　複数の第６リード２Ｆは、集積回路素子４と第２コンデンサ３Ｂまたは第３コンデンサ３Ｃとに接続されている。本実施形態においては、複数の第６リード２Ｆは、第６リード２Ｆａ，２Ｆｂ，２Ｆｃ，２Ｆｄを含む。
　第６リード２Ｆａは、図２に示すように、第１部２１Ｆａおよび第２部２２Ｆａを有する。第１部２１Ｆａは、集積回路素子４のｙ方向における一方側部分に、たとえば導電性接合材４９によって導通接合されている。また、第１部２１Ｆａは、第２コンデンサ３Ｂに導電性接合材３９によって導通接合されている。第１部２１Ｆａの形状は特に限定されず、図示された例においては、ｙ方向を長手方向とする長矩形状である。
　第２部２２Ｆａは、第１部２１Ｆａに導通接合された別部材によって構成されていてもよいし、第１部２１Ｆａと一体的に形成されていてもよい。第２部２２Ｆａは、第１部２１Ｆａに対してｚ方向一方側に配置されている。また、第２部２２Ｆａは、第１部２１Ｆａに対してｘ方向一方側に延出している。第２部２２Ｆａの形状は特に限定されず、図示された例においては、ｘ方向を長手方向とする長矩形状である。
　第２部２２Ｆａの一部は、図３および図４に示すように、樹脂部５の第２面５２から露出している。この部位は、端子２０１Ｆａを構成している。端子２０１Ｆａは、たとえば第２コンデンサ３Ｂを含むブートストラップ回路を構成するための端子である。図示された例においては、端子２０１Ｆａは、第２部２２Ｆａのｚ方向一方側を向く一面である。
　第６リード２Ｆｂは、集積回路素子４のｙ方向における一方側部分に、たとえば導電性接合材４９によって導通接合されている。また、第６リード２Ｆｂは、第２コンデンサ３Ｂに導電性接合材３９によって導通接合されている。第６リード２Ｆｂの形状は特に限定されず、図示された例においては、ｙ方向を長手方向とする長矩形状である。また、第６リード２Ｆｂのうち第２コンデンサ３Ｂとはｚ方向において反対側に位置する面は、そのすべてが樹脂部５によって覆われている。
　第６リード２Ｆｃは、図２に示すように、第１部２１Ｆｃおよび第２部２２Ｆｃを有する。第１部２１Ｆｃは、集積回路素子４のｙ方向における他方側部分に、たとえば導電性接合材４９によって導通接合されている。また、第１部２１Ｆｃは、第３コンデンサ３Ｃに導電性接合材３９によって導通接合されている。第１部２１Ｆｃの形状は特に限定されず、図示された例においては、ｙ方向を長手方向とする長矩形状である。
　第２部２２Ｆｃは、第１部２１Ｆｃに導通接合された別部材によって構成されていてもよいし、第１部２１Ｆｃと一体的に形成されていてもよい。第２部２２Ｆｃは、第１部２１Ｆｃに対してｚ方向一方側に配置されている。また、第２部２２Ｆｃは、第１部２１Ｆｃに対してｘ方向一方側に延出している。第２部２２Ｆｃの形状は特に限定されず、図示された例においては、ｘ方向を長手方向とする長矩形状である。
　第２部２２Ｆｃの一部は、図３および図４に示すように、樹脂部５の第２面５２から露出している。この部位は、端子２０１Ｆｃを構成している。端子２０１Ｆｃは、たとえば集積回路素子４の駆動電流の入力端子である。図示された例においては、端子２０１Ｆｃは、第２部２２Ｆｃのうちｚ方向一方側を向く一面である。
　第６リード２Ｆｄは、図２に示すように、第１部２１Ｆｄ、第２部２２Ｆｄおよび第３部２３Ｆｄを有する。第１部２１Ｆｄは、集積回路素子４のｙ方向における他方側部分に、第１部２１Ｆｃと並んでたとえば導電性接合材４９によって導通接合されている。また、第１部２１Ｆｄは、第３コンデンサ３Ｃに導電性接合材３９によって導通接合されている。第１部２１Ｆｄの形状は特に限定されず、図示された例においては、ｙ方向を長手方向とする長矩形状である。
　第２部２２Ｆｄは、第１部２１Ｆｄに導通接合された別部材によって構成されていてもよいし、第１部２１Ｆｄと一体的に形成されていてもよい。第２部２２Ｆｄは、第１部２１Ｆｄに対してｘ方向他方側に延出している。第２部２２Ｆｄの形状は特に限定されず、図示された例においては、ｘ方向を長手方向とする長矩形状である。
　第２部２２Ｆｄの一部は、図３および図４に示すように、樹脂部５の第２面５２から露出している。この部位は、端子２０１Ｆｄを構成している。端子２０１Ｆｄは、たとえば集積回路素子４の駆動電流の入力端子に対応するグランド端子である。図示された例においては、端子２０１Ｆｄは、第２部２２Ｆｄのうち周辺部位に対して厚肉である部位の一面である。このような第２部２２Ｆｄは、たとえばエッチングによって形成可能である。端子２０１Ｆｄの形状は特に限定されず、図示された例においては、図３および図４に示すようにｙ方向を長手方向とする長矩形状である。なお、端子２０１Ｆｄを構成する具体的構造は、第２部２２Ｆｄの一部を厚肉とすることに限定されない。端子２０１Ｆｄを構成する他の構造例としては、たとえば第２部２２Ｆｄの一部を折り曲げることにより、端子２０１Ｆｄを構成する部位が他の部位よりもｚ方向一方側（図１０の図中下側）に位置する構造であってもよい。
　第３部２３Ｆｄは、集積回路素子４のｙ方向における他方側部分に、第２部２２Ｆｄと並んでたとえば導電性接合材４９によって導通接合されている。また、第３部２３Ｆｄは、第２部２２Ｆｄのｘ方向他方側端からｙ方向に延びている。第３部２３Ｆｄの形状は特に限定されず、図示された例においては、ｙ方向を長手方向とする長矩形状である。
　複数の第７リード２Ｇは、集積回路素子４に接続されている。本実施形態においては、複数の第７リード２Ｇは、第７リード２Ｇａ，２Ｇｂを含む。
　第７リード２Ｇａは、集積回路素子４のｘ方向一方側部分（図８の図中左方側部分）のｚ方向における一方側部分（図８の図中下側部分）に導通接合されている。第７リード２Ｇａの形状は特に限定されず、図示された例においては、図２および図３に示すようにｘ方向を長手方向とする長矩形状である。また、第７リード２Ｇａのｚ方向一方側（図８の図中下側）を向く一面は、樹脂部５の第２面５２から露出しており、端子２０１Ｇａを構成している。端子２０１Ｇａは、たとえば、集積回路素子４の制御端子である。
　第７リード２Ｇｂは、集積回路素子４のｘ方向一方側部分（図８の図中左方側部分）のｚ方向における一方側部分（図８の図中下側部分）に第７リード２Ｇａと並んで導通接合されている。第７リード２Ｇｂの形状は特に限定されず、図示された例においては、図２および図３に示すようにｘ方向を長手方向とする長矩形状である。また、第７リード２Ｇｂのｚ方向一方側（図８の図中下側）を向く一面は、樹脂部５の第２面５２から露出しており、端子２０１Ｇｂを構成している。端子２０１Ｇｂは、たとえば、集積回路素子４の制御端子である。
　第１コンデンサ３Ａは、第１端子２０１Ａと第２端子２０１Ｂとの間において第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂと並列に接続されている。第１コンデンサ３Ａは、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂへの入力電流の変動抑制やノイズ防止を図るためのものである。
　図２に示すように、第１コンデンサ３Ａは、ｚ方向視において第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂの少なくともいずれかに重なっており、図示された例においては、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂの双方に重なっている。また、本例においては、第１コンデンサ３Ａは、第１スイッチング素子１Ａの第１ソース電極１３Ａと第２スイッチング素子１Ｂの第２ドレイン電極１４Ｂとにｚ方向視において重なっている。第１コンデンサ３Ａは、第１リード２Ａの第２部２２Ａと第２リード２Ｂの第２部２２Ｂに、導電性接合材３９によって導通接合されている。
　集積回路素子４は、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂに対してｘ方向において一方側（図２における図中左側）に配置されている。本実施形態においては、集積回路素子４は、第４リード２Ｄによって第１ゲート電極１２Ａに導通し、第５リード２Ｅによって第２ゲート電極１２Ｂに導通しており、第１スイッチング素子１Ａおよび第２スイッチング素子１ＢのゲートドライバＩＣである。なお、集積回路素子４は、第１スイッチング素子１ＡのゲートドライバＩＣと、第２スイッチング素子１ＢのゲートドライバＩＣとが互いに別体とされた構成であってもよい。集積回路素子４には、第６リード２Ｆａおよび第６リード２Ｆｂを介して第２コンデンサ３Ｂが接続されている。また、第６リード２Ｆｃおよび第６リード２Ｆｄを介して第３コンデンサ３Ｃが接続されている。
　第２コンデンサ３Ｂは、図２に示すように第６リード２Ｆａの第１部２１Ｆａと第６リード２Ｆｂとに導通接合されている。第２コンデンサ３Ｂは、たとえばゲート電圧を昇圧するためのブートストラップ回路を構成するために用いられる。図示された例においては、第２コンデンサ３Ｂは、集積回路素子４に対してｙ方向における一方側（図２の図中上側）に配置されている。
　第３コンデンサ３Ｃは、図２に示すように第６リード２Ｆｃの第１部２１Ｆｃおよび第６リード２Ｆｄの第１部２１Ｆｄに導通接合されている。第３コンデンサ３Ｃは、たとえば、集積回路素子４への入力電流の変動抑制やノイズ防止を図るためのものである。
　樹脂部５は、第１スイッチング素子１Ａ、第２スイッチング素子１Ｂ、第１コンデンサ３Ａ、第２コンデンサ３Ｂ、第３コンデンサ３Ｃおよび集積回路素子４の全体を覆っている。また、樹脂部５は、複数のリード２のそれぞれの全体または一部を覆っている。樹脂部５は、たとえばフィラーが混ぜられた黒色のエポキシ樹脂からなる。樹脂部５は、第１面５１および第２面５２を有する。第１面５１は、ｚ方向他方側（図７の図中上側）を向く面である。第２面５２は、ｚ方向一方側（図７の図中下側）を向く面である。図４に示すように、第２面５２からは、第１端子２０１Ａ、第２端子２０１Ｂ、第３端子２０１Ｃ、端子２０１Ｆａ、端子２０１Ｆｃ、端子２０１Ｆｄ、端子２０１Ｇａおよび端子２０１Ｇｂが露出している。なお、端子２０１Ｆａ、端子２０１Ｆｃ、端子２０１Ｆｄ、端子２０１Ｇａおよび端子２０１Ｇｂについては、いずれかを備えない構成や、同種の端子をさらに備える構成であってもよい。
　図１４は、半導体装置Ａ１を示す回路図である。上述した通り、入力端子としての第１端子２０１Ａと第２端子２０１Ｂとの間において、高速側の第１スイッチング素子１Ａと低速側の第２スイッチング素子１Ｂとが直列に接続されている。第１スイッチング素子１Ａの第１ソース電極１３Ａと第２スイッチング素子１Ｂの第２ドレイン電極１４Ｂには、出力端子としての第３端子２０１Ｃが接続されている。第１ゲート電極１２Ａおよび第２ゲート電極１２Ｂには、集積回路素子４が接続されている。集積回路素子４の入力端子である端子２０１Ｆｂと端子２０１Ｆｃとには、第３コンデンサ３Ｃが接続されている。なお、グランド端子である端子２０１Ｆｄは、グランド端子である第２端子２０１Ｂとは共通化されておらず、別に設けられている。端子２０１Ｆａには、第２コンデンサ３Ｂが接続されており、たとえばブートストラップ回路が構成される。端子２０１Ｇａおよび端子２０１Ｇｂは、たとえば集積回路素子４の制御信号端子である。
　次に、半導体装置Ａ１の作用について説明する。
　本実施形態によれば、第１コンデンサ３Ａが、ｚ方向視において第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂの少なくともいずれかと重なる。このため、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂと第１コンデンサ３Ａとの導通経路が、ｚ方向視において迂回した経路や冗長な経路となることを抑制することが可能である。これにより、第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂと第１コンデンサ３Ａとを接続する導通経路のインダクタンス成分を低減することが可能であり、サージ電圧の抑制を図ることができる。第１コンデンサ３Ａが、ｚ方向視において第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂの双方と重なる構成は、第１コンデンサ３Ａが第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂのいずれかから不当に遠い配置となることを回避可能であり、インダクタンス成分の低減に好ましい。
　半導体装置Ａ１は第１コンデンサ３Ａを内蔵している。このため、たとえば半導体装置Ａ１が実装される回路基板（図示略）等において、第１コンデンサ３Ａに接続するための導通経路を設ける必要がない。これは、サージ電圧の抑制に適しており、回路基板の実装領域の縮小にも有利である。
　第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂが、いわゆるＧａＮ－ＨＥＭＴである場合、高速応答性に優れることから、電流の時間変化率が顕著に大きくなる。半導体装置Ａ１においては、上述した第１コンデンサ３Ａの配置により、インダクタンス成分が低減される。したがって、半導体装置Ａ１の高速応答性を図りつつ、サージ電圧を抑制することができる。
　第１リード２Ａ、第２リード２Ｂおよび第３リード２Ｃを用いて、本開示の第１導電部材、第２導電部材および第３導電部材を実現する構成は、第１導電部材、第２導電部材および第３導電部材の３次元的な配置の自由度を高めるとともに、低抵抗化および低インダクタンス化を図るのに好ましい。特に、第１部２１Ａ、第２部２２Ａおよび第３部２３Ａと第１部２１Ｂ、第２部２２Ｂおよび第３部２３Ｂによって、図６および図１０に示すような、ｘ方向視において第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂを内包する環状の導通経路を構成することは、インダクタンス成分の低減に好適である。
　第１スイッチング素子１Ａの第１ゲート電極１２Ａ、第１ソース電極１３Ａおよび第１ドレイン電極１４Ａと、第２スイッチング素子１Ｂの第１ゲート電極１２Ａ、第１ソース電極１３Ａおよび第１ドレイン電極１４Ａとが、すべてｚ方向において一方側に配置されていることにより、第１部２１Ａ、第１部２１Ｂ、第１部２１Ｃ、第２部２２Ｃ、第４リード２Ｄおよび第５リード２Ｅを、それぞれのｚ方向位置が略一致するように平らに並べた構成とすることができる。これは、半導体装置Ａ１のｚ方向寸法の縮小化に有利である。また、インダクタンス成分の低減に好ましい。
　図１５は、半導体装置Ａ１の変形例を示している。なお、同図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本変形例の半導体装置Ａ１１においては、第１コンデンサ３Ａがｚ方向視において第２スイッチング素子１Ｂと重なっており、第１スイッチング素子１Ａとは重なっていない。このような構成によっても、サージ電圧の抑制を図ることができる。また、本変形例から理解されるように、第１コンデンサ３Ａは、ｚ方向視において第１スイッチング素子１Ａおよび第２スイッチング素子１Ｂのいずれかと重なっていればよく、たとえば、第１スイッチング素子１Ａのみと重なる構成であってもよい。
　本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
　第１リード２Ａ、第２リード２Ｂ、第３リード２Ｃ、第４リード２Ｄおよび第５リード２Ｅを用いた構成は、本開示の第１導電部材、第２導電部材、第３導電部材、第４導電部材および第５導電部材を用いた構成の一例であり、本開示の第１導電部材、第２導電部材、第３導電部材、第４導電部材および第５導電部材の具体的な構成は、何ら限定されない。たとえば、板状のＣｕ等からなる基材と、絶縁層を挟んで基材の片側または両側に積層された配線層と、を備え、基材に設けられた空隙に所定の素子（たとえば第１および第２スイッチング素子等）が配置された部品内蔵基板を用いた構成であってもよい。この場合、配線層に他の素子（たとえば第１コンデンサ等）他の素子が実装されていてもよい。基材内の素子と配線層とは、たとえば厚さ方向に貫通する貫通導電部によって互いに導通する。このような素子と配線層および貫通導電部によって、上述した実施形態における第１部２１Ａ、第３部２３Ａ、第２部２２Ａ、第１コンデンサ３Ａ、第２部２２Ｂ、第３部２３Ｂおよび第１部２１Ｂが構成する回路部分と同等の回路部分を構成することができる。
　　〔付記１〕
　第１端子および第２端子と、
　第１ゲート電極、第１ソース電極および第１ドレイン電極を有する第１スイッチング素子と、
　第２ゲート電極、第２ソース電極および第２ドレイン電極を有する第２スイッチング素子と、を備え、
　前記第１端子および前記第２端子間において前記第１スイッチング素子および前記第２スイッチング素子が直列に接続された半導体装置であって、
　前記第１端子および前記第２端子間において前記第１スイッチング素子および前記第２スイッチング素子と並列に接続された第１コンデンサを備えており、
　前記第１スイッチング素子および前記第２スイッチング素子は、第１方向に並べられており、
　前記第１コンデンサは、前記第１方向と直角である第２方向視において、前記第１スイッチング素子および前記第２スイッチング素子の少なくともいずれかと重なる、半導体装置。
　　〔付記２〕
　前記第１コンデンサは、前記第２方向視において、前記第１スイッチング素子および前記第２スイッチング素子の双方と重なる、付記１に記載の半導体装置。
　　〔付記３〕
　前記第１スイッチング素子および前記第２スイッチング素子は、前記第２方向を厚さ方向とする扁平な形状である、付記１または２に記載の半導体装置。
　　〔付記４〕
　第１ゲート電極、第１ソース電極および第１ドレイン電極は、前記第２方向において前記第１コンデンサとは反対側に配置されている、付記３に記載の半導体装置。
　　〔付記５〕
　第２ゲート電極、第２ソース電極および第２ドレイン電極は、前記第２方向において前記第１コンデンサとは反対側に配置されている、付記４に記載の半導体装置。
　　〔付記６〕
　前記第１ドレイン電極と前記第１コンデンサに導通する第１導電部材と、
　前記第２ソース電極と前記第１コンデンサに導通する第２導電部材と、を備える、付記５に記載の半導体装置。
　　〔付記７〕
　前記第１導電部材は、前記第１ドレイン電極に導通接合された第１部と、前記第２方向において前記第１スイッチング素子に対して前記第１部とは反対側に配置され且つ前記第１コンデンサに導通接合された第２部と、を有する、付記６に記載の半導体装置。
　　〔付記８〕
　前記第２導電部材は、前記第２ドレイン電極に導通接合された第１部と、前記第２方向において前記第２スイッチング素子に対して前記第２導電部材の前記第１部とは反対側に配置され且つ前記第１コンデンサに導通接合された第２部と、を有する、付記７に記載の半導体装置。
　　〔付記９〕
　前記第１導電部材は、前記第１方向において前記第１スイッチング素子に対して前記第２スイッチング素子とは反対側に位置し且つ前記第１導電部材の前記第１部と前記第１導電部材の前記第２部とを連結する第３部を有する、付記８に記載の半導体装置。
　　〔付記１０〕
　前記第２導電部材は、前記第１方向において前記第２スイッチング素子に対して前記第１スイッチング素子とは反対側に位置し且つ前記第２導電部材の前記第１部と前記第２導電部材の前記第２部とを連結する第３部を有する、付記９に記載の半導体装置。
　　〔付記１１〕
　前記第１ソース電極および前記第２ドレイン電極に導通接合された第３導電部材をさらに備える、付記１０に記載の半導体装置。
　　〔付記１２〕
　前記第３導電部材は、前記第１方向において前記第１導電部材の前記第１部と前記第２導電部材の前記第１部との間に位置する、付記１１に記載の半導体装置。
　　〔付記１３〕
　前記第１方向および前記第２方向と直角である第３方向において、前記第１スイッチング素子および前記第２スイッチング素子に対して一方側に配置された集積回路素子をさらに備える、付記１２に記載の半導体装置。
　　〔付記１４〕
　前記第１ゲート電極と前記集積回路素子とに接続された第４導電部材をさらに備える、付記１３に記載の半導体装置。
　　〔付記１５〕
　前記第２ゲート電極と前記集積回路素子とに接続された第５導電部材をさらに備える、付記１４に記載の半導体装置。
　　〔付記１６〕
　前記第１導電部材を構成する第１リード、前記第２導電部材を構成する第２リード、前記第３導電部材を構成する第３リード、前記第４導電部材を構成する第４リードおよび前記第５導電部材を構成する第５リード、を備える、付記１５に記載の半導体装置。
　　〔付記１７〕
　前記第１スイッチング素子および前記第２スイッチング素子は、ＧａＮ系半導体からなる半導体層を含む、付記１３ないし１６のいずれかに記載の半導体装置。

Claims (17)

  1. 　第１端子および第２端子と、
    　第１ゲート電極、第１ソース電極および第１ドレイン電極を有する第１スイッチング素子と、
    　第２ゲート電極、第２ソース電極および第２ドレイン電極を有する第２スイッチング素子と、を備え、
    　前記第１端子および前記第２端子間において前記第１スイッチング素子および前記第２スイッチング素子が直列に接続された半導体装置であって、
    　前記第１端子および前記第２端子間において前記第１スイッチング素子および前記第２スイッチング素子と並列に接続された第１コンデンサを備えており、
    　前記第１スイッチング素子および前記第２スイッチング素子は、第１方向に並べられており、
    　前記第１コンデンサは、前記第１方向と直角である第２方向視において、前記第１スイッチング素子および前記第２スイッチング素子の少なくともいずれかと重なる、半導体装置。
  2. 　前記第１コンデンサは、前記第２方向視において、前記第１スイッチング素子および前記第２スイッチング素子の双方と重なる、請求項１に記載の半導体装置。
  3. 　前記第１スイッチング素子および前記第２スイッチング素子は、前記第２方向を厚さ方向とする扁平な形状である、請求項１または２に記載の半導体装置。
  4. 　第１ゲート電極、第１ソース電極および第１ドレイン電極は、前記第２方向において前記第１コンデンサとは反対側に配置されている、請求項３に記載の半導体装置。
  5. 　第２ゲート電極、第２ソース電極および第２ドレイン電極は、前記第２方向において前記第１コンデンサとは反対側に配置されている、請求項４に記載の半導体装置。
  6. 　前記第１ドレイン電極と前記第１コンデンサに導通する第１導電部材と、
    　前記第２ソース電極と前記第１コンデンサに導通する第２導電部材と、を備える、請求項５に記載の半導体装置。
  7. 　前記第１導電部材は、前記第１ドレイン電極に導通接合された第１部と、前記第２方向において前記第１スイッチング素子に対して前記第１部とは反対側に配置され且つ前記第１コンデンサに導通接合された第２部と、を有する、請求項６に記載の半導体装置。
  8. 　前記第２導電部材は、前記第２ドレイン電極に導通接合された第１部と、前記第２方向において前記第２スイッチング素子に対して前記第２導電部材の前記第１部とは反対側に配置され且つ前記第１コンデンサに導通接合された第２部と、を有する、請求項７に記載の半導体装置。
  9. 　前記第１導電部材は、前記第１方向において前記第１スイッチング素子に対して前記第２スイッチング素子とは反対側に位置し且つ前記第１導電部材の前記第１部と前記第１導電部材の前記第２部とを連結する第３部を有する、請求項８に記載の半導体装置。
  10. 　前記第２導電部材は、前記第１方向において前記第２スイッチング素子に対して前記第１スイッチング素子とは反対側に位置し且つ前記第２導電部材の前記第１部と前記第２導電部材の前記第２部とを連結する第３部を有する、請求項９に記載の半導体装置。
  11. 　前記第１ソース電極および前記第２ドレイン電極に導通接合された第３導電部材をさらに備える、請求項１０に記載の半導体装置。
  12. 　前記第３導電部材は、前記第１方向において前記第１導電部材の前記第１部と前記第２導電部材の前記第１部との間に位置する、請求項１１に記載の半導体装置。
  13. 　前記第１方向および前記第２方向と直角である第３方向において、前記第１スイッチング素子および前記第２スイッチング素子に対して一方側に配置された集積回路素子をさらに備える、請求項１２に記載の半導体装置。
  14. 　前記第１ゲート電極と前記集積回路素子とに接続された第４導電部材をさらに備える、請求項１３に記載の半導体装置。
  15. 　前記第２ゲート電極と前記集積回路素子とに接続された第５導電部材をさらに備える、請求項１４に記載の半導体装置。
  16. 　前記第１導電部材を構成する第１リード、前記第２導電部材を構成する第２リード、前記第３導電部材を構成する第３リード、前記第４導電部材を構成する第４リードおよび前記第５導電部材を構成する第５リード、を備える、請求項１５に記載の半導体装置。
  17. 　前記第１スイッチング素子および前記第２スイッチング素子は、ＧａＮ系半導体からなる半導体層を含む、請求項１３ないし１６のいずれかに記載の半導体装置。
PCT/JP2019/039776 2018-10-15 2019-10-09 半導体装置 WO2020080215A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/279,197 US11842949B2 (en) 2018-10-15 2019-10-09 Semiconductor device
CN201980066078.4A CN112805829B (zh) 2018-10-15 2019-10-09 半导体装置
JP2020553107A JP7252248B2 (ja) 2018-10-15 2019-10-09 半導体装置
DE112019005150.4T DE112019005150T5 (de) 2018-10-15 2019-10-09 Halbleiterbauteil
US18/496,036 US20240055328A1 (en) 2018-10-15 2023-10-27 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-194255 2018-10-15
JP2018194255 2018-10-15

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/279,197 A-371-Of-International US11842949B2 (en) 2018-10-15 2019-10-09 Semiconductor device
US18/496,036 Continuation US20240055328A1 (en) 2018-10-15 2023-10-27 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2020080215A1 true WO2020080215A1 (ja) 2020-04-23

Family

ID=70284693

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/039776 WO2020080215A1 (ja) 2018-10-15 2019-10-09 半導体装置

Country Status (5)

Country Link
US (2) US11842949B2 (ja)
JP (1) JP7252248B2 (ja)
CN (1) CN112805829B (ja)
DE (1) DE112019005150T5 (ja)
WO (1) WO2020080215A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156748A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置
WO2014033857A1 (ja) * 2012-08-29 2014-03-06 株式会社安川電機 電力変換装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154591A (ja) 2014-02-14 2015-08-24 ローム株式会社 ゲート駆動回路および電源装置
JP6641161B2 (ja) * 2015-11-18 2020-02-05 株式会社 日立パワーデバイス 半導体装置、およびそれを用いたオルタネータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156748A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置
WO2014033857A1 (ja) * 2012-08-29 2014-03-06 株式会社安川電機 電力変換装置

Also Published As

Publication number Publication date
CN112805829A (zh) 2021-05-14
DE112019005150T5 (de) 2021-07-08
US20240055328A1 (en) 2024-02-15
US11842949B2 (en) 2023-12-12
JP7252248B2 (ja) 2023-04-04
JPWO2020080215A1 (ja) 2021-09-16
US20220005753A1 (en) 2022-01-06
CN112805829B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
JP6202094B2 (ja) 半導体装置
CN110226226B (zh) 由层叠的两个串联连接的芯片形成的集成电路
WO2017163612A1 (ja) パワー半導体モジュール
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
US10276386B2 (en) Signal relay board for power semiconductor modules
JP2012178504A (ja) 半導体装置、および、半導体装置の実装構造
CN103824853A (zh) 应用于开关型调节器的集成电路组件
JP2020188177A (ja) 半導体装置
JP2018063993A (ja) 半導体装置及び半導体モジュール
WO2020080215A1 (ja) 半導体装置
JP2008251901A (ja) 複合半導体装置
US8901742B2 (en) Monolithic Power Converter Package with Through Substrate vias
US9041175B2 (en) Monolithic power converter package
US11069602B2 (en) Package and terminal arrangement for semiconductor module
JP2016195223A (ja) 半導体装置及びその製造方法
US11145629B2 (en) Semiconductor device and power conversion device
JP6162764B2 (ja) 半導体装置、および、半導体装置の実装構造
WO2019116868A1 (ja) 半導体整流器
JP2017059701A (ja) 半導体装置及び半導体装置の計測方法
US7989964B2 (en) Semiconductor integrated circuit
JP2004342880A (ja) 半導体装置
CN109429529B (zh) 半导体装置
WO2023112743A1 (ja) 電子装置
WO2023112735A1 (ja) 電子装置
JP2005327952A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19873220

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020553107

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19873220

Country of ref document: EP

Kind code of ref document: A1