JP2017059701A - 半導体装置及び半導体装置の計測方法 - Google Patents

半導体装置及び半導体装置の計測方法 Download PDF

Info

Publication number
JP2017059701A
JP2017059701A JP2015183809A JP2015183809A JP2017059701A JP 2017059701 A JP2017059701 A JP 2017059701A JP 2015183809 A JP2015183809 A JP 2015183809A JP 2015183809 A JP2015183809 A JP 2015183809A JP 2017059701 A JP2017059701 A JP 2017059701A
Authority
JP
Japan
Prior art keywords
semiconductor chip
external connection
contact portion
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015183809A
Other languages
English (en)
Other versions
JP6631114B2 (ja
Inventor
忠彦 佐藤
Tadahiko Sato
忠彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015183809A priority Critical patent/JP6631114B2/ja
Priority to CN201610594012.0A priority patent/CN106549008B/zh
Priority to US15/225,789 priority patent/US10288673B2/en
Publication of JP2017059701A publication Critical patent/JP2017059701A/ja
Application granted granted Critical
Publication of JP6631114B2 publication Critical patent/JP6631114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L2224/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】外部との接続が容易であって、各半導体チップの特性をそれぞれ計測することができる。
【解決手段】第１接触部１３１ａと第２接触部１４１ａとは、隙間を設けて近接して外部から外部接続端子が接続されるねじ孔１３２（接続領域）を構成する。そして、半導体装置１００では、第１接触部１３１ａが、側面から延出した第１連係部１３１ｂを介して、側面から延出し、第２接触部１４１ａが、側面から延出した第２連係部１４１ｂを介して、側面から延出し、第１連係部１３１ｂと第２連係部１４１ｂとは、一定間隔以上離間している。これにより、半導体装置１００では、並列接続した第１半導体チップ１１５と第２半導体チップ１１６とを含み、半導体装置１００として機能させることができる。さらに、半導体装置１００では、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を得る。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の計測方法に関する。
半導体装置は、複数のパワー半導体チップを含み、電力変換装置、または、スイッチング装置として利用されている。例えば、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を含む半導体チップと、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体チップとが並列接続されて、スイッチング装置として機能することができる（例えば、特許文献１参照）。
特許文献１では、ＩＧＢＴのエミッタ端子と、ＭＯＳＦＥＴのソース端子とが半導体装置のエミッタ端子に同電位で接続され、ＩＧＢＴのコレクタ端子と、ＭＯＳＦＥＴのドレイン端子とが半導体装置の外部コレクタ端子に同電位で接続されている。このような半導体装置では、半導体装置の外部コレクタ端子から入力信号が入力されて、ＩＧＢＴ、ＭＯＳＦＥＴのゲートのオン、オフ状態に応じて、半導体装置のエミッタ端子から出力信号が得られることで、低損失なスイッチング機能が実現される。
しかし、特許文献１の半導体装置では、半導体装置のエミッタ端子及び外部コレクタ端子に対して半導体チップ（ＩＧＢＴ、ＭＯＳＦＥＴ）が並列に接続されている。このため、特許文献１の半導体装置において、出荷時の半導体チップの耐圧、漏れ電流等の特性を計測すると、特性が低い(すなわち、耐圧が低いまたは漏れ電流が大きい)方の半導体チップの特性が計測されてしまい、他方の半導体チップの特性を計測することが難しい。また、順方向電圧降下等を計測する場合は、複数の半導体チップの特性が合成して表れるために、各半導体チップの特性を計測することが難しい。したがって、特許文献１では、半導体装置を組み立てた後では、半導体装置の特性を適切に確認することが難しくなる。
そこで、半導体装置の外部コレクタ端子に代えて、各半導体チップ（ＩＧＢＴ、ＭＯＳＦＥＴ）のコレクタ端子、ドレイン端子にそれぞれ電気的に接続した外部接続端子を用いることが考えらえる。この場合において、各外部接続端子に入力信号をそれぞれ入力した際に半導体装置の外部エミッタ端子から得られる出力信号に基づき、各半導体チップの電気的特性を計測することができる。
特開平４−３５４１５６号公報
上記のように、各半導体チップ（ＩＧＢＴ、ＭＯＳＦＥＴ）のコレクタ端子、ドレイン端子にそれぞれ電気的に外部接続端子を接続する場合に、半導体装置として組み立てるためには、各半導体チップのコレクタ端子、ドレイン端子にそれぞれ電気的に接続した各外部接続端子を結線して、外部コレクタ端子を設ける必要がある。しかし、外部接続端子を結線しようとすると、半導体装置周辺の結線が複雑になるおそれがあり、半導体装置周辺の結線の小型化が難しくなるという問題点があった。
本発明は、このような点に鑑みてなされたものであり、外部との接続が容易であって、各半導体チップの特性をそれぞれ計測することができる半導体装置及び半導体装置の計測方法を提供することを目的とする。
本発明の一観点によれば、金属板上に配置された第１半導体チップ及び第２半導体チップと、前記第１半導体チップの主電極と電気的に接続された第１電極端子と、前記第２半導体チップの主電極と電気的に接続された第２電極端子と、を有し、前記第１電極端子は第１接触部を備え、前記第２電極端子は第２接触部を備え、前記第１接触部と前記第２接触部とは、隙間を設けて近接して外部から外部接続端子が接続される接続領域を構成する、半導体装置が提供される。
また、本発明の一観点によれば、上記半導体装置において、前記第１接触部と前記第２接触部とは、隙間を設けて近接して外部からの外部接続端子が接続される接続領域を構成し、前記第１連係部と前記第２連係部とは、一定間隔以上離間している半導体装置に対して、前記第１連係部と、前記第２連係部とにそれぞれ試験電極を接触させて、前記隙間に絶縁体を挟持させて、前記第１半導体チップと前記第２半導体チップとの電気的特性を計測する、半導体装置の計測方法が提供される。
開示の技術によれば、半導体装置は、１つの装置として機能させるように容易に配線することができ、なお且つ、各半導体チップの特性を計測することができる。
第１の実施の形態における半導体装置を示す図である。 第１の実施の形態における半導体装置の半導体チップの電気的特性の計測を示す図である。 第１の実施の形態における半導体装置で構成される回路構成を示す図である。 参考例における半導体装置を示す図である。 第１の実施の形態（第１変形例）における半導体装置の電極端子を示す図である。 第１の実施の形態（第２変形例）における半導体装置の電極端子を示す図である。 第１の実施の形態（第２変形例）における半導体装置の半導体チップの電気的特性の計測を示す図である。 第１の実施の形態（第３変形例）における半導体装置の電極端子と、半導体チップの電気的特性の計測とを示す図である。 第２の実施の形態における半導体装置を示す図である。 第３の実施の形態における半導体装置を説明するための図である。 第３の実施の形態における半導体装置で構成された回路構成を示す図である。 第４の実施の形態における半導体装置を説明するための図である。 第４の実施の形態における半導体装置で構成された回路構成を説明するための図である。
以下、実施の形態について図面を用いて説明する。
［第１の実施の形態］
まず、半導体装置について、図１を用いて説明する。
図１は、第１の実施の形態における半導体装置を示す図である。
なお、図１（Ａ）は、半導体装置１００の上面図、図１（Ｂ）は、図１（Ａ）の一点鎖線Ｙ−Ｙにおける断面図である。
半導体装置１００は、アルミ絶縁基板１１１と、アルミ絶縁基板１１１上に配置された、絶縁板１１２ａ及び金属板１１２ｂを含む積層基板１１２と、金属板１１２ｂ上にはんだ１１４を介して配置された半導体チップ１１５，１１６とが積層されて、ケース１１９に収納されて、封止樹脂（図示を省略）で封止されている。
なお、半導体チップ１１５，１１６は、例えば、ダイオードを含んでおり、裏面にカソード電極、おもて面にアノード電極が備えられており、金属板１１２ｂには、裏面側のカソード電極が電気的に接続されている。
また、ケース１１９には、電極端子１２０（図中右側）と、第１電極端子１３０及び第２電極端子１４０（それぞれ図中左側）と、が設けられている。なお、電極端子１２０と、第１電極端子１３０と、第２電極端子１４０とはそれぞれ導電性部材により構成されている。
電極端子１２０は、外部接続部１２１と、導通部１２３と、配線接続部１２４とを有する。
外部接続部１２１は、ケース１１９の側面から延出し、外部接続端子とねじで接続されるねじ孔１２２が形成されている。
導通部１２３は、外部接続部１２１と電気的に接続されて、ケース１１９に内蔵されている。
配線接続部１２４は、導通部１２３と電気的に接続されて、ケース１１９内に配置されている。また、配線接続部１２４は、ボンディングワイヤ１１７を介して、積層基板１１２の金属板１１２ｂと電気的に接続されている。
また、第１電極端子１３０もまた、第１外部接続部１３１と、第１導通部１３３と、第１配線接続部１３４とを有する。
第１外部接続部１３１は、ケース１１９の側面から延出しており、さらに、第１接触部１３１ａと、第１連係部１３１ｂとを有する。
第１接触部１３１ａは、例えば、円弧状を成しており、第１連係部１３１ｂに接続されている。
第１連係部１３１ｂは、第１接触部１３１ａと、第１導通部１３３とに接続されている。
第１導通部１３３は、第１外部接続部１３１と電気的に接続されて、ケース１１９に内蔵されている。
第１配線接続部１３４は、第１導通部１３３と電気的に接続されて、ケース１１９内に配置されている。また、第１配線接続部１３４は、ボンディングワイヤ１１８を介して、積層基板１１２の金属板１１２ｂ上の第１半導体チップ１１５のアノード電極と電気的に接続されている。
また、第２電極端子１４０もまた、第２外部接続部１４１と、第２導通部１４３と、第２配線接続部１４４とを有する。
第２外部接続部１４１は、ケース１１９の側面から延出しており、さらに、第２接触部１４１ａと、第２連係部１４１ｂとを有する。なお、第２外部接続部１４１は、第１外部接続部１３１と平行に配置されている。
第２接触部１４１ａは、例えば、円弧状を成しており、第２連係部１４１ｂに接続されている。
第２連係部１４１ｂは、第２接触部１４１ａと、第２導通部１４３とに接続されている。
第２導通部１４３は、第２外部接続部１４１と電気的に接続されて、ケース１１９に内蔵されている。
第２配線接続部１４４は、第２導通部１４３と電気的に接続されて、ケース１１９内に配置されている。また、第２配線接続部１４４は、ボンディングワイヤ１１８を介して、積層基板１１２の金属板１１２ｂ上の第２半導体チップ１１６のアノード電極と電気的に接続されている。
このような第１電極端子１３０と第２電極端子１４０とでは、第１接触部１３１ａと第２接触部１４１ａとは、隙間Ｔ１を設けて近接して外部から外部接続端子がねじで接続されるねじ孔１３２（接続領域）を構成する。
また、第１連係部１３１ｂと第２連係部１４１ｂとは、一定間隔Ｔ２以上離間している。これは、後述するように、第１連係部１３１ｂと第２連係部１４１ｂとにそれぞれ試験電極を接触させて、第１半導体チップ１１５と第２半導体チップ１１６との電気的特性を計測する際に、第１連係部１３１ｂと第２連係部１４１ｂとが互いに電気的に影響を及ぼし合うことがないようにするためである。
次に、このような第１電極端子１３０と第２電極端子１４０とを有する半導体装置１００に対する第１半導体チップ１１５と第２半導体チップ１１６との電気的特性の計測について、図２を用いて説明する。
図２は、第１の実施の形態における半導体装置の半導体チップの電気的特性の計測を示す図である。
なお、図２では、半導体装置１００の第１電極端子１３０と第２電極端子１４０との周辺のみを図示しており、他の構成については、図１に示したものと同様である。また、図２（Ａ）は、電気的特性が計測される半導体装置１００の外部接続部１４１の側面図を、図２（Ｂ）は、電気的特性が計測される半導体装置１００の外部接続部１３１，１４１の上面図をそれぞれ表している。
半導体装置１００の第１半導体チップ１１５と第２半導体チップ１１６との電気的特性を計測するためには、まず、第１電極端子１３０（第１外部接続部１３１）の第１接触部１３１ａと、第２電極端子１４０（第２外部接続部１４１）の第２接触部１４１ａとの隙間に、絶縁性を有するセパレータ３０１を挟持させる。これにより、第１電極端子１３０と第２電極端子１４０とを電気的に絶縁させることができる。
さらに、第１電極端子１３０（第１外部接続部１３１）の第１連係部１３１ｂと、第２電極端子１４０（第２外部接続部１４１）の第２連係部１４１ｂとに、入力信号を入力する入力装置（図示を省略）に接続された試験電極３０２ａ，３０２ｂをそれぞれ接触させる。入力装置は、試験電極３０２ａ，３０２ｂのいずれか一方から入力信号を入力させ、または、試験電極３０２ａ，３０２ｂの両方から入力信号を入力させることができる。
そして、半導体装置１００の電極端子１２０の外部接続部１２１には、検出装置（図示を省略）が接続される。当該検出装置は、第１半導体チップ１１５と第２半導体チップ１１６とから出力される出力信号を電極端子１２０（外部接続部１２１）を介して取得して、電気的特性を検出する。
なお、このようにして第１半導体チップ１１５と第２半導体チップ１１６との電気的特性を測定する際、第１連係部１３１ｂと第２連係部１４１ｂとは、一定間隔以上離間して配置されていることから、試験電極３０２ａ，３０２ｂが接触される第１連係部１３１ｂと第２連係部１４１ｂとに互いに電気的に影響されることはない。
次に、半導体装置１００として機能する場合の回路構成、半導体装置１００の第１半導体チップ１１５と第２半導体チップ１１６との電気的特性を計測する場合の回路構成について、図３を用いて説明する。
図３は、第１の実施の形態における半導体装置で構成される回路構成を示す図である。
なお、図３（Ａ）は、半導体装置１００として機能する場合の回路構成を、図３（Ｂ）は、半導体装置１００の第１半導体チップ１１５と第２半導体チップ１１６との電気的特性を計測する場合の回路構成をそれぞれ示している。
半導体装置１００を、第１半導体チップ１１５と第２半導体チップ１１６とが並列接続されて、１つの装置として機能させる。この場合には、第１電極端子１３０（第１外部接続部１３１）の第１接触部１３１ａと、第２電極端子１４０（第２外部接続部１４１）の第２接触部１４１ａとで構成されるねじ孔１３２にねじにより外部接続端子（入力）が固定されて、第１接触部１３１ａと第２接触部１４１ａとが同電位とされる。また、同様に、電極端子１２０（外部接続部１２１）のねじ孔１２２にねじにより外部接続端子（出力）が固定される。
この際に、第１電極端子１３０（第１外部接続部１３１）の第１接触部１３１ａと、第２電極端子１４０（第２外部接続部１４１）の第２接触部１４１ａとには、外部接続端子から入力信号が入力される。すると、入力された入力信号は、第１導通部１３３／第２導通部１４３と、第１配線接続部１３４／第２配線接続部１４４と、ボンディングワイヤ１１８とを経由して、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれのアノード電極に入力される。そして、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれのカソード電極からの出力信号が、金属板１１２ｂとボンディングワイヤ１１７とを経由して電極端子１２０（外部接続部１２１）から外部に出力される（図３（Ａ）参照）。
また、半導体装置１００の第１半導体チップ１１５と第２半導体チップ１１６との電気的特性を計測する場合には、既述の通り、第１電極端子１３０（第１外部接続部１３１）の第１接触部１３１ａと、第２電極端子１４０（第２外部接続部１４１）の第２接触部１４１ａとの隙間にセパレータ３０１を挟持させる。そして、第１電極端子１３０（第１外部接続部１３１）の第１連係部１３１ｂと、第２電極端子１４０（第２外部接続部１４１）の第２連係部１４１ｂとに、入力信号を入力する入力装置（図示を省略）に接続された試験電極３０２ａ，３０２ｂをそれぞれ接触させる。
この状態において、例えば、入力装置から試験電極３０２ｂを介して入力信号を第１外部接続部１３１（第１連係部１３１ｂ）に入力すると、第１電極端子１３０の第１導通部１３３と第１配線接続部１３４並びにボンディングワイヤ１１８を介して、入力信号が第１半導体チップ１１５のアノード電極に入力される。そして、第１半導体チップ１１５のカソード電極から出力された出力信号が、金属板１１２ｂとボンディングワイヤ１１７と電極端子１２０（外部接続部１２１）を介して検出装置に出力される。このようにして、第１半導体チップ１１５の電気的特性を得ることができる（図３（Ｂ）参照）。
一方、入力装置から試験電極３０２ａを介して入力信号を第２外部接続部１４１（第２連係部１４１ｂ）に入力すると、第２電極端子１４０の第２導通部１４３と第２配線接続部１４４並びにボンディングワイヤ１１８を介して、入力信号が第２半導体チップ１１６のアノード電極に入力される。そして、第２半導体チップ１１６のカソード電極から出力された出力信号が、金属板１１２ｂとボンディングワイヤ１１７と電極端子１２０（外部接続部１２１）を介して検出装置に出力される。このようにして、第２半導体チップ１１６の電気的特性を得ることができる（図３（Ｂ）参照）。
ところで、半導体装置１００に対する参考例としての半導体装置について図４を用いて説明する。
図４は、参考例における半導体装置を示す図である。
なお、図４（Ａ）は、２つの半導体チップに対して１つの電極端子から入力信号を入力する場合を、図４（Ｂ）は２つの半導体チップに対して２つの電極端子からそれぞれ入力信号を入力する場合をそれぞれ表している。
半導体装置１００ａは、図４（Ａ）に示されるように、半導体装置１００において、第１電極端子１３０と第２電極端子１４０とに代わって、電極端子１２０（図中左側）を設けている。なお、他の構成については、半導体装置１００と同様の構成を成している。
この場合において、（図中左側の）電極端子１２０（外部接続部１２１）から入力された入力信号は、導通部１２３と配線接続部１２４とボンディングワイヤ１１８とを介して、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれのアノード電極に入力される。そして、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれのカソード電極からの出力信号が、金属板１１２ｂとボンディングワイヤ１１７とを介して（図中右側の）電極端子１２０（外部接続部１２１）から外部に出力される。
しかしながら、このような半導体装置１００ａでは、並列接続された第１半導体チップ１１５と第２半導体チップ１１６に一か所から入力信号を入力しているために、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を計測することができない。
一方、半導体装置１００ｂは、図４（Ｂ）に示されるように、半導体装置１００において、第１電極端子１３０と第２電極端子１４０とに代わって、電極端子１５０，１６０をそれぞれ設けている。なお、他の構成については、半導体装置１００と同様の構成を成している。
この場合においては、電極端子１５０，１６０からそれぞれ入力信号を入力することができるために、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を得ることができる。
しかしながら、このような半導体装置１００ｂでは、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を得ることができるものの、第１半導体チップ１１５と第２半導体チップ１１６とを並列接続して、１つの装置として機能させるためには、電極端子１５０，１６０を結線することを要する。電極端子１５０，１６０を結線しようとすると、そのための配線を行う必要があり、当該配線が複雑になると半導体装置１００ｂ周辺の配線の小型化が難しくなってしまう。
そこで、上記半導体装置１００は、絶縁板１１２ａと、絶縁板１１２ａのおもて面に形成された金属板１１２ｂとを有する積層基板１１２と、金属板１１２ｂ上に配置された第１半導体チップ１１５及び第２半導体チップ１１６と、積層基板１１２と第１半導体チップ１１５と第２半導体チップ１１６とを収納するケース１１９と、ケース１１９の側面から延出した第１接触部１３１ａを有し、ケース１１９内で第１半導体チップ１１５の主電極と電気的に接続された第１電極端子１３０と、側面から延出した第２接触部１４１ａを有し、ケース１１９内で第２半導体チップ１１６の主電極と電気的に接続された第２電極端子１４０と、を有する。
そして、このような半導体装置１００において、第１接触部１３１ａと第２接触部１４１ａとは、隙間を設けて近接して外部から外部接続端子が接続されるねじ孔１３２（接続領域）を構成する。そして、半導体装置１００では、第１接触部１３１ａが、側面から延出した第１連係部１３１ｂを介して、側面から延出し、また、第２接触部１４１ａが、側面から延出した第２連係部１４１ｂを介して、側面から延出し、第１連係部１３１ｂと第２連係部１４１ｂとは、一定間隔以上離間している。
これにより、複雑な配線を要請せずに、半導体装置１００では、並列接続した第１半導体チップ１１５と第２半導体チップ１１６とを含み、半導体装置１００を一つの装置として機能させることができる。さらに、半導体装置１００では、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を得ることができる。
なお、半導体装置１００では、第１外部接続部１３１と第２外部接続部１４１とに代えて、様々な形態を用いることができる。
まず、そのような形態との一例として第１変形例について、図５を用いて説明する。
図５は、第１の実施の形態（第１変形例）における半導体装置の電極端子を示す図である。
なお、図５では、半導体装置１００において、第１電極端子１３０の第１外部接続部１３１と第２電極端子１４０の第２外部接続部１４１とに代えて、第１外部接続部２３１と第２外部接続部２４１とを適用した場合を示している。また、図５では、第１外部接続部２３１と第２外部接続部２４１との周辺のみを図示しており、他の構成については、図１に示したものと同様である。
第１外部接続部２３１は、ケース１１９の側面から延出しており、第１接触部２３１ａと第１連係部２３１ｂとにより構成されている。
また、第２外部接続部２４１も、ケース１１９の側面から延出して、第１外部接続部２３１と平行に配置されており、第２接触部２４１ａと第２連係部２４１ｂとにより構成されている。
このような第１接触部２３１ａと第２接触部２４１ａとは、上記と同様に、隙間Ｔ１を設けて近接して外部から外部接続端子がねじで接続されるねじ孔２３２（接続領域）を構成する。
また、第１連係部２３１ｂと第２連係部２４１ｂとは、一定間隔Ｔ２以上離間している。
なお、第１外部接続部２３１と第２外部接続部２４１との場合でも、図２を用いて説明したような方法により、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を得ることができる。
したがって、このような第１外部接続部２３１と第２外部接続部２４１とでも、第１外部接続部１３１と第２外部接続部１４１と同様の効果を得ることができる。
次に、第２変形例について、図６を用いて説明する。
図６は、第１の実施の形態（第２変形例）における半導体装置の電極端子を示す図である。
なお、図６では、半導体装置１００において、第１電極端子１３０の第１外部接続部１３１と第２電極端子１４０の第２外部接続部１４１とに代えて、第１外部接続部２５１と第２外部接続部２６１とを適用した場合を示している。また、図６では、第１外部接続部２５１と第２外部接続部２６１との周辺のみを図示しており、他の構成については、図１に示したものと同様である。
また、図６（Ａ）は、第１外部接続部２５１と第２外部接続部２６１との上面図を、図６（Ｂ）は、第１外部接続部２５１と第２外部接続部２６１との側面図を、それぞれ表している。
第１外部接続部２５１は、ケース１１９の側面から延出しており、第１接触部２５１ａと第１連係部２５１ｂとにより構成されている。
第１接触部２５１ａは、リング状に構成されている。このような第１接触部２５１ａに第１連係部２５１ｂが接続されている。
また、第２外部接続部２６１も、ケース１１９の側面から延出して、第１外部接続部２５１と平行に配置されており、第２接触部２６１ａと第２連係部２６１ｂとにより構成されている。
第２接触部２６１ａは、リング状に構成されている。このような第２接触部２６１ａに第２連係部２６１ｂが接続されている。
そして、第１外部接続部２５１と第２外部接続部２６１とは、第１接触部２５１ａと、第２接触部２６１ａとが隙間Ｔ３を開けて重なり合って、孔が位置合わせされてねじ孔２５２が構成されている。また、第１外部接続部２５１と第２外部接続部２６１とは、第１連係部２５１ｂと、第２連係部２６１ｂとが一定間隔Ｔ２以上離間している。
これにより、第１外部接続部２５１と第２外部接続部２６１とは、ねじ孔２５２で外部接続端子がねじで固定される。
したがって、このような第１外部接続部２５１と第２外部接続部２６１とでも、第１外部接続部１３１と第２外部接続部１４１と同様の効果を得ることができる。
次いで、このような第１外部接続部２５１と第２外部接続部２６１とに対する電気的特性の計測について、図７を用いて説明する。
図７は、第１の実施の形態（第２変形例）における半導体装置の半導体チップの電気的特性の計測を示す図である。
なお、図７でも、第１外部接続部２５１と第２外部接続部２６１との周辺のみを図示しており、他の構成については、図１に示したものと同様である。
また、図７（Ａ）は、第１外部接続部２５１と第２外部接続部２６１との上面図を、図７（Ｂ）は、第１外部接続部２５１と第２外部接続部２６１との側面図を、それぞれ表している。
半導体装置１００の第１半導体チップ１１５と第２半導体チップ１１６との電気的特性を計測するためには、まず、第１外部接続部２５１の第１接触部２５１ａと、第２外部接続部２６１の第２接触部２６１ａとの隙間に、絶縁性を有するセパレータ３０１を挟持させる。これにより、第１外部接続部２５１と第２外部接続部２６１とを電気的に絶縁させることができる。
さらに、第１外部接続部２５１の第１連係部２５１ｂと、第２外部接続部２６１の第２連係部２６１ｂとに、入力信号を入力する入力装置（図示を省略）に接続された試験電極３０２ｂ，３０２ａをそれぞれ接触させる。入力装置は、試験電極３０２ａ，３０２ｂのいずれか一方から入力信号を入力させ、または、試験電極３０２ａ，３０２ｂの両方から入力信号を入力させることができる。
このように試験電極３０２ａ，３０２ｂを接触させることで、図２と同様にして、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を得ることができる。
次に、第３変形例について、図８を用いて説明する。
図８は、第１の実施の形態（第３変形例）における半導体装置の電極端子と、半導体チップの電気的特性の計測とを示す図である。
なお、図８では、半導体装置１００において、第１電極端子１３０の第１外部接続部１３１と第２電極端子１４０の第２外部接続部１４１とに代えて、第１外部接続部２７１と第２外部接続部２８１とを適用した場合を示している。また、図８でも、第１外部接続部２７１と第２外部接続部２８１との周辺のみを図示しており、他の構成については、図１に示したものと同様である。
また、図８（Ａ）は、第１外部接続部２７１と第２外部接続部２８１との上面図を表している。図８（Ｂ）は、外部接続端子が接続された第１外部接続部２７１と第２外部接続部２８１との側面図を、図８（Ｃ）は、外部接続端子が接続された第１外部接続部２７１と第２外部接続部２８１との上面図をそれぞれ表している。
第１外部接続部２７１は、ケース１１９の側面から延出しており、第１接触部２７１ａと第１連係部２７１ｂとにより構成されている。
第１接触部２７１ａは、平板状に構成されている。このような第１接触部２７１ａに第１連係部２７１ｂが接続されている。
また、第２外部接続部２８１も、ケース１１９の側面から延出して、第１外部接続部２７１と平行に配置されており、第２接触部２８１ａと第２連係部２８１ｂとにより構成されている。
第２接触部２８１ａは、平板状に構成されている。このような第２接触部２８１ａに第２連係部２８１ｂが接続されている。
そして、第１外部接続部２７１と第２外部接続部２８１とは、第１接触部２７１ａと、第２接触部２８１ａとが隙間Ｔ１を開けて近接して、第１接触部２７１ａと、第２接触部２８１ａとを合わせた平板（接続領域）が構成されている。また、第１外部接続部２７１と第２外部接続部２８１とは、第１連係部２７１ｂと、第２連係部２８１ｂとが一定間隔Ｔ２以上離間している。
このような第１外部接続部２７１と第２外部接続部２８１とでは、図８（Ｂ），（Ｃ）に示されるようなクリップ式の外部接続端子３１０により、第１接触部２７１ａと、第２接触部２８１ａとが挟持される。第１接触部２７１ａと、第２接触部２８１ａとは、このようにして外部接続端子３１０と電気的に接続される。
また、このような第１外部接続部２７１と第２外部接続部２８１とに対して、電気的特性を計測する場合には、図２で説明したように、まず、第１外部接続部２７１の第１接触部２７１ａと、第２外部接続部２８１の第２接触部２８１ａとの隙間Ｔ１に、絶縁性を有するセパレータ３０１を挟持させる。
さらに、第１外部接続部２７１の第１連係部２７１ｂと、第２外部接続部２８１の第２連係部２８１ｂとに、入力信号を入力する入力装置（図示を省略）に接続された試験電極３０２ａ，３０２ｂをそれぞれ接触させる。
このような方法により、第１半導体チップ１１５と第２半導体チップ１１６とのそれぞれの電気的特性を得ることができる。
［第２の実施の形態］
第２の実施の形態の半導体装置について図９を用いて説明する。
図９は、第２の実施の形態における半導体装置を示す図である。
なお、図９（Ａ）は、半導体装置４００の上面図を、図９（Ｂ）は、図９（Ａ）の一点鎖線Ｙ−Ｙにおける断面図を、図９（Ｃ）は、図９（Ａ）の矢視Ｘ方向から見た側面図をそれぞれ表している。
半導体装置４００は、アルミ絶縁基板１１１と、アルミ絶縁基板１１１上に配置された、絶縁板１１２ａ及び金属板１１２ｂを含む積層基板１１２と、金属板１１２ｂ上にはんだ１１４を介して配置された第１半導体チップ４１５と第２半導体チップ４１６とが積層されて、ケース１１９に収納されて、封止樹脂（図示を省略）で封止されている。
なお、第１半導体チップ４１５は、例えば、ＩＧＢＴを、第２半導体チップ４１６は、例えば、ＭＯＳＦＥＴをそれぞれ含んでいる。この場合、第１半導体チップ４１５は、裏面にコレクタ電極、おもて面にエミッタ電極とゲート電極とが備えられており、金属板１１２ｂには、裏面側のコレクタ電極が電気的に接続されている。また、第２半導体チップ４１６は、裏面にドレイン電極、おもて面にソース電極とゲート電極とが備えられており、金属板１１２ｂには、裏面側のドレイン電極が電気的に接続されている。
また、ケース１１９には、電極端子４２０（図９（Ａ），（Ｂ）中右側）と、電極端子４３０と、第１電極端子４４０と、第２電極端子４５０と（それぞれ図９（Ａ），（Ｂ）中左側）、が設けられている。なお、電極端子４２０，４３０と、第１電極端子４４０と、第２電極端子４５０とはそれぞれ導電性部材により構成されている。
電極端子４２０（図９（Ａ），（Ｂ）中右側）は、外部接続部４２１と、導通部４２３と、配線接続部４２４とを有する。
外部接続部４２１は、ケース１１９の側面から延出しており、接触部４２１ａと連係部４２１ｂとを有する。
接触部４２１ａは、ケース１１９の側面から水平方向に延出する連係部４２１ｂに対して垂直方向に延びており、後述するように、プリント基板４６０の接合孔（図示を省略）に嵌合されて、プリント基板４６０と電気的に接続する。
連係部４２１ｂは、ケース１１９の側面から延出しており、接触部４２１ａと、導通部４２３とを電気的に接続する。
導通部４２３は、外部接続部４２１と電気的に接続されて、ケース１１９に内蔵されている。
配線接続部４２４は、導通部４２３と電気的に接続されて、ケース１１９内に配置されている。また、配線接続部４２４は、ボンディングワイヤ１１７を介して、積層基板１１２の金属板１１２ｂと電気的に接続されている。
また、電極端子４３０（図９（Ａ），（Ｂ）中左側）は、外部接続部４３１と、導通部４３３と、配線接続部４３４とを有する。
外部接続部４３１は、ケース１１９の側面から延出しており、接触部４３１ａと連係部４３１ｂとを有する。
接触部４３１ａは、ケース１１９の側面から水平方向に延出する連係部４３１ｂに対して垂直方向に延びており、後述するように、プリント基板４６０の接合孔４６２に嵌合されて、プリント基板４６０と電気的に接続する。
連係部４３１ｂは、ケース１１９の側面から延出しており、接触部４３１ａと、導通部４３３とを電気的に接続する。
導通部４３３は、外部接続部４３１と電気的に接続されて、ケース１１９に内蔵されている。
配線接続部４３４は、導通部４３３と電気的に接続されて、ケース１１９内に配置されている。また、配線接続部４３４は、ボンディングワイヤ１１８を介して、積層基板１１２の金属板１１２ｂ上の第１半導体チップ４１５と第２半導体チップ４１６とのそれぞれのゲート電極と電気的に接続されている。
また、第１電極端子４４０もまた、第１外部接続部４４１と、第１導通部４４３と、第１配線接続部４４４とを有する。
第１外部接続部４４１は、ケース１１９の側面から延出しており、第１接触部４４１ａと、第１連係部４４１ｂとを有する。
第１接触部４４１ａは、例えば、第１連係部４４１ｂの端部と接続されており、垂直方向に延出している。
第１連係部４４１ｂは、図９（Ｃ）に示すようにＬ字状をなしており、第１接触部４４１ａと、導通部４４３とを電気的に接続している。
第１導通部４４３は、第１外部接続部４４１と電気的に接続されて、ケース１１９に内蔵されている。
第１配線接続部４４４は、第１導通部４４３と電気的に接続されて、ケース１１９内に配置されている。また、第１配線接続部４４４は、ボンディングワイヤ１１８を介して、積層基板１１２の金属板１１２ｂ上の第１半導体チップ４１５のエミッタ電極と電気的に接続されている。
また、第２電極端子４５０もまた、第２外部接続部４５１と、第２導通部４５３と、第２配線接続部４５４とを有する。
第２外部接続部４５１は、ケース１１９の側面から延出しており、さらに、第２接触部４５１ａと、第２連係部４５１ｂとを有する。
第２接触部４５１ａは、例えば、第２連係部４５１ｂの端部と接続されており、垂直方向に延出している。
第２連係部４５１ｂは、図９（Ｃ）に示すようにＬ字状をなしており、第２接触部４５１ａと、第２導通部４５３とを電気的に接続している。
第２導通部４５３は、外部接続部４５１と電気的に接続されて、ケース１１９に内蔵されている。
第２配線接続部４５４は、第２導通部４５３と電気的に接続されて、ケース１１９内に配置されている。また、第２配線接続部４５４は、ボンディングワイヤ１１８を介して、積層基板１１２の金属板１１２ｂ上の第２半導体チップ４１６のソース電極と電気的に接続されている。
このような第１電極端子４４０と第２電極端子４５０とでは、第１接触部４４１ａと第２接触部４５１ａとは、隙間Ｔ１を設けて近接している。また、第１連係部４４１ｂと第２連係部４５１ｂとは、一定間隔Ｔ２以上離間している。
このような半導体装置４００では、電極端子４２０（図９（Ａ），（Ｂ）中右側）の外部接続部４２１の接触部４２１ａと、電極端子４３０（図９（Ａ），（Ｂ）中左側）の外部接続部４３１の接触部４３１ａと、第１電極端子４４０の第１外部接続部４４１の第１接触部４４１ａと、第２電極端子４５０の第２外部接続部４５１の第２接触部４５１ａと、にプリント基板４６０が取り付けられる。
具体的には、プリント基板４６０の接合孔（図示を省略）に、電極端子４２０の外部接続部４２１の接触部４２１ａが接合されて、電極端子４２０がプリント基板４６０と電気的に接続される。また、プリント基板４６０の接合孔４６２に、電極端子４３０の外部接続部４３１の接触部４３１ａが接合されて、電極端子４３０がプリント基板４６０と電気的に接続される。そして、プリント基板４６０の接合孔４６１に、第１電極端子４４０の第１外部接続部４４１の第１接触部４４１ａと、第２電極端子４５０の第２外部接続部４５１の第２接触部４５１ａと、が接合されて、第１電極端子４４０と第２電極端子４５０とがプリント基板４６０と電気的に接続される。
したがって、電極端子４２０の外部接続部４２１から入力された入力信号は、導通部４２３と配線接続部４２４とボンディングワイヤ１１７と金属板１１２ｂを介して、第１半導体チップ４１５のコレクタ電極、第２半導体チップ４１６のドレイン電極にそれぞれ入力される。電極端子４３０の外部接続部４３１からそれぞれ入力された制御信号は、導通部４３３と配線接続部４３４とボンディングワイヤ１１８とを介して、第１半導体チップ４１５と第２半導体チップ４１６とのゲート電極に入力される。そして、第１半導体チップ４１５のエミッタ電極から出力される出力信号は、ボンディングワイヤ１１８と第１配線接続部４４４と第１導通部４４３とを介して第１外部接続部４４１から出力される。第２半導体チップ４１６のソース電極から出力される出力信号は、ボンディングワイヤ１１８と第２配線接続部４５４と第２導通部４５３とを介して第２外部接続部４５１から出力される。このようにして第１外部接続部４４１と第２外部接続部４５１とから出力された出力信号は、プリント基板４６０に出力される。
また、このような半導体装置４００の第１半導体チップ４１５と第２半導体チップ４１６との電気的特性を計測する場合には、図２の説明と同様に、まず、第１接触部４４１ａと第２接触部４５１ａとの隙間に、絶縁性のセパレータを挟持させる。
さらに、第１電極端子４４０（第１外部接続部４４１）の第１連係部４４１ｂと、第２電極端子４５０（第２外部接続部４５１）の第２連係部４５１ｂとに、出力信号を検出する検出装置（図示を省略）に接続された試験電極をそれぞれ接触させる。
そして、半導体装置４００の電極端子４２０の外部接続部４２１には、入力信号を入力する入力装置（図示を省略）が接続される。
この状態において、例えば、入力装置から電極端子４２０の外部接続部４２１（接触部４２１ａ）に入力した入力信号は、導通部４２３と配線接続部４２４とボンディングワイヤ１１７と金属板１１２ｂを導通する。
この際、第１半導体チップ４１５のゲート電極のみに制御信号が入力されているとすると、第１半導体チップ４１５のコレクタ電極に入力信号が入力されて、第１半導体チップ４１５のエミッタ電極から出力される出力信号が、ボンディングワイヤ１１８と第１配線接続部４４４と第１導通部４４３とを介して、第１外部接続部４４１（第１接触部４４１ａ）から出力される。このようにして、第１半導体チップ４１５の電気的特性を得ることができる。
また、第２半導体チップ４１６のゲート電極のみに制御信号が入力されているとすると、第２半導体チップ４１６のドレイン電極に入力信号が入力されて、第２半導体チップ４１６のソース電極から出力される出力信号が、ボンディングワイヤ１１８と第２配線接続部４５４と第２導通部４５３とを介して、第２外部接続部４５１（第２接触部４５１ａ）から出力される。このようにして、第２半導体チップ４１６の電気的特性を得ることができる。
このように、上記半導体装置４００では、絶縁板１１２ａと、絶縁板１１２ａのおもて面に形成された金属板１１２ｂとを有する積層基板１１２と、金属板１１２ｂ上に配置された第１半導体チップ４１５及び第２半導体チップ４１６と、積層基板１１２と第１半導体チップ４１５と第２半導体チップ４１６とを収納するケース１１９と、ケース１１９の側面から延出した第１接触部４４１ａを有し、ケース１１９内で第１半導体チップ４１５の主電極と電気的に接続された第１電極端子４４０と、側面から延出した第２接触部４５１ａを有し、ケース１１９内で第２半導体チップ４１６の主電極と電気的に接続された第２電極端子４５０と、を有する。
そして、このような半導体装置４００において、第１接触部４４１ａと第２接触部４５１ａとは、隙間を設けて近接して外部から外部接続端子が接続される。そして、半導体装置４００では、第１接触部４４１ａが、側面から延出した第１連係部４４１ｂを介して、側面から延出し、第２接触部４５１ａが、側面から延出した第２連係部４５１ｂを介して、側面から延出し、第１連係部４４１ｂと第２連係部４５１ｂとは、一定間隔以上離間している。
これにより、半導体装置４００では、半導体装置４００を用いた周辺回路の配線が複雑になることなく、並列接続した第１半導体チップ４１５と第２半導体チップ４１６とを含み、半導体装置４００を電力変換装置、スイッチング装置等として機能させることができる。さらに、半導体装置４００では、第１半導体チップ４１５と第２半導体チップ４１６とのそれぞれの電気的特性を得ることができる。
なお、第２の実施の形態では、電極端子４２０，４３０に代えて、第１の実施の形態（図１）の電極端子１２０を適用して、第１外部接続部４４１と第２外部接続部４５１とに代えて、第１外部接続部１３１と第２外部接続部１４１とを適用することができる。また、この場合において、第１外部接続部１３１と第２外部接続部１４１とは別に、第１外部接続部２５１及び第２外部接続部２６１（図６）、第１外部接続部２７１及び第２外部接続部２８１（図８）を適用することができる。
また、第１接触部４４１ａ、第１連結部４４１ｂの屈曲部、及び第２接触部４５１ａ、第２連結部４５１ｂの屈曲部は、プリント基板実装時にリードフレームの挿入深さの位置決めに使用することができ、さらに、はんだ這い上がりを防止することもできる。
［第３の実施の形態］
第３の実施の形態の半導体装置について図１０及び図１１を用いて説明する。
図１０は、第３の実施の形態における半導体装置を説明するための図である。
なお、図１０（Ａ）は、半導体装置５００の上面図、図１０（Ｂ）は、図１０（Ａ）の一点鎖線Ｙ−Ｙにおける断面図である。また、図１０（Ｂ）では、ボンディングワイヤの図示を省略している。
図１１は、第３の実施の形態における半導体装置で構成された回路構成を示す図である。
なお、図１１（Ａ）は、半導体装置を一つの装置として機能させた場合の回路構成を、図１１（Ｂ）は、半導体装置に含まれる半導体チップの電気的特性を計測する場合の回路構成をそれぞれ表している。
半導体装置５００は、アルミ絶縁基板５０１と、アルミ絶縁基板５０１上に配置された絶縁板５０２と、絶縁板５０２上に配置された金属板５０３ａ，５０３ｂ，５０３ｃ，５０３ｄとを有する。また、半導体装置５００は、金属板５０３ａのおもて面に半導体チップ５１１，５１２，５１３が、金属板５０３ｂのおもて面に半導体チップ５１４が、金属板５０３ｃのおもて面に半導体チップ５１５が、金属板５０３ｄのおもて面に半導体チップ５１６がそれぞれ配置されている。これらの各構成がケース５０５に収納されて、封止樹脂（図示を省略）で封止される。
なお、半導体チップ５１１，５１２，５１３，５１４，５１５は、例えば、ＭＯＳＦＥＴとダイオードとを含んでいる。
また、ケース５０５（図１０（Ａ）左側）には、電子部品５０７と、リードフレーム５０８と、電子部品５０７とリードフレーム５０８とを電気的に接続する回路配線５０６とが設けられている。なお、電子部品５０７は、各半導体チップ５１１，５１２，５１３，５１４，５１５のゲート電極とボンディングワイヤで電気的に接続されており、各半導体チップ５１１，５１２，５１３，５１４，５１５に制御信号を入力する。電子部品５０７は、例えば、ＢＳＤ（Boot Strap Diode）、ＩＣ（Integrated Circuit）等である。
さらに、ケース５０５（図１０（Ａ）右側）には、その内側から外側に延出するリードフレーム５２１，５２２，５２３，５２４，５２５ａ，５２５ｂ，５２５ｃが設けられている。図１０（Ａ）に示されるように、各リードフレーム５２１，５２２，５２３，５２４，５２５ａ，５２５ｂ，５２５ｃは、金属板５０３ａ，５０３ｂ，５０３ｃ，５０３ｄまたは半導体チップ５１１，５１２，５１３，５１４，５１５，５１６とボンディングワイヤ５０４で電気的に接続されている。
特に、リードフレーム５２５ａ，５２５ｂは、先端部が隙間を設けて近接しており、他方の端部側は、一定間隔以上離間している。リードフレーム５２５ｂ，５２５ｃも、同様に、先端部が隙間を設けて近接しており、他方の端部側は、一定間隔以上離間している。
リードフレーム５２５ａは、半導体チップ５１４のソース電極と電気的に接続されている。リードフレーム５２５ｂは、半導体チップ５１５のソース電極と電気的に接続されている。リードフレーム５２５ｃは、半導体チップ５１６のソース電極と電気的に接続されている。
なお、リードフレーム５２１は、半導体チップ５１１，５１２，５１３の各ドレイン電極と電気的に接続されている。
リードフレーム５２２は、半導体チップ５１１のソース電極と、半導体チップ５１４のドレイン電極と電気的に接続されている。
リードフレーム５２３は、半導体チップ５１２のソース電極と、半導体チップ５１５のドレイン電極と電気的に接続されている。
リードフレーム５２４は、半導体チップ５１３のソース電極と、半導体チップ５１６のドレイン電極と電気的に接続されている。
このような構成を有する半導体装置５００は、第１の実施の形態及び第２の実施の形態と同様にして、リードフレーム５２１に正極（Ｐ極）端子を接続し、リードフレーム５２５ａ，５２５ｂ，５２５ｃに負極（Ｎ１極、Ｎ２極、Ｎ３極）端子をそれぞれ接続して同電位にすると、図１１（Ａ）に示されるような回路構成が実現される。
一方、リードフレーム５２５ａ，５２５ｂ，５２５ｃの先端部の近接した隙間に、絶縁性を有するセパレータを挟持して、他方の一定間隔以上離間した箇所に、検出装置に接続された試験電極をそれぞれ接触させることで、例えば、図１１（Ｂ）に示されるような回路構成が実現される。これにより、直列に接続された半導体チップ５１１，５１４、半導体チップ５１２，５１５、半導体チップ５１３，５１６のそれぞれの電気的特性を得ることができる。
なお、リードフレーム５０８，５２１，５２２，５２３，５２４，５２５ａ，５２５ｂ，５２５ｃは所望の位置で折り曲げて、第２の実施の形態のようにプリント基板に電気的に接続させてもよい。
［第４の実施の形態］
第４の実施の形態の半導体装置について図１２及び図１３を用いて説明する。
図１２は、第４の実施の形態における半導体装置を説明するための図である。
図１３は、第４の実施の形態における半導体装置で構成された回路構成を示す図である。
なお、図１３（Ａ）は、半導体装置を一つの装置として機能させた場合の回路構成を、図１３（Ｂ）は、半導体装置に含まれる半導体チップの電気的特性を計測する場合の回路構成をそれぞれ表している。
半導体装置５００ａは、第３の実施の形態の半導体装置５００と同様に、アルミ絶縁基板５０１と、アルミ絶縁基板５０１上に配置された絶縁板５０２と、絶縁板５０２上に配置された金属板５０３ａ，５０３ｂ，５０３ｃ，５０３ｄとを有する。また、半導体装置５００ａは、金属板５０３ａのおもて面に半導体チップ５１１，５１２，５１３が、金属板５０３ｂのおもて面に半導体チップ５１４が、金属板５０３ｃのおもて面に半導体チップ５１５が、金属板５０３ｄのおもて面に半導体チップ５１６がそれぞれ配置されている。これらの各構成がケース５０５に収納され、封止樹脂（図示を省略）で封止されている。
なお、半導体チップ５１１，５１２，５１３，５１４，５１５は、例えば、ＭＯＳＦＥＴとダイオードとを含む。
また、ケース５０５（図１２左側）には、電子部品５０７と、リードフレーム５０８と、電子部品５０７とリードフレーム５０８とを電気的に接続する回路配線５０６とが設けられている。なお、電子部品５０７は、各半導体チップ５１１，５１２，５１３，５１４，５１５のゲート電極とボンディングワイヤで電気的に接続されており、各半導体チップ５１１，５１２，５１３，５１４，５１５に制御信号を入力する。電子部品５０７は、例えば、ＢＳＤ、ＩＣ等である。
但し、第４の実施の形態の半導体装置５００ａでは、ケース５０５（図１２右側）には、その内側から外側に延出するリードフレーム５２１，５２２ａ，５２２ｂ，５２３ａ，５２３ｂ，５２４ａ，５２４ｂ，５２５が設けられている。図１２に示されるように、各リードフレーム５２１，５２２ａ，５２２ｂ，５２３ａ，５２３ｂ，５２４ａ，５２４ｂ，５２５は、金属板５０３ａ，５０３ｂ，５０３ｃ，５０３ｄまたは半導体チップ５１１，５１２，５１３，５１４，５１５，５１６とボンディングワイヤ５０４で電気的に接続されている。
特に、リードフレーム５２２ａ，５２２ｂは、先端部が隙間を設けて近接しており、他方の端部側は、一定間隔以上離間している。また、リードフレーム５２２ａは、半導体チップ５１１のソース電極と電気的に接続されており、リードフレーム５２２ｂは、半導体チップ５１４のドレイン電極と電気的に接続されている。
また、リードフレーム５２３ａ，５２３ｂは、先端部が隙間を設けて近接しており、他方の端部側は、一定間隔以上離間している。また、リードフレーム５２３ａは、半導体チップ５１２のソース電極と電気的に接続されており、リードフレーム５２３ｂは、半導体チップ５１５のドレイン電極と電気的に接続されている。
また、リードフレーム５２４ａ，５２４ｂは、先端部が隙間を設けて近接しており、他方の端部側は、一定間隔以上離間している。また、リードフレーム５２４ａは、半導体チップ５１３のソース電極と電気的に接続されており、リードフレーム５２４ｂは、半導体チップ５１６のドレイン電極と電気的に接続されている。
なお、リードフレーム５２１は、半導体チップ５１１，５１２，５１３の各ドレイン電極と電気的に接続されている。また、リードフレーム５２５は、半導体チップ５１４，５１５，５１６の各ソース電極と電気的に接続されている。
これにより、半導体装置５００ａでは、図１３（Ｂ）に示されるような回路構成が実現される。
そして、このような半導体装置５００ａでは、１つの装置として利用する場合には、リードフレーム５２２ａ，５２２ｂ、リードフレーム５２３ａ，５２３ｂ、リードフレーム５２４ａ，５２４ｂをそれぞれ同電位になるように一まとめにする。これにより、図１３（Ａ）に示されるような回路構成が実現される。
一方、例えば、図１３（Ｂ）に示される場合において、リードフレーム５２１に正極（Ｐ極）端子を接続し、リードフレーム５２５に負極（Ｎ極）端子（検出装置）を接続する。そして、リードフレーム５２２ａ，５２２ｂの先端部側の近接する隙間に絶縁性を有するセパレータを挟持する。また、検出装置に接続された試験電極をリードフレーム５２２ａの一定間隔以上離間した箇所に接触させ、入力装置に接続させた試験電極をリードフレーム５２２ｂの一定間隔以上離間した箇所に接触させる。これにより、第１の実施の形態と同様にして、半導体チップ５１１，５１４の電気的特性を検出することができる。また、リードフレーム５２３ａ，５２３ｂ，５２４ａ，５２４ｂに対しても同様に試験電極を接触させることで、半導体チップ５１２，５１３，５１５，５１６の電気的特性を検出することができる。
なお、第３の実施の形態と同様にリードフレーム５８０，５２１，５２２ａ，５２２ｂ，５２３ａ，５２３ｂ，５２４ａ，５２４ｂ，５２５は所望の位置で折り曲げて、プリント基板に電気的に接続させてもよい。
また、本発明の実施の形態はケースにリードフレームが配置されているが、ケースを用いずにリードフレームを直接封止樹脂によって封止している実施の形態としてもよい。
１００ 半導体装置
１１１ アルミ絶縁基板
１１２ 積層基板
１１２ａ 絶縁板
１１２ｂ 金属板
１１４ はんだ
１１５ 第１半導体チップ
１１６ 第２半導体チップ
１１７，１１８ ボンディングワイヤ
１１９ ケース
１２０ 電極端子
１２１ 外部接続部
１２２ ねじ孔
１２３ 導通部
１２４ 配線接続部
１３０ 第１電極端子
１３１ 第１外部接続部
１３１ａ 第１接触部
１３１ｂ 第１連係部
１３２ ねじ孔
１３３ 第１導通部
１３４ 第１配線接続部
１４０ 第２電極端子
１４１ 第２外部接続部
１４１ａ 第２接触部
１４１ｂ 第２連係部
１４３ 第２導通部
１４４ 第２配線接続部

Claims (7)

  1. 金属板上に配置された第１半導体チップ及び第２半導体チップと、
    前記第１半導体チップの主電極と電気的に接続された第１電極端子と、
    前記第２半導体チップの主電極と電気的に接続された第２電極端子と、
    を有し、
    前記第１電極端子は第１接触部を備え、
    前記第２電極端子は第２接触部を備え、
    前記第１接触部と前記第２接触部とは、隙間を設けて近接して外部から外部接続端子が接続される接続領域を構成する、
    半導体装置。
  2. 積層基板は、前記金属板と、前記金属板がおもて面に形成された絶縁板とを備え、
    前記積層基板と前記第１半導体チップと前記第２半導体チップとは、収納するケースに収納され、
    前記ケースの側面から前記第１接触部及び前記第２接触部が延出し、
    前記第１電極端子は、前記ケース内で前記第１半導体チップの前記主電極と電気的に接続し、
    前記第２電極端子は、前記ケース内で前記第２半導体チップの前記主電極と電気的に接続する、
    請求項１記載の半導体装置。
  3. 前記第１接触部は、前記側面から延出した第１連係部を介して、前記側面から延出し、
    前記第２接触部は、前記側面から延出した第２連係部を介して、前記側面から延出し、
    前記第１連係部と前記第２連係部とは、一定間隔以上離間している、
    請求項２記載の半導体装置。
  4. 前記第１接触部と前記第２接触部とは、前記接続領域としてねじ孔を構成する、
    請求項１記載の半導体装置。
  5. 前記第１接触部は第１開口孔が形成され、
    前記第２接触部は第２開口孔が形成され、
    前記第１接触部の前記第１開口孔と前記第２接触部の前記第２開口孔とが重ね合せられて、前記接続領域としてねじ孔を構成する、
    請求項３記載の半導体装置。
  6. 前記第１半導体チップと前記第２半導体チップとは電気的に並列に接続されている、
    請求項１記載の半導体装置。
  7. 絶縁板と、前記絶縁板のおもて面に形成された金属板とを有する積層基板と、
    前記金属板上に配置された第１半導体チップ及び第２半導体チップと、
    前記積層基板と前記第１半導体チップと前記第２半導体チップとを収納するケースと、
    前記ケースの側面から延出した第１連係部を介して、前記側面から延出した第１接触部を有し、前記ケース内で前記第１半導体チップの主電極と電気的に接続された第１電極端子と、
    前記側面から延出した第２連係部を介して、前記側面から延出した第２接触部を有し、前記ケース内で前記第２半導体チップの主電極と電気的に接続された第２電極端子と、
    を有し、
    前記第１接触部と前記第２接触部とは、隙間を設けて近接して外部からの外部接続端子が接続される接続領域を構成し、前記第１連係部と前記第２連係部とは、一定間隔以上離間している半導体装置に対して、
    前記第１連係部と、前記第２連係部とにそれぞれ試験電極を接触させて、
    前記隙間に絶縁体を挟持させて、
    前記第１半導体チップと前記第２半導体チップとの電気的特性を計測する、
    半導体装置の計測方法。
JP2015183809A 2015-09-17 2015-09-17 半導体装置及び半導体装置の計測方法 Active JP6631114B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015183809A JP6631114B2 (ja) 2015-09-17 2015-09-17 半導体装置及び半導体装置の計測方法
CN201610594012.0A CN106549008B (zh) 2015-09-17 2016-07-26 半导体装置以及半导体装置的测量方法
US15/225,789 US10288673B2 (en) 2015-09-17 2016-08-01 Semiconductor device and method of measuring the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015183809A JP6631114B2 (ja) 2015-09-17 2015-09-17 半導体装置及び半導体装置の計測方法

Publications (2)

Publication Number Publication Date
JP2017059701A true JP2017059701A (ja) 2017-03-23
JP6631114B2 JP6631114B2 (ja) 2020-01-15

Family

ID=58277108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015183809A Active JP6631114B2 (ja) 2015-09-17 2015-09-17 半導体装置及び半導体装置の計測方法

Country Status (3)

Country Link
US (1) US10288673B2 (ja)
JP (1) JP6631114B2 (ja)
CN (1) CN106549008B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7098045B2 (ja) * 2019-03-01 2022-07-08 三菱電機株式会社 半導体装置、および、半導体装置の診断方法
EP4075484A1 (en) * 2021-04-12 2022-10-19 Hitachi Energy Switzerland AG Power semiconductor module comprising molded body and method for producing a power semiconductor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244144A (ja) * 2004-01-27 2005-09-08 Kyocera Corp 太陽電池モジュールおよびそれを用いた太陽光発電装置
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
US20150138733A1 (en) * 2012-08-24 2015-05-21 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354156A (ja) 1991-05-31 1992-12-08 Fuji Electric Co Ltd 半導体スイッチング装置
DE69315767T2 (de) * 1992-08-25 1998-05-07 Canon Kk Verfahren zur Herstellung einer laminierten piezoelektrischen Anordnung und Polarisationsverfahren und vibrationswellengetriebener Motor
JP3237307B2 (ja) 1993-06-03 2001-12-10 株式会社豊田自動織機 半導体装置
EP0777299A3 (en) * 1995-12-01 1998-06-03 Sumitomo Wiring Systems, Ltd. Mounting structure of terminal fitting
US6046501A (en) * 1996-10-02 2000-04-04 Matsushita Electric Industrial Co., Ltd. RF-driven semiconductor device
JP3520804B2 (ja) 1999-04-23 2004-04-19 株式会社デンソー 半導体装置の試験方法
JP4232301B2 (ja) * 1999-12-14 2009-03-04 ソニー株式会社 リードフレームの製造方法、及び、半導体装置の製造方法
JP2002017080A (ja) 2000-06-30 2002-01-18 Toshiba Corp 電力用半導体装置
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
JP3931153B2 (ja) * 2003-04-24 2007-06-13 松下電器産業株式会社 半導体装置
JP3975181B2 (ja) 2003-06-11 2007-09-12 三菱電機株式会社 電力用半導体装置
JP4004460B2 (ja) 2003-12-16 2007-11-07 三菱電機株式会社 半導体装置
JP4890208B2 (ja) * 2006-11-24 2012-03-07 三菱電機株式会社 半導体装置
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8366499B2 (en) * 2011-05-24 2013-02-05 Tyco Electronics Corporation Ground terminal assembly for a vehicle
US8471343B2 (en) * 2011-08-24 2013-06-25 International Bussiness Machines Corporation Parasitic capacitance reduction in MOSFET by airgap ild
KR101672605B1 (ko) * 2011-09-30 2016-11-03 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
JP2013168400A (ja) * 2012-02-14 2013-08-29 Tokyo Electron Ltd 半導体デバイス検査装置用配線基板及びその製造方法
EP2854174B1 (en) * 2012-05-22 2019-02-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
CN103779272B (zh) * 2013-01-11 2017-06-20 北京纳米能源与系统研究所 晶体管阵列及其制备方法
JP2015130268A (ja) * 2014-01-07 2015-07-16 トヨタ自動車株式会社 端子接続構造、半導体装置
TWI501363B (zh) * 2014-01-10 2015-09-21 Sfi Electronics Technology Inc 一種小型化表面黏著型二極體封裝元件及其製法
CN107078161A (zh) * 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244144A (ja) * 2004-01-27 2005-09-08 Kyocera Corp 太陽電池モジュールおよびそれを用いた太陽光発電装置
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
US20140374889A1 (en) * 2012-06-13 2014-12-25 Fuji Electric Co., Ltd. Semiconductor device
US20150138733A1 (en) * 2012-08-24 2015-05-21 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
CN106549008A (zh) 2017-03-29
JP6631114B2 (ja) 2020-01-15
US20170082679A1 (en) 2017-03-23
CN106549008B (zh) 2021-03-23
US10288673B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
US7791208B2 (en) Power semiconductor arrangement
US8796816B2 (en) Semiconductor module with electrical switching elements
US10170395B2 (en) Semiconductor device and a manufacturing method of the semiconductor device
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
JPS59100560A (ja) パワ−トランジスタモジユ−ル
CN103824853B (zh) 应用于开关型调节器的集成电路组件
US9443818B2 (en) Power semiconductor module
US9967991B2 (en) Semiconductor device and busbar
JP6352555B1 (ja) 半導体装置
US20210366886A1 (en) Semiconductor device
JP6631114B2 (ja) 半導体装置及び半導体装置の計測方法
US20200135668A1 (en) Semiconductor device
WO2020208739A1 (ja) 半導体装置
CN110582847B (zh) 半导体模块
JP6750394B2 (ja) 半導体装置及び半導体装置製造方法
JP2020162354A (ja) 半導体モジュールの製造方法
US10230365B2 (en) Bridge leg circuit assembly and full-bridge circuit assembly
JP2016195223A (ja) 半導体装置及びその製造方法
JP2019146323A (ja) 電源モジュール
WO2020153190A1 (ja) 半導体モジュールおよびａｃ／ｄｃコンバータユニット
JP6352556B1 (ja) 半導体装置
WO2023112743A1 (ja) 電子装置
WO2020080215A1 (ja) 半導体装置
JP2006054245A (ja) 半導体装置
US20230260869A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190607

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250