JP2002017080A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JP2002017080A JP2002017080A JP2000197580A JP2000197580A JP2002017080A JP 2002017080 A JP2002017080 A JP 2002017080A JP 2000197580 A JP2000197580 A JP 2000197580A JP 2000197580 A JP2000197580 A JP 2000197580A JP 2002017080 A JP2002017080 A JP 2002017080A
- Authority
- JP
- Japan
- Prior art keywords
- power
- current
- elements
- semiconductor device
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 ターンオフ電流が小さな領域でも、短いター
ンオフ時間でかつ低いターンオフ損失で高度なスイッチ
制御を可能とする電力用半導体装置を提供すること。 【解決手段】 お互いに並列に接続された複数の電力用
スイッチング素子１、２と、この複数の電力用スイッチ
ング素子１、２に流れる電流の値に応じて、ターンオフ
時における当該複数の電力用スイッチング素子１、２の
通電素子数を制御する制御部（制御端子はＧ1、Ｇ2）と
を具備することを特徴とする電力用半導体装置。
ンオフ時間でかつ低いターンオフ損失で高度なスイッチ
制御を可能とする電力用半導体装置を提供すること。 【解決手段】 お互いに並列に接続された複数の電力用
スイッチング素子１、２と、この複数の電力用スイッチ
ング素子１、２に流れる電流の値に応じて、ターンオフ
時における当該複数の電力用スイッチング素子１、２の
通電素子数を制御する制御部（制御端子はＧ1、Ｇ2）と
を具備することを特徴とする電力用半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は電力用半導体装置に
係わり、特に絶縁ゲート型トランジスタ（ＩＧＢＴ等）
などの高耐圧半導体素子を複数個含む電力用半導体装置
に関する。
係わり、特に絶縁ゲート型トランジスタ（ＩＧＢＴ等）
などの高耐圧半導体素子を複数個含む電力用半導体装置
に関する。
【０００２】
【従来の技術】ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔ
ｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの定
格電圧が大きい絶縁ゲート型半導体素子は、一般に定格
電流も大きく、複数個の電力用半導体素子を並列に搭載
した半導体装置が使用されている。図１３は従来の従来
の電力用半導体装置を表す回路図である。この回路図に
示すように電力用半導体装置内に搭載された電力用半導
体素子１３１、１３２、１３３は、お互いにエミッタ端
子（Ｅ）及びコレクタ端子（Ｃ）間で並列接続されてお
り、制御（ゲート）端子（Ｇ）に入力される制御信号に
よって同時に駆動されている。
ｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの定
格電圧が大きい絶縁ゲート型半導体素子は、一般に定格
電流も大きく、複数個の電力用半導体素子を並列に搭載
した半導体装置が使用されている。図１３は従来の従来
の電力用半導体装置を表す回路図である。この回路図に
示すように電力用半導体装置内に搭載された電力用半導
体素子１３１、１３２、１３３は、お互いにエミッタ端
子（Ｅ）及びコレクタ端子（Ｃ）間で並列接続されてお
り、制御（ゲート）端子（Ｇ）に入力される制御信号に
よって同時に駆動されている。
【０００３】電力用半導体素子１３１、１３２、１３３
のゲートに制御信号を伝達するための制御配線（ゲート
配線）には、お互いに並列に接続された半導体素子１３
１、１３２、１３３素子間に形成される閉ループにて発
振現象が発生しないように、抵抗が挿入されることが多
い。また、これらの素子の主回路配線（コレクタ端子
（Ｃ）に接続されるコレクタ配線、エミッタ端子（Ｅ）
に接続されるエミッタ配線等）の浮遊インダクタンスな
どの寄生成分についても、並列に接続された上記半導体
素子の電流分担が均一になるように設計されている。こ
のような従来の半導体装置においては、電流が並列に接
続された半導体素子１３１、１３２、１３３に均等に分
配されるため、全体として大電流をスイッチングするこ
とができる。
のゲートに制御信号を伝達するための制御配線（ゲート
配線）には、お互いに並列に接続された半導体素子１３
１、１３２、１３３素子間に形成される閉ループにて発
振現象が発生しないように、抵抗が挿入されることが多
い。また、これらの素子の主回路配線（コレクタ端子
（Ｃ）に接続されるコレクタ配線、エミッタ端子（Ｅ）
に接続されるエミッタ配線等）の浮遊インダクタンスな
どの寄生成分についても、並列に接続された上記半導体
素子の電流分担が均一になるように設計されている。こ
のような従来の半導体装置においては、電流が並列に接
続された半導体素子１３１、１３２、１３３に均等に分
配されるため、全体として大電流をスイッチングするこ
とができる。
【０００４】しかしながら、かかる従来のＩＧＢＴなど
の電力用半導体素子においては、素子に流れる電流の大
きさによってターンオフに要する時間が異なるという問
題がある。図１４は、従来の電力用半導体素子における
ターンオフ時の電流・電圧波形を示す特性図である。図
１４（ｂ）に示すように、並列に接続された半導体素子
１３１、１３２、１３３に小さな値の電流が流れている
場合において当該素子をターンオフすると、コレクタ電
流Ｉc（点線）はゼロとなるまで長く尾を引き、ターン
オフに要する時間が大電流の場合（実線）と比べて長く
なる特徴がある。この場合、図１４（ａ）、（ｂ）の点
線に示すように、ゲート・エミッタ間電圧ＶGE及びコレ
クタ・エミッタ間電圧ＶCEの変化も遅くなる。
の電力用半導体素子においては、素子に流れる電流の大
きさによってターンオフに要する時間が異なるという問
題がある。図１４は、従来の電力用半導体素子における
ターンオフ時の電流・電圧波形を示す特性図である。図
１４（ｂ）に示すように、並列に接続された半導体素子
１３１、１３２、１３３に小さな値の電流が流れている
場合において当該素子をターンオフすると、コレクタ電
流Ｉc（点線）はゼロとなるまで長く尾を引き、ターン
オフに要する時間が大電流の場合（実線）と比べて長く
なる特徴がある。この場合、図１４（ａ）、（ｂ）の点
線に示すように、ゲート・エミッタ間電圧ＶGE及びコレ
クタ・エミッタ間電圧ＶCEの変化も遅くなる。
【０００５】これは、半導体素子に通電されている電流
値が小さい場合は、素子の形成された半導体基板内に通
電期間中に蓄積されたキャリア量に比較して通電電流値
が小さいために、素子からのキャリア排出に時間を要す
るからである。即ち、半導体素子に空乏層が広がって主
電圧（コレクタ・エミッタ間電圧ＶCE）が上昇するのに
時間を要するためである。
値が小さい場合は、素子の形成された半導体基板内に通
電期間中に蓄積されたキャリア量に比較して通電電流値
が小さいために、素子からのキャリア排出に時間を要す
るからである。即ち、半導体素子に空乏層が広がって主
電圧（コレクタ・エミッタ間電圧ＶCE）が上昇するのに
時間を要するためである。
【０００６】図１５は従来のターンオフ電流とターンオ
フ損失との関係を示す特性図である。図１５に示すよう
に、ターンオフ損失の値はターンオフ電流の値に比例せ
ず（点線からは大きくはずれ）、特にターンオフ電流が
小さな領域でのターンオフ損失を低減することが難し
い。
フ損失との関係を示す特性図である。図１５に示すよう
に、ターンオフ損失の値はターンオフ電流の値に比例せ
ず（点線からは大きくはずれ）、特にターンオフ電流が
小さな領域でのターンオフ損失を低減することが難し
い。
【０００７】以上述べた半導体素子は、インバータなど
の電力変換装置で使用される。図１６はその回路の１例
を示す回路図であり、単層ブリッジ回路を示す回路図で
ある。図１６に示すように、電力用半導体素子１６１ａ
及び１６２ａは直列に接続されており、かつ電力用半導
体素子１６３ａ及び１６４ａも直列に接続されている。
即ち、素子１６１ａのエミッタＥ1と素子１６２ａのコ
レクタＣ2とがお互いに接続され、素子１６３ａのエミ
ッタＥ3と素子１６４ａのコレクタＣ4とがお互いに接続
されている。また、素子１６２ａのエミッタＥ2及び素
子１６４ａのエミッタＥ4がお互いに接続され、かつ素
子１６１ａのコレクタＣ1及び素子１６３ａのコレクタ
Ｃ3がお互いに接続されている。さらに、素子１６１ａ
のエミッタＥ1及び素子１６２ａのコレクタＣ2は、モー
ター１６５を介して素子１６３ａのエミッタＥ3及び素
子１６４ａのコレクタＣ4に接続されている。Ｇ1、
Ｇ2、Ｇ3、Ｇ4はそれぞれ半導体素子１６１ａ、１６２
ａ、１６３ａ、１６４ａのゲート端子である。１６１
ｂ、１６２ｂ、１６３ｂ、１６４ｂはそれぞれ半導体素
子１６１ａ、１６２ａ、１６３ａ、１６４ａに逆並列
（電流が流れる方向が逆。）に接続されたダイオードで
ある。
の電力変換装置で使用される。図１６はその回路の１例
を示す回路図であり、単層ブリッジ回路を示す回路図で
ある。図１６に示すように、電力用半導体素子１６１ａ
及び１６２ａは直列に接続されており、かつ電力用半導
体素子１６３ａ及び１６４ａも直列に接続されている。
即ち、素子１６１ａのエミッタＥ1と素子１６２ａのコ
レクタＣ2とがお互いに接続され、素子１６３ａのエミ
ッタＥ3と素子１６４ａのコレクタＣ4とがお互いに接続
されている。また、素子１６２ａのエミッタＥ2及び素
子１６４ａのエミッタＥ4がお互いに接続され、かつ素
子１６１ａのコレクタＣ1及び素子１６３ａのコレクタ
Ｃ3がお互いに接続されている。さらに、素子１６１ａ
のエミッタＥ1及び素子１６２ａのコレクタＣ2は、モー
ター１６５を介して素子１６３ａのエミッタＥ3及び素
子１６４ａのコレクタＣ4に接続されている。Ｇ1、
Ｇ2、Ｇ3、Ｇ4はそれぞれ半導体素子１６１ａ、１６２
ａ、１６３ａ、１６４ａのゲート端子である。１６１
ｂ、１６２ｂ、１６３ｂ、１６４ｂはそれぞれ半導体素
子１６１ａ、１６２ａ、１６３ａ、１６４ａに逆並列
（電流が流れる方向が逆。）に接続されたダイオードで
ある。
【０００８】図１６に示したブリッジ回路では、多数の
電力用半導体素子１６１ａ、１６２ａ、１６３ａ、１６
４ａをスイッチングさせて電力を制御しており、例えば
素子１６１ａ及び１６４ａをオンさせたり、素子１６２
ａ及び１６３ａをオンさせたりすることにより、モータ
ー１６５に流れる電流を制御することが可能となる。か
かるブリッジ回路においては、アーム短絡を防止するた
めに、上下に接続された半導体装置、例えば半導体素子
１６１ａ及び１６２ａを同時にオンさせることは許され
ない。そのため、半導体素子１６１ａにオフ信号を入力
してから半導体装置１６２ａにオン信号を入力するまで
に時間（デッドタイム）を必要とする。
電力用半導体素子１６１ａ、１６２ａ、１６３ａ、１６
４ａをスイッチングさせて電力を制御しており、例えば
素子１６１ａ及び１６４ａをオンさせたり、素子１６２
ａ及び１６３ａをオンさせたりすることにより、モータ
ー１６５に流れる電流を制御することが可能となる。か
かるブリッジ回路においては、アーム短絡を防止するた
めに、上下に接続された半導体装置、例えば半導体素子
１６１ａ及び１６２ａを同時にオンさせることは許され
ない。そのため、半導体素子１６１ａにオフ信号を入力
してから半導体装置１６２ａにオン信号を入力するまで
に時間（デッドタイム）を必要とする。
【０００９】上述したように、ターンオフ電流が小さな
領域ではターンオフ時間が大きくなってしまうので、か
かる小電流領域での動作時にはデッドタイムを大きくと
る必要がある。したがって、より高速で高度なインバー
タ制御を行うことが困難となってしまうという問題があ
る。
領域ではターンオフ時間が大きくなってしまうので、か
かる小電流領域での動作時にはデッドタイムを大きくと
る必要がある。したがって、より高速で高度なインバー
タ制御を行うことが困難となってしまうという問題があ
る。
【００１０】
【発明が解決しようとする課題】以上のように、従来の
電力用半導体装置では、ターンオフ電流が小さな領域で
はターンオフ時間が大きくなってしまうので、ターンオ
フ損失を低減させることが困難であり、またデッドタイ
ムを低減させることも困難であるという問題があった。
電力用半導体装置では、ターンオフ電流が小さな領域で
はターンオフ時間が大きくなってしまうので、ターンオ
フ損失を低減させることが困難であり、またデッドタイ
ムを低減させることも困難であるという問題があった。
【００１１】本発明は、かかる実情に鑑みてなされたも
のであり、ターンオフ電流が小さな領域でも高度なスイ
ッチ制御が可能な電力用半導体装置を提供することを目
的とする。
のであり、ターンオフ電流が小さな領域でも高度なスイ
ッチ制御が可能な電力用半導体装置を提供することを目
的とする。
【００１２】
【課題を解決するための手段】（構成）前述した課題を
解決するために、本発明の第１は、お互いに並列に接続
された複数の電力用スイッチング素子と、この複数の電
力用スイッチング素子に流れる電流の値に応じて、ター
ンオフ時における前記複数の電力用スイッチング素子の
通電素子数を制御する制御部とを具備することを特徴と
する電力用半導体装置を提供する。
解決するために、本発明の第１は、お互いに並列に接続
された複数の電力用スイッチング素子と、この複数の電
力用スイッチング素子に流れる電流の値に応じて、ター
ンオフ時における前記複数の電力用スイッチング素子の
通電素子数を制御する制御部とを具備することを特徴と
する電力用半導体装置を提供する。
【００１３】また、本発明の第２は、お互いに並列に接
続された複数の電力用スイッチング素子と、この複数の
電力用スイッチング素子に流れる電流の値に応じて、前
記複数の電力用スイッチング素子の通電素子数をターン
オン状態時の数からターンオフ時の数へと制御する制御
部とを具備することを特徴とする電力用半導体装置を提
供する。
続された複数の電力用スイッチング素子と、この複数の
電力用スイッチング素子に流れる電流の値に応じて、前
記複数の電力用スイッチング素子の通電素子数をターン
オン状態時の数からターンオフ時の数へと制御する制御
部とを具備することを特徴とする電力用半導体装置を提
供する。
【００１４】かかる本発明の第１及び第２において、以
下の構成を備えることが望ましい。
下の構成を備えることが望ましい。
【００１５】（１）前記制御部は、前記複数の電力用ス
イッチング素子に流れる電流の値が大きい側で当該スイ
ッチング素子の通電素子数を増加させ、小さい側で減少
させるものであること。
イッチング素子に流れる電流の値が大きい側で当該スイ
ッチング素子の通電素子数を増加させ、小さい側で減少
させるものであること。
【００１６】（２）前記制御部は可変電圧源を含み、こ
の可変電圧源は、前記複数の電力用スイッチング素子の
うち一部のスイッチング素子のゲートと他の一部のスイ
ッチング素子のゲートとの間に設けられていること。
の可変電圧源は、前記複数の電力用スイッチング素子の
うち一部のスイッチング素子のゲートと他の一部のスイ
ッチング素子のゲートとの間に設けられていること。
【００１７】（３）前記制御部は、前記複数の電力用ス
イッチング素子に対して並列に接続された電流検出素子
を備え、この電流検出素子で検出された電流の値に基づ
いて前記複数の電力用スイッチング素子の通電素子数を
制御すること。
イッチング素子に対して並列に接続された電流検出素子
を備え、この電流検出素子で検出された電流の値に基づ
いて前記複数の電力用スイッチング素子の通電素子数を
制御すること。
【００１８】（４）前記電流検出素子は抵抗を備え、こ
の抵抗に生ずる電圧降下を前記複数の電力用スイッチン
グ素子のうち一部のスイッチング素子のゲート若しくは
エミッタにフィードバックすることにより、前記複数の
電力用スイッチング素子の通電素子数を制御すること。
の抵抗に生ずる電圧降下を前記複数の電力用スイッチン
グ素子のうち一部のスイッチング素子のゲート若しくは
エミッタにフィードバックすることにより、前記複数の
電力用スイッチング素子の通電素子数を制御すること。
【００１９】（５）前記抵抗は、お互いに並列に接続さ
れ、異なる抵抗値を有する複数の抵抗からなり、各抵抗
に生ずる電圧降下の各々を、前記複数の電力用スイッチ
ング素子のうちお互いに異なるスイッチング素子のゲー
ト若しくはエミッタにそれぞれフィードバックすること
により、前記複数の電力用スイッチング素子の通電素子
数を制御すること。
れ、異なる抵抗値を有する複数の抵抗からなり、各抵抗
に生ずる電圧降下の各々を、前記複数の電力用スイッチ
ング素子のうちお互いに異なるスイッチング素子のゲー
ト若しくはエミッタにそれぞれフィードバックすること
により、前記複数の電力用スイッチング素子の通電素子
数を制御すること。
【００２０】（６）前記制御部は、前記複数の電力用ス
イッチング素子のうち複数のスイッチング素子の各々に
対してそれぞれ並列に接続された電流検出素子を備え、
当該電流検出素子の各々において検出された電流の値に
基づいて当該電流検出素子に対応するスイッチング素子
のオン・オフを制御することにより、前記複数の電力用
スイッチング素子の通電素子数を制御すること。
イッチング素子のうち複数のスイッチング素子の各々に
対してそれぞれ並列に接続された電流検出素子を備え、
当該電流検出素子の各々において検出された電流の値に
基づいて当該電流検出素子に対応するスイッチング素子
のオン・オフを制御することにより、前記複数の電力用
スイッチング素子の通電素子数を制御すること。
【００２１】（７）前記電流検出素子は抵抗を備え、こ
の抵抗に生ずる電圧降下を当該電流検出素子に対応する
スイッチング素子のゲート若しくはエミッタにフィード
バックすることにより、前記複数の電力用スイッチング
素子の通電素子数を制御すること。
の抵抗に生ずる電圧降下を当該電流検出素子に対応する
スイッチング素子のゲート若しくはエミッタにフィード
バックすることにより、前記複数の電力用スイッチング
素子の通電素子数を制御すること。
【００２２】（８）前記複数の電流検出素子のうち一部
の電流検出素子における抵抗の抵抗値は、他の電流検出
素子における抵抗の抵抗値と異なること。
の電流検出素子における抵抗の抵抗値は、他の電流検出
素子における抵抗の抵抗値と異なること。
【００２３】（９）前記複数の電力用スイッチング素子
及び前記制御部は共通の半導体基板に設けられているこ
と。
及び前記制御部は共通の半導体基板に設けられているこ
と。
【００２４】（１０）フィードバックされる前記スイッ
チング素子とフィードバックされない前記スイッチング
素子とは、前記半導体基板において領域を分けて分離し
て設けられていること。
チング素子とフィードバックされない前記スイッチング
素子とは、前記半導体基板において領域を分けて分離し
て設けられていること。
【００２５】（１１）フィードバックされる前記スイッ
チング素子とフィードバックされない前記スイッチング
素子とは、いずれかのスイッチング素子が他方のスイッ
チング素子を取り囲むように配置されていること。
チング素子とフィードバックされない前記スイッチング
素子とは、いずれかのスイッチング素子が他方のスイッ
チング素子を取り囲むように配置されていること。
【００２６】（１２）前記複数の電力用スイッチング素
子はマトリックス状に配置され、フィードバックされる
前記スイッチング素子及びフィードバックされない前記
スイッチング素子はそれぞれ行又は列方向に配列されて
いること。
子はマトリックス状に配置され、フィードバックされる
前記スイッチング素子及びフィードバックされない前記
スイッチング素子はそれぞれ行又は列方向に配列されて
いること。
【００２７】（１３）異なる抵抗値を有する前記抵抗か
らのフィードバックを受ける異なる前記スイッチング素
子は、お互いに前記半導体基板において領域を分けて分
離して設けられていること。
らのフィードバックを受ける異なる前記スイッチング素
子は、お互いに前記半導体基板において領域を分けて分
離して設けられていること。
【００２８】（１４）異なる抵抗値を有する前記抵抗か
らのフィードバックを受ける異なる前記スイッチング素
子はそれぞれ行又は列方向に配列されていること。
らのフィードバックを受ける異なる前記スイッチング素
子はそれぞれ行又は列方向に配列されていること。
【００２９】（１５）前記複数の電力用スイッチング素
子の各々は、絶縁ゲート型半導体素子であること。
子の各々は、絶縁ゲート型半導体素子であること。
【００３０】（作用）本発明の電力用半導体装置によれ
ば、ターンオフ時直前において半導体装置に流れる電流
の値に応じて、当該半導体装置内の動作半導体素子数、
或いは動作素子面積を制御することにより、ターンオフ
電流が小さな場合でもターンオフ時間を低減することが
可能である。
ば、ターンオフ時直前において半導体装置に流れる電流
の値に応じて、当該半導体装置内の動作半導体素子数、
或いは動作素子面積を制御することにより、ターンオフ
電流が小さな場合でもターンオフ時間を低減することが
可能である。
【００３１】特に、ターンオフ時直前の電流値が小さい
場合は、半導体装置内における絶縁ゲート型半導体素子
等の電力用半導体素子の通電素子数を少なくし、或いは
通電素子面積を小さくすることにより、通電素子におけ
る電流密度を増加させてターンオフ時間を短縮すること
が可能である。かかる通電素子数の制御は、複数の電力
用スイッチング素子に流れる電流の値が大きい側で当該
スイッチング素子の通電素子数を増加させ、小さい側で
減少させる制御部を備えることにより達成可能である。
場合は、半導体装置内における絶縁ゲート型半導体素子
等の電力用半導体素子の通電素子数を少なくし、或いは
通電素子面積を小さくすることにより、通電素子におけ
る電流密度を増加させてターンオフ時間を短縮すること
が可能である。かかる通電素子数の制御は、複数の電力
用スイッチング素子に流れる電流の値が大きい側で当該
スイッチング素子の通電素子数を増加させ、小さい側で
減少させる制御部を備えることにより達成可能である。
【００３２】かかる通電素子の制御としては、ターンオ
ン状態及びターンオフ時を通して一体的に上記の如く通
電素子数等を制御する方式と、ターンオン状態では制御
を行わずにターンオフ時及びそれに先立つ時間にのみ通
電素子数等を制御する方式とがある。上述した本発明の
第１は両者を含むものであり、本発明の第２は後者に対
応するものである。
ン状態及びターンオフ時を通して一体的に上記の如く通
電素子数等を制御する方式と、ターンオン状態では制御
を行わずにターンオフ時及びそれに先立つ時間にのみ通
電素子数等を制御する方式とがある。上述した本発明の
第１は両者を含むものであり、本発明の第２は後者に対
応するものである。
【００３３】前者の方式によれば、ターンオン状態とタ
ーンオフ時とを分けて制御する必要がなく、通電素子数
等を制御する機構をより簡単なものとすることができ
る。一方、後者の方式によれば、ターンオン状態におい
ては通常どおり大電流を素子に流すことができ、また、
ターンオフ時及びこれに先立つ通電期間に小電流を流す
場合には、かかる期間にのみ上述したように通電素子数
等を制御することにより所望のターンオフ時間を得るこ
とが可能となる。即ち、複数の電力用半導体素子（スイ
ッチング素子）に流れる電流の値に応じて、当該複数の
電力用スイッチング素子の通電素子数をターンオン状態
時の数からターンオフ時の数へと制御する制御部を具備
する。
ーンオフ時とを分けて制御する必要がなく、通電素子数
等を制御する機構をより簡単なものとすることができ
る。一方、後者の方式によれば、ターンオン状態におい
ては通常どおり大電流を素子に流すことができ、また、
ターンオフ時及びこれに先立つ通電期間に小電流を流す
場合には、かかる期間にのみ上述したように通電素子数
等を制御することにより所望のターンオフ時間を得るこ
とが可能となる。即ち、複数の電力用半導体素子（スイ
ッチング素子）に流れる電流の値に応じて、当該複数の
電力用スイッチング素子の通電素子数をターンオン状態
時の数からターンオフ時の数へと制御する制御部を具備
する。
【００３４】通電素子を制御する制御部としては、可変
電圧源が最も簡単なものであり、複数のスイッチング素
子のゲート電圧間に電位差を与え、ターンオフ時におい
て通電する素子群と通電しない素子群を分別してこれら
を制御するようにすることが可能である。
電圧源が最も簡単なものであり、複数のスイッチング素
子のゲート電圧間に電位差を与え、ターンオフ時におい
て通電する素子群と通電しない素子群を分別してこれら
を制御するようにすることが可能である。
【００３５】また、複数の電力用スイッチング素子に対
して並列に接続された電流検出素子を備えた制御部を用
いることも可能であり、当該電流検出素子で検出された
電流の値に基づいて前記複数の電力用スイッチング素子
の通電素子数を制御することにより、電流検出素子を組
み入れるだけの簡便な構造で、上記した通電素子数等の
制御を行うことができる。
して並列に接続された電流検出素子を備えた制御部を用
いることも可能であり、当該電流検出素子で検出された
電流の値に基づいて前記複数の電力用スイッチング素子
の通電素子数を制御することにより、電流検出素子を組
み入れるだけの簡便な構造で、上記した通電素子数等の
制御を行うことができる。
【００３６】また、複数の電力用スイッチング素子の全
部若しくは一部のスイッチング素子の各々に対してそれ
ぞれ並列に接続された電流検出素子を備えることによ
り、当該電流検出素子の各々において検出された電流の
値に基づいて当該電流検出素子に対応するスイッチング
素子のオン・オフを制御し、前記複数の電力用スイッチ
ング素子の通電素子数を細かく制御することが可能であ
る。
部若しくは一部のスイッチング素子の各々に対してそれ
ぞれ並列に接続された電流検出素子を備えることによ
り、当該電流検出素子の各々において検出された電流の
値に基づいて当該電流検出素子に対応するスイッチング
素子のオン・オフを制御し、前記複数の電力用スイッチ
ング素子の通電素子数を細かく制御することが可能であ
る。
【００３７】前記電流検出素子としては抵抗を備えたも
のを用いることが可能であり、この抵抗に生ずる電圧降
下を複数の電力用スイッチング素子にフィードバックす
ることにより、簡便な構成で当該複数の電力用スイッチ
ング素子の通電素子数を容易に制御することが可能とな
る。かかる抵抗として異なる抵抗値を有する複数の抵抗
を用いれば、各抵抗に生ずる電圧降下の各々を前記複数
の電力用スイッチング素子にフィードバックすることに
より、よりきめ細かく通電素子数を制御することが可能
となる。
のを用いることが可能であり、この抵抗に生ずる電圧降
下を複数の電力用スイッチング素子にフィードバックす
ることにより、簡便な構成で当該複数の電力用スイッチ
ング素子の通電素子数を容易に制御することが可能とな
る。かかる抵抗として異なる抵抗値を有する複数の抵抗
を用いれば、各抵抗に生ずる電圧降下の各々を前記複数
の電力用スイッチング素子にフィードバックすることに
より、よりきめ細かく通電素子数を制御することが可能
となる。
【００３８】フィードバックされるスイッチング素子と
フィードバックされないスイッチング素子とは、共通の
半導体基板において領域を分けて分離して設けられるこ
とにより、コンパクトな構成で電力用半導体装置を構成
することができる。
フィードバックされないスイッチング素子とは、共通の
半導体基板において領域を分けて分離して設けられるこ
とにより、コンパクトな構成で電力用半導体装置を構成
することができる。
【００３９】フィードバックされるスイッチング素子と
フィードバックされないスイッチング素子とは、いずれ
かのスイッチング素子が他方のスイッチング素子を取り
囲むように配置されたり、マトリックス状にそれぞれ行
又は列方向に配列されることにより、素子の配置構成の
簡便化及び安定した通電動作を図ることが可能である。
特に、ターンオフ時における通電素子の制御により通電
素子数を減少させる場合において、制御の後にも通電し
つづける半導体素子が半導体基板の内側に配置され、外
側には通電を終えた半導体素子が配置されるように構成
することにより、ターンオフ電流を安定して減少させて
ゼロとすることができるとともに、ターンオフ時間を減
少させることも可能である。
フィードバックされないスイッチング素子とは、いずれ
かのスイッチング素子が他方のスイッチング素子を取り
囲むように配置されたり、マトリックス状にそれぞれ行
又は列方向に配列されることにより、素子の配置構成の
簡便化及び安定した通電動作を図ることが可能である。
特に、ターンオフ時における通電素子の制御により通電
素子数を減少させる場合において、制御の後にも通電し
つづける半導体素子が半導体基板の内側に配置され、外
側には通電を終えた半導体素子が配置されるように構成
することにより、ターンオフ電流を安定して減少させて
ゼロとすることができるとともに、ターンオフ時間を減
少させることも可能である。
【００４０】
【発明の実施の形態】以下、本発明の実施形態について
図面を参酌しつつ詳細に説明する。
図面を参酌しつつ詳細に説明する。
【００４１】（第１の実施形態）図１は、本発明による
電力用半導体装置の第１の実施形態の構成を示す回路図
である。
電力用半導体装置の第１の実施形態の構成を示す回路図
である。
【００４２】図１に示すように、複数の電力用スイッチ
ング素子１及び２がお互いに並列に接続されている。こ
れらの素子１及び２は同じ規格のものであり、ゲートオ
ン電圧も同じ設計となっている。かかる回路図において
Ｅは両素子の共通のエミッタ端子、Ｃは同じく共通のコ
レクタ端子、Ｇ1、Ｇ2はそれぞれスイッチング素子１及
び２のゲート端子である。素子として、例えば絶縁ゲー
ト型半導体素子（ＩＧＢＴやＭＯＳＦＥＴ等）を用いる
ことが可能である。
ング素子１及び２がお互いに並列に接続されている。こ
れらの素子１及び２は同じ規格のものであり、ゲートオ
ン電圧も同じ設計となっている。かかる回路図において
Ｅは両素子の共通のエミッタ端子、Ｃは同じく共通のコ
レクタ端子、Ｇ1、Ｇ2はそれぞれスイッチング素子１及
び２のゲート端子である。素子として、例えば絶縁ゲー
ト型半導体素子（ＩＧＢＴやＭＯＳＦＥＴ等）を用いる
ことが可能である。
【００４３】かかる電力用半導体装置において、電力用
スイッチング素子１及び２にそのターンオフ時直前にお
いて流れる電流の値を別に求め、この電流値に基づいて
ゲート端子Ｇ1、Ｇ2に所望の電圧を与える。即ち、ター
ンオフ時直前における電流値が基準値よりも大きい場合
には、Ｇ1、Ｇ2間の電圧を所定電圧以下に設定して電力
用スイッチング素子１及び２を同時にオンとして通電さ
せる。一方、ターンオフ時直前における電流値が基準値
よりも小さい場合には、Ｇ1、Ｇ2間の電圧を所定電圧以
上に設定してＧ1若しくはＧ2のいずれか一方のみをオン
として通電させる。その後、ターンオフ動作を行い、電
力用半導体装置のスイッチオフを完了する。
スイッチング素子１及び２にそのターンオフ時直前にお
いて流れる電流の値を別に求め、この電流値に基づいて
ゲート端子Ｇ1、Ｇ2に所望の電圧を与える。即ち、ター
ンオフ時直前における電流値が基準値よりも大きい場合
には、Ｇ1、Ｇ2間の電圧を所定電圧以下に設定して電力
用スイッチング素子１及び２を同時にオンとして通電さ
せる。一方、ターンオフ時直前における電流値が基準値
よりも小さい場合には、Ｇ1、Ｇ2間の電圧を所定電圧以
上に設定してＧ1若しくはＧ2のいずれか一方のみをオン
として通電させる。その後、ターンオフ動作を行い、電
力用半導体装置のスイッチオフを完了する。
【００４４】即ち、ターンオフ時直前における電流値が
大きい場合には、そもそもターンオフ時間が長くなると
いう問題は生じにくく、多少電流密度は低下するにせ
よ、電力用スイッチング素子１及び２をともに通電させ
て両素子１及び２を通じて迅速にターンオフ電流を掃き
出すことにより、ターンオフ時間を短縮することが可能
となる。
大きい場合には、そもそもターンオフ時間が長くなると
いう問題は生じにくく、多少電流密度は低下するにせ
よ、電力用スイッチング素子１及び２をともに通電させ
て両素子１及び２を通じて迅速にターンオフ電流を掃き
出すことにより、ターンオフ時間を短縮することが可能
となる。
【００４５】一方、ターンオフ時直前における電流値が
小さい場合には、Ｇ1若しくはＧ2のいずれか一方のみを
オンとして通電させることにより、通電素子に流れる電
流の電流密度を増加させることができ、これにより当該
素子を通じて迅速にターンオフ電流を掃き出しターンオ
フ時間を短縮することが可能となる。
小さい場合には、Ｇ1若しくはＧ2のいずれか一方のみを
オンとして通電させることにより、通電素子に流れる電
流の電流密度を増加させることができ、これにより当該
素子を通じて迅速にターンオフ電流を掃き出しターンオ
フ時間を短縮することが可能となる。
【００４６】図１では、２つの電力用スイッチング素子
を例に挙げたが、３以上の素子数を有する場合も同様で
ある（以降の実施形態でも同様。）。即ち、これらの素
子を２以上の素子グループに分け、ターンオフ時直前に
おける電流値の大きさに基づいて、上記各素子グループ
のゲート端子に対してそれぞれ異なる制御信号（制御電
位）を入力することにより、通電状態となる素子数を変
更することができる。即ち、複数の電力用スイッチング
素子に流れる電流の値が大きい側で当該スイッチング素
子の通電素子数を増加させ、小さい側で減少させること
ができ、ターンオフ時間を短縮することが可能となる。
を例に挙げたが、３以上の素子数を有する場合も同様で
ある（以降の実施形態でも同様。）。即ち、これらの素
子を２以上の素子グループに分け、ターンオフ時直前に
おける電流値の大きさに基づいて、上記各素子グループ
のゲート端子に対してそれぞれ異なる制御信号（制御電
位）を入力することにより、通電状態となる素子数を変
更することができる。即ち、複数の電力用スイッチング
素子に流れる電流の値が大きい側で当該スイッチング素
子の通電素子数を増加させ、小さい側で減少させること
ができ、ターンオフ時間を短縮することが可能となる。
【００４７】図２は、本発明による電力用半導体装置の
第１の実施形態にかかる具体的構成を示す回路図であ
る。図１と同一部分には同一符号を付して示す。図２に
示すように、ゲート端子Ｇ1、Ｇ2間には可変電圧源３が
挿入されており、かかる可変電圧源３は通電素子を制御
する制御部を構成する。可変電圧源３によりゲート端子
Ｇ1、Ｇ2間の電圧が所望の値に制御され、上記した通電
素子数の制御が行われる。
第１の実施形態にかかる具体的構成を示す回路図であ
る。図１と同一部分には同一符号を付して示す。図２に
示すように、ゲート端子Ｇ1、Ｇ2間には可変電圧源３が
挿入されており、かかる可変電圧源３は通電素子を制御
する制御部を構成する。可変電圧源３によりゲート端子
Ｇ1、Ｇ2間の電圧が所望の値に制御され、上記した通電
素子数の制御が行われる。
【００４８】この図２に示す電力用半導体装置の動作に
ついて説明する。当該電力用半導体装置がオン状態の場
合には、可変電圧源３の電圧はゼロ若しくはゼロに近い
値に設定される。電力用スイッチング素子１及び２のそ
れぞれのゲートにはオン電圧が入力されるので、両素子
１及び２はともにオン状態となる。当該半導体装置をオ
ン状態からオフするためには、可変電圧源３の電圧を制
御して、ターンオフ時直前における電流値に対応して電
力用スイッチング素子２のオン、オフを制御する。
ついて説明する。当該電力用半導体装置がオン状態の場
合には、可変電圧源３の電圧はゼロ若しくはゼロに近い
値に設定される。電力用スイッチング素子１及び２のそ
れぞれのゲートにはオン電圧が入力されるので、両素子
１及び２はともにオン状態となる。当該半導体装置をオ
ン状態からオフするためには、可変電圧源３の電圧を制
御して、ターンオフ時直前における電流値に対応して電
力用スイッチング素子２のオン、オフを制御する。
【００４９】まず、ターンオフ時直前における電流値が
基準値よりも大きい場合には、可変電圧源３の電圧はゼ
ロ若しくはゼロに近い値に設定される。これにより電力
用スイッチング素子１及び２のゲートにはオン電圧より
大きな電圧が印加され、この結果、電力用スイッチング
素子１及び２が両方ともオン状態となり両素子に対して
通電が行われる。一方、ターンオフ時直前における電流
値が基準値よりも小さい場合には、可変電圧源３の電圧
は基準値よりも高くなり電力用スイッチング素子２のゲ
ートにはオン電圧より小さな電圧が印加される。この結
果、電力用スイッチング素子２はオフとなり、電力用ス
イッチング素子１のみがオン状態となり当該素子に対し
てのみ通電が行われる。その後、ターンオフ動作を行
い、電力用半導体装置のスイッチオフを完了する。
基準値よりも大きい場合には、可変電圧源３の電圧はゼ
ロ若しくはゼロに近い値に設定される。これにより電力
用スイッチング素子１及び２のゲートにはオン電圧より
大きな電圧が印加され、この結果、電力用スイッチング
素子１及び２が両方ともオン状態となり両素子に対して
通電が行われる。一方、ターンオフ時直前における電流
値が基準値よりも小さい場合には、可変電圧源３の電圧
は基準値よりも高くなり電力用スイッチング素子２のゲ
ートにはオン電圧より小さな電圧が印加される。この結
果、電力用スイッチング素子２はオフとなり、電力用ス
イッチング素子１のみがオン状態となり当該素子に対し
てのみ通電が行われる。その後、ターンオフ動作を行
い、電力用半導体装置のスイッチオフを完了する。
【００５０】即ち、ターンオフ時直前における電流値が
大きい場合には、電力用スイッチング素子１及び２をと
もに通電させて両素子を通じてターンオフ電流を流し、
一方、ターンオフ時直前における電流値が小さい場合に
は、電力用スイッチング素子１のみをオンにして当該素
子に流れる電流の電流密度を増加させてターンオフ電流
を流し出すことによりターンオフ時間を短縮することが
可能となる。
大きい場合には、電力用スイッチング素子１及び２をと
もに通電させて両素子を通じてターンオフ電流を流し、
一方、ターンオフ時直前における電流値が小さい場合に
は、電力用スイッチング素子１のみをオンにして当該素
子に流れる電流の電流密度を増加させてターンオフ電流
を流し出すことによりターンオフ時間を短縮することが
可能となる。
【００５１】（第２の実施形態）図３は、本発明による
電力用半導体装置の第２の実施形態の構成を示す回路図
である。図１と同一部分には同一符号を付して示す。
電力用半導体装置の第２の実施形態の構成を示す回路図
である。図１と同一部分には同一符号を付して示す。
【００５２】図３に示すように、電流判定部４がエミッ
タ端子Ｅ及びコレクタ端子Ｃの間に挿入されて電力用ス
イッチング素子１及び２と並列に接続されている。この
電流判定部４から出力される信号は電力用スイッチング
素子２のゲートに入力されるように構成されている。
タ端子Ｅ及びコレクタ端子Ｃの間に挿入されて電力用ス
イッチング素子１及び２と並列に接続されている。この
電流判定部４から出力される信号は電力用スイッチング
素子２のゲートに入力されるように構成されている。
【００５３】かかる電力用半導体装置においては、ター
ンオフ時直前において電流判定部４を流れる電流の値を
求め、この電流値に基づいて電力用スイッチング素子２
のゲートに所望の電圧を与える。当該電力用半導体装置
がオン状態の場合には、電流判定部４は電力用スイッチ
ング素子１及び２と電気的に切り離された状態にある。
当該半導体装置をオン状態からオフするためには、ま
ず、電流判定部４を電力用スイッチング素子１及び２と
電気的に接続し、ターンオフ時直前における電流値を求
め、この電流値が基準値よりも大きい場合には、電力用
スイッチング素子２のゲートにオン電圧を与え、電力用
スイッチング素子１及び２を同時にオンにして通電させ
る。一方、ターンオフ時直前における電流値が基準値よ
りも小さい場合には、電力用スイッチング素子２のゲー
トにオフ電圧を与え、電力用スイッチング素子１のみを
オンにして通電させる。以上のようにして電力用スイッ
チング素子１及び２の通電素子数を制御した後、ターン
オフ動作を行い、電力用半導体装置のスイッチオフを完
了する。
ンオフ時直前において電流判定部４を流れる電流の値を
求め、この電流値に基づいて電力用スイッチング素子２
のゲートに所望の電圧を与える。当該電力用半導体装置
がオン状態の場合には、電流判定部４は電力用スイッチ
ング素子１及び２と電気的に切り離された状態にある。
当該半導体装置をオン状態からオフするためには、ま
ず、電流判定部４を電力用スイッチング素子１及び２と
電気的に接続し、ターンオフ時直前における電流値を求
め、この電流値が基準値よりも大きい場合には、電力用
スイッチング素子２のゲートにオン電圧を与え、電力用
スイッチング素子１及び２を同時にオンにして通電させ
る。一方、ターンオフ時直前における電流値が基準値よ
りも小さい場合には、電力用スイッチング素子２のゲー
トにオフ電圧を与え、電力用スイッチング素子１のみを
オンにして通電させる。以上のようにして電力用スイッ
チング素子１及び２の通電素子数を制御した後、ターン
オフ動作を行い、電力用半導体装置のスイッチオフを完
了する。
【００５４】即ち、ターンオフ時直前における電流値が
大きい場合には、電力用スイッチング素子１及び２をと
もに通電させて両素子を通じてターンオフ電流を流し、
一方、ターンオフ時直前における電流値が小さい場合に
は、電力用スイッチング素子１のみをオンにして当該素
子に流れる電流の電流密度を増加させてターンオフ電流
を流し出すことによりターンオフ時間を短縮することが
可能となる。
大きい場合には、電力用スイッチング素子１及び２をと
もに通電させて両素子を通じてターンオフ電流を流し、
一方、ターンオフ時直前における電流値が小さい場合に
は、電力用スイッチング素子１のみをオンにして当該素
子に流れる電流の電流密度を増加させてターンオフ電流
を流し出すことによりターンオフ時間を短縮することが
可能となる。
【００５５】図４は、本発明による電力用半導体装置の
第２の実施形態にかかる具体的構成を示す回路図であ
る。図１と同一部分には同一符号を付して示す。
第２の実施形態にかかる具体的構成を示す回路図であ
る。図１と同一部分には同一符号を付して示す。
【００５６】図４に示すように、電力用スイッチング素
子４１は電力用スイッチング素子２に対して並列に接続
されている。素子４１は素子２と同じ規格のものであ
り、ゲートオン電圧も同じ設計となっている。また、電
力用スイッチング素子４１のエミッタとエミッタ端子Ｅ
との間には抵抗４２が並列に挿入されており、電力用ス
イッチング素子４１を流れる電流の一部が抵抗４２に流
れ込むようになっている。抵抗４２は電流検出素子の一
部を構成する。かかる抵抗４２のエミッタ端子Ｅと反対
側の端子はスイッチング部４３に接続されており、スイ
ッチング部４３は電力用スイッチング素子２及び４１の
それぞれのゲート、並びに電力用スイッチング素子２の
エミッタに電気的に接続されている。スイッチング部４
３は電力用スイッチング素子２のオン、オフを制御する
ものである。
子４１は電力用スイッチング素子２に対して並列に接続
されている。素子４１は素子２と同じ規格のものであ
り、ゲートオン電圧も同じ設計となっている。また、電
力用スイッチング素子４１のエミッタとエミッタ端子Ｅ
との間には抵抗４２が並列に挿入されており、電力用ス
イッチング素子４１を流れる電流の一部が抵抗４２に流
れ込むようになっている。抵抗４２は電流検出素子の一
部を構成する。かかる抵抗４２のエミッタ端子Ｅと反対
側の端子はスイッチング部４３に接続されており、スイ
ッチング部４３は電力用スイッチング素子２及び４１の
それぞれのゲート、並びに電力用スイッチング素子２の
エミッタに電気的に接続されている。スイッチング部４
３は電力用スイッチング素子２のオン、オフを制御する
ものである。
【００５７】次に、かかる図４に示す電力用半導体装置
の動作について説明する。当該電力用半導体装置がオン
状態の場合には、スイッチング部４３内は短絡され、電
力用スイッチング素子２及び４１のそれぞれのゲートに
オン電圧が入力されるようにする。当該半導体装置をオ
ン状態からオフするためには、スイッチング部４３を動
作させて、ターンオフ時直前における電流値に対応して
電力用スイッチング素子２のオン、オフを制御する。こ
のスイッチング部４３には例えばＭＯＳＦＥＴやバイポ
ーラトランジスタ等のスイッチングトランジスタが設け
られ、抵抗４２からの信号がゲートやベース等に入力さ
れることにより、素子２のオン・オフ制御が可能とな
る。
の動作について説明する。当該電力用半導体装置がオン
状態の場合には、スイッチング部４３内は短絡され、電
力用スイッチング素子２及び４１のそれぞれのゲートに
オン電圧が入力されるようにする。当該半導体装置をオ
ン状態からオフするためには、スイッチング部４３を動
作させて、ターンオフ時直前における電流値に対応して
電力用スイッチング素子２のオン、オフを制御する。こ
のスイッチング部４３には例えばＭＯＳＦＥＴやバイポ
ーラトランジスタ等のスイッチングトランジスタが設け
られ、抵抗４２からの信号がゲートやベース等に入力さ
れることにより、素子２のオン・オフ制御が可能とな
る。
【００５８】まず、ターンオフ時直前における電流値が
基準値（電力用スイッチング素子２のゲートのオン電圧
に対応させて設定。）よりも大きい場合には、抵抗４２
の両端に基準値よりも大きな電圧降下が生じ、かかる電
圧降下分はスイッチング部４３へ入力される。この電圧
降下分により電力用スイッチング素子２のゲートにはオ
ン電圧より大きな電圧が印加され、この結果、電力用ス
イッチング素子２及び４１が両方ともオン状態となり両
素子に対して通電が行われる。一方、ターンオフ時直前
における電流値が基準値よりも小さい場合には、抵抗４
２の両端に基準値よりも小さな電圧降下が生じ、スイッ
チング部４３により電力用スイッチング素子２のゲート
にはオン電圧より小さな電圧が印加される。この結果、
電力用スイッチング素子２はオフとなり、電力用スイッ
チング素子４１のみがオン状態となり当該素子に対して
のみ通電が行われる。以上のようにして電力用スイッチ
ング素子２及び４１の通電素子数を制御した後、ターン
オフ動作を行い、電力用半導体装置のスイッチオフを完
了する。
基準値（電力用スイッチング素子２のゲートのオン電圧
に対応させて設定。）よりも大きい場合には、抵抗４２
の両端に基準値よりも大きな電圧降下が生じ、かかる電
圧降下分はスイッチング部４３へ入力される。この電圧
降下分により電力用スイッチング素子２のゲートにはオ
ン電圧より大きな電圧が印加され、この結果、電力用ス
イッチング素子２及び４１が両方ともオン状態となり両
素子に対して通電が行われる。一方、ターンオフ時直前
における電流値が基準値よりも小さい場合には、抵抗４
２の両端に基準値よりも小さな電圧降下が生じ、スイッ
チング部４３により電力用スイッチング素子２のゲート
にはオン電圧より小さな電圧が印加される。この結果、
電力用スイッチング素子２はオフとなり、電力用スイッ
チング素子４１のみがオン状態となり当該素子に対して
のみ通電が行われる。以上のようにして電力用スイッチ
ング素子２及び４１の通電素子数を制御した後、ターン
オフ動作を行い、電力用半導体装置のスイッチオフを完
了する。
【００５９】即ち、ターンオフ時直前における電流値が
大きい場合には、電力用スイッチング素子２及び４１を
ともに通電させて両素子を通じてターンオフ電流を流
し、一方、ターンオフ時直前における電流値が小さい場
合には、電力用スイッチング素子４１のみをオンにして
当該素子に流れる電流の電流密度を増加させてターンオ
フ電流を流し出すことによりターンオフ時間を短縮する
ことが可能となる。このように、スイッチング素子を制
御する信号を半導体装置内部で生成することができる。
大きい場合には、電力用スイッチング素子２及び４１を
ともに通電させて両素子を通じてターンオフ電流を流
し、一方、ターンオフ時直前における電流値が小さい場
合には、電力用スイッチング素子４１のみをオンにして
当該素子に流れる電流の電流密度を増加させてターンオ
フ電流を流し出すことによりターンオフ時間を短縮する
ことが可能となる。このように、スイッチング素子を制
御する信号を半導体装置内部で生成することができる。
【００６０】（第３の実施形態）図５は、本発明による
電力用半導体装置の第３の実施形態の構成を示す回路図
である。
電力用半導体装置の第３の実施形態の構成を示す回路図
である。
【００６１】図５に示すように、複数の電力用スイッチ
ング素子５１、５２、５３がお互いに並列に接続されて
いる。これらの素子５１、５２、５３は同じ規格のもの
であり、ゲートオン電圧も同じ設計となっている。素子
としては、前述した実施形態と同様に、例えば絶縁ゲー
ト型半導体素子（ＩＧＢＴやＭＯＳＦＥＴ等）を用いる
ことが可能である。
ング素子５１、５２、５３がお互いに並列に接続されて
いる。これらの素子５１、５２、５３は同じ規格のもの
であり、ゲートオン電圧も同じ設計となっている。素子
としては、前述した実施形態と同様に、例えば絶縁ゲー
ト型半導体素子（ＩＧＢＴやＭＯＳＦＥＴ等）を用いる
ことが可能である。
【００６２】電力用スイッチング素子５１のエミッタと
エミッタ端子Ｅとの間には抵抗５４及び５５がお互いに
並列に挿入されており、電力用スイッチング素子５１を
流れる電流の一部が抵抗５４及び５５に流れ込むように
なっている。抵抗５４の抵抗値（Ｒ１）と抵抗５５の抵
抗値（Ｒ２）とはお互いに異なるものであり（Ｒ１＞Ｒ
２）、これらの抵抗５４及び５５は電流検出素子の一部
を構成する。
エミッタ端子Ｅとの間には抵抗５４及び５５がお互いに
並列に挿入されており、電力用スイッチング素子５１を
流れる電流の一部が抵抗５４及び５５に流れ込むように
なっている。抵抗５４の抵抗値（Ｒ１）と抵抗５５の抵
抗値（Ｒ２）とはお互いに異なるものであり（Ｒ１＞Ｒ
２）、これらの抵抗５４及び５５は電流検出素子の一部
を構成する。
【００６３】かかる抵抗５４及び５５それぞれのエミッ
タ端子Ｅと反対側の端子はそれぞれスイッチング部５６
及び５７に接続されている。スイッチング部５６は電力
用スイッチング素子５１及び５２のそれぞれのゲート、
並びに電力用スイッチング素子５２のエミッタに電気的
に接続されている。また、スイッチング部５７は電力用
スイッチング素子５１及び５３のそれぞれのゲート、並
びに電力用スイッチング素子５３のエミッタに電気的に
接続されている。スイッチング部５６及び５７はそれぞ
れ電力用スイッチング素子５２及び５３のオン、オフを
制御するものである。
タ端子Ｅと反対側の端子はそれぞれスイッチング部５６
及び５７に接続されている。スイッチング部５６は電力
用スイッチング素子５１及び５２のそれぞれのゲート、
並びに電力用スイッチング素子５２のエミッタに電気的
に接続されている。また、スイッチング部５７は電力用
スイッチング素子５１及び５３のそれぞれのゲート、並
びに電力用スイッチング素子５３のエミッタに電気的に
接続されている。スイッチング部５６及び５７はそれぞ
れ電力用スイッチング素子５２及び５３のオン、オフを
制御するものである。
【００６４】次に、かかる図５に示す電力用半導体装置
の動作について説明する。当該電力用半導体装置がオン
状態の場合には、スイッチング部５６及び５７内は短絡
され、電力用スイッチング素子５１、５２、５３のそれ
ぞれのゲートにオン電圧が入力されるようにする。当該
半導体装置をオン状態からオフするためには、スイッチ
ング部５６及び５７を動作させて、ターンオフ時直前に
おける電流値に対応して電力用スイッチング素子５２及
び５３のオン、オフを制御する。これらのスイッチング
部５６及び５７それぞれには例えばＭＯＳＦＥＴやバイ
ポーラトランジスタ等のスイッチングトランジスタが設
けられ、抵抗５４及び５５からの信号がゲートやベース
等に入力されることにより、それぞれ素子５２及び５３
のオン・オフ制御が可能となる。
の動作について説明する。当該電力用半導体装置がオン
状態の場合には、スイッチング部５６及び５７内は短絡
され、電力用スイッチング素子５１、５２、５３のそれ
ぞれのゲートにオン電圧が入力されるようにする。当該
半導体装置をオン状態からオフするためには、スイッチ
ング部５６及び５７を動作させて、ターンオフ時直前に
おける電流値に対応して電力用スイッチング素子５２及
び５３のオン、オフを制御する。これらのスイッチング
部５６及び５７それぞれには例えばＭＯＳＦＥＴやバイ
ポーラトランジスタ等のスイッチングトランジスタが設
けられ、抵抗５４及び５５からの信号がゲートやベース
等に入力されることにより、それぞれ素子５２及び５３
のオン・オフ制御が可能となる。
【００６５】まず、ターンオフ時直前における電流値が
十分大きい場合には、抵抗５４及び５５の両端それぞれ
に基準値（電力用スイッチング素子５２及び５３のゲー
トのオン電圧に対応させて設定。）よりも大きな電圧降
下が生じ、かかる電圧降下分はそれぞれスイッチング部
５６及び５７へ入力される。これらの電圧降下分により
電力用スイッチング素子５２及び５３のそれぞれのゲー
トにはオン電圧より大きな電圧が印加され、この結果、
電力用スイッチング素子５１、５２、５３がいずれもオ
ン状態となりこれらの素子に対して通電が行われる。
十分大きい場合には、抵抗５４及び５５の両端それぞれ
に基準値（電力用スイッチング素子５２及び５３のゲー
トのオン電圧に対応させて設定。）よりも大きな電圧降
下が生じ、かかる電圧降下分はそれぞれスイッチング部
５６及び５７へ入力される。これらの電圧降下分により
電力用スイッチング素子５２及び５３のそれぞれのゲー
トにはオン電圧より大きな電圧が印加され、この結果、
電力用スイッチング素子５１、５２、５３がいずれもオ
ン状態となりこれらの素子に対して通電が行われる。
【００６６】次に、ターンオフ時直前における電流値が
中程度の場合には、抵抗５４の抵抗値（Ｒ１）は抵抗５
５の抵抗値（Ｒ２）よりも大きい（Ｒ１＞Ｒ２）ので、
抵抗５４の両端には上記基準値よりも大きな電圧降下が
生じ、一方抵抗５５の両端には基準値よりも小さな電圧
降下が生じる。したがって、これらの電圧降下分により
電力用スイッチング素子５２のゲートにはオン電圧より
大きな電圧が印加されるが、電力用スイッチング素子５
３のゲートにはオン電圧より小さな電圧が印加され、こ
の結果、電力用スイッチング素子５１、５２のみがオン
状態となり両素子に対して通電が行われる。
中程度の場合には、抵抗５４の抵抗値（Ｒ１）は抵抗５
５の抵抗値（Ｒ２）よりも大きい（Ｒ１＞Ｒ２）ので、
抵抗５４の両端には上記基準値よりも大きな電圧降下が
生じ、一方抵抗５５の両端には基準値よりも小さな電圧
降下が生じる。したがって、これらの電圧降下分により
電力用スイッチング素子５２のゲートにはオン電圧より
大きな電圧が印加されるが、電力用スイッチング素子５
３のゲートにはオン電圧より小さな電圧が印加され、こ
の結果、電力用スイッチング素子５１、５２のみがオン
状態となり両素子に対して通電が行われる。
【００６７】さらに、ターンオフ時直前における電流値
が非常に小さい場合には、抵抗５４及び５５の両端それ
ぞれに上記基準値よりも小さな電圧降下が生じ、これら
の電圧降下分により電力用スイッチング素子５２及び５
３のそれぞれのゲートにはオン電圧より小さな電圧が印
加され、この結果、電力用スイッチング素子５１のみが
オン状態となり通電が行われる。以上のようにして電力
用スイッチング素子５１、５２、５３の通電素子数を制
御した後、ターンオフ動作を行い、電力用半導体装置の
スイッチオフを完了する。
が非常に小さい場合には、抵抗５４及び５５の両端それ
ぞれに上記基準値よりも小さな電圧降下が生じ、これら
の電圧降下分により電力用スイッチング素子５２及び５
３のそれぞれのゲートにはオン電圧より小さな電圧が印
加され、この結果、電力用スイッチング素子５１のみが
オン状態となり通電が行われる。以上のようにして電力
用スイッチング素子５１、５２、５３の通電素子数を制
御した後、ターンオフ動作を行い、電力用半導体装置の
スイッチオフを完了する。
【００６８】以上のように、本実施形態の電力用半導体
装置によれば、電流値を３段階の領域に分け、３つの態
様の通電動作を行うことができる。即ち、ターンオフ時
直前の電流値が大電流領域にある場合には電力用スイッ
チング素子５１、５２、５３が、中電流領域にある場合
には素子５１、５２が、小電流領域にある場合には素子
５１が、通電素子としてターンオフ電流を流し、これに
よりターンオフ時間を短縮することが可能となる。この
ように、スイッチング素子を制御する信号を半導体装置
内部で生成することができ、本実施形態によれば電流値
に応じて通電素子数を細かく制御することが可能とな
る。
装置によれば、電流値を３段階の領域に分け、３つの態
様の通電動作を行うことができる。即ち、ターンオフ時
直前の電流値が大電流領域にある場合には電力用スイッ
チング素子５１、５２、５３が、中電流領域にある場合
には素子５１、５２が、小電流領域にある場合には素子
５１が、通電素子としてターンオフ電流を流し、これに
よりターンオフ時間を短縮することが可能となる。この
ように、スイッチング素子を制御する信号を半導体装置
内部で生成することができ、本実施形態によれば電流値
に応じて通電素子数を細かく制御することが可能とな
る。
【００６９】（第４の実施形態）図６は、本発明による
電力用半導体装置の第４の実施形態の構成を示す回路図
である。
電力用半導体装置の第４の実施形態の構成を示す回路図
である。
【００７０】図６に示すように、複数の電力用スイッチ
ング素子６１、６２、６３がお互いに並列に接続されて
いる。これらの素子６１、６２、６３は同じ規格のもの
であり、ゲートオン電圧も同じ設計となっている。素子
としては、前述した実施形態と同様に、例えば絶縁ゲー
ト型半導体素子（ＩＧＢＴやＭＯＳＦＥＴ等）を用いる
ことが可能である。
ング素子６１、６２、６３がお互いに並列に接続されて
いる。これらの素子６１、６２、６３は同じ規格のもの
であり、ゲートオン電圧も同じ設計となっている。素子
としては、前述した実施形態と同様に、例えば絶縁ゲー
ト型半導体素子（ＩＧＢＴやＭＯＳＦＥＴ等）を用いる
ことが可能である。
【００７１】電力用スイッチング素子６１のエミッタと
エミッタ端子Ｅとの間には抵抗６４が並列に挿入されて
おり、電力用スイッチング素子６１を流れる電流の一部
が抵抗６４に流れ込むようになっている。かかる抵抗６
４のエミッタ端子Ｅと反対側の端子はスイッチング部６
６に接続されており、スイッチング部６６は電力用スイ
ッチング素子６１及び６２のそれぞれのゲート、並びに
電力用スイッチング素子６２のエミッタに電気的に接続
されている。スイッチング部６６は電力用スイッチング
素子６２のオン、オフを制御するものである。
エミッタ端子Ｅとの間には抵抗６４が並列に挿入されて
おり、電力用スイッチング素子６１を流れる電流の一部
が抵抗６４に流れ込むようになっている。かかる抵抗６
４のエミッタ端子Ｅと反対側の端子はスイッチング部６
６に接続されており、スイッチング部６６は電力用スイ
ッチング素子６１及び６２のそれぞれのゲート、並びに
電力用スイッチング素子６２のエミッタに電気的に接続
されている。スイッチング部６６は電力用スイッチング
素子６２のオン、オフを制御するものである。
【００７２】同様に、電力用スイッチング素子６２のエ
ミッタとエミッタ端子Ｅとの間には抵抗６５が並列に挿
入されており、電力用スイッチング素子６２を流れる電
流の一部が抵抗６５に流れ込むようになっている。かか
る抵抗６５のエミッタ端子Ｅと反対側の端子はスイッチ
ング部６７に接続されており、スイッチング部６７は電
力用スイッチング素子６１及び６３のそれぞれのゲー
ト、並びに電力用スイッチング素子６３のエミッタに電
気的に接続されている。スイッチング部６７は電力用ス
イッチング素子６３のオン、オフを制御するものであ
る。
ミッタとエミッタ端子Ｅとの間には抵抗６５が並列に挿
入されており、電力用スイッチング素子６２を流れる電
流の一部が抵抗６５に流れ込むようになっている。かか
る抵抗６５のエミッタ端子Ｅと反対側の端子はスイッチ
ング部６７に接続されており、スイッチング部６７は電
力用スイッチング素子６１及び６３のそれぞれのゲー
ト、並びに電力用スイッチング素子６３のエミッタに電
気的に接続されている。スイッチング部６７は電力用ス
イッチング素子６３のオン、オフを制御するものであ
る。
【００７３】上述した電力用半導体装置において、抵抗
６４の抵抗値（Ｒ１）と抵抗６５の抵抗値（Ｒ２）とは
お互いに異なるものであり（Ｒ１＞Ｒ２）、これらの抵
抗６４及び６５はそれぞれ電流検出素子の一部を構成す
る。
６４の抵抗値（Ｒ１）と抵抗６５の抵抗値（Ｒ２）とは
お互いに異なるものであり（Ｒ１＞Ｒ２）、これらの抵
抗６４及び６５はそれぞれ電流検出素子の一部を構成す
る。
【００７４】次に、かかる図６に示す電力用半導体装置
の動作について説明する。当該電力用半導体装置がオン
状態の場合には、スイッチング部６６及び６７内は短絡
され、電力用スイッチング素子６１、６２、６３のそれ
ぞれのゲートにオン電圧が入力されるようにする。当該
半導体装置をオン状態からオフするためには、スイッチ
ング部６６及び６７を動作させて、ターンオフ時直前に
おける電流値に対応して電力用スイッチング素子６２及
び６３のオン、オフを制御する。これらのスイッチング
部６６及び６７それぞれには例えばＭＯＳＦＥＴやバイ
ポーラトランジスタ等のスイッチングトランジスタが設
けられ、抵抗６４及び６５からの信号がゲートやベース
等に入力されることにより、それぞれ素子６２及び６３
のオン・オフ制御が可能となる。
の動作について説明する。当該電力用半導体装置がオン
状態の場合には、スイッチング部６６及び６７内は短絡
され、電力用スイッチング素子６１、６２、６３のそれ
ぞれのゲートにオン電圧が入力されるようにする。当該
半導体装置をオン状態からオフするためには、スイッチ
ング部６６及び６７を動作させて、ターンオフ時直前に
おける電流値に対応して電力用スイッチング素子６２及
び６３のオン、オフを制御する。これらのスイッチング
部６６及び６７それぞれには例えばＭＯＳＦＥＴやバイ
ポーラトランジスタ等のスイッチングトランジスタが設
けられ、抵抗６４及び６５からの信号がゲートやベース
等に入力されることにより、それぞれ素子６２及び６３
のオン・オフ制御が可能となる。
【００７５】まず、ターンオフ時直前における電流値が
十分大きい場合には、抵抗６４及び６５の両端それぞれ
に基準値（電力用スイッチング素子６２及び６３のゲー
トのオン電圧に対応させて設定。）よりも大きな電圧降
下が生じ、かかる電圧降下分により第３の実施形態と同
様に電力用スイッチング素子６１、６２、６３がいずれ
もオン状態となりこれらの素子に対して通電が行われ
る。
十分大きい場合には、抵抗６４及び６５の両端それぞれ
に基準値（電力用スイッチング素子６２及び６３のゲー
トのオン電圧に対応させて設定。）よりも大きな電圧降
下が生じ、かかる電圧降下分により第３の実施形態と同
様に電力用スイッチング素子６１、６２、６３がいずれ
もオン状態となりこれらの素子に対して通電が行われ
る。
【００７６】次に、ターンオフ時直前における電流値が
中程度の場合には、抵抗６４の抵抗値（Ｒ１）は抵抗６
５の抵抗値（Ｒ２）よりも大きい（Ｒ１＞Ｒ２）ので、
抵抗６４の両端には基準値よりも大きな電圧降下が生
じ、一方抵抗６５の両端には基準値よりも小さな電圧降
下が生じる。したがって、これらの電圧降下分により第
３の実施形態と同様に電力用スイッチング素子６１、６
２のみがオン状態となり両素子に対して通電が行われ
る。
中程度の場合には、抵抗６４の抵抗値（Ｒ１）は抵抗６
５の抵抗値（Ｒ２）よりも大きい（Ｒ１＞Ｒ２）ので、
抵抗６４の両端には基準値よりも大きな電圧降下が生
じ、一方抵抗６５の両端には基準値よりも小さな電圧降
下が生じる。したがって、これらの電圧降下分により第
３の実施形態と同様に電力用スイッチング素子６１、６
２のみがオン状態となり両素子に対して通電が行われ
る。
【００７７】さらに、ターンオフ時直前における電流値
が非常に小さい場合には、抵抗６４及び６５の両端それ
ぞれに基準値よりも小さな電圧降下が生じ、これらの電
圧降下分により第３の実施形態と同様に電力用スイッチ
ング素子６１のみがオン状態となり通電が行われる。以
上のようにして電力用スイッチング素子６１、６２、６
３の通電素子数を制御した後、ターンオフ動作を行い、
電力用半導体装置のスイッチオフを完了する。
が非常に小さい場合には、抵抗６４及び６５の両端それ
ぞれに基準値よりも小さな電圧降下が生じ、これらの電
圧降下分により第３の実施形態と同様に電力用スイッチ
ング素子６１のみがオン状態となり通電が行われる。以
上のようにして電力用スイッチング素子６１、６２、６
３の通電素子数を制御した後、ターンオフ動作を行い、
電力用半導体装置のスイッチオフを完了する。
【００７８】以上のように、本実施形態の電力用半導体
装置によっても、電流値を３段階の領域に分け、３つの
態様の通電動作を行うことができる。かかる通電動作に
よりターンオフ時間を短縮することが可能となる。この
ように、スイッチング素子を制御する信号を半導体装置
内部で生成することができる。また、複数の電力用スイ
ッチング素子それぞれに電流検出機能を持たせることに
より、電流値に応じて通電素子数をさらに細かく制御す
ることが可能となる。
装置によっても、電流値を３段階の領域に分け、３つの
態様の通電動作を行うことができる。かかる通電動作に
よりターンオフ時間を短縮することが可能となる。この
ように、スイッチング素子を制御する信号を半導体装置
内部で生成することができる。また、複数の電力用スイ
ッチング素子それぞれに電流検出機能を持たせることに
より、電流値に応じて通電素子数をさらに細かく制御す
ることが可能となる。
【００７９】（第５の実施形態）図７は、本発明による
電力用半導体装置の第５の実施形態の構成を示す回路図
である。図７（ａ）は本実施形態の電力用半導体装置の
全体構成図、図７（ｂ）は本実施形態の半導体基板部分
を拡大した上面図である。
電力用半導体装置の第５の実施形態の構成を示す回路図
である。図７（ａ）は本実施形態の電力用半導体装置の
全体構成図、図７（ｂ）は本実施形態の半導体基板部分
を拡大した上面図である。
【００８０】図７（ａ）に示すように、半導体基板７０
上に４つの電力用スイッチング素子群７１、７２、７
３、７４がマトリックス状に配置されている。これらの
電力用スイッチング素子群７１、７２、７３、７４のそ
れぞれは、マトリックス状に配置された４つの電力用ス
イッチング素子から構成されている。ゲート端子７１
ａ、７２ａ、７３ａ、７４ａは、それぞれ電力用スイッ
チング素子群７１、７２、７３、７４に対して設けら
れ、お互いに平行になるように配列されている。７５は
制御部であり、ゲート端子７１ａ、７２ａ、７３ａ、７
４ａに対して配線により電気的に接続されている。
上に４つの電力用スイッチング素子群７１、７２、７
３、７４がマトリックス状に配置されている。これらの
電力用スイッチング素子群７１、７２、７３、７４のそ
れぞれは、マトリックス状に配置された４つの電力用ス
イッチング素子から構成されている。ゲート端子７１
ａ、７２ａ、７３ａ、７４ａは、それぞれ電力用スイッ
チング素子群７１、７２、７３、７４に対して設けら
れ、お互いに平行になるように配列されている。７５は
制御部であり、ゲート端子７１ａ、７２ａ、７３ａ、７
４ａに対して配線により電気的に接続されている。
【００８１】また、図７（ｂ）に示すように、ゲート端
子７１ａ、７２ａ、７３ａ、７４ａはそれぞれ絶縁パッ
ド７１ｂ、７２ｂ、７３ｂ、７４ｂの上に設けられてお
り、それぞれ電力用スイッチング素子群７１、７２、７
３、７４のゲート端子７１ｃ、７２ｃ、７３ｃ、７４ｃ
に対してボンディングワイヤ７１ｄ、７２ｄ、７３ｄ、
７４ｄを介して電気的に接続されている。
子７１ａ、７２ａ、７３ａ、７４ａはそれぞれ絶縁パッ
ド７１ｂ、７２ｂ、７３ｂ、７４ｂの上に設けられてお
り、それぞれ電力用スイッチング素子群７１、７２、７
３、７４のゲート端子７１ｃ、７２ｃ、７３ｃ、７４ｃ
に対してボンディングワイヤ７１ｄ、７２ｄ、７３ｄ、
７４ｄを介して電気的に接続されている。
【００８２】本実施形態による電力用半導体装置によれ
ば、共通の半導体基板７０上に（同一チップ内に）電力
用スイッチング素子群７１、７２、７３、７４が搭載さ
れ、同時にオン・オフする複数の電力用スイッチング素
子がまとめて同じ電力用スイッチング素子群７１、７
２、７３、７４に分類されるので、コンパクトな構造で
装置を構成することができる。ゲート端子７１ａ、７２
ａ、７３ａ、７４ａも規則的に効率良く半導体基板７０
上に配列することが可能となる。
ば、共通の半導体基板７０上に（同一チップ内に）電力
用スイッチング素子群７１、７２、７３、７４が搭載さ
れ、同時にオン・オフする複数の電力用スイッチング素
子がまとめて同じ電力用スイッチング素子群７１、７
２、７３、７４に分類されるので、コンパクトな構造で
装置を構成することができる。ゲート端子７１ａ、７２
ａ、７３ａ、７４ａも規則的に効率良く半導体基板７０
上に配列することが可能となる。
【００８３】（第６の実施形態）図８は、本発明による
電力用半導体装置の第６の実施形態の構成を示す回路図
である。
電力用半導体装置の第６の実施形態の構成を示す回路図
である。
【００８４】図８に示すように、半導体基板８０上に４
つの電力用スイッチング素子群８１、８２、８３、８４
が列方向に配置されている。これらの電力用スイッチン
グ素子群８１、８２、８３、８４のそれぞれには、行方
向に配置された４つの電力用スイッチング素子から構成
されている。ゲート端子８５、８６、８７は、４つの電
力用スイッチング素子群８１、８２、８３、８４の間の
部分にそれぞれ設けられており、お互いに平行になるよ
うに配列されている。８８は制御部であり、ゲート端子
８５、８６、８７に対して配線により電気的に接続され
ている。
つの電力用スイッチング素子群８１、８２、８３、８４
が列方向に配置されている。これらの電力用スイッチン
グ素子群８１、８２、８３、８４のそれぞれには、行方
向に配置された４つの電力用スイッチング素子から構成
されている。ゲート端子８５、８６、８７は、４つの電
力用スイッチング素子群８１、８２、８３、８４の間の
部分にそれぞれ設けられており、お互いに平行になるよ
うに配列されている。８８は制御部であり、ゲート端子
８５、８６、８７に対して配線により電気的に接続され
ている。
【００８５】本実施形態による電力用半導体装置におい
ても、共通の半導体基板８０上に（同一チップ内に）電
力用スイッチング素子群８１、８２、８３、８４が搭載
され、同時にオン・オフする複数の電力用スイッチング
素子がまとめて同じ電力用スイッチング素子群７１、７
２、７３、７４に分類されるので、コンパクトな構造で
装置を構成することができる。ゲート端子７１ａ、７２
ａ、７３ａ、７４ａもより規則的に効率良く半導体基板
７０上に配列することが可能となる。
ても、共通の半導体基板８０上に（同一チップ内に）電
力用スイッチング素子群８１、８２、８３、８４が搭載
され、同時にオン・オフする複数の電力用スイッチング
素子がまとめて同じ電力用スイッチング素子群７１、７
２、７３、７４に分類されるので、コンパクトな構造で
装置を構成することができる。ゲート端子７１ａ、７２
ａ、７３ａ、７４ａもより規則的に効率良く半導体基板
７０上に配列することが可能となる。
【００８６】（第７の実施形態）図９は、本発明による
電力用半導体装置の第７の実施形態の構成を示す回路図
である。
電力用半導体装置の第７の実施形態の構成を示す回路図
である。
【００８７】図９に示すように、半導体基板上に２５の
電力用スイッチング素子９１がマトリックス状に配列さ
れており、前記半導体基板の中心部には電流検出部及び
判定部９２が設けられている。前記半導体基板の最外周
部に設けられた電力用スイッチング素子９１のゲート電
極にはゲート配線９３が接続されており、また、電流検
出部及び判定部９２にも接続配線９４が接続されてい
る。ゲート配線９３及び接続配線９４はお互いに接続さ
れており、電流検出部及び判定部９２から発せられる信
号が前記半導体基板の最外周部に設けられた電力用スイ
ッチング素子９１に対して入力されるようになってい
る。
電力用スイッチング素子９１がマトリックス状に配列さ
れており、前記半導体基板の中心部には電流検出部及び
判定部９２が設けられている。前記半導体基板の最外周
部に設けられた電力用スイッチング素子９１のゲート電
極にはゲート配線９３が接続されており、また、電流検
出部及び判定部９２にも接続配線９４が接続されてい
る。ゲート配線９３及び接続配線９４はお互いに接続さ
れており、電流検出部及び判定部９２から発せられる信
号が前記半導体基板の最外周部に設けられた電力用スイ
ッチング素子９１に対して入力されるようになってい
る。
【００８８】本実施形態による電力用半導体装置におい
ては、電流検出部及び判定部９２からゲート配線９３へ
と入力される信号により前記半導体基板の最外周部に設
けられた電力用スイッチング素子９１のオン・オフが制
御される。半導体装置全体に流れる電流（ターンオフ時
直前の電流）の値が基準値よりも大きい場合には、前記
半導体基板上の全電力用スイッチング素子９１がオンす
るように設定する。ここで、当該半導体基板の内側に設
けられたスイッチング素子９１はオンしているので、こ
の素子９１のみならず（かかる内側のスイッチング素子
９１に対するゲート配線の図示は省略している。）、最
外周部に設けられたスイッチング素子９１をもオンさせ
ることになる。これに対して、半導体装置全体に流れる
上記電流の値が上記基準値よりも小さい場合には、前記
半導体基板の最外周部に設けられたスイッチング素子９
１をオフさせ、当該半導体基板の内側に設けられたスイ
ッチング素子９１のみをオンさせる。以上のようにして
電力用スイッチング素子９１の通電素子数を制御した
後、ターンオフ動作を行い、電力用半導体装置のスイッ
チオフを完了する。
ては、電流検出部及び判定部９２からゲート配線９３へ
と入力される信号により前記半導体基板の最外周部に設
けられた電力用スイッチング素子９１のオン・オフが制
御される。半導体装置全体に流れる電流（ターンオフ時
直前の電流）の値が基準値よりも大きい場合には、前記
半導体基板上の全電力用スイッチング素子９１がオンす
るように設定する。ここで、当該半導体基板の内側に設
けられたスイッチング素子９１はオンしているので、こ
の素子９１のみならず（かかる内側のスイッチング素子
９１に対するゲート配線の図示は省略している。）、最
外周部に設けられたスイッチング素子９１をもオンさせ
ることになる。これに対して、半導体装置全体に流れる
上記電流の値が上記基準値よりも小さい場合には、前記
半導体基板の最外周部に設けられたスイッチング素子９
１をオフさせ、当該半導体基板の内側に設けられたスイ
ッチング素子９１のみをオンさせる。以上のようにして
電力用スイッチング素子９１の通電素子数を制御した
後、ターンオフ動作を行い、電力用半導体装置のスイッ
チオフを完了する。
【００８９】即ち、ターンオフ時直前の電流値が大きい
場合には、全電力用スイッチング素子９１を通じてター
ンオフ電流を流し、一方、ターンオフ時直前の電流値が
小さい場合には、前記半導体基板の内側に設けられたス
イッチング素子９１のみをオンにして当該素子に流れる
電流の電流密度を増加させてターンオフ電流を流し出す
ことによりターンオフ時間を短縮することが可能とな
る。本実施形態の場合は、前記半導体基板の内側の部分
を介してターンオフ電流を流し出すことにより、当該タ
ーンオフ電流を安定して減少させてゼロとすることがで
きるとともに、ターンオフ時間を顕著に減少させること
が可能である。
場合には、全電力用スイッチング素子９１を通じてター
ンオフ電流を流し、一方、ターンオフ時直前の電流値が
小さい場合には、前記半導体基板の内側に設けられたス
イッチング素子９１のみをオンにして当該素子に流れる
電流の電流密度を増加させてターンオフ電流を流し出す
ことによりターンオフ時間を短縮することが可能とな
る。本実施形態の場合は、前記半導体基板の内側の部分
を介してターンオフ電流を流し出すことにより、当該タ
ーンオフ電流を安定して減少させてゼロとすることがで
きるとともに、ターンオフ時間を顕著に減少させること
が可能である。
【００９０】また、本実施形態の電力用半導体装置によ
っても、第５及び第６の実施形態と同様にコンパクトな
構造で装置を構成することができる。また、ゲート端子
９３の設置も容易である。
っても、第５及び第６の実施形態と同様にコンパクトな
構造で装置を構成することができる。また、ゲート端子
９３の設置も容易である。
【００９１】図１０は、本発明による電力用半導体装置
の第７の実施形態にかかる変形例の構成を示す回路図で
ある。
の第７の実施形態にかかる変形例の構成を示す回路図で
ある。
【００９２】図１０に示すように、半導体基板上に２５
の電力用スイッチング素子１０１がマトリックス状に配
列されており、前記半導体基板の一部には電流検出部及
び判定部１０２が設けられている。前記半導体基板に設
けられた複数の電力用スイッチング素子１０１のうち最
外周部に設けられたスイッチング素子１０１のゲート電
極にはゲート配線１０３が、内側に設けられたスイッチ
ング素子１０１のゲート電極にはゲート配線１０４が接
続されている。ゲート配線１０３及び１０４は、それぞ
れ接続配線１０５及び１０６を介して電流検出部及び判
定部９２に対して接続されており、電流検出部及び判定
部１０２から発せられる信号は、接続配線１０５及び１
０６、並びにゲート配線１０３及び１０４を介してそれ
ぞれ前記半導体基板の最外周部及び内側の電力用スイッ
チング素子１０１に対して入力されるようになってい
る。
の電力用スイッチング素子１０１がマトリックス状に配
列されており、前記半導体基板の一部には電流検出部及
び判定部１０２が設けられている。前記半導体基板に設
けられた複数の電力用スイッチング素子１０１のうち最
外周部に設けられたスイッチング素子１０１のゲート電
極にはゲート配線１０３が、内側に設けられたスイッチ
ング素子１０１のゲート電極にはゲート配線１０４が接
続されている。ゲート配線１０３及び１０４は、それぞ
れ接続配線１０５及び１０６を介して電流検出部及び判
定部９２に対して接続されており、電流検出部及び判定
部１０２から発せられる信号は、接続配線１０５及び１
０６、並びにゲート配線１０３及び１０４を介してそれ
ぞれ前記半導体基板の最外周部及び内側の電力用スイッ
チング素子１０１に対して入力されるようになってい
る。
【００９３】かかる実施形態も、上記した実施形態と同
様にターンオフ時間を顕著に減少させることが可能であ
り、また、コンパクトな構造で装置を構成することがで
きる。また、ゲート配線１０３及び１０４の設置も容易
である。
様にターンオフ時間を顕著に減少させることが可能であ
り、また、コンパクトな構造で装置を構成することがで
きる。また、ゲート配線１０３及び１０４の設置も容易
である。
【００９４】（第８の実施形態）図１１は、本発明によ
る電力用半導体装置の第８の実施形態の構成を示す回路
図である。
る電力用半導体装置の第８の実施形態の構成を示す回路
図である。
【００９５】図１１に示すように、電力用スイッチング
素子１１１ａは電力用スイッチング素子１１２ａに対し
て並列に接続されている。これらの素子１１１ａ及び１
１２ａは同じ規格のものであり、ゲートオン電圧も同じ
設計となっている。電力用スイッチング素子１１２ａと
エミッタ端子Ｅとの間にはスイッチング部１１３が挿入
されており、スイッチング部１１３により素子１１２ａ
のオン、オフが制御される。
素子１１１ａは電力用スイッチング素子１１２ａに対し
て並列に接続されている。これらの素子１１１ａ及び１
１２ａは同じ規格のものであり、ゲートオン電圧も同じ
設計となっている。電力用スイッチング素子１１２ａと
エミッタ端子Ｅとの間にはスイッチング部１１３が挿入
されており、スイッチング部１１３により素子１１２ａ
のオン、オフが制御される。
【００９６】１１４は制御部であり、スイッチング素子
１１１ａ及び１１２ａのゲート電圧を制御し、通電素子
のチップ数を制御するものである。制御部１１４のゲー
ト制御端子１１４ａは、電力用スイッチング素子１１１
ａ及び１１２ａそれぞれのゲート電極に接続されてい
る。また、制御部１１４のチップ数制御端子１１４ｂ
は、スイッチング部１１３に接続されている。１１１ｂ
及び１１２ｂはそれぞれダイオードであり、それぞれ電
力用スイッチング素子１１１ａ及び１１２ａに対して逆
並列に接続されている。
１１１ａ及び１１２ａのゲート電圧を制御し、通電素子
のチップ数を制御するものである。制御部１１４のゲー
ト制御端子１１４ａは、電力用スイッチング素子１１１
ａ及び１１２ａそれぞれのゲート電極に接続されてい
る。また、制御部１１４のチップ数制御端子１１４ｂ
は、スイッチング部１１３に接続されている。１１１ｂ
及び１１２ｂはそれぞれダイオードであり、それぞれ電
力用スイッチング素子１１１ａ及び１１２ａに対して逆
並列に接続されている。
【００９７】かかる電力用半導体装置においては、電力
用スイッチング素子１１１ａ及び１１２ａを流れる電流
の値を求め、この電流値に基づいて電力用スイッチング
素子１１２ａの通電状態を制御する。この制御動作は以
下のようになる。
用スイッチング素子１１１ａ及び１１２ａを流れる電流
の値を求め、この電流値に基づいて電力用スイッチング
素子１１２ａの通電状態を制御する。この制御動作は以
下のようになる。
【００９８】まず、当該電力用半導体装置がオン状態の
場合には、スイッチング部１１３内は短絡されており、
電力用スイッチング素子１１１ａ及び１１２ａのゲート
にはそれぞれオン電圧が与えられているので、電力用ス
イッチング素子１１１ａ及び１１２ａのそれぞれはオン
状態にある。当該半導体装置をオン状態からオフするた
めには、スイッチング部１１３を動作させて、ターンオ
フ時直前における電流値に対応して電力用スイッチング
素子１１２ａのオン、オフを制御する。
場合には、スイッチング部１１３内は短絡されており、
電力用スイッチング素子１１１ａ及び１１２ａのゲート
にはそれぞれオン電圧が与えられているので、電力用ス
イッチング素子１１１ａ及び１１２ａのそれぞれはオン
状態にある。当該半導体装置をオン状態からオフするた
めには、スイッチング部１１３を動作させて、ターンオ
フ時直前における電流値に対応して電力用スイッチング
素子１１２ａのオン、オフを制御する。
【００９９】ターンオフ時直前における電流値が基準値
（スイッチング部１１３のオン電圧に対応させて設
定。）よりも大きい場合には、チップ数制御端子１１４
ｂからスイッチング部１１３へとオン信号を出力して、
スイッチング部１１３をオンする。このスイッチング部
１１３には例えばＭＯＳＦＥＴやバイポーラトランジス
タ等のスイッチングトランジスタが設けられ、上記出力
信号がゲートやベース等に入力されることによりスイッ
チング部１１３のオン設定を可能とする。スイッチング
部１１３がオンされると、これと直列接続された電力用
スイッチング素子１１２ａが通電状態となる。これによ
り、電力用スイッチング素子１１１ａ及び１１２ａを同
時にオンにして通電させる。
（スイッチング部１１３のオン電圧に対応させて設
定。）よりも大きい場合には、チップ数制御端子１１４
ｂからスイッチング部１１３へとオン信号を出力して、
スイッチング部１１３をオンする。このスイッチング部
１１３には例えばＭＯＳＦＥＴやバイポーラトランジス
タ等のスイッチングトランジスタが設けられ、上記出力
信号がゲートやベース等に入力されることによりスイッ
チング部１１３のオン設定を可能とする。スイッチング
部１１３がオンされると、これと直列接続された電力用
スイッチング素子１１２ａが通電状態となる。これによ
り、電力用スイッチング素子１１１ａ及び１１２ａを同
時にオンにして通電させる。
【０１００】一方、ターンオフ時直前における電流値が
基準値よりも小さい場合には、チップ数制御端子１１４
ｂからスイッチング部１１３へとオフ信号を出力して、
スイッチング部１１３をオフする。スイッチング部１１
３がオフされると、これと直列接続された電力用スイッ
チング素子１１２ａは通電しなくなる。これにより、電
力用スイッチング素子１１１ａのみをオンにして通電さ
せる。以上のようにして電力用スイッチング素子１１１
ａ及び１１２ａの通電素子数を制御した後、ターンオフ
動作を行い、電力用半導体装置のスイッチオフを完了す
る。
基準値よりも小さい場合には、チップ数制御端子１１４
ｂからスイッチング部１１３へとオフ信号を出力して、
スイッチング部１１３をオフする。スイッチング部１１
３がオフされると、これと直列接続された電力用スイッ
チング素子１１２ａは通電しなくなる。これにより、電
力用スイッチング素子１１１ａのみをオンにして通電さ
せる。以上のようにして電力用スイッチング素子１１１
ａ及び１１２ａの通電素子数を制御した後、ターンオフ
動作を行い、電力用半導体装置のスイッチオフを完了す
る。
【０１０１】即ち、ターンオフ時直前における電流値が
大きい場合には、電力用スイッチング素子１１１ａ及び
１１２ａをともに通電させて両素子を通じてターンオフ
電流を流し、一方、ターンオフ時直前における電流値が
小さい場合には、電力用スイッチング素子１１１ａのみ
をオンにして当該素子に流れる電流の電流密度を増加さ
せてターンオフ電流を流し出すことによりターンオフ時
間を短縮することが可能となる。
大きい場合には、電力用スイッチング素子１１１ａ及び
１１２ａをともに通電させて両素子を通じてターンオフ
電流を流し、一方、ターンオフ時直前における電流値が
小さい場合には、電力用スイッチング素子１１１ａのみ
をオンにして当該素子に流れる電流の電流密度を増加さ
せてターンオフ電流を流し出すことによりターンオフ時
間を短縮することが可能となる。
【０１０２】（第９の実施形態）図１２は、本発明によ
る電力用半導体装置の第９の実施形態の構成を示す回路
図である。
る電力用半導体装置の第９の実施形態の構成を示す回路
図である。
【０１０３】図１２に示すように、電力用スイッチング
素子１２１ａは電力用スイッチング素子１２２ａに対し
て並列に接続されている。これらの素子１２１ａ及び１
２２ａは同じ規格のものであり、ゲートオン電圧も同じ
設計となっている。電力用スイッチング素子１２２ａと
エミッタ端子Ｅとの間にはスイッチング部１２３が挿入
されており、スイッチング部１２３により素子１１２ａ
のオン、オフが制御される。
素子１２１ａは電力用スイッチング素子１２２ａに対し
て並列に接続されている。これらの素子１２１ａ及び１
２２ａは同じ規格のものであり、ゲートオン電圧も同じ
設計となっている。電力用スイッチング素子１２２ａと
エミッタ端子Ｅとの間にはスイッチング部１２３が挿入
されており、スイッチング部１２３により素子１１２ａ
のオン、オフが制御される。
【０１０４】１２４は制御部であり、スイッチング素子
１２１ａ及び１２２ａのゲート電圧を制御し、通電素子
のチップ数を制御するものである。１２１ｂ及び１２２
ｂはそれぞれダイオードであり、それぞれ電力用スイッ
チング素子１２１ａ及び１２２ａに対して逆並列に接続
されている。
１２１ａ及び１２２ａのゲート電圧を制御し、通電素子
のチップ数を制御するものである。１２１ｂ及び１２２
ｂはそれぞれダイオードであり、それぞれ電力用スイッ
チング素子１２１ａ及び１２２ａに対して逆並列に接続
されている。
【０１０５】また、電力用スイッチング素子１２１ａの
エミッタとエミッタ端子Ｅとの間には抵抗１２５が並列
に挿入されており、電力用スイッチング素子１２１ａを
流れる電流の一部が抵抗１２５に流れ込むようになって
いる。抵抗１２５は電流検出素子の一部を構成する。か
かる抵抗１２５のエミッタ端子Ｅと反対側の端子はスイ
ッチング部１２３に接続されている。
エミッタとエミッタ端子Ｅとの間には抵抗１２５が並列
に挿入されており、電力用スイッチング素子１２１ａを
流れる電流の一部が抵抗１２５に流れ込むようになって
いる。抵抗１２５は電流検出素子の一部を構成する。か
かる抵抗１２５のエミッタ端子Ｅと反対側の端子はスイ
ッチング部１２３に接続されている。
【０１０６】かかる電力用半導体装置においては、抵抗
１２５を流れる電流の値に基づいてスイッチング部１２
３の通電状態を制御する。この制御動作は以下のように
なる。
１２５を流れる電流の値に基づいてスイッチング部１２
３の通電状態を制御する。この制御動作は以下のように
なる。
【０１０７】当該電力用半導体装置がオン状態の場合に
は、スイッチング部１２３内は短絡されており、電力用
スイッチング素子１２１ａ及び１２２ａのゲートにはそ
れぞれオン電圧が与えられているので、電力用スイッチ
ング素子１２１ａ及び１２２ａのそれぞれはオン状態に
ある。当該半導体装置をオン状態からオフするために
は、スイッチング部１２３を動作させて、ターンオフ時
直前における電流値に対応して電力用スイッチング素子
１２２ａのオン、オフを制御する。
は、スイッチング部１２３内は短絡されており、電力用
スイッチング素子１２１ａ及び１２２ａのゲートにはそ
れぞれオン電圧が与えられているので、電力用スイッチ
ング素子１２１ａ及び１２２ａのそれぞれはオン状態に
ある。当該半導体装置をオン状態からオフするために
は、スイッチング部１２３を動作させて、ターンオフ時
直前における電流値に対応して電力用スイッチング素子
１２２ａのオン、オフを制御する。
【０１０８】ターンオフ時直前において抵抗１２５を流
れる電流の値が大きい場合には、抵抗１２５の両端に基
準値（スイッチング部１２３のオン電圧に対応させて設
定。）よりも大きな電圧降下が生じ、かかる電圧降下分
がスイッチング部１２３に入力されることにより当該ス
イッチング部１２３はオンする。このスイッチング部１
２３には例えばＭＯＳＦＥＴやバイポーラトランジスタ
等のスイッチングトランジスタが設けられ、上記出力信
号がゲートやベース等に入力されることによりスイッチ
ング部１２３のオン設定を可能とする。スイッチング部
１２３がオンされると、これと直列接続された電力用ス
イッチング素子１２２ａが通電状態となる。これによ
り、電力用スイッチング素子１２１ａ及び１２２ａを同
時にオンにして通電させる。
れる電流の値が大きい場合には、抵抗１２５の両端に基
準値（スイッチング部１２３のオン電圧に対応させて設
定。）よりも大きな電圧降下が生じ、かかる電圧降下分
がスイッチング部１２３に入力されることにより当該ス
イッチング部１２３はオンする。このスイッチング部１
２３には例えばＭＯＳＦＥＴやバイポーラトランジスタ
等のスイッチングトランジスタが設けられ、上記出力信
号がゲートやベース等に入力されることによりスイッチ
ング部１２３のオン設定を可能とする。スイッチング部
１２３がオンされると、これと直列接続された電力用ス
イッチング素子１２２ａが通電状態となる。これによ
り、電力用スイッチング素子１２１ａ及び１２２ａを同
時にオンにして通電させる。
【０１０９】一方、ターンオフ時直前において抵抗１２
５を流れる電流の値が小さい場合には、抵抗１２５の両
端に上記基準値よりも小さな電圧降下が生じ、かかる電
圧降下分がスイッチング部１２３に入力されることによ
り当該スイッチング部１２３はオフする。スイッチング
部１２３がオフされると、これと直列接続された電力用
スイッチング素子１２２ａは通電しなくなる。これによ
り、電力用スイッチング素子１２１ａのみをオンにして
通電させる。以上のようにして電力用スイッチング素子
１２１ａ及び１２２ａの通電素子数を制御した後、ター
ンオフ動作を行い、電力用半導体装置のスイッチオフを
完了する。
５を流れる電流の値が小さい場合には、抵抗１２５の両
端に上記基準値よりも小さな電圧降下が生じ、かかる電
圧降下分がスイッチング部１２３に入力されることによ
り当該スイッチング部１２３はオフする。スイッチング
部１２３がオフされると、これと直列接続された電力用
スイッチング素子１２２ａは通電しなくなる。これによ
り、電力用スイッチング素子１２１ａのみをオンにして
通電させる。以上のようにして電力用スイッチング素子
１２１ａ及び１２２ａの通電素子数を制御した後、ター
ンオフ動作を行い、電力用半導体装置のスイッチオフを
完了する。
【０１１０】即ち、ターンオフ時直前における電流値が
大きい場合には、電力用スイッチング素子１２１ａ及び
１２２ａをともに通電させて両素子を通じてターンオフ
電流を流し、一方、ターンオフ時直前における電流値が
小さい場合には、電力用スイッチング素子１２１ａのみ
をオンにして当該素子に流れる電流の電流密度を増加さ
せてターンオフ電流を流し出すことによりターンオフ時
間を短縮することが可能となる。
大きい場合には、電力用スイッチング素子１２１ａ及び
１２２ａをともに通電させて両素子を通じてターンオフ
電流を流し、一方、ターンオフ時直前における電流値が
小さい場合には、電力用スイッチング素子１２１ａのみ
をオンにして当該素子に流れる電流の電流密度を増加さ
せてターンオフ電流を流し出すことによりターンオフ時
間を短縮することが可能となる。
【０１１１】なお、本発明は上記実施形態に限定される
ことはない。例えば、上記実施形態においては主とし
て、ターンオン状態では制御を行わずにターンオフ時及
びそれに先立つ時間にのみ通電素子数等を制御する方式
を述べたが、ターンオン状態及びターンオフ時を通して
一体的に通電素子数等を制御する方式に対しても本発明
は適用可能である。即ち、この場合には、制御部を動作
させつづけることとなり、オン状態時においても装置に
流れる電流に応じて通電素子数が決定されることとな
る。
ことはない。例えば、上記実施形態においては主とし
て、ターンオン状態では制御を行わずにターンオフ時及
びそれに先立つ時間にのみ通電素子数等を制御する方式
を述べたが、ターンオン状態及びターンオフ時を通して
一体的に通電素子数等を制御する方式に対しても本発明
は適用可能である。即ち、この場合には、制御部を動作
させつづけることとなり、オン状態時においても装置に
流れる電流に応じて通電素子数が決定されることとな
る。
【０１１２】また、言うまでもないが、図１６における
単層ブリッジ回路に対して本発明の電力用半導体装置を
適用することが可能であり、かかる回路を用いてモータ
ー等を作製することも可能である。
単層ブリッジ回路に対して本発明の電力用半導体装置を
適用することが可能であり、かかる回路を用いてモータ
ー等を作製することも可能である。
【０１１３】その他、本発明の趣旨を逸脱しない範囲で
種々変形して実施することが可能である。
種々変形して実施することが可能である。
【０１１４】
【発明の効果】本発明の電力用半導体装置によれば、タ
ーンオフ電流が小さな領域でもターンオフ時間を減少さ
せることができ、ターンオフ損失を低減させることが可
能である。また、ブリッジ回路等においてデッドタイム
を低減させることも可能である。
ーンオフ電流が小さな領域でもターンオフ時間を減少さ
せることができ、ターンオフ損失を低減させることが可
能である。また、ブリッジ回路等においてデッドタイム
を低減させることも可能である。
【図１】 本発明による電力用半導体装置の第１の実施
形態の構成を示す回路図。
形態の構成を示す回路図。
【図２】 本発明による電力用半導体装置の第１の実施
形態にかかる具体的構成を示す回路図。
形態にかかる具体的構成を示す回路図。
【図３】 本発明による電力用半導体装置の第２の実施
形態の構成を示す回路図。
形態の構成を示す回路図。
【図４】 本発明による電力用半導体装置の第２の実施
形態にかかる具体的構成を示す回路図。
形態にかかる具体的構成を示す回路図。
【図５】 本発明による電力用半導体装置の第３の実施
形態の構成を示す回路図。
形態の構成を示す回路図。
【図６】 本発明による電力用半導体装置の第４の実施
形態の構成を示す回路図。
形態の構成を示す回路図。
【図７】 本発明による電力用半導体装置の第５の実施
形態の構成を示す回路図。
形態の構成を示す回路図。
【図８】 本発明による電力用半導体装置の第６の実施
形態の構成を示す回路図。
形態の構成を示す回路図。
【図９】 本発明による電力用半導体装置の第７の実施
形態の構成を示す回路図。
形態の構成を示す回路図。
【図１０】 本発明による電力用半導体装置の第７の実
施形態にかかる変形例の構成を示す回路図。
施形態にかかる変形例の構成を示す回路図。
【図１１】 本発明による電力用半導体装置の第８の実
施形態の構成を示す回路図。
施形態の構成を示す回路図。
【図１２】 本発明による電力用半導体装置の第９の実
施形態の構成を示す回路図。
施形態の構成を示す回路図。
【図１３】 従来の従来の電力用半導体装置を表す回路
図。
図。
【図１４】 従来の電力用半導体素子におけるターンオ
フ時の電流・電圧波形を示す特性図。
フ時の電流・電圧波形を示す特性図。
【図１５】 従来のターンオフ電流とターンオフ損失と
の関係を示す特性図。
の関係を示す特性図。
【図１６】 単層ブリッジ回路を示す回路図。
１、２…電力用スイッチング素子 Ｇ1、Ｇ2…ゲート端子 ３…可変電圧源 ４…電流判定部 ４１…電力用スイッチング素子 ４２…抵抗 ４３…スイッチング部 ５１、５２、５３…電力用スイッチング素子 ５４、５５…抵抗 ５６、５７…スイッチング部 ６１、６２、６３…電力用スイッチング素子 ６４、６５…抵抗 ６６、６７…スイッチング部 ７０…半導体基板 ７１、７２、７３、７４…電力用スイッチング素子群 ７１ａ、７２ａ、７３ａ、７４ａ…ゲート端子 ７１ｂ、７２ｂ、７３ｂ、７４ｂ…絶縁パッド ７１ｃ、７２ｃ、７３ｃ、７４ｃ…ゲート端子 ７１ｄ、７２ｄ、７３ｄ、７４ｄ…ボンディングワイヤ ７５…制御部 ８０…半導体基板 ８１、８２、８３、８４…電力用スイッチング素子群 ８５、８６、８７…ゲート端子 ８８…制御部 ９１…電力用スイッチング素子 ９２…電流検出部及び判定部 ９３…ゲート配線 ９４…接続配線 １０１…電力用スイッチング素子 １０２…電流検出部及び判定部 １０３…ゲート配線 １０４…ゲート配線 １０５…接続配線 １０６…接続配線 １１１ａ、１１２ａ…電力用スイッチング素子 １１１ｂ、１１２ｂ…ダイオード １１３…スイッチング部 １１４…制御部 １１４ａ…ゲート制御端子 １１４ｂ…チップ数制御端子 １２１ａ、１２２ａ…電力用スイッチング素子 １２１ｂ、１２２ｂ…ダイオード １２３…スイッチング部 １２４…制御部 １２５…抵抗 １３１、１３２、１３３…電力用半導体素子 １６１ａ、１６２ａ、１６３ａ、１６４ａ…電力用半導
体素子 １６１ｂ、１６２ｂ、１６３ｂ、１６４ｂ…ダイオード １６５…モーター Ｇ1、Ｇ2、Ｇ3、Ｇ4…ゲート端子 Ｅ1、Ｅ2、Ｅ3、Ｅ4…エミッタ Ｃ1、Ｃ2、Ｃ3、Ｃ4…コレクタ
体素子 １６１ｂ、１６２ｂ、１６３ｂ、１６４ｂ…ダイオード １６５…モーター Ｇ1、Ｇ2、Ｇ3、Ｇ4…ゲート端子 Ｅ1、Ｅ2、Ｅ3、Ｅ4…エミッタ Ｃ1、Ｃ2、Ｃ3、Ｃ4…コレクタ
Claims (14)
- 【請求項１】 お互いに並列に接続された複数の電力用
スイッチング素子と、この複数の電力用スイッチング素
子に流れる電流の値に応じて、ターンオフ時における前
記複数の電力用スイッチング素子の通電素子数を制御す
る制御部とを具備することを特徴とする電力用半導体装
置。 - 【請求項２】 お互いに並列に接続された複数の電力用
スイッチング素子と、この複数の電力用スイッチング素
子に流れる電流の値に応じて、前記複数の電力用スイッ
チング素子の通電素子数をターンオン状態時の数からタ
ーンオフ時の数へと制御する制御部とを具備することを
特徴とする電力用半導体装置。 - 【請求項３】 前記制御部は、前記複数の電力用スイッ
チング素子に流れる電流の値が大きい側で当該スイッチ
ング素子の通電素子数を増加させ、小さい側で減少させ
るものであることを特徴とする請求項１又は２記載の電
力用半導体装置。 - 【請求項４】 前記制御部は可変電圧源を含み、この可
変電圧源は、前記複数の電力用スイッチング素子のうち
一部のスイッチング素子のゲートと他の一部のスイッチ
ング素子のゲートとの間に設けられていることを特徴と
する請求項１乃至３のいずれかに記載の電力用半導体装
置。 - 【請求項５】 前記制御部は、前記複数の電力用スイッ
チング素子に対して並列に接続された電流検出素子を備
え、この電流検出素子で検出された電流の値に基づいて
前記複数の電力用スイッチング素子の通電素子数を制御
することを特徴とする請求項１乃至３のいずれかに記載
の電力用半導体装置。 - 【請求項６】 前記電流検出素子は抵抗を備え、この抵
抗に生ずる電圧降下を前記複数の電力用スイッチング素
子のうち一部のスイッチング素子のゲート若しくはエミ
ッタにフィードバックすることにより、前記複数の電力
用スイッチング素子の通電素子数を制御することを特徴
とする請求項５記載の電力用半導体装置。 - 【請求項７】 前記抵抗は、お互いに並列に接続され、
異なる抵抗値を有する複数の抵抗からなり、各抵抗に生
ずる電圧降下の各々を、前記複数の電力用スイッチング
素子のうちお互いに異なるスイッチング素子のゲート若
しくはエミッタにそれぞれフィードバックすることによ
り、前記複数の電力用スイッチング素子の通電素子数を
制御することを特徴とする請求項６記載の電力用半導体
装置。 - 【請求項８】 前記制御部は、前記複数の電力用スイッ
チング素子のうち複数のスイッチング素子の各々に対し
てそれぞれ並列に接続された電流検出素子を備え、当該
電流検出素子の各々において検出された電流の値に基づ
いて当該電流検出素子に対応するスイッチング素子のオ
ン・オフを制御することにより、前記複数の電力用スイ
ッチング素子の通電素子数を制御することを特徴とする
請求項１乃至３のいずれかに記載の電力用半導体装置。 - 【請求項９】 前記電流検出素子は抵抗を備え、この抵
抗に生ずる電圧降下を当該電流検出素子に対応するスイ
ッチング素子のゲート若しくはエミッタにフィードバッ
クすることにより、前記複数の電力用スイッチング素子
の通電素子数を制御することを特徴とする請求項８記載
の電力用半導体装置。 - 【請求項１０】 前記複数の電流検出素子のうち一部の
電流検出素子における抵抗の抵抗値は、他の電流検出素
子における抵抗の抵抗値と異なることを特徴とする請求
項９記載の電力用半導体装置。 - 【請求項１１】 前記複数の電力用スイッチング素子及
び前記制御部は共通の半導体基板に設けられていること
を特徴とする請求項１乃至１０のいずれかに記載の電力
用半導体装置。 - 【請求項１２】 フィードバックされる前記スイッチン
グ素子とフィードバックされない前記スイッチング素子
とは、前記半導体基板において領域を分けて分離して設
けられていることを特徴とする請求項１１記載の電力用
半導体装置。 - 【請求項１３】 異なる抵抗値を有する前記抵抗からの
フィードバックを受ける異なる前記スイッチング素子
は、お互いに前記半導体基板において領域を分けて分離
して設けられていることを特徴とする請求項１１記載の
電力用半導体装置。 - 【請求項１４】 前記複数の電力用スイッチング素子の
各々は、絶縁ゲート型半導体素子であることを特徴とす
る請求項１乃至１３のいずれかに記載の電力用半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197580A JP2002017080A (ja) | 2000-06-30 | 2000-06-30 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197580A JP2002017080A (ja) | 2000-06-30 | 2000-06-30 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002017080A true JP2002017080A (ja) | 2002-01-18 |
Family
ID=18695888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000197580A Pending JP2002017080A (ja) | 2000-06-30 | 2000-06-30 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002017080A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122176A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | プラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置 |
| JP2009195017A (ja) * | 2008-02-14 | 2009-08-27 | Fuji Electric Systems Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP2009284670A (ja) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | 車両用電動発電装置 |
| JP2012249509A (ja) * | 2011-05-02 | 2012-12-13 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2014057409A (ja) * | 2012-09-11 | 2014-03-27 | Sumitomo Electric Ind Ltd | インバータ回路 |
| US10288673B2 (en) | 2015-09-17 | 2019-05-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of measuring the same |
-
2000
- 2000-06-30 JP JP2000197580A patent/JP2002017080A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005122176A (ja) * | 2003-10-16 | 2005-05-12 | Samsung Sdi Co Ltd | プラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置 |
| US7372432B2 (en) | 2003-10-16 | 2008-05-13 | Samsung Sdi Co., Ltd. | Switching device and driving apparatus for plasma display panel |
| JP2009195017A (ja) * | 2008-02-14 | 2009-08-27 | Fuji Electric Systems Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP2009284670A (ja) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | 車両用電動発電装置 |
| JP4493701B2 (ja) * | 2008-05-22 | 2010-06-30 | 三菱電機株式会社 | 車両用電動発電装置 |
| JP2012249509A (ja) * | 2011-05-02 | 2012-12-13 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2014057409A (ja) * | 2012-09-11 | 2014-03-27 | Sumitomo Electric Ind Ltd | インバータ回路 |
| US10288673B2 (en) | 2015-09-17 | 2019-05-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of measuring the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666843B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US8729914B2 (en) | Detection of the conduction state of an RC-IGBT | |
| JP5519182B2 (ja) | 画像表示装置 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP2012249509A (ja) | 電力用半導体装置 | |
| JP2000232347A (ja) | ゲート回路及びゲート回路制御方法 | |
| JP2004014547A (ja) | 半導体装置及び容量調節回路 | |
| CN107851661A (zh) | 功率转换器的物理拓扑结构 | |
| KR102178107B1 (ko) | 프리휠링 SiC 다이오드를 갖는 RC-IGBT | |
| JP2003319638A (ja) | 半導体素子のゲート駆動回路 | |
| JPH11235015A (ja) | 電圧駆動型電力用半導体装置およびそのゲート制御方法 | |
| JP3696833B2 (ja) | 電力用半導体装置 | |
| US7212063B2 (en) | Half-bridge circuit with phase output | |
| CN111869068B (zh) | 开关装置以及开关装置的控制方法 | |
| JP2002095240A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路およびそれを用いた電力変換装置 | |
| JP2002017080A (ja) | 電力用半導体装置 | |
| US5418381A (en) | Photocoupled circuit with photodiode arrays driving a MOSFET switch and current limiting circuit | |
| JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP5383353B2 (ja) | 異常検出時急速放電回路 | |
| JP4007242B2 (ja) | 半導体装置 | |
| JPH11122087A (ja) | Ｆｅｔ装置 | |
| CN111354721B (zh) | 半导体装置 | |
| JPH0787247B2 (ja) | 半導体装置 | |
| US6809387B2 (en) | Power switching device | |
| JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |