JP2002095240A - 絶縁ゲート型半導体素子のゲート駆動回路およびそれを用いた電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】絶縁ゲート型半導体素子のゲートしきい値電圧
のばらつきを考慮せずに、電圧，電流定格を最大限に活
用すること。 【解決手段】複数個の絶縁ゲート型半導体素子1A,1Bを
互いに並列接続して構成される絶縁ゲート型半導体アー
ムにおける、絶縁ゲート型半導体素子1A,1Bのゲートを
駆動するゲート駆動回路において、絶縁ゲート型半導体
素子1A,1Bのターンオン時に、各々の絶縁ゲート型半導
体素子1A,1B間の電流差が所定電流よりも大きくなった
時に動作して、絶縁ゲート型半導体素子1A,1Bのゲート
抵抗を通常時よりも小さくする手段4c,5c,8を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁ゲート型半導
体素子のゲート駆動回路およびそれを用いた電力変換装
置に係り、特に絶縁ゲート型半導体素子のゲートしきい
値電圧のばらつきを考慮せずに、電圧，電流定格を最大
限に活用できるようにした絶縁ゲート型半導体素子のゲ
ート駆動回路およびそれを用いた電力変換装置に関する
ものである。

【０００２】

【従来の技術】従来から、絶縁ゲート型半導体素子は、
例えばモータ駆動用インバータ、無停電電源装置、周波
数変換装置等に多く用いられている。

【０００３】また、これら電力変換装置の電圧電流定格
が増加傾向にあるため、電力変換装置に使用される絶縁
ゲート型半導体素子の電圧電流定格も、高耐圧化、大電
流化されてきている。

【０００４】さらに、より高耐圧、大電流化する方法と
して、複数個の絶縁ゲート型半導体素子を並列接続、直
列接続して、絶縁ゲート型半導体アームを構成する方法
がある。

【０００５】以下、この種の絶縁ゲート型半導体アーム
における絶縁ゲート型半導体素子のゲート駆動回路につ
いて説明する。

【０００６】図５は、従来の絶縁ゲート型半導体素子の
ゲート駆動回路の概要構成例を示す回路図である。

【０００７】図５において、複数個（図では２個）の絶
縁ゲート型半導体素子１Ａ，１Ｂを互いに並列接続し
て、絶縁ゲート型半導体アームが構成されている。

【０００８】この各絶縁ゲート型半導体素子１Ａ，１Ｂ
は、コレクタ電極、ゲート電極およびエミッタ電極で構
成されており、以下それぞれをＣ電極、Ｇ電極およびＥ
電極として表記する。

【０００９】なお、絶縁ゲート型半導体素子１Ａ，１Ｂ
としては、例えばＩＧＢＴ，ＩＥＧＴ等が用いられる。

【００１０】一方、ゲート駆動回路７は、オンゲート部
とオフゲート部とから構成されている。

【００１１】オンゲート部は、オンゲート電源３aと、
オンゲートスイッチ４ａと、オンゲート抵抗５ａと、オ
ン用ダイオード６ａとを、図示のように互いに直列接続
して構成されている。

【００１２】また、オフゲート部は、オフゲート電源３
ｂと、オフゲートスイッチ４ｂと、オフゲート抵抗５ｂ
と、オフ用ダイオード６ｂとを、図示のように互いに直
列接続して構成されている。

【００１３】そして、このオンゲート部とオフゲート部
とは、図示のように互いに並列接続されている。

【００１４】なお、オンゲートスイッチ４ａとオフゲー
トスイッチ４ｂとは、一方がオンすると他方は必ずオフ
するように制御されるようになっている。

【００１５】そして、かかる構成のゲート駆動回路７
は、各絶縁ゲート型半導体素子１Ａ，１ＢのＧ電極とＥ
電極との間に、個別ゲート抵抗２Ａ，２Ｂを介して、図
示のように共通に接続されている。

【００１６】以上の絶縁ゲート型半導体素子のゲート駆
動回路７の動作は、以下のようになる。

【００１７】すなわち、オンゲートスイッチ４ａをオン
する（オン指令）と、オンゲート電源３ａ（例えば＋１
５Ｖ）が、オンゲート抵抗５ａ、オン用ダイオード６ａ
および個別ゲート抵抗２Ａを介して、絶縁ゲート型半導
体素子１ＡのＧ電極−Ｅ電極間ＶＧＥ１に印加される。

【００１８】そして、このＧ電極−Ｅ電極間ＶＧＥ１が
上昇して、絶縁ゲート型半導体素子１Ａのゲートしきい
値電圧以上となると、絶縁ゲート型半導体素子１Ａが導
通状態になり、Ｃ電極−Ｅ電極間に接続された図示しな
い主回路を介して、電流が流れる（以下、ターンオンと
称する）。

【００１９】また、絶縁ゲート型半導体素子１Ａが導通
状態の時に、オフ用ゲートスイッチ４ｂをオンする（オ
フ指令）と、オフゲート電源３Ｂ（例えば−１５Ｖ）
が、オフゲート抵抗５ｂ、オフ用ダイオード６ｂおよび
個別ゲート抵抗２Ａを介して、絶縁ゲート型半導体素子
１ＡのＧ電極−Ｅ電極間ＶＧＥ１に印加される。

【００２０】そして、このＧ電極−Ｅ電極間ＶＧＥ１が
ゲートしきい値電圧以下となり、絶縁ゲート型半導体素
子１Ａが阻止状態になり、Ｃ電極−Ｅ電極間に接続され
た図示しない主回路を介した電流は流れなくなる（以
下、ターンオフと称する）。

【００２１】なお、絶縁ゲート型半導体素子１Ｂについ
ても、絶縁ゲート型半導体素子１Ａの場合と同様に動作
する。

【００２２】

【発明が解決しようとする課題】ところで、上述したよ
うな絶縁ゲート型半導体アームを構成する複数個の絶縁
ゲート型半導体素子を選別する場合、一般的には、絶縁
ゲート型半導体素子の静特性、特にコレクタ−エミッタ
間飽和電圧、およびゲートしきい値電圧（またはゲート
−エミッタ間遮断電圧）を用いて行なうようにしてい
る。

【００２３】絶縁ゲート型半導体素子の損失に関係する
電流バランスは、主に定常的な領域ではコレクタ−エミ
ッタ問飽和電圧が関係し、過渡的な領域ではゲートしき
い値電圧が関係する。

【００２４】そして、通常、定常オン状態の電流バラン
スを揃えるため、コレクタ−エミッタ間飽和電圧を優先
して選別することが多く、ゲートしきい値電圧がばらつ
き易くなる。

【００２５】以下に、ゲートしきい値電圧がばらついた
時の問題点について述べる。

【００２６】絶縁ゲート型半導体素子１Ａのゲートしき
い値電圧Ｖｔｈ１Ａが、絶縁ゲート型半導体素子１Ｂの
ゲートしきい値電圧Ｖｔｈ１Ｂよりも低いとする。

【００２７】オン指令があると、ゲートしきい値電圧Ｖ
ｔｈ１Ａの低い絶縁ゲート型半導体素子１Ａが先にター
ンオンして、電流Ｉ１Ａが流れ始める。

【００２８】絶縁ゲート型半導体素子１ＢのＶＧＥ１Ｂ
がゲートしきい値電圧Ｖｔｈ１Ｂを超えるまで、電流Ｉ
１Ｂは流れ始めない。

【００２９】そして、絶縁ゲート型半導体素子１ＢのＶ
ＧＥ１Ｂがゲートしきい値電圧Ｖｔｈ１Ｂを超えるとタ
ーンオンするが、絶縁ゲート型半導体素子１Ａのゲート
しきい値電圧Ｖｔｈ１Ａと絶縁ゲート型半導体素子１Ｂ
のＶＧＥ１Ｂとの差が大きいと、絶縁ゲート型半導体素
子１Ａに、２個のスイッチ分の電流が流れる場合も起こ
り得る。

【００３０】以上のような理由から、絶縁ゲート型半導
体素子ＩＧＢＴ１１個当たりの使用電流を下げる必要が
あり、絶縁ゲート型半導体素子の電流定格を最大限に活
用することができない。

【００３１】一方、絶縁ゲート型半導体素子１Ａおよび
ＩＧＢＴ１を、互いに直列接続して絶縁ゲート型半導体
アームを構成したような場合には、絶縁ゲート型半導体
素子１Ａのゲートしきい値電圧が絶縁ゲート型半導体素
子１Ｂよりも高い場合、ゲートしきい値電圧が高い絶縁
ゲート型半導体素子１Ａが先にターンオフし、絶縁ゲー
ト型半導体素子１ＡのＣ電極−Ｅ電極間ＶＣＥ１Ａが上
昇する。

【００３２】その後、絶縁ゲート型半導体素子１Ｂがタ
ーンオフして、そのＣ電極−Ｅ電極間ＶＣＥ１Ｂも上昇
を開始する。

【００３３】従って、絶縁ゲート型半導体素子１ＡのＣ
電極−Ｅ電極間ＶＣＥ１Ａが絶縁ゲート型半導体素子１
ＢのＣ電極−Ｅ電極間ＶＣＥ１Ｂよりも高くなることに
なり、絶縁ゲート型半導体素子１Ａのゲートしきい値電
圧Ｖｔｈ１Ａと絶縁ゲート型半導体素子１Ｂのゲートし
きい値電圧Ｖｔｈ１Ｂとの差が大きいと、絶縁ゲート型
半導体素子１ＡのＣ電極−Ｅ電極間ＶＣＥ１Ａが２個の
スイッチ分の電圧になることもあり得る。

【００３４】そして、このような場合には、絶縁ゲート
型半導体素子ＩＧＢＴの使用電圧を下げる必要があり、
絶縁ゲート型半導体素子の電圧定格を最大限に活用する
ことができない。

【００３５】以上のように、従来の絶縁ゲート型半導体
素子のゲート駆動回路においては、ゲートしきい値電圧
のばらつきのために、絶縁ゲート型半導体素子の電圧電
流定格を最大限に活用することができないという問題点
がある。

【００３６】本発明の目的は、絶縁ゲート型半導体素子
のゲートしきい値電圧のばらつきを考慮せずに、電圧，
電流定格を最大限に活用することが可能な優れた絶縁ゲ
ート型半導体素子のゲート駆動回路およびそれを用いた
電力変換装置を提供することにある。

【００３７】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に対応する発明では、複数個の絶縁ゲー
ト型半導体素子を互いに並列接続して構成される絶縁ゲ
ート型半導体アームにおける、絶縁ゲート型半導体素子
のゲートを駆動するゲート駆動回路において、絶縁ゲー
ト型半導体素子のターンオン時に、各々の絶縁ゲート型
半導体素子間の電流差が所定電流よりも大きくなった時
に動作して、絶縁ゲート型半導体素子のゲート抵抗を通
常時よりも小さくする手段を備えている。

【００３８】従って、請求項１に対応する発明の絶縁ゲ
ート型半導体素子のゲート駆動回路においては、絶縁ゲ
ート型半導体素子のターンオン時に、各々の絶縁ゲート
型半導体素子間の電流差が所定電流よりも大きくなった
時に、絶縁ゲート型半導体素子のゲート抵抗を通常時よ
りも小さくすることにより、並列接続された全ての絶縁
ゲート型半導体素子のターンオンを早くでき、絶縁ゲー
ト型半導体素子間の電流差が拡大するのを防止すること
ができる。これにより、絶縁ゲート型半導体素子のゲー
トしきい値電圧のばらつきを考慮せずに、電流定格を最
大限に活用することが可能となる。

【００３９】また、請求項２に対応する発明では、複数
個の絶縁ゲート型半導体素子を互いに直列接続して構成
される絶縁ゲート型半導体アームにおける、絶縁ゲート
型半導体素子のゲートを駆動するゲート駆動回路におい
て、絶縁ゲート型半導体素子のターンオフ時に、各々の
絶縁ゲート型半導体素子間の電圧差が所定電圧よりも大
きくなった時に動作して、絶縁ゲート型半導体素子のゲ
ート抵抗を通常時よりも小さくする手段を備えている。

【００４０】従って、請求項２に対応する発明の絶縁ゲ
ート型半導体素子のゲート駆動回路においては、絶縁ゲ
ート型半導体素子のターンオフ時に、各々の絶縁ゲート
型半導体素子間の電圧差が所定電圧よりも大きくなった
時に、絶縁ゲート型半導体素子のゲート抵抗を通常時よ
りも小さくすることにより、直列接続された全ての絶縁
ゲート型半導体素子のターンオフを早くでき、絶縁ゲー
ト型半導体素子間の電圧差が拡大するのを防止すること
ができる。

【００４１】これにより、絶縁ゲート型半導体素子のゲ
ートしきい値電圧のばらつきを考慮せずに、電圧定格を
最大限に活用することが可能となる。

【００４２】さらに、請求項３に対応する発明では、複
数個の絶縁ゲート型半導体素子を互いに並列接続し、か
つ当該並列回路を複数個互いに直列接続して構成される
絶縁ゲート型半導体アームにおける、絶縁ゲート型半導
体素子のゲートを駆動するゲート駆動回路において、絶
縁ゲート型半導体素子のターンオン時に、同一並列回路
における各々の絶縁ゲート型半導体素子間の電流差が所
定電流よりも大きくなった時、または、絶縁ゲート型半
導体素子のターンオフ時に、異なった並列回路における
各々の絶縁ゲート型半導体素子間の電圧差が所定電圧よ
りも大きくなった時、に動作して、絶縁ゲート型半導体
素子のゲート抵抗を通常時よりも小さくする手段を備え
ている。

【００４３】従って、請求項３に対応する発明の絶縁ゲ
ート型半導体素子のゲート駆動回路においては、絶縁ゲ
ート型半導体素子のターンオン時に、同一並列回路にお
ける各々の絶縁ゲート型半導体素子間の電流差が所定電
流よりも大きくなった時、または、絶縁ゲート型半導体
素子のターンオフ時に、異なった並列回路における各々
の絶縁ゲート型半導体素子間の電圧差が所定電圧よりも
大きくなった時に、絶縁ゲート型半導体素子のゲート抵
抗を通常時よりも小さくすることにより、並列接続され
た全ての絶縁ゲート型半導体素子のターンオンを早くで
き、絶縁ゲート型半導体素子間の電流差が拡大するのを
防止することができ、また直列接続された全ての絶縁ゲ
ート型半導体素子のターンオフを早くでき、絶縁ゲート
型半導体素子間の電圧差が拡大するのを防止することが
できる。これにより、絶縁ゲート型半導体素子のゲート
しきい値電圧のばらつきを考慮せずに、電圧，電流定格
を最大限に活用することが可能となる。

【００４４】一方、請求項４に対応する発明では、複数
個の絶縁ゲート型半導体素子を備えて構成され、電力変
換を行なうインバータやコンバータ等の電力変換装置に
おいて、上記請求項１乃至請求項３のいずれか１項に対
応する発明の絶縁ゲート型半導体素子のゲート駆動回路
を、絶縁ゲート型半導体素子のゲート駆動回路として接
続している。

【００４５】従って、請求項４に対応する発明の電力変
換装置においては、上記請求項１乃至請求項３のいずれ
か１項に対応する発明の絶縁ゲート型半導体素子のゲー
ト駆動回路を、絶縁ゲート型半導体素子のゲート駆動回
路として用いることにより、絶縁ゲート型半導体素子の
ゲートしきい値電圧のばらつきを考慮せずに、電圧，電
流定格を最大限に活用することができる優れた電力変換
装置を得ることができる。

【００４６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００４７】（第１の実施の形態）図１は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路の構
成例を示す概要図であり、図５と同一部分には同一符号
を付してその説明を省略し、ここでは異なる部分につい
てのみ述べる。

【００４８】すなわち、本実施の形態による絶縁ゲート
型半導体素子のゲート駆動回路７は、図１に示すよう
に、前記図５におけるオンゲート部を構成するオンゲー
トスイッチ４ａ、およびオンゲート抵抗５ａの直列回路
と並列に、第２のオンゲートスイッチ４ｃ、および第２
のオンゲート抵抗５ｃの直列回路を接続し、さらに差電
流検出部８を備えた構成としている。

【００４９】差電流検出部８は、絶縁ゲート型半導体素
子１Ａ，１Ｂのターンオン時に、各々の絶縁ゲート型半
導体素子１Ａ，１Ｂ間の電流差を検出し、当該検出した
電流差が所定電流Ｉｒｅｆ１を超えた時に動作して、第
２のオンゲートスイッチ４ｃをオンさせる。

【００５０】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路の作用
について説明する。

【００５１】図１において、絶縁ゲート型半導体素子１
Ａのゲートしきい値電圧Ｖｔｈ１Ａが、絶縁ゲート型半
導体素子１Ｂのゲートしきい値電圧Ｖｔｈ１Ｂよりも低
いとする。

【００５２】このような場合には、絶縁ゲート型半導体
素子１Ａが先にターンオンし、その後、絶縁ゲート型半
導体素子１Ｂがターンオンする。

【００５３】そして、差電流検出部８により検出された
各々の絶縁ゲート型半導体素子１Ａ，１Ｂ間の電流差Ｉ
ｓｕｂが、所定電流Ｉｒｅｆ１よりも小さい時には、通
常動作する。

【００５４】もし、差電流検出部８により検出された各
々の絶縁ゲート型半導体素子１Ａ，１Ｂ間の電流差Ｉｓ
ｕｂが、所定電流Ｉｒｅｆ１よりも大きい時には、差電
流検出部８の動作出力によって第２のオンゲートスイッ
チ４ｃをオンさせて、オンゲート抵抗５ａと第２のオン
ゲート抵抗５ｃとを並列接続することにより、オンゲー
ト電源３ａから流れるゲート電流を大きくして、絶縁ゲ
ート型半導体素子１ＢのＶＧＥ１Ｂの上昇を早くし、絶
縁ゲート型半導体素子１Ｂを早くターンオンさせる。

【００５５】これにより、各々の絶縁ゲート型半導体素
子１Ａ，１Ｂ間の電流差Ｉｓｕｂが大きくなった場合で
も、絶縁ゲート型半導体素子１Ｂを早くターンオンさせ
ることができ、各々の絶縁ゲート型半導体素子１Ａ，１
Ｂ間の電流差が拡大するのを防止することができる。

【００５６】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路では、絶縁ゲート
型半導体素子１Ａ，１Ｂのターンオン時に、各々の絶縁
ゲート型半導体素子１Ａ，１Ｂ間の電流差が所定電流よ
りも大きくなった時に、絶縁ゲート型半導体素子１Ａ，
１Ｂのゲート抵抗を通常時よりも小さくするようにして
いるので、並列接続された全ての絶縁ゲート型半導体素
子１Ａ，１Ｂのターンオンを早くでき、絶縁ゲート型半
導体素子１Ａ，１Ｂ間の電流差が拡大するのを防止する
ことができる。

【００５７】これにより、絶縁ゲート型半導体素子１
Ａ，１Ｂのゲートしきい値電圧のばらつきを考慮せず
に、電流定格を最大限に活用することが可能となる。

【００５８】（変形例）なお、本実施の形態において、
差電流検出部８による電流検出には、絶縁ゲート型半導
体素子のＣ電極側に、変流器（ＣＴ）、ホール素子等を
用いる他に、絶縁ゲート型半導体素子の電流センス端子
を用いるようにしてもよい。

【００５９】また、本実施の形態では、複数個の絶縁ゲ
ート型半導体素子に対してゲート駆動回路を一つ用いて
いるが、１個の絶縁ゲート型半導体素子に対してゲート
駆動回路を一つ用いるようにしても、前述の場合と同様
の作用効果を得ることが可能である。

【００６０】（第２の実施の形態）図２は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路の構
成例を示す概要図であり、図１と同一部分には同一符号
を付して示している。

【００６１】図２において、複数個（図では２個）の絶
縁ゲート型半導体素子１Ａ，１Ｂを互いに直列接続し
て、絶縁ゲート型半導体アームを構成している。

【００６２】一方、各々の絶縁ゲート型半導体素子１
Ａ，１Ｂに対して、それぞれ一つのゲート駆動回路７
Ａ，７Ｂを個別に設けており、各々のゲート駆動回路７
Ａ，７Ｂは、オンゲート部とオフゲート部とからそれぞ
れ構成している。

【００６３】一方のゲート駆動回路７Ａにおいて、オン
ゲート部は、オンゲート電源３aＡと、オンゲートスイ
ッチ４ａＡと、オンゲート抵抗５ａＡと、オン用ダイオ
ード６ａＡとを、図示のように互いに直列接続して構成
している。

【００６４】また、オフゲート部は、オフゲート電源３
ｂＡと、オフゲートスイッチ４ｂＡと、オフゲート抵抗
５ｂＡと、オフ用ダイオード６ｂＡとを、図示のように
互いに直列接続して構成している。

【００６５】さらに、オフゲートスイッチ４ｂＡ、およ
びオフゲート抵抗５ｂＡの直列回路と並列に、第２のオ
フゲートスイッチ４ｄＡ、および第２のオフゲート抵抗
５ｄＡの直列回路を接続して構成している。

【００６６】そして、このオンゲート部とオフゲート部
とは、図示のように互いに並列接続している。

【００６７】なお、オンゲートスイッチ４ａＡとオフゲ
ートスイッチ４ｂＡとは、一方がオンすると他方は必ず
オフするように制御されるようになっている。

【００６８】そして、かかる構成のゲート駆動回路７Ａ
を、絶縁ゲート型半導体素子１ＡのＧ電極とＥ電極との
間に、個別ゲート抵抗２Ａを介して、図示のように接続
している。

【００６９】他方のゲート駆動回路７Ｂにおいて、オン
ゲート部は、オンゲート電源３aＢと、オンゲートスイ
ッチ４ａＢと、オンゲート抵抗５ａＢと、オン用ダイオ
ード６ａＢとを、図示のように互いに直列接続して構成
している。

【００７０】また、オフゲート部は、オフゲート電源３
ｂＢと、オフゲートスイッチ４ｂＢと、オフゲート抵抗
５ｂＢと、オフ用ダイオード６ｂＢとを、図示のように
互いに直列接続して構成している。

【００７１】さらに、オフゲートスイッチ４ｂＢ、およ
びオフゲート抵抗５ｂＢの直列回路と並列に、第２のオ
フゲートスイッチ４ｄＢ、および第２のオフゲート抵抗
５ｄＢの直列回路を接続して構成している。

【００７２】そして、このオンゲート部とオフゲート部
とは、図示のように互いに並列接続している。

【００７３】なお、オンゲートスイッチ４ａＢとオフゲ
ートスイッチ４ｂＢとは、一方がオンすると他方は必ず
オフするように制御されるようになっている。

【００７４】そして、かかる構成のゲート駆動回路７Ｂ
を、絶縁ゲート型半導体素子１ＢのＧ電極とＥ電極との
間に、個別ゲート抵抗２Ｂを介して、図示のように接続
している。

【００７５】一方、各々のゲート駆動回路７Ａ，７Ｂに
共通に、差電圧検出部９を備えている。

【００７６】差電圧検出部９は、絶縁ゲート型半導体素
子１Ａ，１Ｂのターンオフ時に、各々の絶縁ゲート型半
導体素子１Ａ，１Ｂ間の電圧差を検出し、当該検出した
電圧差が所定電圧Ｖｒｅｆ１を超えた時に動作して、第
２のオンゲートスイッチ４ｄＡおよび４ｄＢをオンさせ
る。

【００７７】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路の作用
について説明する。

【００７８】図２において、絶縁ゲート型半導体素子１
Ａのゲートしきい値電圧Ｖｔｈ１Ａが、絶縁ゲート型半
導体素子１Ｂのゲートしきい値電圧Ｖｔｈ１Ｂよりも高
いとする。

【００７９】このような場合には、絶縁ゲート型半導体
素子１Ａが先にターンオフし、その後、絶縁ゲート型半
導体素子１Ｂがターンオフする。

【００８０】そして、差電圧検出部９により検出された
各々の絶縁ゲート型半導体素子１Ａ，１Ｂ間の電圧差Ｖ
ｓｕｂが所定電圧Ｖｒｅｆよりも小さい時には、通常動
作する。

【００８１】もし、差電圧検出部９により検出された各
々の絶縁ゲート型半導体素子１Ａ，１Ｂ間の電圧差Ｖｓ
ｕｂが所定電圧Ｖｒｅｆよりも大きい時には、差電圧検
出部９の動作出力によって第２のオフゲートスイッチ４
ｄＡ，４ｄＢをオンさせて、オフゲート抵抗５ｂＡ，５
ｂＢと第２のオフゲート抵抗５ｄＡ，５ｄＢとを並列接
続することにより、オフゲート電源３ｂＡ，３ｂＢから
流れるゲート電流を大きくして、絶縁ゲート型半導体素
子１ＢのＶＧＥ１Ｂの下降を早くし、絶縁ゲート型半導
体素子１Ｂを早くターンオフさせる。

【００８２】これにより、各々の絶縁ゲート型半導体素
子１Ａ，１Ｂ間の電圧差Ｖｓｕｂが大きくなった場合で
も、絶縁ゲート型半導体素子１Ｂを早くターンオフさせ
ることができ、各々の絶縁ゲート型半導体素子１Ａ，１
Ｂ間の電圧差が拡大するのを防止することができる。

【００８３】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路では、絶縁ゲート
型半導体素子１Ａ，１Ｂのターンオフ時に、各々の絶縁
ゲート型半導体素子１Ａ，１Ｂ間の電圧差が所定電圧よ
りも大きくなった時に、絶縁ゲート型半導体素子１Ａ，
１Ｂのゲート抵抗を通常時よりも小さくするようにして
いるので、直列接続された全ての絶縁ゲート型半導体素
子１Ａ，１Ｂのターンオフを早くでき、絶縁ゲート型半
導体素子１Ａ，１Ｂ間の電圧差が拡大するのを防止する
ことができる。

【００８４】これにより、絶縁ゲート型半導体素子１
Ａ，１Ｂのゲートしきい値電圧のばらつきを考慮せず
に、電圧定格を最大限に活用することが可能となる。

【００８５】（第３の実施の形態）図３は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路の構
成例を示す概要図であり、図１および図２と同一部分に
は同一符号を付して示している。

【００８６】図３において、複数個（図では２個）の絶
縁ゲート型半導体素子１Ａ，１Ｃを互いに並列接続する
と共に、複数個（図では２個）の絶縁ゲート型半導体素
子１Ｂ，１Ｄを互いに並列接続し、さらにこれら二つの
並列回路を互いに直列接続して、絶縁ゲート型半導体ア
ームを構成している。

【００８７】一方、同一並列回路における２個の絶縁ゲ
ート型半導体素子１Ａおよび１Ｃ，１Ｂおよび１Ｄに対
して、それぞれ一つのゲート駆動回路７Ａ，７Ｂを個別
に設けており、各々のゲート駆動回路７Ａ，７Ｂは、オ
ンゲート部とオフゲート部とからそれぞれ構成してい
る。

【００８８】一方のゲート駆動回路７Ａにおいて、オン
ゲート部は、オンゲート電源３aＡと、オンゲートスイ
ッチ４ａＡと、オンゲート抵抗５ａＡと、オン用ダイオ
ード６ａＡとを、図示のように互いに直列接続して構成
している。

【００８９】さらに、オンゲートスイッチ４ａＡ、およ
びオンゲート抵抗５ａＡの直列回路と並列に、第２のオ
ンゲートスイッチ４ｃＡ、および第２のオンゲート抵抗
５ｃＡの直列回路を接続して構成している。

【００９０】また、オフゲート部は、オフゲート電源３
ｂＡと、オフゲートスイッチ４ｂＡと、オフゲート抵抗
５ｂＡと、オフ用ダイオード６ｂＡとを、図示のように
互いに直列接続して構成している。

【００９１】さらに、オフゲートスイッチ４ｂＡ、およ
びオフゲート抵抗５ｂＡの直列回路と並列に、第２のオ
フゲートスイッチ４ｄＡ、および第２のオフゲート抵抗
５ｄＡの直列回路を接続して構成している。

【００９２】そして、このオンゲート部とオフゲート部
とは、図示のように互いに並列接続している。

【００９３】なお、オンゲートスイッチ４ａＡとオフゲ
ートスイッチ４ｂＡとは、一方がオンすると他方は必ず
オフするように制御されるようになっている。

【００９４】そして、かかる構成のゲート駆動回路７Ａ
を、各々の絶縁ゲート型半導体素子１Ａ，１ＣのＧ電極
とＥ電極との間に、個別ゲート抵抗２Ａ，２Ｃを介し
て、図示のように接続している。

【００９５】他方のゲート駆動回路７Ｂにおいて、オン
ゲート部は、オンゲート電源３aＢと、オンゲートスイ
ッチ４ａＢと、オンゲート抵抗５ａＢと、オン用ダイオ
ード６ａＢとを、図示のように互いに直列接続して構成
している。

【００９６】さらに、オンゲートスイッチ４ａＢおよび
オンゲート抵抗５ａＢの直列回路と並列に、第２のオン
ゲートスイッチ４ｃＢ、および第２のオンゲート抵抗５
ｃＢの直列回路を接続して構成している。

【００９７】また、オフゲート部は、オフゲート電源３
ｂＢと、オフゲートスイッチ４ｂＢと、オフゲート抵抗
５ｂＢと、オフ用ダイオード６ｂＢとを、図示のように
互いに直列接続して構成している。

【００９８】さらに、オフゲートスイッチ４ｂＢ、およ
びオフゲート抵抗５ｂＢの直列回路と並列に、第２のオ
フゲートスイッチ４ｄＢ、および第２のオフゲート抵抗
５ｄＢの直列回路を接続して構成している。

【００９９】そして、このオンゲート部とオフゲート部
とは、図示のように互いに並列接続している。

【０１００】なお、オンゲートスイッチ４ａＢとオフゲ
ートスイッチ４ｂＢとは、一方がオンすると他方は必ず
オフするように制御されるようになっている。

【０１０１】そして、かかる構成のゲート駆動回路７Ｂ
を、各々の絶縁ゲート型半導体素子１Ｂ，１ＤのＧ電極
とＥ電極との間に、個別ゲート抵抗２Ｂ，２Ｄを介し
て、図示のように接続している。

【０１０２】一方、各々のゲート駆動回路７Ａ，７Ｂに
対して、それぞれ一つの差電流検出部８Ａ，８Ｂを備
え、さらに各々のゲート駆動回路７Ａ，７Ｂに共通に、
差電圧検出部９を備えている。

【０１０３】差電流検出部８Ａは、絶縁ゲート型半導体
素子１Ａ，１Ｃのターンオン時に、各々の絶縁ゲート型
半導体素子１Ａ，１Ｃ間の電流差を検出し、当該検出し
た電流差が所定電流Ｉｒｅｆ１を超えた時に動作して、
第２のオンゲートスイッチ４ｃＡをオンさせる。

【０１０４】差電流検出部８Ｂは、絶縁ゲート型半導体
素子１Ｂ，１Ｄのターンオン時に、各々の絶縁ゲート型
半導体素子１Ｂ，１Ｄ間の電流差を検出し、当該検出し
た電流差が所定電流Ｉｒｅｆ１を超えた時に動作して、
第２のオンゲートスイッチ４ｃＢをオンさせる。

【０１０５】差電圧検出部９は、絶縁ゲート型半導体素
子１Ａ，１Ｂ，１Ｃ，１Ｄのターンオフ時に、異なった
並列回路における各々の絶縁ゲート型半導体素子１Ａお
よび１Ｃ，１Ｂおよび１Ｄ間の電圧差を検出し、当該検
出した電圧差が所定電圧Ｖｒｅｆ１を超えた時に動作し
て、第２のオンゲートスイッチ４ｄＡおよび４ｄＢをオ
ンさせる。

【０１０６】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路の作用
について説明する。

【０１０７】図３において、絶縁ゲート型半導体素子１
Ａ，１Ｂ，１Ｃ，１Ｄのターンオン時には、前述した第
１の実施の形態と同様に動作し、また絶縁ゲート型半導
体素子１Ａ，１Ｂ，１Ｃ，１Ｄのターンオフ時には、前
述した第２の実施の形態と同様に動作する。

【０１０８】すなわち、絶縁ゲート型半導体素子１Ａ
（１Ｂ）のゲートしきい値電圧Ｖｔｈ１Ａ（Ｖｔｈ１
Ｂ）が、絶縁ゲート型半導体素子１Ｃ（１Ｄ）のゲート
しきい値電圧Ｖｔｈ１Ｃ（Ｖｔｈ１Ｄ）よりも低いとす
る。

【０１０９】このような場合には、絶縁ゲート型半導体
素子１Ａ（１Ｂ）が先にターンオンし、その後、絶縁ゲ
ート型半導体素子１Ｃ（１Ｄ）がターンオンする。

【０１１０】そして、差電流検出部８Ａ（８Ｂ）により
検出された各々の絶縁ゲート型半導体素子１Ａ（１
Ｂ），１Ｃ（１Ｄ）間の電流差Ｉｓｕｂが、所定電流Ｉ
ｒｅｆ１よりも小さい時には、通常動作する。

【０１１１】もし、差電流検出部８Ａ（８Ｂ）により検
出された各々の絶縁ゲート型半導体素子１Ａ（１Ｂ），
１Ｃ（１Ｄ）間の電流差Ｉｓｕｂが、所定電流Ｉｒｅｆ
１よりも大きい時には、差電流検出部８Ａ（８Ｂ）の動
作出力によって第２のオンゲートスイッチ４ｃＡ（４ｃ
Ｂ）をオンさせて、オンゲート抵抗５ａＡ（５ａＢ）と
第２のオンゲート抵抗５ｃＡ（５ｃＢ）とを並列接続す
ることにより、オンゲート電源３ａＡ（３ａＢ）から流
れるゲート電流を大きくして、絶縁ゲート型半導体素子
１Ｃ（１Ｄ）のＶＧＥ１Ｃ（ＶＧＥ１Ｄ）の上昇を早く
し、絶縁ゲート型半導体素子１Ｃ（１Ｄ）を早くターン
オンさせる。

【０１１２】これにより、各々の絶縁ゲート型半導体素
子１Ａ，１Ｃ（１Ｂ，１Ｄ）間の電流差Ｉｓｕｂが大き
くなった場合でも、絶縁ゲート型半導体素子１Ｃ（１
Ｄ）を早くターンオンさせることができ、各々の絶縁ゲ
ート型半導体素子１Ａ，１Ｃ（１Ｂ，１Ｄ）間の電流差
が拡大するのを防止することができる。

【０１１３】一方、絶縁ゲート型半導体素子１Ａおよび
１Ｃのゲートしきい値電圧Ｖｔｈ１ＡおよびＶｔｈ１Ｃ
が、絶縁ゲート型半導体素子１Ｂおよび１Ｄのゲートし
きい値電圧Ｖｔｈ１ＢおよびＶｔｈ１Ｄよりも高いとす
る。

【０１１４】このような場合には、絶縁ゲート型半導体
素子１Ａおよび１Ｃが先にターンオフし、その後、絶縁
ゲート型半導体素子１Ｂおよび１Ｄがターンオフする。

【０１１５】そして、差電圧検出部９により検出された
各々の絶縁ゲート型半導体素子１Ａおよび１Ｃ，１Ｂお
よび１Ｄ間の電圧差Ｖｓｕｂが所定電圧Ｖｒｅｆよりも
小さい時には、通常動作する。

【０１１６】もし、差電圧検出部９により検出された各
々の絶縁ゲート型半導体素子１Ａおよび１Ｃ，１Ｂおよ
び１Ｄ間の電圧差Ｖｓｕｂが所定電圧Ｖｒｅｆよりも大
きい時には、差電圧検出部９の動作出力によって第２の
オフゲートスイッチ４ｄＡおよび４ｄＢをオンさせて、
オフゲート抵抗５ｂＡ，５ｂＢと第２のオフゲート抵抗
５ｄＡ，５ｄＢとを並列接続することにより、オフゲー
ト電源３ｂＡ，３ｂＢから流れるゲート電流を大きくし
て、絶縁ゲート型半導体素子１Ｂおよび１ＤのＶＧＥ１
ＢおよびＶＧＥ１Ｄの下降を早くし、絶縁ゲート型半導
体素子１Ｂおよび１Ｄを早くターンオフさせる。

【０１１７】これにより、ターンオン時には、各々の絶
縁ゲート型半導体素子１Ａおよび１Ｃ，１Ｂおよび１Ｄ
間の電圧差Ｖｓｕｂが大きくなった場合でも、絶縁ゲー
ト型半導体素子１Ｂを早くターンオフさせることがで
き、各々の絶縁ゲート型半導体素子１Ａおよび１Ｃ，１
Ｂおよび１Ｄ間の電圧差が拡大するのを防止することが
できる。

【０１１８】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路では、絶縁ゲート
型半導体素子１Ａ，１Ｃ（１Ｂ，１Ｄ）のターンオン時
に、同一並列回路における各々の絶縁ゲート型半導体素
子１Ａ，１Ｃ（１Ｂ，１Ｄ）間の電流差が所定電流より
も大きくなった時に、絶縁ゲート型半導体素子１Ａ，１
Ｃ（１Ｂ，１Ｄ）のゲート抵抗を通常時よりも小さくす
るようにしているので、並列接続された全ての絶縁ゲー
ト型半導体素子１Ａ，１Ｃ（１Ｂ，１Ｄ）のターンオン
を早くでき、絶縁ゲート型半導体素子１Ａ，１Ｃ（１
Ｂ，１Ｄ）間の電流差が拡大するのを防止することがで
きる。

【０１１９】これにより、絶縁ゲート型半導体素子１
Ａ，１Ｃ（１Ｂ，１Ｄ）のゲートしきい値電圧のばらつ
きを考慮せずに、電流定格を最大限に活用することが可
能となる。

【０１２０】また、絶縁ゲート型半導体素子１Ａ，１
Ｂ，１Ｃ，１Ｄのターンオフ時に、異なった並列回路に
おける各々の絶縁ゲート型半導体素子１Ａおよび１Ｃ，
１Ｂおよび１Ｄ間の電圧差が所定電圧よりも大きくなっ
た時に、絶縁ゲート型半導体素子１Ａ，１Ｂ，１Ｃ，１
Ｄのゲート抵抗を通常時よりも小さくするようにしてい
るので、直列接続された全ての絶縁ゲート型半導体素子
１Ａおよび１Ｃ，１Ｂおよび１Ｄのターンオフを早くで
き、絶縁ゲート型半導体素子１Ａおよび１Ｃ，１Ｂおよ
び１Ｄ間の電圧差が拡大するのを防止することができ
る。

【０１２１】これにより、絶縁ゲート型半導体素子１Ａ
および１Ｃ，１Ｂおよび１Ｄのゲートしきい値電圧のば
らつきを考慮せずに、電圧定格を最大限に活用すること
が可能となる。

【０１２２】（第４の実施の形態）図４は、本実施の形
態による絶縁ゲート型半導体素子のゲート駆動回路を用
いた電力変換装置の概要構成例を示す回路図であり、図
１乃至図３と同一部分には同一符号を付して示してい
る。

【０１２３】図４において、複数個（図では２個）の絶
縁ゲート型半導体素子１Ａ，１Ｃを互いに並列接続する
と共に、複数個（図では２個）の絶縁ゲート型半導体素
子１Ｂ，１Ｄを互いに並列接続し、さらにこれら二つの
並列回路を互いに直列接続して、電力変換を行なうイン
バータやコンバータ等の電力変換装置の絶縁ゲート型半
導体アームを構成している。

【０１２４】また、前記図３に示した第３の実施の形態
の構成を有するゲート駆動回路７Ａ，７Ｂを、絶縁ゲー
ト型半導体素子１Ａおよび１Ｃ，１Ｂおよび１ＤのＧ電
極とＥ電極との間に、個別ゲート抵抗２Ａおよび２Ｃ，
２Ｂおよび２Ｄを介して、ゲート駆動回路として接続し
ている。

【０１２５】なお、１１は正側入力端子、１２は負側入
力端子、１３は出力端子をそれぞれ示している。

【０１２６】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子のゲート駆動回路７Ａ，
７Ｂを用いた電力変換装置においては、前記第３の実施
の形態の構成を有するゲート駆動回路７Ａ，７Ｂを、絶
縁ゲート型半導体素子１Ａおよび１Ｃ，１Ｂおよび１Ｄ
のゲート駆動回路として用いていることにより、絶縁ゲ
ート型半導体素子１Ａおよび１Ｃ，１Ｂおよび１Ｄのゲ
ートしきい値電圧のばらつきを考慮せずに、電圧，電流
定格を最大限に活用することが可能な優れた電力変換装
置を得ることができる。

【０１２７】上述したように、本実施の形態による絶縁
ゲート型半導体素子のゲート駆動回路を用いた電力変換
装置では、絶縁ゲート型半導体素子１Ａおよび１Ｃ，１
Ｂおよび１Ｄのゲートしきい値電圧のばらつきを考慮せ
ずに、電圧，電流定格を最大限に活用することができる
優れた電力変換装置を得ることが可能となる。

【０１２８】（変形例）なお、本実施の形態において、
前記第１または第２の実施の形態の構成を有するゲート
駆動回路７または７Ａ，７Ｂを、絶縁ゲート型半導体素
子１Ａ，１Ｂ，１Ｃ，１Ｄのゲート駆動回路として用い
るようにしてもよい。

【０１２９】（その他の実施の形態）なお、絶縁ゲート
型半導体素子がＩＧＢＴ以外のその他の電圧ゲート駆動
素子であっても、前記第１の実施の形態乃至第４の実施
の形態のいずれかにおいて、前述の場合と同様の作用効
果を得ることが可能である。

【０１３０】

【発明の効果】以上説明したように本発明によれば、絶
縁ゲート型半導体素子のゲートしきい値電圧のばらつき
を考慮せずに、電圧，電流定格を最大限に活用すること
ができ、かつ絶縁ゲート型半導体素子の導通時間が短い
ことによる電流集中を防止することが可能な優れた絶縁
ゲート型半導体素子のゲート駆動回路およびそれを用い
た電力変換装置が提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路の概要構成例を示す回路
図。

【図２】本発明の第２の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路の概要構成例を示す回路
図。

【図３】本発明の第３の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路の概要構成例を示す回路
図。

【図４】本発明の第３の実施の形態による絶縁ゲート型
半導体素子のゲート駆動回路を用いた電力変換装置の概
要構成例を示す回路図。

【図５】従来技術による絶縁ゲート型半導体素子のゲー
ト駆動回路の概要構成例を示す回路図。

【符号の説明】

１Ａ,１Ｂ,１Ｃ,１Ｄ…絶縁ゲート型半導体素子（ＩＧ
ＢＴ） ２Ａ,２Ｂ,２Ｃ,２Ｄ…個別ゲート抵抗 ３ａ,３ａＡ,３Ａｂ…オンゲート電源 ３ｂ,３ｂＡ,３ｂＢ…オフゲート電源 ４ａ,４ａＡ,４ａＢ…オンゲートスイッチ ４ｂ,４ｂＡ,４ｂＢ…オフゲートスイッチ ４ｃ,４ｃＡ,４ｃＢ…第２のオンゲートスイッチ ４ｄＡ,４ｄＢ…第２のオフゲートスイッチ ５ａ,５ａＡ,５ａＢ…オンゲート抵抗 ５ｂ,５ｂＡ,５ｂＢ…オフゲート抵抗 ５ｃ,５ｃＡ,５ｃＢ…第２のオンゲート抵抗 ５ｄＡ,５ｄＢ…第２のオフゲート抵抗 ６ａ,６ａＡ,６ａＢ…オン用ダイオード ６ｂ,６ｂＡ,６ｂＢ…オフ用ダイオード ７,７Ａ,７Ｂ…ゲート駆動回路 ８,８Ａ,８Ｂ…差電流検出部 ９…差電圧検出部 １０…タイミング調整器 １１…正側入力端子 １２…負側入力端子 １３…出力端子。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 17/12 Ｈ０３Ｋ 17/12 17/56 17/56 Ｚ (72)発明者 市川 耕作 東京都府中市東芝町１番地 株式会社東芝 府中事業所内 Ｆターム(参考） 5H007 AA05 AA06 AA17 BB05 BB06 CA01 CB04 CB05 CC07 DA05 DB03 DC02 FA03 FA13 5H740 AA08 BA11 BB02 BB08 BB10 KK01 MM11 NN17 5J055 AX11 AX55 AX56 BX16 CX07 CX19 DX09 DX72 DX73 EX17 EX19 EX20 EY01 EY12 EZ00 EZ51 FX04 FX13 FX18 FX31 GX01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数個の絶縁ゲート型半導体素子を互い
   に並列接続して構成される絶縁ゲート型半導体アームに
   おける、前記絶縁ゲート型半導体素子のゲートを駆動す
   るゲート駆動回路において、 前記絶縁ゲート型半導体素子のターンオン時に、前記各
   々の絶縁ゲート型半導体素子間の電流差が所定電流より
   も大きくなった時に動作して、前記絶縁ゲート型半導体
   素子のゲート抵抗を通常時よりも小さくする手段を備え
   て成ることを特徴とする絶縁ゲート型半導体素子のゲー
   ト駆動回路。
2. 【請求項２】 複数個の絶縁ゲート型半導体素子を互い
   に直列接続して構成される絶縁ゲート型半導体アームに
   おける、前記絶縁ゲート型半導体素子のゲートを駆動す
   るゲート駆動回路において、 前記絶縁ゲート型半導体素子のターンオフ時に、前記各
   々の絶縁ゲート型半導体素子間の電圧差が所定電圧より
   も大きくなった時に動作して、前記絶縁ゲート型半導体
   素子のゲート抵抗を通常時よりも小さくする手段を備え
   て成ることを特徴とする絶縁ゲート型半導体素子のゲー
   ト駆動回路。
3. 【請求項３】 複数個の絶縁ゲート型半導体素子を互い
   に並列接続し、かつ当該並列回路を複数個互いに直列接
   続して構成される絶縁ゲート型半導体アームにおける、
   前記絶縁ゲート型半導体素子のゲートを駆動するゲート
   駆動回路において、 前記絶縁ゲート型半導体素子のターンオン時に、前記同
   一並列回路における各々の絶縁ゲート型半導体素子間の
   電流差が所定電流よりも大きくなった時、 または、前記絶縁ゲート型半導体素子のターンオフ時
   に、前記異なった並列回路における各々の絶縁ゲート型
   半導体素子間の電圧差が所定電圧よりも大きくなった
   時、 に動作して、前記絶縁ゲート型半導体素子のゲート抵抗
   を通常時よりも小さくする手段を備えて成ることを特徴
   とする絶縁ゲート型半導体素子のゲート駆動回路。
4. 【請求項４】 複数個の絶縁ゲート型半導体素子を備え
   て構成され、電力変換を行なうインバータやコンバータ
   等の電力変換装置において、 前記請求項１乃至請求項３のいずれか１項に記載の絶縁
   ゲート型半導体素子のゲート駆動回路を、 前記絶縁ゲート型半導体素子のゲート駆動回路として接
   続して成ることを特徴とする電力変換装置。