JP2000083370A - 電力変換器におけるゲート駆動回路 - Google Patents
電力変換器におけるゲート駆動回路Info
- Publication number
- JP2000083370A JP2000083370A JP10248712A JP24871298A JP2000083370A JP 2000083370 A JP2000083370 A JP 2000083370A JP 10248712 A JP10248712 A JP 10248712A JP 24871298 A JP24871298 A JP 24871298A JP 2000083370 A JP2000083370 A JP 2000083370A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- time
- circuit
- voltage
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 スイッチング損失やスイッチング時間の増加
を抑え、スナバ回路を不要とし、装置の電圧定格を低減
させる。 【解決手段】 例えば電圧駆動型素子であるＩＧＢＴの
ゲート・エミッタ間電圧をコンパレータ（ＣＭＰ）１に
より監視し、それが設定値ＶGE以下となったら、ｄｅｌ
ａｙ回路２およびｏｎｅｓｈｏｔ回路３により、或る一
定時間後の或る一定時間だけゲート条件制御信号を出力
し、これによりゲート駆動条件が変わるようにし、ＩＧ
ＢＴのターンオフ時間を延ばし、コレクタ電流の変化率
を低減させる。
を抑え、スナバ回路を不要とし、装置の電圧定格を低減
させる。 【解決手段】 例えば電圧駆動型素子であるＩＧＢＴの
ゲート・エミッタ間電圧をコンパレータ（ＣＭＰ）１に
より監視し、それが設定値ＶGE以下となったら、ｄｅｌ
ａｙ回路２およびｏｎｅｓｈｏｔ回路３により、或る一
定時間後の或る一定時間だけゲート条件制御信号を出力
し、これによりゲート駆動条件が変わるようにし、ＩＧ
ＢＴのターンオフ時間を延ばし、コレクタ電流の変化率
を低減させる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＦＥＴ（電界効
果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラト
ランジスタ）等の電圧駆動型スイッチングデバイスのゲ
ート駆動回路、特にその改良に関する。
果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラト
ランジスタ）等の電圧駆動型スイッチングデバイスのゲ
ート駆動回路、特にその改良に関する。
【０００２】
【従来の技術】図１５に電圧駆動型のスイッチングデバ
イスとしてＩＧＢＴを用いたゲート駆動回路の従来例
を、図１６に電力変換器（インバータ）の主回路例を示
す。図１５の符号２６はメインデバイスとしてのＩＧＢ
Ｔ、２７はインバータ部の制御回路で、ここでＩＧＢＴ
のオン，オフのスイッチング指令が作成される。２８は
弱電部から強電部にＩＧＢＴのオン，オフ指令を伝達す
るフォトカプラ（ＰＣ）等の絶縁器、２９はＩＧＢＴの
ターンオン時において、ゲート・エミッタ間に電圧を印
加するための正側のゲート駆動回路電源、同様に３０は
ＩＧＢＴのターンオフ時において、ゲート・エミッタ間
に電圧を印加するための負側のゲート駆動回路電源、３
１はＩＧＢＴオン用ゲート抵抗、３２はＩＧＢＴオフ用
ゲート抵抗、３３，３４は各ゲート抵抗をＩＧＢＴのゲ
ートに接続させるためのスイッチ用のトランジスタ、３
５はトランジスタ３３，３４を駆動するためのアンプで
ある。すなわち、絶縁器２８を介する信号により、ＩＧ
ＢＴのゲート・エミッタ間に電源２９，３０から正，負
の電圧を印加し、ＩＧＢＴをオン，オフさせるようにし
ている。
イスとしてＩＧＢＴを用いたゲート駆動回路の従来例
を、図１６に電力変換器（インバータ）の主回路例を示
す。図１５の符号２６はメインデバイスとしてのＩＧＢ
Ｔ、２７はインバータ部の制御回路で、ここでＩＧＢＴ
のオン，オフのスイッチング指令が作成される。２８は
弱電部から強電部にＩＧＢＴのオン，オフ指令を伝達す
るフォトカプラ（ＰＣ）等の絶縁器、２９はＩＧＢＴの
ターンオン時において、ゲート・エミッタ間に電圧を印
加するための正側のゲート駆動回路電源、同様に３０は
ＩＧＢＴのターンオフ時において、ゲート・エミッタ間
に電圧を印加するための負側のゲート駆動回路電源、３
１はＩＧＢＴオン用ゲート抵抗、３２はＩＧＢＴオフ用
ゲート抵抗、３３，３４は各ゲート抵抗をＩＧＢＴのゲ
ートに接続させるためのスイッチ用のトランジスタ、３
５はトランジスタ３３，３４を駆動するためのアンプで
ある。すなわち、絶縁器２８を介する信号により、ＩＧ
ＢＴのゲート・エミッタ間に電源２９，３０から正，負
の電圧を印加し、ＩＧＢＴをオン，オフさせるようにし
ている。
【０００３】図１６において、符号３６は交流を直流に
変換するダイオード整流器，３７は直流中間コンデン
サ，３８は直流を交流に変換するＩＧＢＴとダイオード
（ＦＷＤ）からなるインバータ、３９は直流中間コンデ
ンサ３７とインバータ３８との間に存在する配線インダ
クタンス４０によって発生するスパイク電圧から、イン
バータのデバイスを保護するスナバ回路である。
変換するダイオード整流器，３７は直流中間コンデン
サ，３８は直流を交流に変換するＩＧＢＴとダイオード
（ＦＷＤ）からなるインバータ、３９は直流中間コンデ
ンサ３７とインバータ３８との間に存在する配線インダ
クタンス４０によって発生するスパイク電圧から、イン
バータのデバイスを保護するスナバ回路である。
【０００４】ところで、ＩＧＢＴのターンオフ時におい
て、そのスイッチング特性に影響を及ぼすゲート駆動回
路の条件としては、 ・ゲート抵抗 ・ゲート電流 ・ゲート駆動回路負側電源電圧 などがある。通常、上記のゲート抵抗が大，またはゲー
ト電流が小，またはゲート駆動回路負側電源電圧が低と
なると、ＩＧＢＴのターンオフ時間が延び、また、フォ
ール期間中のｄｉ／ｄｔが低減する。
て、そのスイッチング特性に影響を及ぼすゲート駆動回
路の条件としては、 ・ゲート抵抗 ・ゲート電流 ・ゲート駆動回路負側電源電圧 などがある。通常、上記のゲート抵抗が大，またはゲー
ト電流が小，またはゲート駆動回路負側電源電圧が低と
なると、ＩＧＢＴのターンオフ時間が延び、また、フォ
ール期間中のｄｉ／ｄｔが低減する。
【０００５】一方、直流中間コンデンサ３７とインバー
タ３８間に存在する配線インダクタンス４０により、Ｉ
ＧＢＴのターンオフ時にＩＧＢＴやＦＷＤ等のデバイス
には次の（１）式に示すような高電圧が印加される。 ＶCE＝Ｅｄ＋Ｌ・ｄｉ／ｄｔ …（１） ＶCE ：デバイスへの印加電圧 Ｅｄ ：直流中間コンデンサ電圧 Ｌ ：配線インダクタンス ｄｉ／ｄｔ：ターンオフ時のコレクタ電流変化率 そのため、ＩＧＢＴやＦＷＤなどを用いてインバータ装
置を構成するときは、上記（１）式に耐えうる電圧定格
を持つデバイスを使用するか、スナバ回路を付加する必
要がある。
タ３８間に存在する配線インダクタンス４０により、Ｉ
ＧＢＴのターンオフ時にＩＧＢＴやＦＷＤ等のデバイス
には次の（１）式に示すような高電圧が印加される。 ＶCE＝Ｅｄ＋Ｌ・ｄｉ／ｄｔ …（１） ＶCE ：デバイスへの印加電圧 Ｅｄ ：直流中間コンデンサ電圧 Ｌ ：配線インダクタンス ｄｉ／ｄｔ：ターンオフ時のコレクタ電流変化率 そのため、ＩＧＢＴやＦＷＤなどを用いてインバータ装
置を構成するときは、上記（１）式に耐えうる電圧定格
を持つデバイスを使用するか、スナバ回路を付加する必
要がある。
【０００６】
【発明が解決しようとする課題】図１７にＩＧＢＴター
ンオフ時の電流（ｉC ），電圧（ｖCE）の概略波形、お
よびＩＧＢＴのゲート・エミッタ間電圧（ｖGE）波形を
示す。図示のように、ターンオフ時においては、ＩＧＢ
Ｔのターンオフ電流のｄｉ／ｄｔの大きさが（１）式に
より、直接的にＩＧＢＴに印加されるスパイク電圧の大
きさに影響を及ぼすことが分かる。また、電圧ｖGEの波
形に示すｔ0 はミラー期間と呼ばれ、このミラー期間中
はｖGEの電位はほとんど変化せず、その時間は回路定数
のバラツキ，ＩＧＢＴの個体差やｉC ，Ｅｄの大きさな
どによって変化する。
ンオフ時の電流（ｉC ），電圧（ｖCE）の概略波形、お
よびＩＧＢＴのゲート・エミッタ間電圧（ｖGE）波形を
示す。図示のように、ターンオフ時においては、ＩＧＢ
Ｔのターンオフ電流のｄｉ／ｄｔの大きさが（１）式に
より、直接的にＩＧＢＴに印加されるスパイク電圧の大
きさに影響を及ぼすことが分かる。また、電圧ｖGEの波
形に示すｔ0 はミラー期間と呼ばれ、このミラー期間中
はｖGEの電位はほとんど変化せず、その時間は回路定数
のバラツキ，ＩＧＢＴの個体差やｉC ，Ｅｄの大きさな
どによって変化する。
【０００７】さて、一般に、ＩＧＢＴの電流下降期間中
のｄｉ／ｄｔを低減させるため、ＩＧＢＴのターンオフ
時のｄｉ／ｄｔの大きさを低減するようなゲート駆動
（例えば、ゲート抵抗値を大きくする等）を行なってい
る。しかし、こうするとスイッチング損失やスイッチン
グ時間の増大などの問題が生じることになる。したがっ
て、この発明の課題は、スイッチング損失やスイッチン
グ時間の増大を抑制し、スナバ回路レス（省略）化，デ
バイスの電圧定格の低減化を図ることにある。
のｄｉ／ｄｔを低減させるため、ＩＧＢＴのターンオフ
時のｄｉ／ｄｔの大きさを低減するようなゲート駆動
（例えば、ゲート抵抗値を大きくする等）を行なってい
る。しかし、こうするとスイッチング損失やスイッチン
グ時間の増大などの問題が生じることになる。したがっ
て、この発明の課題は、スイッチング損失やスイッチン
グ時間の増大を抑制し、スナバ回路レス（省略）化，デ
バイスの電圧定格の低減化を図ることにある。
【０００８】
【課題を解決するための手段】このような課題を解決す
べく、請求項１の発明では、電圧駆動型スイッチングデ
バイスのゲート駆動回路に、スイッチングデバイスのゲ
ート・エミッタ間またはゲート・ソース間電圧を検出す
る電圧検出手段と、ゲート駆動条件を変更する操作手段
とを設け、スイッチングデバイスのターンオフ時に、前
記電圧検出手段による検出値が所定値以下になったとき
は、前記操作手段により一定時間後の一定期間だけゲー
ト駆動条件を変更するようにしている。
べく、請求項１の発明では、電圧駆動型スイッチングデ
バイスのゲート駆動回路に、スイッチングデバイスのゲ
ート・エミッタ間またはゲート・ソース間電圧を検出す
る電圧検出手段と、ゲート駆動条件を変更する操作手段
とを設け、スイッチングデバイスのターンオフ時に、前
記電圧検出手段による検出値が所定値以下になったとき
は、前記操作手段により一定時間後の一定期間だけゲー
ト駆動条件を変更するようにしている。
【０００９】また、請求項２の発明では、電圧駆動型ス
イッチングデバイスのゲート駆動回路に、スイッチング
デバイスのゲート・エミッタ間またはゲート・ソース間
電圧を検出する電圧検出手段と、ゲート電流相当量を積
分する積分手段と、ゲート駆動条件を変更する操作手段
とを設け、スイッチングデバイスのターンオフ時に、前
記電圧検出手段による検出値が所定値以下になった時刻
から前記積分手段による積分を開始し、この積分値が所
定値以上になったとき、前記操作手段により或る設定さ
れた所定期間だけゲート駆動条件を変更するようにして
いる。
イッチングデバイスのゲート駆動回路に、スイッチング
デバイスのゲート・エミッタ間またはゲート・ソース間
電圧を検出する電圧検出手段と、ゲート電流相当量を積
分する積分手段と、ゲート駆動条件を変更する操作手段
とを設け、スイッチングデバイスのターンオフ時に、前
記電圧検出手段による検出値が所定値以下になった時刻
から前記積分手段による積分を開始し、この積分値が所
定値以上になったとき、前記操作手段により或る設定さ
れた所定期間だけゲート駆動条件を変更するようにして
いる。
【００１０】上記請求項１または２の発明では、負荷電
流の大きさ相当値を検出する電流検出手段を付加し、前
記操作手段によりゲート駆動条件を変更する期間を、検
出される負荷電流の大きさ相当値によって決定すること
ができ（請求項３の発明）、または、コレクタ電流値ま
たはドレイン電流値の微分相当量を求める微分回路を付
加し、前記操作手段によりゲート駆動条件を変更する期
間の終了時刻を、前記微分回路によるコレクタ電流値ま
たはドレイン電流値の微分値相当量がゼロまたはゼロ付
近となった時刻、または、前記ゲート・ソース間電圧が
或る所定値となった時刻から所定時間後の時刻とするこ
とができる（請求項４の発明）。
流の大きさ相当値を検出する電流検出手段を付加し、前
記操作手段によりゲート駆動条件を変更する期間を、検
出される負荷電流の大きさ相当値によって決定すること
ができ（請求項３の発明）、または、コレクタ電流値ま
たはドレイン電流値の微分相当量を求める微分回路を付
加し、前記操作手段によりゲート駆動条件を変更する期
間の終了時刻を、前記微分回路によるコレクタ電流値ま
たはドレイン電流値の微分値相当量がゼロまたはゼロ付
近となった時刻、または、前記ゲート・ソース間電圧が
或る所定値となった時刻から所定時間後の時刻とするこ
とができる（請求項４の発明）。
【００１１】
【発明の実施の形態】図１はこの発明の第１の実施の形
態を示す構成図で、ゲート・エミッタ間電圧を検出し、
ゲート駆動条件を変更する制御信号（ゲート条件制御信
号）を出力する回路である。なお、ゲート・エミッタ間
電圧の代わりに、ゲート・ソース間電圧を検出するよう
にしても良く、以下同様とする。すなわち、コンバレー
タ（ＣＭＰ）１によりゲート・エミッタ間電圧が或る値
（ＶGE * ）以下になったことを検出し、ｄｅｌａｙ（遅
延）回路２およびｏｎｅｓｈｏｔ（ワンショット）回路
３により、或る設定した時間後に設定した時間信号を出
力する。この遅延回路２としては図２（ａ）のようなも
のを、また、ワンショット回路３としては図２（ｂ）に
示すようなものを用いることができる。このときのタイ
ムチャートを示すのが図３であり、ここでは遅延時間を
ｔ１、ワンショット時間をｔ２とした例が示されてい
る。
態を示す構成図で、ゲート・エミッタ間電圧を検出し、
ゲート駆動条件を変更する制御信号（ゲート条件制御信
号）を出力する回路である。なお、ゲート・エミッタ間
電圧の代わりに、ゲート・ソース間電圧を検出するよう
にしても良く、以下同様とする。すなわち、コンバレー
タ（ＣＭＰ）１によりゲート・エミッタ間電圧が或る値
（ＶGE * ）以下になったことを検出し、ｄｅｌａｙ（遅
延）回路２およびｏｎｅｓｈｏｔ（ワンショット）回路
３により、或る設定した時間後に設定した時間信号を出
力する。この遅延回路２としては図２（ａ）のようなも
のを、また、ワンショット回路３としては図２（ｂ）に
示すようなものを用いることができる。このときのタイ
ムチャートを示すのが図３であり、ここでは遅延時間を
ｔ１、ワンショット時間をｔ２とした例が示されてい
る。
【００１２】図４にゲート条件制御信号によりゲート駆
動条件を変更する回路例を示す。同図（ａ）はゲート条
件制御信号によりＦＥＴ４をオフすることで、ゲート抵
抗値を大きくする例である。同図（ｂ）はＦＥＴ５，Ｆ
ＥＴ６，ＦＥＴ７を活性領域で電流源動作させるもの
で、例えばゲート条件制御信号によりＦＥＴ７をオフす
ることで、ゲート電流（ｉg ）を減少させる例である。
また、同図（ｃ）はゲート駆動回路の負側電源を電源９
（Ｖｇｎ１），電源１０（Ｖｇｎ２：Ｖｇｎ２＞Ｖｇｎ
１）の２並列とし、ゲート条件制御信号によりスイッチ
回路８をオフにし、ゲート駆動回路の負側電源電圧値を
Ｖｇｎ１とする例である。いずれの例も、図３のｔ２に
示す期間、ＩＧＢＴのコレクタ電流（ｉc ）のｄｉ／ｄ
ｔを低減するものである。
動条件を変更する回路例を示す。同図（ａ）はゲート条
件制御信号によりＦＥＴ４をオフすることで、ゲート抵
抗値を大きくする例である。同図（ｂ）はＦＥＴ５，Ｆ
ＥＴ６，ＦＥＴ７を活性領域で電流源動作させるもの
で、例えばゲート条件制御信号によりＦＥＴ７をオフす
ることで、ゲート電流（ｉg ）を減少させる例である。
また、同図（ｃ）はゲート駆動回路の負側電源を電源９
（Ｖｇｎ１），電源１０（Ｖｇｎ２：Ｖｇｎ２＞Ｖｇｎ
１）の２並列とし、ゲート条件制御信号によりスイッチ
回路８をオフにし、ゲート駆動回路の負側電源電圧値を
Ｖｇｎ１とする例である。いずれの例も、図３のｔ２に
示す期間、ＩＧＢＴのコレクタ電流（ｉc ）のｄｉ／ｄ
ｔを低減するものである。
【００１３】図５はこの発明の第２の実施の形態を示す
構成図である。ところで、上記のようなゲート条件制御
信号が出力される時刻は、ＩＧＢＴのコレクタ電流が下
降を始める時が特に望ましい（下降し始める前にゲート
条件制御信号が出力されると、スイッチング損失の増加
を招く一方、そのタイミングが遅いとｄｉ／ｄｔの抑制
効果が得られない）。しかしながら、図１の場合では、
ｔ１の設定には回路定数のバラツキや、ＩＧＢＴのコレ
クタ電流の大きさの依存性を考慮して決定する必要があ
るため、ｄｉ／ｄｔの抑制効果を得るためには実際上、
コレクタ電流が下降し始める時刻よりある程度前に、ゲ
ート条件制御信号が出力されるように設定せざるを得な
かった。
構成図である。ところで、上記のようなゲート条件制御
信号が出力される時刻は、ＩＧＢＴのコレクタ電流が下
降を始める時が特に望ましい（下降し始める前にゲート
条件制御信号が出力されると、スイッチング損失の増加
を招く一方、そのタイミングが遅いとｄｉ／ｄｔの抑制
効果が得られない）。しかしながら、図１の場合では、
ｔ１の設定には回路定数のバラツキや、ＩＧＢＴのコレ
クタ電流の大きさの依存性を考慮して決定する必要があ
るため、ｄｉ／ｄｔの抑制効果を得るためには実際上、
コレクタ電流が下降し始める時刻よりある程度前に、ゲ
ート条件制御信号が出力されるように設定せざるを得な
かった。
【００１４】そこで、図１では遅延回路２で設定された
時間後にワンショット信号が出力されるのに対し、図５
ではワンショット信号が出力される時刻をゲート電流
（ｉg）の積分値が或るしきい値に達した時刻とするよ
うにしている。これによって、例えばゲート抵抗値のバ
ラツキなどが補償されるため、図１の場合に比べて精度
良く、コレクタ電流が下降し始める時刻のタイミング
で、ゲート条件制御信号を出力することが可能となる。
時間後にワンショット信号が出力されるのに対し、図５
ではワンショット信号が出力される時刻をゲート電流
（ｉg）の積分値が或るしきい値に達した時刻とするよ
うにしている。これによって、例えばゲート抵抗値のバ
ラツキなどが補償されるため、図１の場合に比べて精度
良く、コレクタ電流が下降し始める時刻のタイミング
で、ゲート条件制御信号を出力することが可能となる。
【００１５】具体的には、積分回路（ＩＮＴ）１１によ
りゲート電流ｉg 相当の積分を行ない、コンパレータ１
２により或る設定した値（Ｑｇ* ）となったところで、
図１と同様のワンショット回路３により或る設定した時
間のゲート条件制御信号を出力する。なお、ゲート駆動
条件を変更する回路は、図１の場合と同じく図４が用い
られる。また、積分の開始時刻を、図１の場合と同様
に、ゲート・エミッタ間電圧が或る設定した値
（ＶGE * ）以下となった時刻とする。コンパレータ１３
はそのために設けられ、また、ワンショット回路１４は
その時刻に積分回路１１をゼロリセットするための信号
を出力するために設けられている。この場合のタイムチ
ャートを示すのが、図６である。
りゲート電流ｉg 相当の積分を行ない、コンパレータ１
２により或る設定した値（Ｑｇ* ）となったところで、
図１と同様のワンショット回路３により或る設定した時
間のゲート条件制御信号を出力する。なお、ゲート駆動
条件を変更する回路は、図１の場合と同じく図４が用い
られる。また、積分の開始時刻を、図１の場合と同様
に、ゲート・エミッタ間電圧が或る設定した値
（ＶGE * ）以下となった時刻とする。コンパレータ１３
はそのために設けられ、また、ワンショット回路１４は
その時刻に積分回路１１をゼロリセットするための信号
を出力するために設けられている。この場合のタイムチ
ャートを示すのが、図６である。
【００１６】図７はこの発明の第３の実施の形態を示す
構成図である。図１のワンショット出力は或る設定され
た一定時間であったが、図７ではワンショットに対して
負荷電流ｉLOAD相当のデータを入力し、その値に応じて
ワンショットの時間を可変としている。具体的な回路例
を、図８に示す。すなわち、図８は図２（ｂ）の抵抗を
ＦＥＴ１５に置き換え、負荷電流相当量ｉLOADが大きく
なると、ＦＥＴ１５のオン抵抗を大きくするものである
（ワンショットの時間が長くなる）。減算器１６はこれ
を実現するために設けている。また、ゲート駆動条件を
変更する回路は、図１の場合と同じく図４が用いられ
る。
構成図である。図１のワンショット出力は或る設定され
た一定時間であったが、図７ではワンショットに対して
負荷電流ｉLOAD相当のデータを入力し、その値に応じて
ワンショットの時間を可変としている。具体的な回路例
を、図８に示す。すなわち、図８は図２（ｂ）の抵抗を
ＦＥＴ１５に置き換え、負荷電流相当量ｉLOADが大きく
なると、ＦＥＴ１５のオン抵抗を大きくするものである
（ワンショットの時間が長くなる）。減算器１６はこれ
を実現するために設けている。また、ゲート駆動条件を
変更する回路は、図１の場合と同じく図４が用いられ
る。
【００１７】図７，図８により、図３に示すｔ２が可変
（ｉc が大きいときはｔ２が長く、ｉc が小さいときは
ｔ２が短い）となるが、図１の回路では、負荷電流の大
きさに関わらずゲート条件制御信号が一定時間出力され
ることで、負荷電流の大きさによってはｄｉ／ｄｔの抑
制効果を得ている時間が長すぎたり、または短すぎたり
ということが起こり得るのに対し、この例によればコレ
クタ電流の下降期間中はｄｉ／ｄｔ抑制効果が概ね得ら
れるようになる。図９に負荷電流相当量ｉLOADを検出す
る回路例を示す。同図（ａ），（ｂ）はＩＧＢＴと直列
に電流検出器（ＣＴ，シャント抵抗等）を接続する例で
あり、同（ｃ）はＩＧＢＴ内のセンスＩＧＢＴを電流検
出器として利用する例、同（ｄ）は負荷電流そのものを
検出する例である。
（ｉc が大きいときはｔ２が長く、ｉc が小さいときは
ｔ２が短い）となるが、図１の回路では、負荷電流の大
きさに関わらずゲート条件制御信号が一定時間出力され
ることで、負荷電流の大きさによってはｄｉ／ｄｔの抑
制効果を得ている時間が長すぎたり、または短すぎたり
ということが起こり得るのに対し、この例によればコレ
クタ電流の下降期間中はｄｉ／ｄｔ抑制効果が概ね得ら
れるようになる。図９に負荷電流相当量ｉLOADを検出す
る回路例を示す。同図（ａ），（ｂ）はＩＧＢＴと直列
に電流検出器（ＣＴ，シャント抵抗等）を接続する例で
あり、同（ｃ）はＩＧＢＴ内のセンスＩＧＢＴを電流検
出器として利用する例、同（ｄ）は負荷電流そのものを
検出する例である。
【００１８】図１０はこの発明の第４の実施の形態を示
す構成図である。図７では図３に示すｔ２の期間をオー
プンループ的に決定していたのに対し、ここではｔ２の
終了時刻をコレクタ電流の下降期間の終了時点とする例
である。下降期間の終了時刻を検出してゲート駆動条件
の変更を終了させるため、図７の場合よりも精度良くｄ
ｉ／ｄｔ抑制効果が得られる。具体的には、コンパレー
タ１７を用いてｄｉ／ｄｔがゼロになる時点を検出す
る。また、ワンショット回路１８，１９はエッジ検出回
路として設けられ、それぞれゲート条件制御信号の開始
時点と終了時点を決定し、セットリセット（ＳＲ）フリ
ップフロップ２０によりゲート条件制御信号を生成して
いる。なお、このときのタイムチャートを図１１に示
す。
す構成図である。図７では図３に示すｔ２の期間をオー
プンループ的に決定していたのに対し、ここではｔ２の
終了時刻をコレクタ電流の下降期間の終了時点とする例
である。下降期間の終了時刻を検出してゲート駆動条件
の変更を終了させるため、図７の場合よりも精度良くｄ
ｉ／ｄｔ抑制効果が得られる。具体的には、コンパレー
タ１７を用いてｄｉ／ｄｔがゼロになる時点を検出す
る。また、ワンショット回路１８，１９はエッジ検出回
路として設けられ、それぞれゲート条件制御信号の開始
時点と終了時点を決定し、セットリセット（ＳＲ）フリ
ップフロップ２０によりゲート条件制御信号を生成して
いる。なお、このときのタイムチャートを図１１に示
す。
【００１９】図１２にコンパレータ１７に与えられる、
コレクタ電流変化率ｄｉ／ｄｔ（図ではｄｉc ／ｄｔで
示している）の検出回路例を示す。同（ａ）および
（ｂ）はＩＧＢＴと直列に電流検出器（ＣＴ，シャント
抵抗等）を設け、これに微分回路２１を接続した例であ
り、同（ｃ）はＩＧＢＴ内のセンスＩＧＢＴを電流検出
器として用い、これに微分回路２１を組み合わせた例、
同（ｄ）はＩＧＢＴと直列に接続されているインダクタ
ンス分の電圧値を利用する例である。なお、コレクタ電
流の微分値に代え、ドレイン電流の微分値を求めるよう
にしても良い。
コレクタ電流変化率ｄｉ／ｄｔ（図ではｄｉc ／ｄｔで
示している）の検出回路例を示す。同（ａ）および
（ｂ）はＩＧＢＴと直列に電流検出器（ＣＴ，シャント
抵抗等）を設け、これに微分回路２１を接続した例であ
り、同（ｃ）はＩＧＢＴ内のセンスＩＧＢＴを電流検出
器として用い、これに微分回路２１を組み合わせた例、
同（ｄ）はＩＧＢＴと直列に接続されているインダクタ
ンス分の電圧値を利用する例である。なお、コレクタ電
流の微分値に代え、ドレイン電流の微分値を求めるよう
にしても良い。
【００２０】図１３に図１０の変形例を示す。これは、
コレクタ電流の下降期間の終了時刻をＩＧＢＴのゲート
・エミッタ間電圧を検出して行なう例である。すなわ
ち、コンパレータ２２によりゲート・エミッタ間電圧が
或る設定した値（ＶGE2 * ）以下になったことを検出
し、遅延回路２３（遅延時間ｔ３）、ワンショト回路２
４およびＳＲフリップフロップ回路２５により、ゲート
条件制御信号の終了時刻を決定している。このときのタ
イムチャートを、図１４に示す。上記遅延時間ｔ３はｔ
１，ｔ２に比べて充分短く、ｔ３の設定による変動誤差
は殆ど無視できるため、図１０の場合とほぼ同等の効果
を期待することができる。
コレクタ電流の下降期間の終了時刻をＩＧＢＴのゲート
・エミッタ間電圧を検出して行なう例である。すなわ
ち、コンパレータ２２によりゲート・エミッタ間電圧が
或る設定した値（ＶGE2 * ）以下になったことを検出
し、遅延回路２３（遅延時間ｔ３）、ワンショト回路２
４およびＳＲフリップフロップ回路２５により、ゲート
条件制御信号の終了時刻を決定している。このときのタ
イムチャートを、図１４に示す。上記遅延時間ｔ３はｔ
１，ｔ２に比べて充分短く、ｔ３の設定による変動誤差
は殆ど無視できるため、図１０の場合とほぼ同等の効果
を期待することができる。
【００２１】
【発明の効果】この発明によれば、ターンオフ時のスイ
ッチングデバイスのコレクタ電流のｄｉ／ｄｔを低減で
きるので、 １）スイッチングデバイスに印加されるスパイク電圧
が、低減されることになる。 ２）スイッチング時間の延びが概ねｄｉ／ｄｔの発生期
間のみとなるため、スイッチング損失が増大しない。 などの利点が得られる。その結果、インバータなどの装
置を構成する場合、スナバ回路レス化や、電圧定格の低
いデバイスの使用が可能となるため小型，低コストのシ
ステムを実現できるという効果がもたらされる。
ッチングデバイスのコレクタ電流のｄｉ／ｄｔを低減で
きるので、 １）スイッチングデバイスに印加されるスパイク電圧
が、低減されることになる。 ２）スイッチング時間の延びが概ねｄｉ／ｄｔの発生期
間のみとなるため、スイッチング損失が増大しない。 などの利点が得られる。その結果、インバータなどの装
置を構成する場合、スナバ回路レス化や、電圧定格の低
いデバイスの使用が可能となるため小型，低コストのシ
ステムを実現できるという効果がもたらされる。
【図１】この発明の第１の実施の形態を示す構成図であ
る。
る。
【図２】図１における遅延回路およびワンショット回路
の具体例を示す回路図である。
の具体例を示す回路図である。
【図３】図１の動作説明図である。
【図４】ゲート駆動条件変更回路例を示す構成図であ
る。
る。
【図５】この発明の第２の実施の形態を示す構成図であ
る。
る。
【図６】図５のターンオフ時の動作説明図である。
【図７】この発明の第３の実施の形態を示す構成図であ
る。
る。
【図８】ワンショット回路の具体例を示す回路図であ
る。
る。
【図９】電流検出回路の具体例を示す回路図である。
【図１０】この発明の第４の実施の形態を示す構成図で
ある。
ある。
【図１１】図１０のターンオフ時の動作説明図である。
【図１２】電流変化率検出回路の具体例を示す構成図で
ある。
ある。
【図１３】図１０の変形例を示す構成図である。
【図１４】図１３のターンオフ時の動作説明図である。
【図１５】ゲート駆動回路の従来例を示す構成図であ
る。
る。
【図１６】インバータ装置の一般的な例を示す構成図で
ある。
ある。
【図１７】図１５のターンオフ時の動作説明図である。
１，１２，１３，１７，２２…コンパレータ（ＣＭ
Ｐ）、２，２３…ｄｅｌａｙ（遅延）回路、３，１４，
１８，１９，２４…ｏｎｅｓｈｏｔ（ワンショット）回
路、４，５，６，７，１５，３３，３４…ＦＥＴ、８…
スイッチ回路、９，１０，２９，３０…電源、１１…積
分回路（ＩＮＴ）、１６…減算器、２０，２５…フリッ
プフロップ、２１…微分回路、２６…ＩＧＢＴ、２７…
制御回路、２８…フォトカプラ（ＰＣ）、３５…アン
プ、３６…ダイオード整流器、３７…コンデンサ、３８
…インバータ、３９…スナバ回路、４０…インダクタン
ス（リアクトル）。
Ｐ）、２，２３…ｄｅｌａｙ（遅延）回路、３，１４，
１８，１９，２４…ｏｎｅｓｈｏｔ（ワンショット）回
路、４，５，６，７，１５，３３，３４…ＦＥＴ、８…
スイッチ回路、９，１０，２９，３０…電源、１１…積
分回路（ＩＮＴ）、１６…減算器、２０，２５…フリッ
プフロップ、２１…微分回路、２６…ＩＧＢＴ、２７…
制御回路、２８…フォトカプラ（ＰＣ）、３５…アン
プ、３６…ダイオード整流器、３７…コンデンサ、３８
…インバータ、３９…スナバ回路、４０…インダクタン
ス（リアクトル）。
フロントページの続き Ｆターム(参考） 5H740 BA11 BB06 BB09 HH06 HH07 JB02 MM02 MM11 5J055 AX25 AX44 AX56 BX16 CX07 DX09 DX84 EX07 EX11 EY01 EY10 EY12 EY18 EY21 EZ01 EZ02 EZ07 EZ10 EZ25 EZ26 EZ27 EZ32 EZ37 EZ50 FX31 FX32 FX38 GX01 GX04
Claims (4)
- 【請求項１】 電圧駆動型スイッチングデバイスのゲー
ト駆動回路に、スイッチングデバイスのゲート・エミッ
タ間またはゲート・ソース間電圧を検出する電圧検出手
段と、ゲート駆動条件を変更する操作手段とを設け、ス
イッチングデバイスのターンオフ時に、前記電圧検出手
段による検出値が所定値以下になったときは、前記操作
手段により一定時間後の一定期間だけゲート駆動条件を
変更することを特徴とする電力変換器におけるゲート駆
動回路。 - 【請求項２】 電圧駆動型スイッチングデバイスのゲー
ト駆動回路に、スイッチングデバイスのゲート・エミッ
タ間またはゲート・ソース間電圧を検出する電圧検出手
段と、ゲート電流相当量を積分する積分手段と、ゲート
駆動条件を変更する操作手段とを設け、スイッチングデ
バイスのターンオフ時に、前記電圧検出手段による検出
値が所定値以下になった時刻から前記積分手段による積
分を開始し、この積分値が所定値以上になったとき、前
記操作手段により或る設定された所定期間だけゲート駆
動条件を変更することを特徴とする電力変換器における
ゲート駆動回路。 - 【請求項３】 負荷電流の大きさ相当値を検出する電流
検出手段を付加し、前記操作手段によりゲート駆動条件
を変更する期間を、検出される負荷電流の大きさ相当値
によって決定することを特徴とする請求項１または２の
いずれかに記載の電力変換器におけるゲート駆動回路。 - 【請求項４】 コレクタ電流値またはドレイン電流値の
微分相当量を求める微分回路を付加し、前記操作手段に
よりゲート駆動条件を変更する期間の終了時刻を、前記
微分回路によるコレクタ電流値またはドレイン電流値の
微分値相当量がゼロまたはゼロ付近となった時刻、また
は、前記ゲート・ソース間電圧が或る所定値となった時
刻から所定時間後の時刻とすることを特徴とする請求項
１または２のいずれかに記載の電力変換器におけるゲー
ト駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248712A JP2000083370A (ja) | 1998-09-02 | 1998-09-02 | 電力変換器におけるゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248712A JP2000083370A (ja) | 1998-09-02 | 1998-09-02 | 電力変換器におけるゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000083370A true JP2000083370A (ja) | 2000-03-21 |
Family
ID=17182226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10248712A Pending JP2000083370A (ja) | 1998-09-02 | 1998-09-02 | 電力変換器におけるゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000083370A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001314075A (ja) * | 2000-04-28 | 2001-11-09 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
| JP2004253582A (ja) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| JP2006141078A (ja) * | 2004-11-10 | 2006-06-01 | Mitsubishi Electric Corp | 駆動回路と電力用半導体装置 |
| US7206179B2 (en) | 2003-12-10 | 2007-04-17 | Mitsubishi Denki Kabushiki Kaisha | Control device of switching device and control device of driving circuit of motor |
| JP2018098938A (ja) * | 2016-12-14 | 2018-06-21 | 三菱電機株式会社 | 駆動システムおよび電力変換装置 |
-
1998
- 1998-09-02 JP JP10248712A patent/JP2000083370A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001314075A (ja) * | 2000-04-28 | 2001-11-09 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
| JP2004253582A (ja) * | 2003-02-20 | 2004-09-09 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| US7206179B2 (en) | 2003-12-10 | 2007-04-17 | Mitsubishi Denki Kabushiki Kaisha | Control device of switching device and control device of driving circuit of motor |
| JP2006141078A (ja) * | 2004-11-10 | 2006-06-01 | Mitsubishi Electric Corp | 駆動回路と電力用半導体装置 |
| JP2018098938A (ja) * | 2016-12-14 | 2018-06-21 | 三菱電機株式会社 | 駆動システムおよび電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10587262B1 (en) | DV/DT self-adjustment gate driver architecture | |
| JP2000083371A (ja) | 電力変換器におけるゲート駆動回路 | |
| US6538481B1 (en) | Driving control device, power converting device, method of controlling power converting device and method of using power converting device | |
| US10469057B1 (en) | Method for self adaption of gate current controls by capacitance measurement of a power transistor | |
| JPWO2016038717A1 (ja) | 自己消弧型半導体素子の短絡保護回路 | |
| US20100194451A1 (en) | Method of controlling an igbt and a gate driver | |
| US11545972B2 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
| JP2021013259A (ja) | ゲート駆動装置及び電力変換装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP2001078435A (ja) | 電流制御型半導体スイッチング素子を使用した電力変換装置におけるスイッチング素子の駆動装置 | |
| JP3430878B2 (ja) | Ｍｏｓゲート形素子の駆動回路 | |
| CN111527684B (zh) | 驱动电路内置型功率模块 | |
| JP2001308199A (ja) | パワー半導体スイッチを駆動するための半導体構成品 | |
| JP2011024382A (ja) | ゲート駆動回路 | |
| JP3379562B2 (ja) | インバータ装置 | |
| JP2000083370A (ja) | 電力変換器におけるゲート駆動回路 | |
| US5272398A (en) | Driver for power field-controlled switches with refreshed power supply providing stable on/off switching | |
| JP2017163681A (ja) | 電圧駆動形半導体スイッチ素子の駆動回路 | |
| US11496041B2 (en) | Gate drive device, gate drive method, power semiconductor module, and electric power conversion device | |
| JP2003284319A (ja) | 駆動回路 | |
| JP2002208847A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP2000139071A (ja) | 電力変換装置のゲート駆動回路 | |
| JP2007104739A (ja) | 電力用半導体モジュールの駆動回路 | |
| JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP2009060709A (ja) | ゲート駆動回路 |