JP2006141078A - 駆動回路と電力用半導体装置 - Google Patents

駆動回路と電力用半導体装置 Download PDF

Info

Publication number
JP2006141078A
JP2006141078A JP2004326047A JP2004326047A JP2006141078A JP 2006141078 A JP2006141078 A JP 2006141078A JP 2004326047 A JP2004326047 A JP 2004326047A JP 2004326047 A JP2004326047 A JP 2004326047A JP 2006141078 A JP2006141078 A JP 2006141078A
Authority
JP
Japan
Prior art keywords
gate
semiconductor element
power
power switching
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004326047A
Other languages
English (en)
Inventor
Kazuhiro Kuriaki
和広 栗秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004326047A priority Critical patent/JP2006141078A/ja
Publication of JP2006141078A publication Critical patent/JP2006141078A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

【課題】 電力用半導体装置において、さらに確実に貫通電流を抑制する。
【解決手段】 直列に接続される1対の高圧側および低圧側の電力用スイッチング半導体素子を含む電力半導体装置において、駆動回路は、電力用スイッチング半導体素子をオンするときに導通する第1の半導体素子と、前記電力用スイッチング半導体素子をオフするときに導通する第2の半導体素子と、電力用スイッチング半導体素子のゲートとエミッタの間に接続されるゲート遮断用半導体素子と、ゲート遮断用半導体素子のゲートへのゲート遮断制御ラインを含む。ゲート遮断制御ラインはたとえば遅延素子を含む。
【選択図】図2

Description

この発明は、電力用半導体装置、特にその駆動回路に関するものである。
電力用半導体装置の1例であるL負荷スイッチング回路は、L負荷を駆動するための上下のアームの電力用スイッチング半導体素子及びそれに逆並列に接続されるFWダイオードと、電力用スイッチング半導体素子ごとにゲート電圧を発生して電力用スイッチング半導体素子をスイッチング駆動する駆動回路を備える(たとえば特開平7−297695号公報)。駆動回路の1例では、1対のターンオン用MOSFETとターンオフ用MOSFETが直列に接続され、それらのゲートに駆動信号が入力され、その間の接続点がパワー半導体素子のゲートに接続される。さらに、ゲート遮断用MOSFETがターンオフ用MOSFETと並列に接続される。ゲート遮断用MOSFETは、電力用スイッチング半導体素子のゲートとソースの間に接続され、上下アームの電力用スイッチング半導体素子のうち当該電力用スイッチング半導体素子と異なる他方の電力用スイッチング半導体素子が導通されるとき、当該電力用スイッチング半導体素子の導通を確実に遮断する。
特開平7−297695号公報
L負荷スイッチング回路における電力用スイッチング半導体素子のスイッチング時において、上下アームの1対の電力用スイッチング半導体素子のうちたとえばN側半導体素子がオンすると、駆動回路において、P側半導体素子にはコレクタ〜エミッタ間に電圧変化(dv/dt)がかかり、電圧変化(dv/dt)と帰還容量Cresとの積でゲートとエミッタの間に電流が流れ、ゲート電圧が持ち上がる。この現象をゲート浮きという。ゲート浮きのレベルが高くなってゲート電圧がP側半導体素子のしきい値を越えると、P側半導体素子も導通して、上下アームを貫通電流が流れてしまう。
このゲート浮きの悪影響を防止するため、駆動回路のゲート遮断用MOSFETはゲート電圧が設定電圧以下の時は導通させるように設定されている。これによりターンオフ用MOSFETとゲート遮断用MOSFETが並列に導通して、この並列接続によりトータル抵抗値を小さくして、ゲート浮きのレベルを小さくして、貫通電流を抑制する。しかし、この駆動回路の構成では貫通電流を抑制できないことがあった。したがって、さらに確実に貫通電流を抑制することが望まれる。
この発明の目的は、電力用半導体装置において、さらに確実に貫通電流を抑制することである。
本発明に係る第1の電力用半導体回路は、直列に接続される1対の高圧側および低圧側の電力用スイッチング半導体素子(IGBT、MOSFETなど)を含む電力半導体装置であって、前記電力用スイッチング半導体素子のゲートに接続される駆動回路は、前記電力用スイッチング半導体素子をオンするときに導通する第1の半導体素子(MOSFETなど)と、前記電力用スイッチング半導体素子をオフするときに導通する第2の半導体素子(MOSFETなど)と、前記電力用スイッチング半導体素子のゲートとエミッタの間に接続されるゲート遮断用半導体素子と、前記第2の半導体素子のドレイン側と前記ゲート遮断用半導体素子のゲートとの間に設けられるゲート遮断制御ラインを含む。ここで、前記第1の半導体素子と前記第2の半導体素子が互いに直列に接続され、前記第1および第2の半導体素子のゲートは、それぞれ、共通のゲート信号を供給され、前記第1と第2の半導体素子の間の接続点が前記電力用スイッチング半導体素子のゲートに接続され、前記ゲート遮断制御ラインは遅延素子(たとえばコンデンサ)を含むことを特徴とする。
本発明に係る第2の電力用半導体回路は、直列に接続される1対の高圧側および低圧側の電力用スイッチング半導体素子(IGBT、MOSFETなど)を含む電力半導体装置であって、前記電力用スイッチング半導体素子のゲートに接続される駆動回路は、前記電力用スイッチング半導体素子をオンするときに導通する第1の半導体素子(MOSFETなど)と、前記電力用スイッチング半導体素子をオフするときに導通する第2の半導体素子(MOSFETなど)と、前記電力用スイッチング半導体素子のゲートとエミッタの間に接続されるゲート遮断用半導体素子と、前記第2の半導体素子のドレイン側と前記ゲート遮断用半導体素子のゲートとの間に設けられるゲート遮断制御ラインを含む。ここで、前記第1の半導体素子と前記第2の半導体素子が互いに直列に接続され、前記第1および第2の半導体素子のゲートは、それぞれ、共通のゲート信号を供給され、前記第1および第2の半導体素子の間の接続点が前記電力用スイッチング半導体素子のゲートに接続され、前記ゲート遮断制御ラインの入力側インバータのしきい値電圧より前記第2の半導体素子のドレイン側電圧を低くし、前記電力用スイッチング半導体素子のゲート電圧のゲート浮き発生時に前記ゲート遮断用半導体素子をオフ動作させないようにしたことを特徴とする。
電力用スイッチング半導体素子にゲート浮きが発生し、ある期間ゲート浮きがオンオフ切替設定電圧レベル以上になっても、オフ動作に遅延を持たせることで、または、ゲート遮断制御ラインの入力電圧である第2の半導体素子のドレイン側電圧を低くすることにより、ゲート遮断用半導体素子をオフさせないようにする。このため、ゲート浮きが発生しても貫通電流を抑制できる。
以下、本発明の実施の形態を添付の図面を参照して説明する。なお、図面において、同じ参照記号は同一または同等のものを示す。
電力用半導体装置のための従来の駆動回路では、ゲート浮きが上記設定電圧以上になった場合、ゲート遮断用MOSFETがオフして、ターンオフ用MOSFETのみとなり、抵抗値が大きくなり、さらにゲート浮きが大きくなることが判った。そこで、以下に説明する実施の形態の電力用半導体装置ではゲート浮きが大きくならないようにした構造を備える。
第1の実施の形態では、ゲート浮きが発生し、ある期間ゲート浮きが設定電圧以上になっても、遅延を持たせることで、ゲート遮断用MOSFETをオフさせないようにする。これにより、ゲート浮きがさらに大きくなることはなく、貫通電流を抑制する。
図1は、モーター駆動回路に用いられるインテリジェント・パワーモジュール(IPM)10を示す。IPM10は、直列に接続された1対の上下アームの電力用半導体スイッチング素子(以下ではパワーチップという)12,14を含む。パワーチップ12、14は、この例ではIGBTであるが、パワーMOSFETなどでもよい。各パワーチップ12,14には、フライホイールダイオード16が逆並列に接続される。パワーチップ12,14のゲートには、それぞれ、駆動回路18,20が接続される。駆動回路はICである。駆動回路18,20は、マイコン/DSPなど(図示しない)からの制御入力信号に応じてスイッチング用のゲート信号を発生してパワーチップ12,14のゲートに送る。駆動回路18,20は、制御電源回路22から電圧が供給される。1対のパワーチップ12,14の両端には、ダイオードブリッジ整流回路40と平滑コンデンサ42とからなる直流電源から直流電圧が供給され、また、1対のパワーチップ12,14の間にL負荷(モータ)44が接続される。また、低電圧側のパワーチップ14と直流電源との間に電流検出用の抵抗46が接続される。なお、電流検出抵抗46を用いた過電流保護機能については説明を省略する。
図1に示す回路では、パワーチップのスイッチング時に、下アームにコレクタ電流が流れるとき、上アームのパワーチップのコレクタ−エミッタ間の電圧変化(dv/dt)と帰還容量(Cres)の積により、ゲートとエミッタの間に電流が流れ、ゲート電圧が持ち上がる。これをゲート浮きという。ゲート浮きが発生して、パワーチップのしきい値Vthを越えると、パワーチップもオンして、上下アームの間に貫通電流が流れる。これを、以下に説明する駆動回路18により防止する。
図2に、駆動回路18の回路構成を示す。この駆動回路ではターンオン用MOSFET(PMOSFET)30とターンオフ用MOSFET(NMOSFET)32が2つの抵抗34,36を間に介して直列に接続される。この2つのMOSFET30,32のゲートは共通に接続されており、マイコンなどからの入力信号が入力される。一方、2つの抵抗34,36の間の接続点はパワーチップのゲートに接続される。ターンオフ用MOSFET32のソースは、2つのパワーチップの間に接続される。さらに、ターンオフ用MOSFET32に並列にゲート遮断用MOSFET38が接続される。さらに、ターンオフ用MOSFET32のドレイン側とゲート遮断用MOSFET38のゲートの間にゲート遮断制御ラインが設けられる。本実施形態では、ゲート遮断制御ラインに遅延素子が設けられる。
ゲート遮断制御ラインにおいて、2個の直列接続のインバータ40,42、1個のNORゲート44、及び、2個の直列接続のインバータ46,48が直列に接続される。これらの素子はゲート遮断用MOSFET38のゲート電圧のモニタのために用いられ、遮断用ゲート抵抗としても動作する。またNORゲート44では、1つの入力端子に、インバータ40,42を通った信号が入力されるが、他方の入力端子には駆動回路への入力信号が入力される。入力信号としてオフ信号が入力されている期間は、ターンオフ用MOSFET32とゲート遮断用MOSFET38が導通している。ゲート遮断用MOSFET38はゲート電圧が所定のオンオフ切替え設定電圧レベル以上になると遮断するようになっている。また、ターンオン用MOSFET30が導通していれば、ゲート遮断用MOSFET38は遮断される。また、遅延素子として、コンデンサ50が、2番目のインバータ42とNORゲート44の間と、ターンオフ用MOSFET32のソースとの間に接続される。このコンデンサ50は、ゲート遮断用MOSFET38のオフ動作に遅延を持たせるものであり、これにより、パワーチップのゲート電圧がオンオフ切替え設定電圧レベルより高くなってもゲート遮断用MOSFET38をオフ動作させないようにしている。ゲート浮きが生じてもゲート遮断用MOSFETがオフ動作しないため、ターンオフ用MOSFETとゲート遮断用MOSFETのパラレル接続状態となり、ゲート浮きが抑えられ貫通電流が抑制される。
このように、ゲート遮断用MOSFET38のゲート遮断制御ラインに容量を追加してオフ動作に遅延を持たせたので、図3に示すように、パワーチップ12のゲート電圧が浮いても、ゲート遮断用MOSFET38がオフ動作することはなく、ゲート浮きがさらに大きくなることを防止する。これにより、IPMのスイッチング時にパワーチップ12のゲート浮きによる貫通電流を抑制できる。
図3は、図2の駆動回路18を用いたときの、ゲート浮きに関連したパワーチップの動作を示す。図には、N側パワーチップ14のコレクタ電流、P側パワーチップ12のコレクタ〜エミッタ電圧及びP側パワーチップ12のゲート〜エミッタ電圧の時間変化が示される。N側パワーチップ14のコレクタ電流が増加して、N側パワーチップ14がターンオンすると、P側パワーチップ12のフライホイールダイオード16に逆電流が流れ、コレクタ〜エミッタ電圧が増加する。このとき、P側パワーチップ12のゲート〜エミッタ電圧が大きくなる。すなわち、P側パワーチップ12のゲートレベルが高くなりゲート浮きが発生する。ゲート浮きがゲート遮断用MOSFET38のオンオフ切替え設定電圧レベルを超えるとき、抵抗36とゲート遮断用MOSFET38のゲートの間のゲート遮断制御ラインに容量が追加されているので、容量追加による伝搬の遅延が生じて、ゲート遮断用MOSFET38のゲートレベルはすぐには高くならず、したがって、ゲート遮断用MOSFET38はただちにはオフ動作しない。そのうち、ゲート浮きは小さくなって、オンオフ切替え設定電圧レベルより低くなる。
なお、図3における破線は、コンデンサを追加しない駆動回路における動作を示している。ゲート浮きがオンオフ切り換え設定レベルを超えたとき、ゲート遮断用MOSFETはオフされる。このため、ゲート浮きが継続し、N側パワーチップのコレクタ電流が増加する。これは、ゲ−ト浮きの影響で発生する貫通電流である。
次に、第2の実施の形態について説明する。第2の実施の形態では、ゲート遮断用MOSFET38のゲート遮断制御ラインに、第1の実施の形態と同様に遅延素子を設けるとともに、さらに、遅延された信号が低レベルになるときの応答性を速くする素子を設けて、パワーチップの応答性を高める。
図4は、第2の実施の形態の駆動回路18を示す。ターンオフ用MOSFET32のドレインとゲート遮断用MOSFET38のゲートの間のゲート遮断制御ラインに、4個の直列接続のインバータ40,42,52,54、1個のNORゲート44、及び、2個の直列接続のインバータ46,48が直列に接続される。これらの素子はゲート電圧のモニタのために設けられる。またNORゲートにおいて、1つの入力端子には、インバータ40,42,52,54を通った信号が入力され、他方の入力端子には駆動回路への入力信号が入力される。したがって、ターンオン用MOSFET30がオンであれば、ゲート遮断用MOSFET38は必ずオフになる。さらに、3番目と4番目のインバータ52,54の間と、ターンオフ用MOSFET32のソースとの間にコンデンサ50が接続される。
このコンデンサ50は、図2の駆動回路と同様に、オフ動作に遅延を持たせるものであり、これにより、パワーチップのゲート浮きがあってもゲート遮断用MOSFET38をオフさせないようにして、貫通電流を抑制する。さらに、コンデンサ50により遅延された信号が低レベルになるときの応答をさらに速くする素子として、インバータ52,54を設ける。図5は、上段に示すような信号がゲート遮断制御ラインへ入力されたときの応答性を、図2の回路の場合について中段に、図4の回路の場合について下段に示す。このように、信号が低レベルになったときのパワーチップの応答速度が向上する。
次に、第3の実施の形態について説明する。この実施の形態の駆動回路18では、電力用スイッチング半導体素子12のゲート電圧のゲート浮き発生時にも、ターンオフ用MOSFET32のドレイン側電圧を図2や図4の回路の場合より低くして、ゲート遮断用MOSFET38をオフ動作させないようにする。これにより、ゲート遮断用MOSFET38のゲート電圧は、ゲート浮き発生時にオンオフ切替設定電圧レベルを越えないので、ゲート遮断用MOSFET38はオフ動作しない。これにより、ゲート浮きによる貫通電流を防止できる。
図6は、第3の実施の形態の駆動回路18を示す。ゲート遮断制御ラインに入る信号はターンオフ用MOSFET32のドレイン側電圧であるが、この駆動回路18では、たとえば、ターンオフ用MOSFET32’のサイズと直列抵抗36’の値を調整して、ゲート浮きが発生しても、ターンオフ用MOSFET32のドレイン側電圧をゲート遮断制御ラインの入力側インバータ40のしきい値電圧より低くして、ゲート遮断用MOSFET38のゲート電圧がオンオフ切替え設定電圧レベルを越えないようにする。その他の点では、従来の駆動回路と同様である。
図7は、図6の駆動回路を用いたときのパワーチップの動作を示す。図7には、N側パワーチップ14のコレクタ電流、P側パワーチップ12のコレクタ〜エミッタ電圧及びP側パワーチップ12のゲート〜エミッタ電圧の時間変化が示される。N側パワーチップ14のコレクタ電流が増加して、N側パワーチップ14がオン動作すると、P側パワーチップ12のフライホイールダイオード16に逆電流が流れ、コレクタ〜エミッタ電圧が増加する。このとき、P側パワーチップ12のゲート〜エミッタ電圧が大きくなる。すなわち、ゲート浮きが発生する。しかし、ゲート遮断制御ラインの入口では電圧がしきい値を越えない。このためゲート浮きが発生しても、ゲート遮断用MOSFET38のゲートレベルがオンオフ切替え設定電圧レベルを超えることはなく、ゲート遮断用MOSFET38はオフ動作しないので、貫通電流は流れない。
ゲート遮断制御ラインにおけるオンオフ切替設定電圧レベルを上げる別の例では、たとえば、入力側インバータ40のしきい値をゲート浮きが発生しても越えないレベル(たとえば通常の6.0Vより高い7.5V)に上げる。この場合も同様の効果を得ることができる。
なお、上述の各実施形態では、上アームの駆動回路18について説明したが、下アームの駆動回路20についても同様の構成の回路が使用できる。また、上述の各実施形態では、2相交流を整流してIPM10に供給しているが、当業者に容易に理解されるように、上述の回路は3相交流の場合にも使用できる。
電力用半導体装置の回路図 第1の実施の形態の駆動回路の回路図 第1の実施の形態の駆動回路の動作を説明するための図 第2の実施の形態の駆動回路の回路図 ゲート信号に対する応答を示す図 第3の実施の形態の駆動回路の回路図 第3の実施の形態の駆動回路の動作を説明するための図
符号の説明
10 IPM、 12 上アームの電力用半導体スイッチング素子、 14 下アームの電力用半導体スイッチング素子、 18,20 駆動回路、 30 ターンオン用MOSFET、 32 ターンオフ用MOSFET、 34,36 抵抗、 38 ゲート遮断用MOSFET、 40,42 インバータ、 44 NORゲート、 46,48 インバータ、 50 コンデンサ、 52,54 インバータ。

Claims (4)

  1. 直列に接続される1対の高圧側および低圧側の電力用スイッチング半導体素子を含む電力半導体装置において、前記電力用スイッチング半導体素子のゲートに接続される駆動回路は、
    前記電力用スイッチング半導体素子をオンするときに導通する第1の半導体素子と、
    前記電力用スイッチング半導体素子をオフするときに導通する第2の半導体素子と、
    前記電力用スイッチング半導体素子のゲートとエミッタの間に接続されるゲート遮断用半導体素子と、
    前記第2の半導体素子のドレイン側と前記ゲート遮断用半導体素子のゲートとの間に設けられるゲート遮断制御ラインを含み、
    前記第1の半導体素子と前記第2の半導体素子が互いに直列に接続され、前記第1および第2の半導体素子のゲートは、それぞれ、共通のゲート信号を供給され、前記第1と第2の半導体素子の間の接続点が前記電力用スイッチング半導体素子のゲートに接続され、前記ゲート遮断制御ラインは遅延素子を含むことを特徴とする
    電力用半導体回路。
  2. 前記遅延素子は、前記ゲート遮断制御ラインと前記ゲート遮断用半導体素子のソースとの間に接続されたコンデンサであることを特徴とする、請求項1に記載された電力用半導体装置。
  3. 前記ゲート遮断制御ラインは、さらに、前記遅延素子により遅延された信号が低レベルになるときの応答性を速くする素子を含むことを特徴とする、請求項1または2に記載された電力用半導体装置。
  4. 直列に接続される1対の高圧側および低圧側の電力用スイッチング半導体素子を含む電力半導体装置において、前記電力用スイッチング半導体素子のゲートに接続される駆動回路は、
    前記電力用スイッチング半導体素子をオンするときに導通する第1の半導体素子と、
    前記電力用スイッチング半導体素子をオフするときに導通する第2の半導体素子と、
    前記電力用スイッチング半導体素子のゲートとエミッタの間に接続されるゲート遮断用半導体素子と、
    前記第2の半導体素子のドレイン側と前記ゲート遮断用半導体素子のゲートとの間に設けられるゲート遮断制御ラインを含み、
    前記第1の半導体素子と前記第2の半導体素子が互いに直列に接続され、前記第1および第2の半導体素子のゲートは、それぞれ、共通のゲート信号を供給され、前記第1および第2の半導体素子の間の接続点が前記電力用スイッチング半導体素子のゲートに接続され、前記ゲート遮断制御ラインの入力側インバータのしきい値電圧より前記第2の半導体素子のドレイン側電圧を低くし、前記電力用スイッチング半導体素子のゲート電圧のゲート浮き発生時に前記ゲート遮断用半導体素子をオフ動作させないようにしたことを特徴とする電力用半導体装置。
JP2004326047A 2004-11-10 2004-11-10 駆動回路と電力用半導体装置 Pending JP2006141078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004326047A JP2006141078A (ja) 2004-11-10 2004-11-10 駆動回路と電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004326047A JP2006141078A (ja) 2004-11-10 2004-11-10 駆動回路と電力用半導体装置

Publications (1)

Publication Number Publication Date
JP2006141078A true JP2006141078A (ja) 2006-06-01

Family

ID=36621476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326047A Pending JP2006141078A (ja) 2004-11-10 2004-11-10 駆動回路と電力用半導体装置

Country Status (1)

Country Link
JP (1) JP2006141078A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044836A (ja) * 2010-08-23 2012-03-01 Sharp Corp スイッチング電源回路およびそれを用いた電子機器
JP2014128027A (ja) * 2012-12-27 2014-07-07 Toshiba Corp 駆動回路および半導体装置
DE102014108576A1 (de) * 2014-06-18 2015-12-24 Sma Solar Technology Ag Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033415A (ja) * 1989-05-09 1991-01-09 Philips Gloeilampenfab:Nv 電子回路
JPH0818423A (ja) * 1994-06-29 1996-01-19 Fuji Electric Co Ltd 半導体装置の制御回路
JP2000083370A (ja) * 1998-09-02 2000-03-21 Fuji Electric Co Ltd 電力変換器におけるゲート駆動回路
JP2000253646A (ja) * 1999-02-26 2000-09-14 Toshiba Corp 絶縁ゲート型半導体素子のゲート回路
JP2004215458A (ja) * 2003-01-08 2004-07-29 Mitsubishi Electric Corp 半導体スイッチング素子の駆動回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033415A (ja) * 1989-05-09 1991-01-09 Philips Gloeilampenfab:Nv 電子回路
JPH0818423A (ja) * 1994-06-29 1996-01-19 Fuji Electric Co Ltd 半導体装置の制御回路
JP2000083370A (ja) * 1998-09-02 2000-03-21 Fuji Electric Co Ltd 電力変換器におけるゲート駆動回路
JP2000253646A (ja) * 1999-02-26 2000-09-14 Toshiba Corp 絶縁ゲート型半導体素子のゲート回路
JP2004215458A (ja) * 2003-01-08 2004-07-29 Mitsubishi Electric Corp 半導体スイッチング素子の駆動回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044836A (ja) * 2010-08-23 2012-03-01 Sharp Corp スイッチング電源回路およびそれを用いた電子機器
JP2014128027A (ja) * 2012-12-27 2014-07-07 Toshiba Corp 駆動回路および半導体装置
DE102014108576A1 (de) * 2014-06-18 2015-12-24 Sma Solar Technology Ag Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
DE102014108576B4 (de) 2014-06-18 2024-01-18 Sma Solar Technology Ag Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke

Similar Documents

Publication Publication Date Title
JP6362996B2 (ja) 半導体駆動装置ならびにそれを用いた電力変換装置
JP6380953B2 (ja) 電子回路
US9628067B2 (en) Gate driver
JP4432215B2 (ja) 半導体スイッチング素子のゲート駆動回路
JP4740320B2 (ja) 半導体素子の駆動回路
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
WO2014034063A1 (ja) 半導体装置
JP2009225506A (ja) 電力変換器
JPH11112313A (ja) 半導体回路及びパワートランジスタ保護回路
JP2006166691A (ja) 電力用半導体装置
JP5940211B2 (ja) 半導体装置
JP2016059036A (ja) 短絡保護用の回路、システム、及び方法
JP2018057105A (ja) 半導体駆動装置ならびにこれを用いた電力変換装置
US10742204B2 (en) Semiconductor device and power module
WO2014097739A1 (ja) 半導体装置およびその半導体装置を用いた電流検出回路
JP6820825B2 (ja) 半導体装置及びその駆動方法
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
JPH05218836A (ja) 絶縁ゲート素子の駆動回路
JP4946103B2 (ja) 電力変換装置
JP2006141078A (ja) 駆動回路と電力用半導体装置
JP6298735B2 (ja) 半導体駆動装置ならびにそれを用いた電力変換装置
JP2005137072A (ja) 過電流保護回路
JP2018074676A (ja) ゲート駆動回路
JP2002153043A (ja) 電圧駆動型半導体素子のゲート駆動装置
JP2009060709A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061206

A977 Report on retrieval

Effective date: 20091210

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20091215

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20100413

Free format text: JAPANESE INTERMEDIATE CODE: A02