JPWO2016038717A1 - 自己消弧型半導体素子の短絡保護回路 - Google Patents

Abstract

自己消弧型半導体素子（３０２）の短絡保護回路は、第１の保護回路（３０４）と第２の保護回路（１０１）とを含む。第１の保護回路（３０４）は、自己消弧型半導体素子（３０２）の第１および第２の主電極間（８０２，８０３）に過電流が流れていることを検出した場合に、制御電極（８０１）と第１の主電極（８０２）との間の電圧を減少させるように構成される。第２の保護回路（１０１）は、駆動電圧を供給するための配線（４１１）に流れる電流を検出し、検出した電流に基づいて第１の保護回路（３０４）が動作状態にあるか否かを判断し、第１の保護回路（３０４）が動作状態の場合に自己消弧型半導体素子（３０２）をオフにするように駆動電圧を変化させるように構成される。

Description

本発明は、自己消弧型半導体素子に短絡電流が流れた際に自己消弧型半導体素子を保護するための短絡保護回路に関する。

昇降機、電気鉄道、産業機械、太陽光発電などのパワーエレクトロニクス機器では、一般に、ダイオードおよび自己消弧型半導体素子などのパワー半導体素子を複数内蔵したパワーモジュールが使用される。パワーモジュールでは、自己消弧型半導体素子に短絡電流が流れた際に自己消弧型半導体素子が破壊されないようにするために、短絡保護回路が一般に設けられている。

たとえば、特開２００５−２０８４３号公報（特許文献１）は、ＲＴＣ（Real-Time Current Control）回路を内蔵したＩＧＢＴモジュールを開示する。ＲＴＣ回路は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子に流れる短絡電流を検出した際に、ゲート電圧を低下させることによって短絡電流を制限する機能を有する。さらに、ＩＧＢＴ素子の駆動回路（ゲートドライバ）には、ゲート電圧降下に基づいてＲＴＣ回路が動作していることを検出する短絡検出回路が設けられている。

国際公開第０１／０６３７６４号（特許文献２）は、短絡保護回路と駆動回路とをパワーモジュールに内蔵したインテリジェントパワーモジュールの例を開示する。この文献の例では、上記のＲＴＣ回路に対応する過電流検出器によってＩＧＢＴのセンス電流が設定値を超えたことが検出されると、過電流検出器からの出力信号に基づいてＩＧＢＴのコレクタゲート間の接合容量が充電され、一定時間後にＩＧＢＴがターンオフされる。

特開２００５−２０８４３号公報 国際公開第０１／０６３７６４号

短絡保護回路では、短絡電流を検出してから自己消弧型半導体素子の保護動作が完了するまでの時間をできるだけ短縮することが望ましい。このため、上記文献に記載されているように、ＲＴＣ回路がパワーモジュールに内蔵されている。ＲＴＣ回路によって、短絡電流を検出してから自己消弧型半導体素子に流れる電流を減少させるまでの時間を短縮することができる。

短絡電流の検出後、さらに、ゲートドライバからの駆動電圧によって自己消弧型半導体素子をターンオフするためには、短絡電流を検出したこともしくはＲＴＣ回路が動作状態にあることをゲートドライバ側に通知する必要がある。ところが、この際の信号遅延によって、自己消弧型半導体素子をターンオフするまでの時間の遅れが依然として問題となることがある。

特に、ゲートドライバとパワーモジュールとを別個に設けた構成の場合に保護動作の遅れが問題となり易い。この場合、パワーモジュールとゲートドライバとの間を接続する配線にノイズが発生し易く、このノイズを除去するために遅延時間の大きなフィルタ回路を設ける必要があるからである。昇降機などの制御盤のようにパワーモジュールとゲートドライバとの距離が１ｍ以上となると、短絡保護回路はノイズの影響をさらに強く受けるようになる。

上記の特開２００５−２０８４３号公報（特許文献１）に記載されたパワーモジュールの場合には、ゲートドライバに設けられた短絡検出回路がゲート電圧の低下を検出することによってＲＴＣ回路が動作状態にあることが検出される。しかしながら、この場合にも、パワーモジュールとゲートドライバとの距離が大きくなるほどゲート電圧がノイズの影響を大きく受けるようになる。この結果、誤動作を防止するために遅延時間の大きいフィルタが必要となるので、ＲＴＣ回路が動作してからゲートドライバ側の短絡検出回路が動作するまでの時間を短くするには限界がある。

この発明は、上記の問題点を考慮してなされたものであって、その目的は、自己消弧型半導体素子の短絡保護を高速化することが可能な短絡保護回路を提供することである。

この発明は、自己消弧型半導体素子の短絡保護回路に関する。ここで、自己消弧型半導体素子は、第１の主電極、第２の主電極、および制御電極を有し、制御電極と第１の主電極との間に供給される駆動電圧に応答して、第１および第２の主電極間をオンまたはオフに切替える。短絡保護回路は、第１の保護回路と第２の保護回路とを含む。第１の保護回路は、自己消弧型半導体素子の第１および第２の主電極間に過電流が流れていることを検出した場合に、制御電極と第１の主電極との間の電圧を減少させるように構成される。第２の保護回路は、上記の駆動電圧を供給するための配線に流れる電流を検出し、検出した電流に基づいて第１の保護回路が動作状態にあるか否かを判断し、第１の保護回路が動作状態の場合に自己消弧型半導体素子をオフにするように駆動電圧を変化させるように構成される。

この発明によれば、第２の保護回路は、駆動電圧を供給するための配線に流れる電流を検出することによって第１の保護回路が動作状態にあるか否かを判断するように構成される。上記の検出電流に含まれるノイズは比較的少ないので、時定数の大きなフィルタ回路を設ける必要がなく、このため、短絡保護を高速化することが可能になる。

第１の実施形態による自己消弧型半導体素子の短絡保護回路の構成を概略的に示すブロック図である。 図１のＲＴＣ回路およびゲートドライバ側保護回路のより詳細な構成を示す図である。 図１および図２の短絡保護回路を電力変換装置に適用した例を示す図である。 第１の実施形態による短絡保護回路の動作例を示すタイミング図である。 図４の時刻ｔ８から時刻ｔ９までにおけるゲート電流の電流経路を示す図である。 図４の時刻ｔ９から時刻ｔ１１におけるゲート電流の電流経路を示す図である。 第２の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路の具体的構成を示す回路図である。 図７のラッチ回路、ゲート遮断回路、およびＦｏ信号出力回路の構成例を示す回路図である。 第２の実施形態による短絡保護回路の動作例を示すタイミング図である。 第３の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路の具体的構成を示す回路図である。 第３の実施形態による短絡保護回路の動作例を示すタイミング図である。 第４の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路の具体的構成を示す回路図である。 第４の実施形態による短絡保護回路の動作例を示すタイミング図である。 第５の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路の具体的構成を示す回路図である。 第５の実施形態による短絡保護回路の動作例を示すタイミング図である。

以下、各実施形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない場合がある。

＜第１の実施形態＞
［短絡保護回路の概略的構成］
図１は、第１の実施形態による自己消弧型半導体素子の短絡保護回路の構成を概略的に示すブロック図である。短絡保護回路は、自己消弧型半導体素子３０２に短絡電流（過電流）が流れた際に、自己消弧型半導体素子３０２が破壊されないようにするために設けられている。

図１を参照して、短絡保護回路は、パワーモジュール３０１に設けられたＲＴＣ（Real-Time Current Control）回路３０４と、ゲートドライバ２０１に設けられたゲートドライバ側保護回路１０１とを含む。特に、ゲートドライバ側保護回路１０１は、ゲートドライバ２０１からパワーモジュール３０１に出力される電流Ｉｇ（以下、ゲート電流Ｉｇと称する）の変化に基づいて、ＲＴＣ回路３０４が動作状態か否かを判断する点に特徴がある。なお、この明細書では、ＲＴＣ回路３０４を第１の保護回路と称し、ゲートドライバ側保護回路１０１を第２の保護回路と称する場合がある。

具体的に、パワーモジュール３０１は、自己消弧型半導体素子３０２と、ダイオード３０３と、ＲＴＣ回路３０４とを含む。

自己消弧型半導体素子３０２は、第１の主電極８０２、第２の主電極８０３、および制御電極８０１を有し、制御電極８０１に与えられる信号（ゲート電圧Ｖｇ）に応答して第１および第２の主電極間に流れる電流のオンおよびオフを切り替える。自己消弧型半導体素子３０２は、さらに、センス電極８０４を有する。センス電極８０４からは、第２の主電極から第１の主電極に流れる主電流Ｉｄに比例したセンス電流Ｉｓが流出する。

自己消弧型半導体素子３０２は、たとえば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ、またはバイポーラトランジスタなどである。自己消弧型半導体素子３０２としてケイ素または炭化ケイ素などの半導体材料を用いることができる。

図１では、自己消弧型半導体素子３０２がＮチャネルＭＯＳＦＥＴの場合が例示されている。自己消弧型半導体素子３０２の第１の主電極８０２は、ＭＯＳＦＥＴの場合のソース、ＩＧＢＴおよびバイポーラトランジスタの場合のエミッタに相当する。第２の主電極８０３は、ＭＯＳＦＥＴの場合のドレイン、ＩＧＢＴおよびバイポーラトランジスタの場合のコレクタに相当する。制御電極８０１は、ＭＯＳＦＥＴおよびＩＧＢＴの場合のゲート、バイポーラトランジスタの場合のベースに相当する。以下、第１の主電極８０２の電位を基準電位Ｖｓと称する。

ダイオード３０３は、いわゆるフリーホイールダイオードであり、自己消弧型半導体素子３０２と逆並列に接続される。すなわち、ダイオード３０３のアノードは自己消弧型半導体素子３０２の第１の主電極８０２に接続され、ダイオード３０３のカソードは自己消弧型半導体素子３０２の第２の主電極８０３に接続される。

ＲＴＣ回路３０４は、センス電流Ｉｓの大きさを検出し（もしくは、自己消弧型半導体素子３０２の主電流Ｉｄの大きさを検出してもよい）、センス電流Ｉｓの大きさが閾値を超えた場合に、自己消弧型半導体素子３０２のゲート電圧Ｖｇを減少させるように動作する。より具体的な回路構成例については、図２を参照して後述する。

近年、自己消弧型半導体素子の小型化、高電流密度化、スイッチング動作の高速化、スイッチング損失の低減等が求められており、これに応じて短絡保護動作をより高速化する必要性が高まっている。パワーモジュール３０１内にＲＴＣ回路３０４を設けることによって、短絡電流を検出した際に素早くゲート電圧Ｖｇを低減させて主電流Ｉｄの増加を抑制することができる。

上記のパワーモジュール３０１とゲートドライバ２０１とは、ゲートドライバ−パワーモジュール間配線４０１（ゲート配線４１１および基準電位配線４１２）を介して接続される。ゲート配線４１１（制御配線とも称する）は、ゲートドライバ２０１から出力された駆動電圧を自己消弧型半導体素子３０２の制御電極８０１と第１の主電極８０２との間に伝達するために設けられている。基準電位配線４１２は、基準電位Ｖｓをゲートドライバ２０１に伝達するために設けられている。

ゲートドライバ２０１は、ゲート信号出力回路２０２と、絶縁回路２０３，１０６と、ゲート電圧出力回路２０４と、ゲートドライバ側保護回路１０１とを含む。

ゲート信号出力回路２０２は、制御回路２００からの制御信号に応じて、自己消弧型半導体素子３０２をオン状態にするためのオン信号および自己消弧型半導体素子３０２をオフ状態にするためのオフ信号を出力する。オン信号およびオフ信号を総称してゲート信号Ｓｇと称する。たとえば、オン信号はゲート信号Ｓｇの第１の論理レベルに対応し、オフ信号はゲート信号Ｓｇの第２の論理レベルに対応する。

ゲート電圧出力回路２０４は、ゲート信号出力回路２０２からフォトカプラなどの絶縁回路２０３を介してゲート信号Ｓｇ（オン信号およびオフ信号）を受ける。ゲート電圧出力回路２０４は、オン信号およびオフ信号の各々に応じた駆動電圧を、ゲート配線４１１を介して自己消弧型半導体素子３０２の制御電極８０１（ゲート）に出力する。これによって、自己消弧型半導体素子３０２はオンまたはオフに切り替わる。

より詳細には、ゲート電圧出力回路２０４は、正の電源電位Ｖｇ＋を与える電源ノード５１１と、負の電源電位Ｖｇ−を与える電源ノード５０３とに接続されている。ゲート電圧出力回路２０４は、ゲート信号Ｓｇの論理レベルに応じて正の電源電位Ｖｇ＋または負の電源電位Ｖｇ−を駆動電圧として自己消弧型半導体素子３０２の制御電極８０１に与えるように構成されている。自己消弧型半導体素子３０２が図１に示すＮチャネルＭＯＳＦＥＴの場合、正の電源電位Ｖｇ＋が制御電極８０１に与えられた場合にＭＯＳＦＥＴ３０２はオンし、負の電源電位Ｖｇ−が制御電極８０１に与えられた場合にＭＯＳＦＥＴ３０２はオフする。なお、負の電源電位Ｖｇ−に代えて基準電位Ｖｓを用いることもできる。

ゲートドライバ側保護回路１０１は、ゲート電圧出力回路２０４からパワーモジュール３０１に出力される電流Ｉｇ（ゲート電流Ｉｇ）の変化に基づいて、ＲＴＣ回路３０４が動作状態であるか否かを判断する。ＲＴＣ回路３０４が非動作状態の場合（すなわち、短絡電流が検出されていない通常状態の場合）、自己消弧型半導体素子３０２のオンおよびオフの切替え時にゲート電流Ｉｇは流れるが、その他の時間帯にはゲート電流Ｉｇはほぼ０になる。一方、ＲＴＣ回路３０４が動作状態の場合には、自己消弧型半導体素子３０２の切替え時以外にもＲＴＣ回路３０４を介してゲート電流Ｉｇが流れる。ゲートドライバ側保護回路１０１は、この自己消弧型半導体素子３０２の切替え時以外に流れるゲート電流Ｉｇを検出することによって、ＲＴＣ回路３０４が動作状態であることを検出する。

ＲＴＣ回路３０４が動作状態であることを検出した場合、ゲートドライバ側保護回路１０１は、ゲート信号出力回路２０２から出力されるオン信号を一時的に遮断することによって、自己消弧型半導体素子３０２をオフ状態にする。さらに、ゲートドライバ側保護回路１０１は、フォトカプラなどの絶縁回路１０６を介して異常検出信号（Ｆｏ信号）を制御回路２００に出力する。制御回路２００は、ゲートドライバ側保護回路１０１から受けた異常検出信号（Ｆｏ信号）に応答して、自己消弧型半導体素子３０２をオフするための制御信号をゲート信号出力回路２０２に出力する。これによって、ゲート信号出力回路２０２の出力がオン信号からオフ信号に切り替わる。

［短絡保護回路の詳細な構成］
図２は、図１のＲＴＣ回路およびゲートドライバ側保護回路のより詳細な構成を示す図である。

図２を参照して、ＲＴＣ回路３０４は、抵抗素子３１１，３１２と、短絡電流検出回路３０５と、ダイオード３５１と、半導体スイッチング素子３４１とを含む。

抵抗素子３１１は、自己消弧型半導体素子３０２のセンス電極８０４と基準電位配線４１２との間に接続される。抵抗素子３１１は、センス電流Ｉｓを検出するための電流センス抵抗として用いられる。

ダイオード３５１、抵抗素子３１２、および半導体スイッチング素子３４１は、この並び順でダイオード３５１の極性が順方向となるように、ゲート配線４１１と基準電位配線４１２との間に直列に接続される。半導体スイッチング素子３４１は、たとえば、ＭＯＳＦＥＴでも、バイポーラトランジスタでもよい。図２には、半導体スイッチング素子３４１がＮＰＮ型のバイポーラトランジスタである場合が例示されている。半導体スイッチング素子３４１の制御電極（ゲートまたはベース）は、検出回路３０５と接続される。

検出回路３０５は、抵抗素子３１１の両端間の電圧を検出し、検出した電圧が閾値を超えるか否かを判定する。検出回路３０５は、抵抗素子３１１の電圧が閾値を超えた場合に、半導体スイッチング素子３４１をオフ状態からオン状態に切り替える。これによって、ダイオード３５１、抵抗素子３１２、および半導体スイッチング素子３４１を介してゲート電流Ｉｇが流れるようになる。

ゲートドライバ側保護回路１０１は、ゲート遮断指令出力回路１０２と、ラッチ回路１０３と、ゲート遮断回路１０４と、Ｆｏ信号出力回路１０５とを含む。

ゲート遮断指令出力回路１０２は、ゲート電流検出回路１０７と、ＲＴＣ動作判断回路１０８とを含む。ゲート電流検出回路１０７は、ゲート電圧出力回路２０４からパワーモジュール３０１に出力されるゲート電流Ｉｇを検出する。ＲＴＣ動作判断回路１０８は、ゲート電流検出回路１０７によって検出されたゲート電流の大きさに基づいて、ＲＴＣ回路３０４が動作状態にあるか否かを判断する。ＲＴＣ動作判断回路１０８は、ＲＴＣ回路３０４が動作状態にあると判断した場合には、ゲート遮断指令信号をラッチ回路１０３に出力する。

ラッチ回路１０３は、ＲＴＣ動作判断回路１０８から受けたゲート遮断指令信号を一時的に保持し、保持しているゲート遮断指令信号をゲート遮断回路１０４およびＦｏ信号出力回路１０５に出力する。

ゲート遮断回路１０４は、ラッチ回路１０３からゲート遮断指令信号を受けているとき、ゲート信号出力回路２０２から絶縁回路２０３を介してゲート電圧出力回路２０４に出力されているオン信号を遮断するように動作する。この結果、自己消弧型半導体素子３０２の閾値電圧よりも低い電圧（たとえば、基準電位Ｖｓまたは負の電源電位Ｖｇ−）が、ゲート電圧出力回路２０４から自己消弧型半導体素子３０２の制御電極８０１に出力される。

Ｆｏ信号出力回路１０５は、ラッチ回路１０３からゲート遮断指令信号を受けているとき、絶縁回路１０６を介して制御回路２００に異常検出信号（Ｆｏ信号）を出力する。制御回路２００は、異常検出信号（Ｆｏ信号）に応答して、自己消弧型半導体素子３０２をオフするための制御信号をゲート信号出力回路２０２に出力する。この結果、ゲート信号出力回路２０２の出力がオン信号からオフ信号が切り替わり、このオフ信号に対応する駆動電圧がゲート電圧出力回路２０４から自己消弧型半導体素子３０２の制御電極８０１に出力される。

なお、ラッチ回路１０３がゲート遮断指令信号を受けてから、最終的にゲート電圧出力回路２０４の出力電圧がオフ信号に対応した電圧（負の電源電位Ｖｇ−）に切り替わるまでの遅れ時間は、制御回路２００およびゲートドライバ２０１の仕様によって異なる。遅れ時間は数ミリ秒程度になる場合もある。したがって、ラッチ回路１０３は、この遅れ時間の間、ゲート遮断指令信号を保持し続けるように構成する必要がある。

上記に代えて、ラッチ回路１０３を、リセット信号が入力されるまでゲート遮断指令信号を保持するＲＳ（Reset-Set）ラッチ回路として構成してもよい。この場合、制御回路２００は、ゲート信号出力回路２０２にオフ信号を出力させた後、リセット信号をラッチ回路１０３に出力するように構成される。

［電力変換装置への適用例］
図３は、図１および図２の短絡保護回路を電力変換装置に適用した例を示す図である。図３の電力変換装置は、直流電力を三相交流電力に変換し、変換された三相交流電力をモータ（Ｍ）等の負荷２に出力する三相インバータ回路である。

図３を参照して、三相インバータ回路は、直流電源１の正極と負極との間に互いに並列に接続されたＵ相の交流出力回路３Ｕ、Ｖ相の交流出力回路３Ｖ、およびＷ相の交流出力回路３Ｗを含む。交流出力回路３Ｕ，３Ｖ，３ＷからそれぞれＵ相、Ｖ相、Ｗ相の交流電力が負荷２に出力される。

各相の交流出力回路３Ｕ、３Ｖ、３Ｗは互いに直列接続された２個の自己消弧型半導体素子と、これらの自己消弧型半導体素子とそれぞれ逆並列に接続された２つのダイオードとを含む。たとえば、Ｕ相の交流出力回路３Ｕは、互いに直列に接続された２個の自己消弧型半導体素子３０２ａ，３０２ｂと、自己消弧型半導体素子３０２ａ，３０２ｂとそれぞれ逆並列に接続されたダイオード３０３ａ，３０３ｂとを含む。Ｖ相およびＷ相についても同様であり、交流出力回路３Ｖは２個の自己消弧型半導体素子３０２ｃ，３０２ｄと２個のダイオード３０３ｃ，３０３ｄとを含み、交流出力回路３Ｗは２個の自己消弧型半導体素子３０２ｅ，３０２ｆと２個のダイオード３０３ｅ，３０３ｆとを含む。

図１および図２で説明した自己消弧型半導体素子の短絡保護回路と同様に、自己消弧型半導体素子３０２ａ〜３０２ｆにそれぞれＲＴＣ回路３０４ａ〜３０４ｆが接続される。パワーモジュール３０１ａ〜３０１ｆは、それぞれ、ＲＴＣ回路３０４ａ〜３０４ｆと、自己消弧型半導体素子３０２ａ〜３０２ｆと、ダイオード３０３ａ〜３０３ｆとを内蔵する。パワーモジュール３０１ａ〜３０１ｆは、ゲートドライバ２０１ａ〜２０１ｆにそれぞれ接続されて駆動される。ゲートドライバ２０１ａ〜２０１ｆは、Ｕ，Ｖ，Ｗの全相を制御する制御回路２００に接続される。

上記の交流出力回路３Ｕ，３Ｖ，３Ｗ、ＲＴＣ回路３０４ａ〜３０４ｆ、およびゲートドライバ２０１ａ〜２０１ｆは各相ごとに同一構成であるので、以下ではＵ相を例に挙げて、短絡電流の原因について説明する。

制御回路２００は、Ｕ相の交流出力回路３Ｕを構成する自己消弧型半導体素子３０２ａ，３０２ｂを交互にオン、オフ動作を繰り返すように制御する。すなわち、自己消弧型半導体素子３０２ａ，３０２ｂのうちどちらか一方がＯＮしているときは、他方がＯＦＦするように制御されている。ここで、Ｕ相の交流出力回路３Ｕにおいて、誤って自己消弧型半導体素子３０２ａと３０２ｂとを同時にオンするオン信号が交流出力回路３Ｕに与えられたとする。この場合、直流電源１の正極と負極との間が低インピーダンスで短絡されることになるので、大きな短絡電流が自己消弧型半導体素子３０２ａ，３０２ｂに流れる。この結果、短絡電流によって自己消弧型半導体素子３０２ａ，３０２ｂが破損してしまう可能性があるので、図１および図２で説明したＲＴＣ回路３０４およびゲートドライバ側保護回路１０１が短絡保護回路として各パワーモジュールにそれぞれ対応して設けられている。

［短絡保護回路の動作］
図４は、第１の実施形態による短絡保護回路の動作例を示すタイミング図である。図４では、上から順に、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇの波形と、自己消弧型半導体素子３０２のゲート電圧Ｖｇ、ゲート電流Ｉｇ、主電流Ｉｄ、および主電極間電圧Ｖｄ（第２の主電極８０３と第１の主電極８０２との間の電圧）の各波形とが示されている。

時刻ｔ０から時刻ｔ７までは通常のスイッチング動作の場合（以下、通常動作時と称する）の波形６１１〜６１４を示す。この場合、短絡保護回路は動作していない。時刻ｔ８以降は自己消弧型半導体素子３０２に短絡電流が流れている場合（以下、短絡動作時と称する）の波形６１５〜６１８を示す。この場合、短絡保護回路が動作している。図３のインバータ回路の例では、たとえば、Ｕ相の交流出力回路３Ｕの自己消弧型半導体素子３０２ａ，３０２ｂのいずれか一方のみがオンする場合が通常動作時に相当し、自己消弧型半導体素子３０２ａ，３０２ｂの両方とも誤って同時にオンする場合が短絡動作時に相当する。

さらに、図４では、自己消弧型半導体素子３０２のゲート電圧Ｖｇは、第１の主電極８０２に対する制御電極８０１の電位を表し、主電極間電圧Ｖｄは、第１の主電極８０２に対する第２の主電極８０３の電位を表している。したがって、制御電極８０１の電位が第１の主電極８０２の電位（すなわち、基準電位Ｖｓ）に等しい場合、ゲート電圧Ｖｇは０Ｖである。第２の主電極８０３の電位が第１の主電極８０２の電位（すなわち、基準電位Ｖｓ）に等しい場合、主電極間電圧Ｖｄは０Ｖである。

なお、図１および図２の短絡保護回路は、負の電源電位Ｖｇ−を基準電位Ｖｓ（０Ｖ）に変更しても問題なく動作する。ここでは、図２のゲート遮断回路１０４の動作に応答してゲート信号Ｓｇとは無関係にゲート電圧Ｖｇが０Ｖになる場合と、図２のゲート信号出力回路２０２からオフ信号が出力された場合とを明確に区別するために、オフ信号の場合のゲート電圧出力回路２０４の出力を負の電源電位Ｖｇ−に設定している。

（１．通常動作時）
以下、図２および図４を参照して、最初に、通常動作時のパワーモジュール３０１およびゲートドライバ２０１の動作について説明する。

図４の時刻ｔ０において、制御回路２００からの制御信号に応答して、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇはオフ信号（ＯＦＦ）からオン信号（ＯＮ）に切り替わる。このゲート信号Ｓｇの切り替わりに応答して、ゲート電圧出力回路２０４の出力は正の電源電位Ｖｇ＋に切り替わる。これによって、自己消弧型半導体素子３０２はターンオン動作に入る。

ターンオン動作時（時刻ｔ０から時刻ｔ３まで）には、自己消弧型半導体素子３０２の制御電極８０１の寄生容量が充電される。これによって、ゲート電流Ｉｇが流れるとともにゲート電圧Ｖｇ（第１の主電極８０２と制御電極８０１との間の電圧）が増加する。

ゲート電圧Ｖｇが自己消弧型半導体素子３０２の閾値電圧を超えたとき（時刻ｔ２０）、第２の主電極８０３から第１の主電極８０２に主電流Ｉｄが流れ始める。パワーモジュールの寄生インダクタンスに起因して、主電流Ｉｄの変化に応じた電圧降下が生じるので、第１および第２の主電極間の電圧Ｖｄは、母線電圧Ｖｄｄ（たとえば、図３の直流電源１の電圧）から低下する。

時刻ｔ１から時刻ｔ２までは、自己消弧型半導体素子３０２のミラー効果によってゲート電圧Ｖｇが一定となるミラー期間である。ミラー期間では、主電極間電圧Ｖｄの変動によって自己消弧型半導体素子３０２の寄生容量が変動するため、ゲート電圧Ｖｇが一定となる。時刻ｔ２にミラー期間を脱すると、ゲート電圧Ｖｇは再び増加し、時刻ｔ３にゲート電圧が正の電源電圧Ｖｇ＋に到達することによってターンオン期間が終了する。

次に、時刻ｔ４からｔ７までのターンオフ期間について説明する。時刻ｔ４において、制御回路２００からの制御信号に応答して、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇはオン信号（ＯＮ）からオフ信号（ＯＦＦ）に切り替わる。このゲート信号Ｓｇの切り替わりに応答して、ゲート電圧出力回路２０４の出力は負の電源電位Ｖｇ−に切り替わる。これによって、自己消弧型半導体素子３０２はターンオフ動作に入る。ターンオフ動作時には、自己消弧型半導体素子３０２の寄生容量が放電するため、ゲート電圧Ｖｇが減少するとともに、ターンオン動作時とは逆方向のゲート電流Ｉｇが流れる。時刻ｔ４から時刻ｔ５の間は、主電流Ｉｄおよび主電極間電圧Ｖｄは変化しない。

時刻ｔ５に主電極間電圧Ｖｄが増加し始めることによって、時刻ｔ５から時刻ｔ６まで、ゲート電圧Ｖｇがほぼ一定となるミラー期間になる。時刻ｔ６にミラー期間を脱すると、ゲート電圧Ｖｇが再び減少し始める。

ゲート電圧Ｖｇが自己消弧型半導体素子３０２の閾値電圧を下回ると主電流Ｉｄは流れなくなり、時刻ｔ７にターンオフ動作が終了する。

ここで、時刻ｔ１から時刻ｔ６の間、ドレイン電流Ｉｄは、自己消弧型半導体素子３０２に接続された負荷に応じた傾きで増減するが、ここでは便宜的に一定値としている。

なお、第１の実施形態にかかる短絡保護回路では、ゲート電流ＩｇによってＲＴＣ回路３０４が動作状態にあるか否かを判断しているため、ゲート電流Ｉｇの通流時にゲートドライバ側保護回路１０１が誤動作しないようにする必要がある。このため、図２のＲＴＣ動作判断回路１０８には、ゲート電流検出回路１０７の出力の電圧レベルを調整するフィルタ回路が設けられるか、もしくは、ターンオン期間におけるゲート電流検出回路１０７の出力をマスクするためのマスク回路が設けられる。ＲＴＣ動作判断回路１０８の具体的構成例については、第２〜第５の実施形態で詳細を説明する。

（２．短絡動作時）
次に、短絡動作時におけるパワーモジュール３０１、ゲートドライバ２０１、および短絡保護回路の動作について説明する。ここで、短絡動作時とは、たとえば、図３に示す三相インバータのＵ相の自己消弧型半導体素子３０２ａ，３０２ｂに共にオン信号が入力された場合である。この場合、直流電源１の正電極と負電極との間が低インピーダンスで短絡するため、直流電源１の電圧Ｖｄｄが自己消弧型半導体素子３０２ａ，３０２ｂと配線とで分担される。以下の説明では、自己消弧型半導体素子３０２ａおよび３０２ｂのうちいずれか一方が先にオン状態にあり、他方の自己消弧型半導体素子が後からオン信号が入った場合を例に説明する。

図２および図４を参照して、図４の時刻ｔ８において、制御回路２００からの制御信号に応答して、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇはオフ信号（ＯＦＦ）からオン信号（ＯＮ）に切り替わる。このゲート信号Ｓｇの切り替わりに応答して、ゲート電圧出力回路２０４の出力は正の電源電位Ｖｇ＋に切り替わる。これによって、自己消弧型半導体素子３０２はターンオン動作に入る。

時刻ｔ８において自己消弧型半導体素子３０２がターンオン動作に入ることによって、自己消弧型半導体素子３０２の寄生容量が充電され始める。これによって、ゲート電流Ｉｇが流れるとともに、ゲート電圧Ｖｇ（第１の主電極８０２と制御電極８０１との間の電圧）が増加する。図５は、図４の時刻ｔ８から時刻ｔ９までにおけるゲート電流Ｉｇの電流経路７０１を示す図である。

時刻ｔ８から時刻ｔ９までの期間において、ゲート電圧Ｖｇが自己消弧型半導体素子３０２の閾値電圧を超えたとき（時刻ｔ２１）、第２の主電極８０３から第１の主電極８０２に主電流Ｉｄが流れ始める。短絡動作時には負荷がないため、短絡動作時の主電流Ｉｄ（たとえば、時刻ｔ９における値）は正常動作時の主電流Ｉｄ（たとえば、時刻ｔ１から時刻ｔ６までの値）に比べて大きな値になる。

時刻ｔ２１において主電流Ｉｄが流れ始めると、パワーモジュールの寄生インダクタンスに起因して、主電流Ｉｄの変化に応じた電圧降下が生じる。この結果、第１および第２の主電極間の電圧Ｖｄは、母線電圧Ｖｄｄ（たとえば、図３の直流電源１の電圧）から低下する。通常時には電圧Ｖｄは自己消孤型半導体素子のオン電圧まで低下し、負荷が母線電圧Ｖｄｄを保持していたが、短絡動作時には負荷等がないため電圧Ｖｄの低下は小さい。また、短絡動作時には寄生容量の変動も小さいためミラー期間は殆ど見えなくなる。なお、ここでは便宜的にもう一方の自己消弧型半導体素子はオン状態としているが、もう一方の自己消弧型半導体素子の状態により電圧Ｖｄは変動する。

さらに、時刻ｔ２１において主電流Ｉｄが流れ始めると、抵抗素子３１１（電流センス抵抗）には主電流Ｉｄに比例したセンス電流Ｉｓが流れる。この結果、抵抗素子３１１（電流センス抵抗）の両端間には電圧がかかる。短絡動作時の主電流Ｉｄは、正常動作時の主電流Ｉｄに比べて大きくなるため、抵抗素子３１１（電流センス抵抗）の両端間の電圧は通常動作時に比べて大きくなる。

時刻ｔ９に、抵抗素子３１１（電流センス抵抗）の両端間の電圧が基準となる閾値電圧を超えると、短絡電流検出回路３０５は、自己消弧型半導体素子３０２に短絡電流が流れていると判断し、半導体スイッチング素子３４１をオン状態に切り替える。すなわち、ＲＴＣ回路３０４が動作状態になる。

図６は、図４の時刻ｔ９から時刻ｔ１１におけるゲート電流Ｉｇの電流経路７０２を示す図である。図４および図６を参照して、半導体スイッチング素子３４１がオン状態になると、図６の電流経路７０２に示すように、ダイオード３５１、抵抗素子３１２、および半導体スイッチング素子３４１を介して自己消弧型半導体素子３０２の制御電極８０１と第１の主電極８０２との間の寄生容量が放電される。時刻ｔ９から時刻ｔ１０までの間において、ゲート電圧Ｖｇは、抵抗素子３１２とゲート電圧出力回路２０４内のゲート抵抗との分圧電圧まで減少する。この結果、自己消弧型半導体素子３０２の主電流Ｉｄも減少する。

半導体スイッチング素子３４１がオン状態になると、さらに、ゲート電圧出力回路２０４からダイオード３５１、抵抗素子３１２、および半導体スイッチング素子３４１を通過する経路でゲート電流Ｉｇが流れる。正常動作時には時刻ｔ０から時刻ｔ３までの期間しかゲート電流Ｉｇが流れないのに対して、短絡動作時にはＲＴＣ回路３０４が動作している期間、ゲート電流Ｉｇが流れ続ける。

再び図２および図４を参照して、短絡動作時における上記のゲート電流Ｉｇの流れは、ゲートドライバ側保護回路１０１に設けられたゲート電流検出回路１０７でモニタされる。ＲＴＣ動作判断回路１０８は、ＲＴＣ回路３０４が動作状態にあると判断すると、ゲート遮断指令信号をラッチ回路１０３に出力する。ラッチ回路１０３は、ＲＴＣ動作判断回路１０８から受けたゲート遮断開始指令を保持する。

時刻ｔ１１に、ゲート遮断回路１０４は、ラッチ回路１０３からゲート遮断指令信号を受けると、ゲート信号出力回路２０２から絶縁回路２０３を介してゲート電圧出力回路２０４へ出力されているオン信号を遮断するように動作する。これによって、時刻ｔ１１から時刻ｔ１２までの期間で、ゲート電圧Ｖｇは０Ｖ（基準電位Ｖｓ）まで低下する。なお、この間も、ゲート信号出力回路２０２は、絶縁回路２０３にオン信号を出力し続けている。

上記のゲート遮断回路１０４の動作と並行して、Ｆｏ信号出力回路１０５は、ラッチ回路１０３からゲート遮断指令信号を受けると、絶縁回路１０６を介して異常検出信号（Ｆｏ信号）を制御回路２００に出力する。

制御回路２００は、異常検出信号（Ｆｏ信号）に応答して、ゲート信号出力回路２０２に制御信号を出力することによって、ゲート信号出力回路２０２にオフ信号を出力させる。この結果、時刻ｔ１３に、ゲート信号出力回路２０２の出力がオン信号からオフ信号に切り替わる。このオフ信号を受けて、ゲート電圧出力回路２０４の出力が負の電源電位Ｖｇ−に切り替わることによって、短絡保護動作が完了する。

なお、図４では、ゲートドライバ側保護回路１０１は、時刻ｔ１１にゲート電圧Ｖｇを一旦０Ｖまで低下させた後に、時刻ｔ１３にゲート電圧Ｖｇを負の電源電位Ｖｇ−まで低下させるように動作しているが、これに代えて時刻ｔ１１にゲート電圧Ｖｇをいきなり負の電源電位Ｖｇ−まで低下させるようにしてもよい。

［変形例］
電力変換システムの大容量化に対応するために、図２のパワーモジュール３０１を複数並列接続する場合にも上記の短絡保護回路を適用することができる。この場合、ＲＴＣ回路３０４は各パワーモジュール３０１にそれぞれ設けられる。一方、互いに並列接続された複数のパワーモジュール３０１に対してゲートドライバ２０１は１個でよいので、ゲートドライバ側保護回路１０１も１個設けられる。

上記の自己消弧型半導体素子３０２の材料は、シリコン（Ｓｉ）だけでなくシリコンカーバイド（ＳｉＣ）を用いることもできる。

［第１の実施形態の効果］
以下、特開２００５−２０８４３号公報（特許文献１）に記載されている方法、すなわち、ゲート電圧Ｖｇが基準電圧よりも低いか否かを判断することによってＲＴＣ回路が動作状態にあるか否かを判断する方法と比較して、第１の実施形態による短絡保護回路の利点について説明する。

図１および図２に示すように、ＲＴＣ回路３０４とゲートドライバ側保護回路１０１とは、ゲートドライバ−パワーモジュール間配線４０１によって接続されている。このため、この配線４０１に発生した高周波ノイズによってゲートドライバ側保護回路１０１が誤動作することを防止するために、ノイズ除去用のＲＣフィルタをゲートドライバ側保護回路１０１に設ける必要がある。従来の短絡保護回路のようにゲート電圧Ｖｇの大きさに基づいてＲＴＣ回路が動作状態にあるか否かを判断する場合には、ゲート電圧Ｖｇに含まれる高周波ノイズ成分を除去するために比較的大きな時定数のＲＣフィルタが必要となる。この結果、自己消弧型半導体素子の短絡保護に要する時間を短縮するのには限界があった。

一方、第１の実施形態による短絡保護回路では、ゲート電流の変動によってＲＴＣ回路３０４が動作状態にあるか否かが判断される。この場合、ゲートドライバ−パワーモジュール間配線４０１が長くなるほど、配線４０１の高周波インピーダンスが大きくなるので、高周波電流があまり流れない。したがって、高周波ノイズによる電流変動は電圧変動に比べて小さくなる。この結果、ゲート電流Ｉｇに含まれる高周波ノイズ成分を除去するためのＲＣフィルタの時定数を小さくすることができるので、自己消弧型半導体素子の短絡保護に要する時間を短縮することが可能である。

以上のように、第１の実施形態に従う自己消弧型半導体素子の短絡保護回路は、ノイズの影響を受けにくく、ノイズ除去のためのＲＣフィルタの時定数を小さくすることができる。この結果、ＲＴＣ回路が動作してからゲート信号Ｓｇを遮断する（オフ信号に切り替える）までの時間を短縮することが可能になり、自己消弧型半導体素子の短絡保護に要する時間を短縮することができる。

さらに、第１の実施形態による短絡保護回路では、特開２００５−２０８４３号公報（特許文献１）に記載された従来技術に比べて、ＲＴＣ回路３０４が動作状態にあるか否かを判断するための回路の構成が簡単になるというメリットがある。

具体的に、図４を参照して、正常動作時のターンオン動作完了後の時間帯（たとえば、時刻ｔ３から時刻ｔ４の間）では、ゲート電圧Ｖｇとして正の電源電圧（Ｖｇ＋）が印加されている。短絡動作時にＲＴＣ回路が動作している時間帯では（たとえば、時刻ｔ１０から時刻ｔ１１の間）、正の電圧（Ｖｇ＋よりは低い）が印加されている。したがって、ゲート電圧Ｖｇに基づいてＲＴＣ回路が動作していることを確実に検出するためには、たとえば、図４の時刻ｔ１０から時刻ｔ１１までの間で示される電圧値を含むような電圧範囲を予め設定し、この設定電圧範囲内に予め定める期間の間継続してゲート電圧の検出値が入り続けているか否かを判定する必要がある。

一方、ゲート電流Ｉｇに関しては、正常動作時のターンオン動作完了後の時間帯（たとえば、時刻ｔ３から時刻ｔ４の間）にはゲート電流Ｉｇは流れない。短絡動作時にＲＴＣ回路が動作している時間帯（たとえば、時刻ｔ１０から時刻ｔ１１の間）では、ある正のゲート電流Ｉｇが流れる。したがって、ゲート電流Ｉｇに基づいてＲＴＣ回路が動作していることを確実に検出するためには、ゲート電流の検出値が予め定める期間の間継続して０となっていないことを検出すればよい。このため、ゲート電圧Ｖｇの設定電圧範囲内に入っているか否かを判定する従来技術の場合よりもＲＴＣ動作判断回路１０８の回路構成を簡単化でき、コストを削減することができる。

＜第２の実施形態＞
第２の実施形態では、図２のゲートドライバ側保護回路１０１の具体的構成例を示す。

［ゲート遮断指令出力回路の構成］
図７は、第２の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路１０２の具体的構成を示す回路図である。図７には、図２のゲート電圧出力回路２０４の具体的構成も示されている。

図７を参照して、ゲート電圧出力回路２０４は、いわゆるプッシュプル回路であり、Ｎ型の半導体スイッチング素子２４１と、Ｐ型の半導体スイッチング素子２４２と、抵抗素子２１１，２１２，１１５とを含む。

半導体スイッチング素子２４１は、正の電源電位Ｖｇ＋を与える電源ノード５１１とゲート配線４１１との間に接続される。半導体スイッチング素子２４２は、負の電源電位Ｖｇ−を与える電源ノード５０３とゲート配線の間に直列に接続される。図７の場合には、半導体スイッチング素子２４１，２４２としてＮチャネルＭＯＳＦＥＴおよびＰチャネルＭＯＳＦＥＴがそれぞれ用いられる。ＮチャネルＭＯＳＦＥＴ２４１のドレインは電源ノード５１１に接続され、ＰチャネルＭＯＳＦＥＴ２４２のドレインは電源ノード５０３に接続される。

抵抗素子１１５は、ゲート配線４１１上に、すなわち、半導体スイッチング素子２４１，２４２の接続ノードＮＤ１と自己消弧型半導体素子３０２の制御電極８０１との間に配置される。抵抗素子１１５は、自己消弧型半導体素子３０２用のゲート抵抗として用いられる。第２の実施形態による短絡保護回路では、抵抗素子１１５がゲート電流の検出抵抗としても用いられる点に特徴がある。すなわち、図２のゲート電流検出回路１０７は抵抗素子１１５を含む。

抵抗素子２１１は、一端が半導体スイッチング素子２４１の制御電極（ゲート）と接続され、他端が絶縁回路２０３と接続される。同様に、抵抗素子２１２は、一端が半導体スイッチング素子２４２の制御電極（ゲート）と接続され、他端が絶縁回路２０３と接続される。

ＲＴＣ動作判断回路１０８は、抵抗素子１１５（ゲート抵抗）の両端間の電圧Ｖｒｇに基づいて、図２のＲＴＣ回路３０４が動作状態であるか否かを判断する。図７に示すように、ＲＴＣ動作判断回路１０８は、遅延回路としてのＲＣフィルタ回路１７０と、抵抗素子１１７と、半導体スイッチング素子１４３とを含む。なお、半導体スイッチング素子１４３とラッチ回路１０３との間には、半導体スイッチング素子１４３からラッチ回路１０３への方向がダイオード１５２の順方向になるようにダイオード１５２が接続されている。

半導体スイッチング素子１４３は、第１および第２の主電極と制御電極とを有し、制御電極に供給される信号に応答して、第１および第２の主電極間をオンまたはオフに切り替える。半導体スイッチング素子１４３は、たとえば、バイポーラトランジスタでもよいし、ＭＯＳＦＥＴでもよい。図７の場合には、一例として半導体スイッチング素子１４３はＰＮＰ型のバイポーラトランジスタである。半導体スイッチング素子１４３の第１の主電極（エミッタ）は接続ノードＮＤ１（半導体スイッチング素子２４１，２４２間）に接続され、第２の主電極（コレクタ）はラッチ回路１０３に接続され、制御電極（ベース）はＲＣフィルタ回路１７０に接続される。半導体スイッチング素子１４３が接続ノードＮＤ１とラッチ回路１０３との間に接続されることによって、ターンオン時に半導体スイッチング素子２４１，１４３が共にオン状態のときに、ゲート遮断指令信号としてＨレベルの電圧信号がダイオード１５２を介してラッチ回路１０３に出力される。

ＲＣフィルタ回路１７０は、抵抗素子１１５と半導体スイッチング素子１４３との間に設けられる。ＲＣフィルタ回路１７０は、抵抗素子１１６と、コンデンサ１３２とを含む。抵抗素子およびコンデンサ１３２は、この並び順で自己消弧型半導体素子３０２の制御電極８０１と接続ノードＮＤ１との間に互いに直列に、かつ、抵抗素子１１５と並列に接続される。コンデンサ１３２は、抵抗素子１１７と並列に、半導体スイッチング素子１４３の制御電極と第１の主電極との間に接続される。

上記のＲＴＣ動作判断回路１０８の構成によれば、半導体スイッチング素子２４１がオン状態のときに、電源ノード５１１（正の電源電位Ｖｇ＋）から抵抗素子１１５にゲート電流Ｉｇが流れると、ゲート電流Ｉｇに比例した電圧Ｖｒｇが抵抗素子１１５に発生する。この電圧Ｖｒｇが抵抗素子１１６とコンデンサ１３２との直列回路に入力されることによって、コンデンサ１３２の両端間の電圧は次第に増加する（電圧Ｖｒｇの増加よりも遅延する）。コンデンサ１３２の両端間の電圧は、半導体スイッチング素子１４３の制御電極と第１の主電極との間の電圧Ｖｇｆ（以下、半導体スイッチング素子１４３のゲート電圧Ｖｇｆとも称する）に等しいので、コンデンサ１３２の両端間の電圧Ｖｇｆが半導体スイッチング素子１４３の閾値電圧を超えると、半導体スイッチング素子１４３がオンする。この結果、ラッチ回路１０３にはゲート遮断指令信号としてハイレベル（Ｈレベル）の電圧信号が入力される。したがって、半導体スイッチング素子１４３は、電圧Ｖｇｆが閾値電圧Ｖｇｆｏｎを超えているか否かによって、ＲＴＣ回路３０４が動作状態であるか否かを判定する判定部として機能している。

［ラッチ回路およびゲート遮断回路の構成例］
図８は、図７のラッチ回路１０３、ゲート遮断回路１０４、およびＦｏ信号出力回路１０５の構成例を示す回路図である。

（１．ラッチ回路）
図８を参照して、ラッチ回路１０３は、抵抗素子１１３，１１０とコンデンサ１３１とを含む。抵抗素子１１３および１１０は、この並び順で、ダイオード１５２のカソードと基準電位配線４１２との間に直列に接続される。コンデンサ１３１は、抵抗素子１１０と並列に接続される。

上記のラッチ回路１０３の構成によれば、ゲート遮断指令出力回路１０２から入力されたＨレベルの電圧信号（ゲート遮断指令信号）は、コンデンサ１３１に保持される。このコンデンサ１３１に保持される電圧は、半導体スイッチング素子１４１，１４２の閾値電圧よりも十分に高くなるように抵抗素子１３１，１１０の抵抗値が設定されている。コンデンサ１１３と抵抗素子１３１によって決まる時定数で半導体素子１４１が動作するまでの時間が決まり、抵抗１１０とコンデンサ１３１によってＨレベルの保持時間が決まる。したがって、パワーモジュールの用途に応じて抵抗値や容量の大きさを決めると良い。

（２．ゲート遮断回路）
ゲート遮断回路１０４は、半導体スイッチング素子１４１と、ダイオード１５１と、抵抗素子１１１，１１４とを含む。図８において、絶縁回路２０３とゲート電圧出力回路２０４とを接続する配線上のノードをＮＤ３とする。抵抗素子１１３，１１０の接続ノードをＮＤ４とする。

半導体スイッチング素子１４１は、第１および第２の主電極と制御電極とを有し、制御電極に供給される信号に応答して、第１および第２の主電極間を流れる電流のオンおよびオフを切り替える。図８の場合、一例として半導体スイッチング素子１４１はＮチャネルＭＯＳＦＥＴであり、第１の主電極、第２の主電極、および制御電極は、ソース、ドレイン、およびゲートにそれぞれ対応する。

図８に示すように、ダイオード１５１、抵抗素子１１４、および半導体スイッチング素子１４１は、この並び順で、ノードＮＤ３と基準電位配線４１２との間に直列に接続される。半導体スイッチング素子１４１の制御電極は抵抗素子１１１を介して接続ノードＮＤ４と接続される。

上記のゲート遮断回路１０４の構成によれば、半導体スイッチング素子１４１の閾値電圧よりも大きいＨレベル電圧がコンデンサ１３１に保持されている間、半導体スイッチング素子１４１がオンする。この結果、ゲート信号出力回路２０２からオン信号が出力されている場合でも、ノードＮＤ３の電位は基準電位Ｖｓにほぼ等しい値に固定される。すなわち、ゲート信号出力回路２０２から出力されているオン信号が遮断される。

（３．Ｆｏ信号出力回路）
Ｆｏ信号出力回路１０５は、半導体スイッチング素子１４２と、抵抗素子１１２とを含む。

半導体スイッチング素子１４２は、一例として半導体スイッチング素子１４１と同様にＮチャネルＭＯＳＦＥＴであり、第１の主電極（ソース）、第２の主電極（ドレイン）、および制御電極（ゲート）を有する。半導体スイッチング素子１４２は、絶縁回路１０６と基準電位配線４１２との間に接続される。半導体スイッチング素子１４２の制御電極は抵抗素子１１２を介して接続ノードＮＤ４と接続される。

上記のＦｏ信号出力回路１０５の構成によれば、半導体スイッチング素子１４２の閾値電圧よりも大きいＨレベル電圧がコンデンサ１３１に保持されている間、半導体スイッチング素子１４２がオンする。これによって、基準電位Ｖｓに対応するローレベル（Ｌレベル）の電圧信号が、異常検出信号（Ｆｏ信号）として、絶縁回路１０６を介して図２の制御回路２００に出力される。

［短絡保護回路の動作］
図９は、第２の実施形態による短絡保護回路の動作例を示すタイミング図である。図９では、上から順に、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇの波形と、自己消弧型半導体素子３０２のゲート電圧Ｖｇおよびゲート電流Ｉｇの波形と、図７の電圧Ｖｒｇ，Ｖｇｆの波形とが示される。電圧Ｖｒｇは、抵抗素子１１５のゲート電圧出力回路２０４側の端子に対する抵抗素子１１５の他方の端子の電位を表す。電圧Ｖｇｆは、半導体スイッチング素子１４３の第１の主電極（エミッタ）に対する制御電極（ベース）の電位（半導体スイッチング素子１４３のゲート電圧Ｖｇｆとも称する）を表す。

時刻ｔ０から時刻ｔ７までは通常動作時の波形６１１，６１２，６１９，６２０を示し、時刻ｔ８以降は短絡動作時の波形６１５，６１６，６２１，６２２を示す。ゲート信号Ｓｇの波形、ゲート電圧Ｖｇの波形６１１，６１５、およびゲート電流Ｉｇの波形６１２，６１６は、図４の場合と同じである。以下の説明では、図４と共通する部分については説明を繰り返さない。

（１．通常動作時）
以下、図２、図７および図９を参照して、最初に、通常動作時の短絡保護回路の動作について説明する。

時刻ｔ０から時刻ｔ３までのターンオン動作時には、半導体スイッチング素子２４１がオンしているので、電源ノード５１１（正の電源電位Ｖｇ＋）から自己消弧型半導体素子３０２の制御電極８０１の方向にゲート電流Ｉｇが流れる。したがって、ゲート電流検出回路１０７を構成する抵抗素子１１５には、負の電圧Ｖｒｇが生じる。

ここで、図９の抵抗素子１１５と半導体スイッチング素子１４３との間にＲＣフィルタ回路１７０が設けられているために、半導体スイッチング素子１４３のゲート電圧Ｖｇｆは、抵抗素子１１５に生じる電圧Ｖｒｇよりも遅れて変化する。したがって、抵抗素子１１６の抵抗値およびコンデンサ１３２の容量値によって決まる時定数を調整することによって、ターンオン期間中に、電圧Ｖｇｆの絶対値が半導体スイッチング素子１４３の閾値電圧Ｖｇｆｏｎの絶対値を超えないように（すなわち、マイナスの符号を考慮した場合に、電圧Ｖｇｆが閾値電圧Ｖｇｆｏｎよりも小さくならないように）することができる。

時刻ｔ４から時刻ｔ７までのターンオフ動作時には、半導体スイッチング素子２４２がオンするので、自己消弧型半導体素子３０２の制御電極８０１から電源ノード５０３（負の電源電位Ｖｇ−）の方向にゲート電流Ｉｇが流れる。したがって、ゲート電流検出回路１０７を構成する抵抗素子１１５には、正の電圧Ｖｒｇが生じる。この場合、半導体スイッチング素子１４３のゲート電圧Ｖｇｆの極性はターンオン時とは逆になるので、マイナスの符号を考慮した場合に電圧Ｖｇｆが半導体スイッチング素子１４３の閾値電圧Ｖｆｇｏｎよりも小さくなることはない。

（２．短絡動作時）
次に、短絡動作時の短絡保護回路の動作について説明する。図４で説明したように、時刻ｔ８にターンオンが開始され、時刻ｔ９にＲＴＣ回路３０４が動作状態になる。これによって、ゲート電流Ｉｇは時刻ｔ９以降も流れ続けるために、抵抗素子１１５に電圧Ｖｒｇが発生し続ける。この電圧ＶｒｇがＲＣフィルタ回路１７０に印加されることによって、コンデンサ１３２の充電が継続する。

上記によって、時刻ｔ１１にコンデンサ１３２の両端間の電圧（すなわち、半導体スイッチング素子１４３のゲート電圧Ｖｇｆ）の絶対値が、半導体スイッチング素子１４３の閾値電圧Ｖｆｇｏｎの絶対値を超える。そうすると、半導体スイッチング素子１４３がオンするために、ゲート遮断指令出力回路１０２からゲート遮断指令信号が出力され、ゲート遮断指令信号はラッチ回路１０３に保持される。

ラッチ回路１０３に保持されているゲート遮断指令信号に基づいてゲート遮断回路１０４がオン信号を遮断するので、時刻ｔ１１から時刻ｔ１２までの間に、ゲート電圧Ｖｇが０Ｖ（基準電位Ｖｓ）に等しくなり、ゲート電流Ｉｇが０Ａになる。さらに、ラッチ回路１０３に保持されているゲート遮断指令信号に基づいて、Ｆｏ信号出力回路１０５は、絶縁回路１０６を介してＦｏ信号（異常検出信号）を制御回路２００に出力する。

時刻ｔ１３に、制御回路２００は、Ｆｏ信号（異常検出信号）に基づいてゲート信号出力回路２０２の出力をオン信号からオフ信号に切り替える。これに応答して、ゲート電圧出力回路２０４の出力が負の電源電位Ｖｇ−に切り替わるので、自己消弧型半導体素子３０２のゲート電圧Ｖｇは負の電源電位Ｖｇ−まで低下する。

［第２の実施形態の効果］
以上のとおり、第２の実施形態では、自己消弧型半導体素子の短絡保護回路を構成するゲートドライバ側保護回路の具体的構成例を示した。特に、従来のゲートドライバに設けられているゲート抵抗の両端間の電圧によってゲート電流を検出する点に特徴がある。これによって、ゲート電流検出回路を複雑な回路構成にする必要がないので、ゲートドライバ側回路を低価格で構成できる。なお、本効果は、図７に具体的に記載されている回路によって得られるものであり、ラッチ回路、Ｆｏ信号出力回路、ゲート遮断回路は図８に示した回路構成に限定されるものではない。第２の実施形態のその他の効果は、第１の実施形態と同様である。

＜第３の実施形態＞
［ゲート遮断指令出力回路の構成］
図１０は、第３の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路１０２の具体的構成を示す回路図である。図１０には、ゲート電圧出力回路２０４の構成も示されている。

ただし、図１０のゲート電圧出力回路２０４は、自己消弧型半導体素子のゲート抵抗の配置が図７の場合と異なる。図１０の場合には、ターンオン用のゲート抵抗（抵抗素子１１５）とターンオフ用のゲート抵抗（抵抗素子１２２）とが別々に設けられる。ゲート電流検出回路１０７は、ターンオン用のゲート抵抗１１５のみによって構成される。これによって、ターンオフ時に流れるゲート電流は検出されないので無視することができ、ターンオフ時のゲート遮断指令出力回路１０２の誤動作を考慮する必要がなくなる。

具体的に図１０を参照して、ゲート電圧出力回路２０４は、いわゆるプッシュプル回路であり、Ｎ型の半導体スイッチング素子２４１と、Ｐ型の半導体スイッチング素子２４２と、抵抗素子２１１，２１２，１１５，１２２とを含む。

半導体スイッチング素子２４１は、正の電源電位Ｖｇ＋を与える電源ノード５１１とゲート配線４１１との間に接続される。半導体スイッチング素子２４２は、負の電源電位Ｖｇ−を与える電源ノード５０３とゲート配線４１１との間に接続される。抵抗素子１１５は、電源ノード５１１とゲート配線４１１（ノードＮＤ１）との間に配置される。抵抗素子１１５は、図１０のように電源ノード５１１と半導体スイッチング素子２４１との間に設けられていてもよいし、図１０とは異なり、半導体スイッチング素子２４１とゲート配線４１１（ノードＮＤ１）との間に設けられていてもよい。同様に、抵抗素子１２２は、電源ノード５０３とゲート配線４１１（ノードＮＤ１）との間に配置される。抵抗素子１２２は、図１０のように電源ノード５０３と半導体スイッチング素子２４２との間に設けられていてもよいし、図１０とは異なり、半導体スイッチング素子２４２とゲート配線４１１（ノードＮＤ１）との間に設けられていてもよい。

図１０の場合には、半導体スイッチング素子２４１，２４２としてＮチャネルＭＯＳＦＥＴおよびＰチャネルＭＯＳＦＥＴがそれぞれ用いられる。ＮチャネルＭＯＳＦＥＴ２４１のドレインは抵抗素子１１５を介して電源ノード５１１に接続され、ＰチャネルＭＯＳＦＥＴのドレインは抵抗素子１２２を介して電源ノード５０３に接続される。

抵抗素子２１１は、一端が半導体スイッチング素子２４１の制御電極（ゲート）と接続され、他端が絶縁回路２０３と接続される。同様に、抵抗素子２１２は、一端が半導体スイッチング素子２４２の制御電極（ゲート）と接続され、他端が絶縁回路２０３と接続される。

ＲＴＣ動作判断回路１０８は、抵抗素子１１５（ターンオン用のゲート抵抗）の両端間の電圧Ｖｒｇに基づいて、図２のＲＴＣ回路３０４が動作状態であるか否かを判断する。図１０のＲＴＣ動作判断回路１０８は、その接続先のゲート抵抗１１５の配置が異なるが、図７の場合と同じ構成を有する。すなわち、ＲＴＣ動作判断回路１０８は、遅延回路としてのＲＣフィルタ回路１７０と、抵抗素子１１７と、半導体スイッチング素子１４３とを含む。ＲＣフィルタ回路１７０は、抵抗素子１１６とコンデンサ１３２とを含む。半導体スイッチング素子１４３は、たとえば、バイポーラトランジスタでもよいし、ＭＯＳＦＥＴでもよい。図１０の場合には、一例として半導体スイッチング素子１４３はＰＮＰ型のバイポーラトランジスタである。

抵抗素子１１６およびコンデンサ１３２は、この並び順で抵抗素子１１５の半導体スイッチング素子２４１側の端子ＮＤ５と電源ノード５１１との間に直列に、かつ抵抗素子１１５と並列に接続される。半導体スイッチング素子１４３は、電源ノード５１１（正の電源電位Ｖｇ＋）とラッチ回路１０３との間に接続される。抵抗素子１１７、半導体スイッチング素子１４３、およびＲＣフィルタ回路１７０の相互の接続関係は、図７の場合と同じであるので説明を繰り返さない。半導体スイッチング素子１４３の第２の主電極（コレクタ）は、図７の場合と異なりダイオード１５２を介さずにラッチ回路１０３と直接接続されている。

［短絡保護回路の動作］
図１１は、第３の実施形態による短絡保護回路の動作例を示すタイミング図である。図１１のタイミング図は、図９のタイミング図に対応するものである。電圧Ｖｒｇは、抵抗素子１１５の電源ノード５１１側の端子に対する抵抗素子１１５の他端の電位を示す。

図１１において、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇの波形、および自己消弧型半導体素子３０２のゲート電圧Ｖｇおよびゲート電流Ｉｇの波形は、図７の場合と同じである。一方、図１１の電圧Ｖｒｇ，Ｖｇｆの波形は、ターンオン時の場合（正常動作時の時刻ｔ０から時刻ｔ３まで、短絡動作時の時刻ｔ８から時刻ｔ１２まで）は図７の波形と同じであるが、ターンオフ時の場合（正常動作時の時刻ｔ４から時刻ｔ７まで、短絡動作時の時刻ｔ１３以降）は図７の波形と異なる。すなわち、図１１の場合、ターンオフ時には抵抗素子１１５にゲート電流が流れないので、電圧Ｖｒｇおよび電圧Ｖｇｆはいずれも０Ｖのまま変化しない。

このようにターンオフ時の電圧Ｖｒｇ，Ｖｇｆが０Ｖになるので、電圧Ｖｒｇの極性が逆になる第２の実施形態の場合と異なり、ターンオフ時にＲＣフィルタ回路１７０を構成するフィルタコンデンサ１３２が強制的に放電されることがない。したがって、自己消弧型半導体素子３０２をターンオフ直後にターンオンした場合にも、フィルタコンデンサ１３２の充電が遅れるためにＲＴＣ回路３０４が動作状態であることを検知し難くなることがなく、ターンオフ時の動作を考慮しなくてもよいという効果がある。

以上のとおり、第３の実施形態に従う自己消弧型半導体素子の短絡保護回路によれば、ターンオフ時のノイズ等による誤動作対策を施す必要がなくなり、フィルタ回路１７０の回路パラメータを最適化し易くなるので、第２の実施形態に比べてフィルタ回路１７０の時定数を小さくすることでき、短絡保護に要する時間を短縮することができる。

＜第４の実施形態＞
［ゲート遮断指令出力回路の構成］
図１２は、第４の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路１０２の具体的構成を示す回路図である。図１２には、ゲート電圧出力回路２０４の構成も示されており、その構成は図１０の場合と同じである。

図１２を参照して、ゲート遮断指令出力回路１０２は、ゲート電流検出回路１０７と、ＲＴＣ動作判断回路１０８とを含む。ゲート電流検出回路１０７が抵抗素子１１５（ゲート抵抗）によって構成される点は図１０の場合と同じであるが、ＲＴＣ動作判断回路１０８の構成は図１０の場合と異なる。

具体的に、図１２のＲＴＣ動作判断回路１０８は、ＲＣフィルタ回路１７０と、半導体スイッチング素子１４３と、電圧制限回路１７１と、電圧削減回路１７２とを含む。なお、図１２の半導体スイッチング素子１４３は、図１０の場合と同様に、たとえば、バイポーラトランジスタでもよいし、ＭＯＳＦＥＴでもよい。図１２の場合には、一例として半導体スイッチング素子１４３はＰＮＰ型のバイポーラトランジスタであり、電源ノード５１１（正の電源電位Ｖｇ＋）とラッチ回路１０３との間に接続される。

電圧制限回路１７１は、ゲート電流検出回路１０７とＲＣフィルタ回路１７０との間に設けられ、ＲＣフィルタ回路１７０に入力される電圧を制限する回路である。具体的に、電圧制限回路１７１は、抵抗素子１１８とツェナーダイオード１５３とを含む。抵抗素子１１８およびツェナーダイオード１５３は、この並び順でノードＮＤ５（抵抗素子１１５と半導体スイッチング素子２４１との接続ノード）と電源ノード５１１（正の電源電位Ｖｇ＋）との間に直列、かつ、抵抗素子１１５と並列に接続される。ツェナーダイオード１５３のカソードが電源ノード５１１と接続される。

ＲＣフィルタ回路１７０は、抵抗素子１１６、１１９と、コンデンサ１３２と、ダイオード１５４とを含む。抵抗素子１１６およびコンデンサ１３２は、互いに直列かつツェナーダイオード１５３と並列に接続される。抵抗素子１１６は、ツェナーダイオード１５３のアノード（ノードＮＤ７）側に接続される。ダイオード１５４および抵抗素子１１９は、互いに直列かつ抵抗素子１１６と並列に接続される。ダイオード１５４のアノードは、ツェナーダイオード１５３のアノード（ノードＮＤ７）側に接続される。

上記のＲＣフィルタ回路１７０の構成によれば、コンデンサ１３２が充電される場合（電源ノード５１１からノードＮＤ７の方向に電流が流れる場合）には、抵抗素子１１６の抵抗値とコンデンサ１３２の容量値で決まる時定数によって、コンデンサが充電される。一方、コンデンサ１３２が放電される場合（充電時と逆方向の電流が流れる場合）には、抵抗素子１１６，１１９の並列合成抵抗とコンデンサ１３２の容量値で決まる時定数によって、コンデンサ１３２が放電される。したがって、コンデンサ１３２の放電時間を充電時間よりも短くすることができる。

電圧削減回路１７２は、ＲＣフィルタ回路１７０と半導体スイッチング素子１４３との間に設けられ、半導体スイッチング素子１４３の制御電極（ベース）と第１の主電極（エミッタ）との間に印加される電圧Ｖｇｆを削減する回路である。具体的に、電圧削減回路１７２は、抵抗素子１１７，１２０とツェナーダイオード１５５とを含む。抵抗素子１１７は、半導体スイッチング素子１４３の制御電極（ベース）と第１の主電極（エミッタ）との間に並列に接続される。ツェナーダイオード１５５および抵抗素子１２０は、抵抗素子１１６とコンデンサ１３２との接続ノードＮＤ８と、半導体スイッチング素子１４３の制御電極（ベース）と間に、この並び順で互いに直列に接続される。接続ノードＮＤ８には、ツェナーダイオード１５５のアノードが接続される。

［短絡保護回路の動作］
図１３は、第４の実施形態による短絡保護回路の動作例を示すタイミング図である。図１３では、上から順に、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇ、自己消弧型半導体素子３０２のゲート電圧Ｖｇ、図１２の抵抗素子１１５に生じる電圧Ｖｒｇ、ツェナーダイオード１５３に生じる電圧Ｖｚ、および半導体スイッチング素子１４３のゲート電圧Ｖｇｆが示されている。電圧Ｖｒｇは、抵抗素子１１５の電源ノード５１１側の端子に対する抵抗素子１１５の他端の電位を表す。電圧Ｖｚは、ツェナーダイオード１５３のカソードに対するアノードの電位を表す。電圧Ｖｇｆは、半導体スイッチング素子１４３の第１の主電極（エミッタ）に対する制御電極（ベース）の電位を表す。

時刻ｔ０から時刻ｔ７までは通常動作時の波形６１１，６１９，６２３，６２０を示す。時刻ｔ８以降は短絡動作時の波形６１５，６２１，６２４，６２２を示す。ゲート信号Ｓｇの波形、自己消弧型半導体素子３０２のゲート電圧Ｖｇの波形６１１，６１５、および電圧Ｖｒｇの波形６１９，６２１は、図１１の場合と同じである。

なお、第３の実施形態の場合（図１１）と同様に、第４の実施形態（図１３）においても、ターンオフ時（正常動作時の時刻ｔ４からｔ７まで、短絡動作時の時刻ｔ１３以降）に抵抗素子１１５（ゲート抵抗）に生じる電圧Ｖｒｇは０になる。したがって、ターンオフ時のノイズ等による誤動作対策を行う必要がないというメリットがある。

まず、電圧制限回路１７１の動作および効果について説明する。電圧制限回路１７１を設けたことによって、自己消弧型半導体素子３０２のターンオン時（時刻ｔ０から時刻ｔ３、時刻ｔ８から時刻ｔ９）もしくはＲＴＣ回路３０４の動作時（時刻ｔ９から時刻ｔ１１）に、ＲＣフィルタ回路１７０に入力される電圧（ツェナーダイオード１５３の電圧Ｖｚ）の大きさがツェナー電圧Ｖｚｒに制限される。したがって、コンデンサ１３２に生じる電圧の大きさおよび半導体スイッチング素子１４３に印加される電圧の大きさも制限される。この結果、電圧制限回路１７１を設けない場合に比べて、ＲＣフィルタ回路１７０の時定数を小さくすることができるので、短絡保護動作を高速化できる。

さらに、電圧制限回路１７１を設けたことによって、電源ノード５１１に与えられる正の電源電圧Ｖｇ＋が変動した際にもＲＣフィルタ回路１７０の入力電圧を一定にすることができるというメリットがある。正の電源電圧Ｖｇ＋が変動すると、ターンオン時間（時刻ｔ０から時刻ｔ３までの時間）は大きく変わらないが、抵抗素子１１５に生じる電圧Ｖｒｇの波形が大きく変わってしまう。このため、電圧制限回路１７１を設けていないと、ＲＣフィルタ回路１７０のパラメータを最適化することが難しい。電圧制限回路１７１を設けることによって、自己消弧型半導体素子３０２のターンオン時もしくはＲＴＣ回路３０４の動作時に、ＲＣフィルタ回路１７０に入力される電圧の大きさは一定になるので、ＲＣフィルタ回路１７０のパラメータ（したがって、時定数）を最適化することができる。

次に、電圧削減回路１７２の動作および効果について説明する。半導体スイッチング素子１４３の閾値電圧Ｖｇｆｏｎは、０．６Ｖ〜１Ｖ程度である。したがって、第２および第３の実施形態の場合には、通常動作でのターンオン時（時刻ｔ０から時刻ｔ３の間）に半導体スイッチング素子１４３のゲート電圧Ｖｇｆの絶対値が閾値電圧Ｖｇｆｏｎの絶対値を超えないようにするために、ＲＣフィルタ回路１７０に時定数を比較的大きな値にしなければならなかった。

これに対して、電圧削減回路１７２が設けられた第４の実施形態では、ターンオン時における半導体スイッチング素子１４３のゲート電圧Ｖｇｆは、コンデンサ１３２の電圧からツェナーダイオード１５５のツェナー電圧を減算し、減算結果を抵抗素子１１７，１２０によって分圧した電圧に等しくなる。すなわち、半導体スイッチング素子１４３のゲート電圧Ｖｇｆの絶対値は、電圧削減回路１７２が設けられていない場合に比べて削減される。この結果、ＲＣフィルタ回路１７０に時定数を比較的小さな値にすることができるので、短絡保護動作を高速化できる。

次に、図１２のＲＣフィルタ回路１７０に新たに追加されたダイオード１５４および抵抗素子１１９の効果について説明する。図１２で説明したように、ダイオード１５４および抵抗素子１１９を追加することによって、コンデンサ１３２の放電時間を充電時間よりも短くすることができる。この結果、図１３の場合には、時刻ｔ３以降に電圧Ｖｇｆが０Ｖに戻るまでの時間は、図９および図１１にそれぞれ示す第２および第３の実施形態の場合よりも短くなっている。同様に、時刻ｔ１２以降に電圧Ｖｇｆが０Ｖに戻るまでの時間は、図９および図１１の場合よりも短くなっている。

一般に、図３で説明したインバータ回路の場合には、Ｕ相用の自己消弧型半導体素子３０２ａ，３０２ｂに同時にオン信号が入力されないように、オン信号とオフ信号の切替え時には両方に同時にオフ信号を入力するデッドタイムが設けられる。Ｖ相用の自己消弧型半導体素子３０２ｃ，３０２ｄおよびＷ相用の自己消弧型半導体素子３０２ｅ，３０２ｆについても同様である。このデッドタイムは、交流出力の波形歪の原因となるので、できるだけ短いほうが望ましい。

ところが、ダイオード１５４および抵抗素子１１９が設けられていない場合（第２および第３の実施形態の場合）には、コンデンサ１３２を放電するのに要する時間は、自己消弧型半導体素子３０２のターンオン時間とほぼ同程度の時間が必要になる。この場合、コンデンサ１３２の放電が完了するまで次のオン信号が入力できないので、デッドタイムを短くすることが困難となる。これに対して、本実施形態の場合には、ダイオード１５４および抵抗素子１１９を設けることによってコンデンサ１３２の放電時間を短くすることができるので、デッドタイムを短くすることが可能になる。

上記で説明した電圧制限回路１７１、電圧削減回路１７２、および図１２のＲＣフィルタ回路１７０の構成は、第４の実施形態のみならず、第２および第３の実施形態の短絡保護回路におけるＲＴＣ動作判断回路１０８にも適用可能である。

＜第５の実施形態＞
［ゲート遮断指令出力回路の構成］
図１４は、第５の実施形態による短絡保護回路で用いられるゲート遮断指令出力回路の具体的構成を示す回路図である。図１４には、ゲート電圧出力回路２０４の構成も示されており、その構成は図１０および図１２の場合と同じである。

図１４に示すように、ゲート遮断指令出力回路１０２は、ゲート電流検出回路１０７と、ＲＴＣ動作判断回路１０８とを含む。ゲート電流検出回路１０７が抵抗素子１１５（ゲート抵抗）によって構成される点は図１０および図１２で説明した第３および第４の実施形態の場合と同じであるが、ＲＴＣ動作判断回路１０８の構成は図１０および図１２の場合と異なり、図７で説明した第２の実施形態の場合とも異なる。

具体的に、第２、第３、および第４の実施形態の場合には、ＲＴＣ動作判断回路１０８はＲＣフィルタ回路１７０を含む構成であった。抵抗素子１１５に生じる電圧ＶｒｇはＲＣフィルタ回路１７０に入力され、ＲＣフィルタ回路１７０の出力電圧を半導体スイッチング素子１４３の制御電極と第１の主電極との間に印加することによって、ターンオン時に半導体スイッチング素子１４３のゲート電圧Ｖｇｆの絶対値が閾値電圧の絶対値を超えないようにしていた。

これに対して、第５の実施形態の場合には、ゲート信号出力回路２０２からオン信号が出力されてから予め定めるマスク時間の間、半導体スイッチング素子１４３のゲート電圧Ｖｇｆは０Ｖに保たれる。すなわち、ＲＴＣ動作判断回路１０８は、規定のマスク時間の経過後に、ＲＴＣ回路３０４が動作状態にあるか否かを判断するように構成される。これによって、半導体スイッチング素子１４３の閾値電圧Ｖｆｇｏｎにばらつきがある場合でも、通常動作時において半導体スイッチング素子１４３がオンしてしまうという誤動作を防止することができる。

図１４を参照して、ＲＴＣ動作判断回路１０８は、半導体スイッチング素子１４３と、抵抗素子１２０と、マスク回路１７３とを含む。

半導体スイッチング素子１４３は、第３および第４の実施形態の場合と同様に、電源ノード５１１（正の電源電位Ｖｇ＋）とラッチ回路１０３との間に接続される。半導体スイッチング素子１４３は、オン状態になったときに、ゲート遮断指令信号としてＨレベルの電圧信号をラッチ回路１０３に出力する。半導体スイッチング素子１４３は、たとえば、バイポーラトランジスタでもよいし、ＭＯＳＦＥＴでもよい。図１４の例では、一例として半導体スイッチング素子１４３はＰＮＰ型のバイポーラトランジスタである。半導体スイッチング素子１４３の第１の主電極（エミッタ）は電源ノード５１１に接続され、第２の主電極（コレクタ）はラッチ回路１０３に接続され、制御電極（ベース）は抵抗素子１２０を介してノードＮＤ５（抵抗素子１１５の電源ノード５１１と反対側の端子）に接続される。

マスク回路１７３は、ノードＮＤ３（絶縁回路２０３の出力側かつゲート電圧出力回路２０４の入力側のノード）と半導体スイッチング素子１４３の制御電極との間に接続される。マスク回路１７３は、ゲート信号出力回路２０２の出力がオフ信号からオン信号に切り替わってから規定のマスク時間の間、半導体スイッチング素子１４３のゲート電圧Ｖｇｆを０Ｖに固定し、マスク時間の経過後に、抵抗素子１１５（ゲート抵抗）の両端間の電圧Ｖｒｇが半導体スイッチング素子１４３の制御電極と第１の主電極との間に印加されるようにする。

具体的に、マスク回路１７３は、半導体スイッチング素子１４４と遅延回路としてのＲＣフィルタ回路１７４とを含む。半導体スイッチング素子１４４は、たとえば、バイポーラトランジスタでもよいし、ＭＯＳＦＥＴでもよい。図１４の場合、一例として半導体スイッチング素子１４４はＰＮＰ型のバイポーラトランジスタである。半導体スイッチング素子１４４の第１の主電極（エミッタ）および第２の主電極（コレクタ）は、半導体スイッチング素子１４３の第１の主電極（エミッタ）および制御電極（ベース）にそれぞれ接続される。半導体スイッチング素子１４４の制御電極（ベース）はＲＣフィルタ回路１７４を介してノードＮＤ３に接続される。なお、以下では、半導体スイッチング素子１４４の第１の主電極に対する制御電極の電圧Ｖｇｍを半導体スイッチング素子１４４のゲート電圧Ｖｇｍと称する。

ＲＣフィルタ回路１７４は、抵抗素子１１６とコンデンサ１３２とを含む。抵抗素子１１６およびコンデンサ１３２は、この並び順で、ノードＮＤ３と電源ノード５１１との間に直列に接続される。抵抗素子１１６とコンデンサ１３２との接続ノードＮＤ１１は、半導体スイッチング素子１４４の制御電極（ベース）に接続される。

［短絡保護回路の動作］
図１５は、第５の実施形態による短絡保護回路の動作例を示すタイミング図である。図１５では、上から順に、ゲート信号出力回路２０２から出力されるゲート信号Ｓｇ、自己消弧型半導体素子３０２のゲート電圧Ｖｇ、図１４の抵抗素子１１５に生じる電圧Ｖｒｇ、半導体スイッチング素子１４４のゲート電圧Ｖｇｍ、および半導体スイッチング素子１４３のゲート電圧Ｖｇｆが示されている。電圧Ｖｒｇは、抵抗素子１１５の電源ノード５１１側の端子に対する抵抗素子１１５の他端の電位を表す。電圧Ｖｇｍは、半導体スイッチング素子１４４の第１の主電極（エミッタ）に対する制御電極（ベース）の電位を表す。電圧Ｖｇｆは、半導体スイッチング素子１４３の第１の主電極（エミッタ）に対する制御電極（ベース）の電位を表す。

時刻ｔ０から時刻ｔ７までは通常動作時の波形６１１，６１９，６２５，６２０を示す。時刻ｔ８以降は短絡動作時の波形６１５，６２１，６２６，６２２を示す。ゲート信号Ｓｇの波形、自己消弧型半導体素子３０２のゲート電圧Ｖｇの波形６１１，６１５、および電圧Ｖｒｇの波形６１９，６２１は、図１１および図１３の場合と同じである。

図１４および図１５を参照して、ゲート信号出力回路２０２からオフ信号が出力されている間、半導体スイッチング素子１４４はオン状態であるので、半導体スイッチング素子１４３のゲート電圧Ｖｇｆは０Ｖに保たれる。

ゲート信号出力回路２０２の出力（ゲート信号Ｓｇ）がオン信号に切り替わったときの半導体スイッチング素子１４４のゲート電圧Ｖｇｍの変化は、ＲＣフィルタ回路１７４によってゲート信号Ｓｇの変化よりも遅延する。半導体スイッチング素子１４４のゲート電圧Ｖｇｍの絶対値が閾値電圧Ｖｇｍｏｎの絶対値を下回ったとき、半導体スイッチング素子１４４はオフし、これによって、抵抗素子１１５の電圧Ｖｒｇが半導体スイッチング素子１４３の制御電極と第１の主電極との間に印加される。ただし、通常動作時に自己消弧型半導体素子３０２のターンオン動作が完了するまで（すなわち、時刻ｔ３まで）半導体スイッチング素子１４４がオフしないように、すなわち、マイナスの符号を考慮した場合に、電圧Ｖｇｍが閾値電圧Ｖｇｍｏｎを超えないように、ＲＣフィルタ回路１７４の時定数（時定数は、抵抗素子１１６の抵抗値とフィルタコンデンサ１３２の容量値で決まる）が調整されている。したがって、通常動作時には半導体スイッチング素子１４３のゲート電圧Ｖｇｆは常時０Ｖに保たれる。

一方、短絡動作時には、自己消弧型半導体素子３０２のターンオン動作の完了後、すなわち、ＲＣフィルタ回路１７４による遅延時間（マスク期間）の経過後、ＲＴＣ回路３０４が動作状態である。この場合、遅延時間（マスク期間）が経過した時刻ｔ１１の時点で電圧Ｖｇｆの絶対値は瞬時に立ち上がり、半導体スイッチング素子１４３の閾値電圧Ｖｆｇｏｎの絶対値を超える。この結果、半導体スイッチング素子１４３がオン状態となり、ゲート遮断指令信号としてＨレベルの電圧がラッチ回路１０３に入力される。

このように第５の実施形態による短絡保護回路は、第２〜第４の実施形態の場合に比べて、より高速に短絡保護動作を行うことができる。なお、図１４において、ノイズ除去のために、ゲート電流検出回路１０７（抵抗素子１１５）と半導体スイッチング素子１４３との間にＲＣフィルタ回路１７０を設けてもよい。

今回開示された各実施形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 直流電源、２ 負荷、３Ｕ，３Ｖ，３Ｗ 交流出力回路、１０１ ゲートドライバ側保護回路、１０２ ゲート遮断指令出力回路、１０３ ラッチ回路、１０４ ゲート遮断回路、１０５ Ｆｏ信号出力回路、１０６，２０３ 絶縁回路、１０７ ゲート電流検出回路、１０８ 動作判断回路、１１５ ゲート抵抗素子、１３２ フィルタコンデンサ、１４１，１４２，１４３，１４４，２４１，２４２，３４１ 半導体スイッチング素子、１５３，１５５ ツェナーダイオード、１７０，１７４ ＲＣフィルタ回路、１７１ 電圧制限回路、１７２ 電圧削減回路、１７３ マスク回路、２００ 制御回路、２０１，２０１ａ〜２０１ｆ ゲートドライバ、２０２ ゲート信号出力回路、２０４ ゲート電圧出力回路、３０１，３０１ａ〜３０１ｆ パワーモジュール、３０２，３０２ａ〜３０２ｆ 自己消弧型半導体素子、３０４，３０４ａ〜３０４ｆ ＲＴＣ回路、３０５ 短絡電流検出回路、４０１ ゲートドライバ−パワーモジュール間配線、４１１ ゲート配線（制御配線）、４１２ 基準電位配線、５０３，５１１ 電源ノード、８０１ 制御電極、８０２ 第１の主電極、８０３ 第２の主電極、８０４ センス電極。

Claims (9)

1. 自己消弧型半導体素子の短絡保護回路であって、
   前記自己消弧型半導体素子は、第１の主電極、第２の主電極、および制御電極を有し、前記制御電極と前記第１の主電極との間に供給される駆動電圧に応答して、前記第１および第２の主電極間をオンまたはオフに切替え、
   前記短絡保護回路は、
   前記第１および第２の主電極間に過電流が流れていることを検出した場合に、前記制御電極と前記第１の主電極との間の電圧を減少させるように構成される第１の保護回路と、
   前記駆動電圧を供給するための配線に流れる電流を検出し、検出した電流に基づいて前記第１の保護回路が動作状態にあるか否かを判断し、前記第１の保護回路が動作状態の場合に前記自己消弧型半導体素子をオフにするように前記駆動電圧を変化させるように構成される第２の保護回路とを備える、自己消弧型半導体素子の短絡保護回路。
2. 前記駆動電圧は、前記自己消弧型半導体素子の前記制御電極と制御配線を介して接続された駆動回路から供給され、
   前記第２の保護回路は、
   前記制御配線上に配置されたゲート抵抗素子と、
   前記ゲート抵抗素子に生じる電圧に基づいて前記第１の保護回路が動作状態にあるか否かを判断する動作判断回路とを含む、請求項１に記載の自己消弧型半導体素子の短絡保護回路。
3. 前記駆動電圧は、前記自己消弧型半導体素子の前記制御電極と制御配線を介して接続された駆動回路から供給され、
   前記駆動回路は、
   第１の電源ノードと前記制御配線との間に接続された第１の半導体スイッチング素子と、
   第２の電源ノードと前記制御配線との間に接続された第２の半導体スイッチング素子とを含み、
   前記駆動回路は、前記第１の半導体スイッチング素子がオン状態のとき前記自己消弧型半導体素子をオンするための前記駆動電圧を出力し、前記第２の半導体スイッチング素子がオン状態のときに前記自己消弧型半導体素子をオフするための前記駆動電圧を出力し、
   前記第２の保護回路は、
   前記第１の電源ノードと前記制御配線との間に接続されたゲート抵抗素子と、
   前記ゲート抵抗素子に生じる電圧に基づいて前記第１の保護回路が動作状態にあるか否かを判断する動作判断回路とを含む、請求項１に記載の自己消弧型半導体素子の短絡保護回路。
4. 前記動作判断回路は、
   前記ゲート抵抗素子に生じる電圧の変化を遅延させた電圧を出力する遅延回路と、
   前記遅延回路の出力電圧が閾値電圧を超えたとき、前記第１の保護回路が動作状態にあると判定する判定部とを含む、請求項２または３に記載の自己消弧型半導体素子の短絡保護回路。
5. 前記動作判断回路は、
   前記ゲート抵抗素子と前記遅延回路との間に設けられ、前記ゲート抵抗素子から前記遅延回路に入力される電圧の大きさを制限する電圧制限回路をさらに含む、請求項４に記載の自己消弧型半導体素子の短絡保護回路。
6. 前記遅延回路は、抵抗素子とコンデンサとを含むＲＣフィルタ回路として構成され、
   前記ＲＣフィルタ回路は、前記コンデンサの放電時の時定数が前記コンデンサの充電時の時定数よりも小さくなるように構成されている、請求項４または５に記載の自己消弧型半導体素子の短絡保護回路。
7. 前記動作判断回路は、
   前記遅延回路と前記判定部との間に設けられ、前記遅延回路から前記判定部に入力される電圧の大きさを削減する電圧削減回路をさらに含む、請求項４〜６のいずれか１項に記載の自己消弧型半導体素子の短絡保護回路。
8. 前記駆動回路は、オン信号およびオフ信号に応答して、前記自己消弧型半導体素子をオンおよびオフにそれぞれ切り替えるための前記駆動電圧を出力するように構成され、
   前記動作判断回路は、
   前記ゲート抵抗素子に生じた電圧が閾値電圧を超えたときに、前記第１の保護回路が動作状態にあると判定する判定部と、
   前記ゲート抵抗素子と前記判定部との間に設けられ、前記駆動回路への入力が前記オフ信号から前記オン信号へ切り替わったときから予め定めるマスク期間が経過するまでの間、前記ゲート抵抗素子に生じた電圧が前記判定部に入力されないようにマスクするマスク回路とを含む、請求項２または３に記載の自己消弧型半導体素子の短絡保護回路。
9. 前記自己消弧型半導体素子は、ケイ素または炭化ケイ素を用いた半導体材料によって構成される、請求項１〜８のいずれか１項に記載の自己消弧型半導体素子の短絡保護回路。

Images