JP2001308199A - パワー半導体スイッチを駆動するための半導体構成品 - Google Patents
パワー半導体スイッチを駆動するための半導体構成品Info
- Publication number
- JP2001308199A JP2001308199A JP2001061872A JP2001061872A JP2001308199A JP 2001308199 A JP2001308199 A JP 2001308199A JP 2001061872 A JP2001061872 A JP 2001061872A JP 2001061872 A JP2001061872 A JP 2001061872A JP 2001308199 A JP2001308199 A JP 2001308199A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- turn
- semiconductor component
- error
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Power Conversion In General (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 変換器内の複数のパワー半導体スイッチ、有
利にはＭＯＳＦＥＴまたはＩＧＢＴを直接的にゲート駆
動し且つ直接的に監視するためのモノリシック集積半導
体構成品を提供する。 【解決手段】 複数のパワー半導体スイッチのための機
能、即ち、１次側入力信号の信号調整（１２）、始動ロ
ジック（２２）、短絡監視（１９）、通常稼動時にも短
絡時にも駆動するためのゲートドライバ（１４、１６、
１７、１８）、内部の動作電圧生成（２０）及び内部の
動作電圧監視（２１）、及び、エラー検出及びエラー処
理（１３、１４、１５、１９）が、モノリシックに統合
されていること。
利にはＭＯＳＦＥＴまたはＩＧＢＴを直接的にゲート駆
動し且つ直接的に監視するためのモノリシック集積半導
体構成品を提供する。 【解決手段】 複数のパワー半導体スイッチのための機
能、即ち、１次側入力信号の信号調整（１２）、始動ロ
ジック（２２）、短絡監視（１９）、通常稼動時にも短
絡時にも駆動するためのゲートドライバ（１４、１６、
１７、１８）、内部の動作電圧生成（２０）及び内部の
動作電圧監視（２１）、及び、エラー検出及びエラー処
理（１３、１４、１５、１９）が、モノリシックに統合
されていること。
Description
【０００１】
【発明の属する技術分野】本発明は、請求項１の前提部
分の記載に従い、コントローラと、電力変換器における
パワーデバイスとの間のインタフェース機能を有する半
導体構成品に関し、この半導体構成品は、半導体デバイ
スの駆動、特にＩＧＢＴパワースイッチやＭＯＳＦＥＴ
パワースイッチの駆動に適している。
分の記載に従い、コントローラと、電力変換器における
パワーデバイスとの間のインタフェース機能を有する半
導体構成品に関し、この半導体構成品は、半導体デバイ
スの駆動、特にＩＧＢＴパワースイッチやＭＯＳＦＥＴ
パワースイッチの駆動に適している。
【０００２】
【従来の技術】ハイブリッド駆動回路は、従来の技術か
ら周知である。半導体パワースイッチを駆動するための
この種の回路装置は「アプリケーションブック ＩＧＢ
Ｔパワーモジュール及びＭＯＳＦＥＴパワーモジュー
ル」（ISBN 3-932633-24-5）並びにゼミクロン電子機器
有限会社（SEMIKRON Elektronik GmbH）の９９年度のカ
タログに記載されている。次に、駆動の問題点をブロッ
ク図を用いて説明する。
ら周知である。半導体パワースイッチを駆動するための
この種の回路装置は「アプリケーションブック ＩＧＢ
Ｔパワーモジュール及びＭＯＳＦＥＴパワーモジュー
ル」（ISBN 3-932633-24-5）並びにゼミクロン電子機器
有限会社（SEMIKRON Elektronik GmbH）の９９年度のカ
タログに記載されている。次に、駆動の問題点をブロッ
ク図を用いて説明する。
【０００３】図１には、従来の技術による高電圧ＩＧＢ
Ｔ（Insulated Gate Bipolar Transistor）を駆動する
ためのパワーエレクトロニクスシステムの基本構成が示
されている。
Ｔ（Insulated Gate Bipolar Transistor）を駆動する
ためのパワーエレクトロニクスシステムの基本構成が示
されている。
【０００４】このパワーエレクトロニクスシステムは、
詳細には以下の構成要素から構成されている。
詳細には以下の構成要素から構成されている。
【０００５】− 例えば、マイクロプロセッサ、メモ
リ、及びＡ／Ｄ変換ユニットないしはＤ／Ａ変換ユニッ
トを有するコントローラ（１）、 − 信号調整、電力供給、及びエラー処理のためのデジ
タル素子、アナログ素子、及びパワー素子を有する制御
回路（２）、 − 低電圧側と高電圧側との間の電位分離部（３）、 − 電力供給、ゲートドライバ、及び監視を伴うドライ
バ回路（４）、 − 電圧中間回路（５）、 − パワースイッチ（６）、 − 消費装置（７）、及び − 評価回路を伴うセンサ（８）。
リ、及びＡ／Ｄ変換ユニットないしはＤ／Ａ変換ユニッ
トを有するコントローラ（１）、 − 信号調整、電力供給、及びエラー処理のためのデジ
タル素子、アナログ素子、及びパワー素子を有する制御
回路（２）、 − 低電圧側と高電圧側との間の電位分離部（３）、 − 電力供給、ゲートドライバ、及び監視を伴うドライ
バ回路（４）、 − 電圧中間回路（５）、 − パワースイッチ（６）、 − 消費装置（７）、及び − 評価回路を伴うセンサ（８）。
【０００６】パワー半導体スイッチに対する接続を示す
ために、ハーフブリッジの２つのＩＧＢＴ、変換器の電
圧中間回路、及び消費装置（ここではモータをシンボル
としている）が、変換器回路からの部分として示されて
いる。
ために、ハーフブリッジの２つのＩＧＢＴ、変換器の電
圧中間回路、及び消費装置（ここではモータをシンボル
としている）が、変換器回路からの部分として示されて
いる。
【０００７】評価回路を有することが可能で且つ重要な
全ての稼動データのためのセンサを用いて、消費装置の
状態量、並びにパワースイッチの状態量（例えば、回転
数、位置、トルク、ないしは、温度、電圧、電流、及び
短絡）が検出され、制御回路またはコントローラに伝送
される。これらのセンサは、稼動状態にある変換器の状
態量の検出のために互換性のあるデータを提供する。
全ての稼動データのためのセンサを用いて、消費装置の
状態量、並びにパワースイッチの状態量（例えば、回転
数、位置、トルク、ないしは、温度、電圧、電流、及び
短絡）が検出され、制御回路またはコントローラに伝送
される。これらのセンサは、稼動状態にある変換器の状
態量の検出のために互換性のあるデータを提供する。
【０００８】低電圧使用（例えば、バッテリ使用、１０
０Ｖよりも小さい中間回路電圧を用いた自動車使用）の
ために、今日では、コントローラ、制御回路、及びドラ
イバ回路、並びに、電位分離部、及び状態量検知部を、
広範囲に渡ってモノリシックに統合（集積）することを
可能にする半導体技術が存在する。比較的高い中間回路
電圧では、絶縁問題のために、電位分離部（ないしはレ
ベル変換ステージ）の集積が常に困難である。６００Ｖ
までのレベル変換ステージ、並びに昨今では１２００Ｖ
までのレベル変換ステージを集積するための解決策は従
来の技術に属し、これらの解決策は、インターナショナ
ルレクチファ（International Rectifer、データシート
IR2130,IR2235）に記載されている。これらの解決策の
長所は、大規模集積化、並びにそれに起因する低コスト
である。短所としては、制限された電圧領域、並びに増
加する耐電圧性を減少させてしまう制限されたドライバ
電力である。
０Ｖよりも小さい中間回路電圧を用いた自動車使用）の
ために、今日では、コントローラ、制御回路、及びドラ
イバ回路、並びに、電位分離部、及び状態量検知部を、
広範囲に渡ってモノリシックに統合（集積）することを
可能にする半導体技術が存在する。比較的高い中間回路
電圧では、絶縁問題のために、電位分離部（ないしはレ
ベル変換ステージ）の集積が常に困難である。６００Ｖ
までのレベル変換ステージ、並びに昨今では１２００Ｖ
までのレベル変換ステージを集積するための解決策は従
来の技術に属し、これらの解決策は、インターナショナ
ルレクチファ（International Rectifer、データシート
IR2130,IR2235）に記載されている。これらの解決策の
長所は、大規模集積化、並びにそれに起因する低コスト
である。短所としては、制限された電圧領域、並びに増
加する耐電圧性を減少させてしまう制限されたドライバ
電力である。
【０００９】必須のブートストラップ電力供給と関連し
て制限されている使用可能性、並びに実際の直流電気の
分離が成されていないことは、従来の技術において極め
て不利である。それにより、中電力並びに高電力のため
に、ここでも追加的なフォトカプラ、または、トランス
及びポストアンプが必要とされる。
て制限されている使用可能性、並びに実際の直流電気の
分離が成されていないことは、従来の技術において極め
て不利である。それにより、中電力並びに高電力のため
に、ここでも追加的なフォトカプラ、または、トランス
及びポストアンプが必要とされる。
【００１０】モノリシックに集積されている電位分離部
は、例えば、Ｃ．Ｙ．ルー著の補助キャリア技術(C.Y.L
u, IEEE Trans. On E.D., ED35(1998), 230-239頁)、
Ｋ．Ｇ．オッパーマンとＭ．ストイシークによるトレン
チ絶縁を用いたウエーハボンディング(K.G.Oppermann &
M.Stoisiek, ISPSD 1996, Proc. 239-242頁)のような
誘電性の絶縁技術、ないしは、フォークトらによるＳＩ
ＭＯＸ技術(Vogt et al., ISPSD 1997，Proc. 317-320
頁)によってのみ可能である。これらの技術は、２μｍ
よりも小さく実現可能な酸化物の厚さにより、１２００
Ｖ（多くの場合は６００Ｖ）よりも小さい絶縁電圧に制
限されていて、それに加えて極めて高価なものである。
は、例えば、Ｃ．Ｙ．ルー著の補助キャリア技術(C.Y.L
u, IEEE Trans. On E.D., ED35(1998), 230-239頁)、
Ｋ．Ｇ．オッパーマンとＭ．ストイシークによるトレン
チ絶縁を用いたウエーハボンディング(K.G.Oppermann &
M.Stoisiek, ISPSD 1996, Proc. 239-242頁)のような
誘電性の絶縁技術、ないしは、フォークトらによるＳＩ
ＭＯＸ技術(Vogt et al., ISPSD 1997，Proc. 317-320
頁)によってのみ可能である。これらの技術は、２μｍ
よりも小さく実現可能な酸化物の厚さにより、１２００
Ｖ（多くの場合は６００Ｖ）よりも小さい絶縁電圧に制
限されていて、それに加えて極めて高価なものである。
【００１１】実際に、１００Ｖよりも大きな電圧のため
には、低電圧側と高電圧側との間の電位分離のために、
離散的（ディスクリート）なフォトカプラまたはトラン
スが使用される。フォトカプラと比べた場合のトランス
の長所は、制御信号のための双方向性のデータの流れで
ある。更に、トランスを用いることによってのみ、高電
圧側の電力供給のために電位を伴わない電力伝達が可能
である。また、短所としては、トランスが信号伝達のた
めに明らかに大きな駆動電力を必要とすることが挙げら
れる。
には、低電圧側と高電圧側との間の電位分離のために、
離散的（ディスクリート）なフォトカプラまたはトラン
スが使用される。フォトカプラと比べた場合のトランス
の長所は、制御信号のための双方向性のデータの流れで
ある。更に、トランスを用いることによってのみ、高電
圧側の電力供給のために電位を伴わない電力伝達が可能
である。また、短所としては、トランスが信号伝達のた
めに明らかに大きな駆動電力を必要とすることが挙げら
れる。
【００１２】離散的なフォトカプラまたはトランスが使
用されると、別個の回路、離散的回路、または集積回路
が低電圧側でも高電圧側でも必要となる。所定の場合
（例えば、小さい電力、少ないアナログ機能）には、コ
ントローラを有する低電圧側のモノリシックの集積が可
能である。
用されると、別個の回路、離散的回路、または集積回路
が低電圧側でも高電圧側でも必要となる。所定の場合
（例えば、小さい電力、少ないアナログ機能）には、コ
ントローラを有する低電圧側のモノリシックの集積が可
能である。
【００１３】従来の技術による他の可能性としては、フ
ォトカプラ構成要素を、ドライバ機能及び監視機能を有
する集積スイッチ回路（高電圧側）と共に特有のケーシ
ング内にハイブリッド集積することである(Hewlett Pac
kard Data Sheet HCPL-316/,12/97)。この場合、高電圧
（６００〜１２００Ｖ）並びに中電力及び高電力のため
の高い機能集積が実現される。
ォトカプラ構成要素を、ドライバ機能及び監視機能を有
する集積スイッチ回路（高電圧側）と共に特有のケーシ
ング内にハイブリッド集積することである(Hewlett Pac
kard Data Sheet HCPL-316/,12/97)。この場合、高電圧
（６００〜１２００Ｖ）並びに中電力及び高電力のため
の高い機能集積が実現される。
【００１４】ＩＧＢＴにて起こりうる短絡に関してコレ
クタとエミッタとの間の電圧（ＶＣＥ）を監視するため
の高電圧ダイオード、高電圧側のための電力供給、並び
に、集積が困難な、オプション機能のための若干の受動
素子ないしは受動構成要素だけが、ドライバ回路内にて
ブランチ毎に離散的に補足されなくてはならない。
クタとエミッタとの間の電圧（ＶＣＥ）を監視するため
の高電圧ダイオード、高電圧側のための電力供給、並び
に、集積が困難な、オプション機能のための若干の受動
素子ないしは受動構成要素だけが、ドライバ回路内にて
ブランチ毎に離散的に補足されなくてはならない。
【００１５】フォトカプラを用いて１次側を２次側から
直流電気的に分離するハイブリッドＩＧＢＴ駆動スイッ
チ回路では、信号路のために高速のカプラが使用され、
エラー応答のためには多くの場合は低速の第二のカプラ
が使用される。
直流電気的に分離するハイブリッドＩＧＢＴ駆動スイッ
チ回路では、信号路のために高速のカプラが使用され、
エラー応答のためには多くの場合は低速の第二のカプラ
が使用される。
【００１６】高電圧側（２次側）にてＶＣＥ並びに供給
電圧を監視するためには、既に集積構成要素が存在する
(Motorola Data Sheet MC 33 153)。電位を伴わない２
次側の電圧供給は、比較的大きな電力要求のためにＤＣ
／ＤＣコンバータを用いて実現される。供給電圧の安定
化は、通常、直列制御回路を介して行われる。ＤＣ／Ｄ
Ｃコンバータを用いた２次側の電圧供給では、三相交流
ハーフブリッジ回路の３つのＢＯＴＴＯＭスイッチが通
常は電圧供給に統合される。
電圧を監視するためには、既に集積構成要素が存在する
(Motorola Data Sheet MC 33 153)。電位を伴わない２
次側の電圧供給は、比較的大きな電力要求のためにＤＣ
／ＤＣコンバータを用いて実現される。供給電圧の安定
化は、通常、直列制御回路を介して行われる。ＤＣ／Ｄ
Ｃコンバータを用いた２次側の電圧供給では、三相交流
ハーフブリッジ回路の３つのＢＯＴＴＯＭスイッチが通
常は電圧供給に統合される。
【００１７】（例えば、信号調整、エラー処理、電力供
給などのような）低電圧側の機能は、従来の技術によ
り、離散的な構成品により実現される、または特にコン
トローラのデジタル機能により引き受けられる。
給などのような）低電圧側の機能は、従来の技術によ
り、離散的な構成品により実現される、または特にコン
トローラのデジタル機能により引き受けられる。
【００１８】ドイツ特許出願公開第１９８５１１８６号
明細書(DE19851186A1)では、中電力領域のために、３相
ブリッジ回路内のパワーデバイス（ＭＯＳＦＥＴまたは
ＩＧＢＴ）を駆動、監視、電力供給するための１次側の
全ての機能が実現されるスイッチ回路が示されている。
この場合、この集積回路は、コントローラと、６つのド
ライバと、高電圧側のＩＧＢＴスイッチとの間の全体の
インタフェース機能を果たさなくてはならない。２次側
（高電圧側）のための電位分離部のためには（駆動信号
のための）フォトカプラが従来の技術により使用されて
いて、２次側のドライバ機能及び監視機能のためにはパ
ワースイッチ毎に１つの回路がそれぞれ使用されてい
る。
明細書(DE19851186A1)では、中電力領域のために、３相
ブリッジ回路内のパワーデバイス（ＭＯＳＦＥＴまたは
ＩＧＢＴ）を駆動、監視、電力供給するための１次側の
全ての機能が実現されるスイッチ回路が示されている。
この場合、この集積回路は、コントローラと、６つのド
ライバと、高電圧側のＩＧＢＴスイッチとの間の全体の
インタフェース機能を果たさなくてはならない。２次側
（高電圧側）のための電位分離部のためには（駆動信号
のための）フォトカプラが従来の技術により使用されて
いて、２次側のドライバ機能及び監視機能のためにはパ
ワースイッチ毎に１つの回路がそれぞれ使用されてい
る。
【００１９】
【発明が解決しようとする課題】本発明の課題は、変換
器内の複数の半導体スイッチを直接的にゲート駆動し且
つ直接的に監視するためのモノリシック集積半導体構成
品を提供することにある。
器内の複数の半導体スイッチを直接的にゲート駆動し且
つ直接的に監視するためのモノリシック集積半導体構成
品を提供することにある。
【００２０】
【課題を解決するための手段】前記課題は、請求項１に
記載した特徴部分の措置により解決され、有利な実施形
態は、従属項に記載されている。
記載した特徴部分の措置により解決され、有利な実施形
態は、従属項に記載されている。
【００２１】
【発明の実施の形態】制動調整部として、または無効電
力改善（相改善）のために使用され得る追加的な第７ス
イッチが補充されている３相ブリッジ回路（図２）の例
を用いて本発明による半導体構成品を説明する。この半
導体構成品には、レベル変換、並びに、３つのそれぞれ
のＩＧＢＴハーフブリッジの３つのＢＯＴＴＯＭスイッ
チ並びに追加的な第７スイッチのドライバ機能及び監視
機能が含まれているので、モノリシック集積４重ゲート
ドライバＩＣ（９）が得られることになる。４つの半導
体スイッチのためのこのドライバＩＣは、１次側の駆動
ＩＣ（１０）及びコントローラ（１）と同じ電位上に位
置する。駆動部とコントローラと共通であるＢＯＴＴＯ
Ｍスイッチの電位は、寄生効果に起因するシステム内の
妨害電圧が比較的小さいという仮定に基づいて可能であ
る。このことは、比較的小さい電力及び中電力（１５０
Ａよりも小さく、１２００Ｖまで）のための電力部、並
びに極めてコンパクトに構成されている３相ブリッジ回
路モジュールにおいて頻繁に提供され、これらの３相ブ
リッジ回路モジュールでは、内部のインダクタンスと抵
抗が構成的に極めて小さく維持され得る。３つのそれぞ
れのハーフブリッジの３つのＴＯＰスイッチ（１１）の
別々のドライバステージは、正の中間回路電圧＋ＤＣ
（例えば３００〜１２００Ｖ）上に位置する。これらの
ドライバステージは、絶縁理由から（例えばフォトカプ
ラを用いて）電位的に分離される必要がある。更に、図
２における駆動システムは、コントローラ（１）並びに
１次側の駆動ＩＣ（１０）を含む。
力改善（相改善）のために使用され得る追加的な第７ス
イッチが補充されている３相ブリッジ回路（図２）の例
を用いて本発明による半導体構成品を説明する。この半
導体構成品には、レベル変換、並びに、３つのそれぞれ
のＩＧＢＴハーフブリッジの３つのＢＯＴＴＯＭスイッ
チ並びに追加的な第７スイッチのドライバ機能及び監視
機能が含まれているので、モノリシック集積４重ゲート
ドライバＩＣ（９）が得られることになる。４つの半導
体スイッチのためのこのドライバＩＣは、１次側の駆動
ＩＣ（１０）及びコントローラ（１）と同じ電位上に位
置する。駆動部とコントローラと共通であるＢＯＴＴＯ
Ｍスイッチの電位は、寄生効果に起因するシステム内の
妨害電圧が比較的小さいという仮定に基づいて可能であ
る。このことは、比較的小さい電力及び中電力（１５０
Ａよりも小さく、１２００Ｖまで）のための電力部、並
びに極めてコンパクトに構成されている３相ブリッジ回
路モジュールにおいて頻繁に提供され、これらの３相ブ
リッジ回路モジュールでは、内部のインダクタンスと抵
抗が構成的に極めて小さく維持され得る。３つのそれぞ
れのハーフブリッジの３つのＴＯＰスイッチ（１１）の
別々のドライバステージは、正の中間回路電圧＋ＤＣ
（例えば３００〜１２００Ｖ）上に位置する。これらの
ドライバステージは、絶縁理由から（例えばフォトカプ
ラを用いて）電位的に分離される必要がある。更に、図
２における駆動システムは、コントローラ（１）並びに
１次側の駆動ＩＣ（１０）を含む。
【００２２】例として、ＣＭＯＳ高電圧技術にて実現さ
れている半導体構成品が示されていて、このＣＭＯＳ高
電圧技術では、４つのＩＧＢＴゲートドライバのために
以下の機能が補充されている。
れている半導体構成品が示されていて、このＣＭＯＳ高
電圧技術では、４つのＩＧＢＴゲートドライバのために
以下の機能が補充されている。
【００２３】− レベル変換（多重）、ショートパルス
抑制、信号走行時間適合（１２） − 始動ロジック(Power on Reset − ＰＯＲ)（２２） − ＩＧＢＴを通常にターンオン・ターンオフするため
のゲートドライバ − ＩＧＢＴを短絡時にゆっくりとターンオフするため
のゲートドライバ − 内部の動作電圧生成（２０）及び内部の動作電圧監
視（２１） − コレクタ−エミッタ−電圧検知（１９）によるＩＧ
ＢＴの短絡監視 − エラー検出（１８、１９）及びエラー処理（１４、
１５、１６）
抑制、信号走行時間適合（１２） − 始動ロジック(Power on Reset − ＰＯＲ)（２２） − ＩＧＢＴを通常にターンオン・ターンオフするため
のゲートドライバ − ＩＧＢＴを短絡時にゆっくりとターンオフするため
のゲートドライバ − 内部の動作電圧生成（２０）及び内部の動作電圧監
視（２１） − コレクタ−エミッタ−電圧検知（１９）によるＩＧ
ＢＴの短絡監視 − エラー検出（１８、１９）及びエラー処理（１４、
１５、１６）
【００２４】４重ゲートドライバＩＣという本発明によ
る解決策を、図３にて詳細に示されているブロック図を
用いて説明する。このブロック図は、最も重要である回
路部、機能、接続、並びに半導体構成品の入出力を含ん
でいる。個々の入出力の意味は以下の通りである。
る解決策を、図３にて詳細に示されているブロック図を
用いて説明する。このブロック図は、最も重要である回
路部、機能、接続、並びに半導体構成品の入出力を含ん
でいる。個々の入出力の意味は以下の通りである。
【００２５】− ＶＩＮ１＋〜ＶＩＮ４＋：コントロー
ラからの信号のための制御入力であり、４つのＩＧＢＴ
をターンオンするためのもの（ハーフブリッジの３つの
ＢＯＴ −ＩＧＢＴ、並びに第７スイッチのため）；ハイアクテ
ィブ − ＶＩＮ１−〜ＶＩＮ４−： 制御入力（上記参
照）；ローアクティブ − ＶＤ＋：ＩＧＢＴをターンオンするための動作電
圧、通常は１５Ｖ − ＶＤ−：ＩＧＢＴをターンオフするための動作電
圧、０〜−１５Ｖにて可変 − ＶＣＣ１：５Ｖ動作電圧 − ＶＥ：基準電位 − ＲＥＳＥＴ：コントローラからのリセットパルスの
ための入力 − ＦＡＵＬＴ：エラー通知のための出力 − ＶＯＵＴ１〜ＶＯＵＴ４：それぞれのＩＧＢＴスイ
ッチ（ゲート）への出力 − ＤＥＳＡＴ１〜ＤＥＳＡＴ４：それぞれの別個の高
電圧ダイオードの接続であり、これらの高電圧ダイオー
ドを用いて、コレクタ−エミッタ−電位が短絡監視のた
めにそれぞれのＩＧＢＴのコレクタにて直接的に測られ
る。
ラからの信号のための制御入力であり、４つのＩＧＢＴ
をターンオンするためのもの（ハーフブリッジの３つの
ＢＯＴ −ＩＧＢＴ、並びに第７スイッチのため）；ハイアクテ
ィブ − ＶＩＮ１−〜ＶＩＮ４−： 制御入力（上記参
照）；ローアクティブ − ＶＤ＋：ＩＧＢＴをターンオンするための動作電
圧、通常は１５Ｖ − ＶＤ−：ＩＧＢＴをターンオフするための動作電
圧、０〜−１５Ｖにて可変 − ＶＣＣ１：５Ｖ動作電圧 − ＶＥ：基準電位 − ＲＥＳＥＴ：コントローラからのリセットパルスの
ための入力 − ＦＡＵＬＴ：エラー通知のための出力 − ＶＯＵＴ１〜ＶＯＵＴ４：それぞれのＩＧＢＴスイ
ッチ（ゲート）への出力 − ＤＥＳＡＴ１〜ＤＥＳＡＴ４：それぞれの別個の高
電圧ダイオードの接続であり、これらの高電圧ダイオー
ドを用いて、コレクタ−エミッタ−電位が短絡監視のた
めにそれぞれのＩＧＢＴのコレクタにて直接的に測られ
る。
【００２６】この４重ゲートドライバＩＣは、コントロ
ーラからの正のスイッチ信号も負のスイッチ信号も処理
することができる。これらの信号は、入力レベル変換
（１２）の回路ブロックにて内部のロジックレベルに変
換される。１７０ｎｓよりも小さい信号（信号＜１７０
ｎｓ）は、妨害信号として理解され、自動的に抑制され
る。更に、集積ゲートドライバ内の信号走行時間は（低
速のフォトカプラを有する）ＴＯＰスイッチのゲートド
ライバの信号走行時間に適合される。
ーラからの正のスイッチ信号も負のスイッチ信号も処理
することができる。これらの信号は、入力レベル変換
（１２）の回路ブロックにて内部のロジックレベルに変
換される。１７０ｎｓよりも小さい信号（信号＜１７０
ｎｓ）は、妨害信号として理解され、自動的に抑制され
る。更に、集積ゲートドライバ内の信号走行時間は（低
速のフォトカプラを有する）ＴＯＰスイッチのゲートド
ライバの信号走行時間に適合される。
【００２７】入力ロジック（１３）の回路ブロックで
は、有効な正のスイッチ信号及び有効な負のスイッチ信
号が、互いに、並びに、コントローラ（１）からのＲＥ
ＳＥＴ信号、エラーメモリ（１５）内の可能なエラー信
号、及びパワーオンリセット（ＰＯＲ）（２２）と論理
的に結び付けられる。この場合、エラー信号は、信号路
を遮断する一方で、エラーメモリのＲＥＳＥＴ信号に応
じてリセットされ、信号路が再び開放される。
は、有効な正のスイッチ信号及び有効な負のスイッチ信
号が、互いに、並びに、コントローラ（１）からのＲＥ
ＳＥＴ信号、エラーメモリ（１５）内の可能なエラー信
号、及びパワーオンリセット（ＰＯＲ）（２２）と論理
的に結び付けられる。この場合、エラー信号は、信号路
を遮断する一方で、エラーメモリのＲＥＳＥＴ信号に応
じてリセットされ、信号路が再び開放される。
【００２８】ドライバロジック（１４）の回路ブロック
は、それぞれ以下の回路機能を含んでいる。
は、それぞれ以下の回路機能を含んでいる。
【００２９】− ＩＧＢＴをターンオンないしはターン
オフするためのｐ−ＭＯＳ−ゲートドライバステージ及
びｎ−ＭＯＳ−ゲートドライバステージの相互インタロ
ック − それぞれのＩＧＢＴスイッチのＶＣＥエラーのため
のローカルなエラーメモリ、並びに短絡時における「ソ
フトなターンオフ」の制御 − ターンオン（ｐ−ＭＯＳＦＥＴ）、ターンオフ（ｎ
−ＭＯＳＦＥＴ）、及び短絡ターンオフ（減少されてい
る電流能力を有するｎ−ＭＯＳＦＥＴ）のための様々な
駆動信号の分離 − 「ソフトなターンオフ」によるローカルなＶＣＥエ
ラーメモリのリセット
オフするためのｐ−ＭＯＳ−ゲートドライバステージ及
びｎ−ＭＯＳ−ゲートドライバステージの相互インタロ
ック − それぞれのＩＧＢＴスイッチのＶＣＥエラーのため
のローカルなエラーメモリ、並びに短絡時における「ソ
フトなターンオフ」の制御 − ターンオン（ｐ−ＭＯＳＦＥＴ）、ターンオフ（ｎ
−ＭＯＳＦＥＴ）、及び短絡ターンオフ（減少されてい
る電流能力を有するｎ−ＭＯＳＦＥＴ）のための様々な
駆動信号の分離 − 「ソフトなターンオフ」によるローカルなＶＣＥエ
ラーメモリのリセット
【００３０】ＶＣＥエラーの場合には、そのＩＧＢＴは
迅速に「ソフト（滑らか）」にターンオフされ、エラー
信号がエラーメモリ（１５）を介してマイクロプロセッ
サ（１）に提供される（ＦＡＵＬＴ出力）。内部にてエ
ラー信号は、エラーメモリ（１５）及び入力ロジック
（１３）を介して、残りの３つのＢＯＴＴＯＭ−ＩＧＢ
Ｔを「ハード（急激）」にターンオフする。ＴＯＰ−Ｉ
ＧＢＴを「ハード」にターンオフするためのターンオフ
信号は、１次側の駆動ＩＣまたはコントローラによりＦ
ＡＵＬＴ信号から生成される。ＶＣＥエラーがＴＯＰ−
ＩＧＢＴにて生じた場合にも、このエラー処置は対応的
に有効である。
迅速に「ソフト（滑らか）」にターンオフされ、エラー
信号がエラーメモリ（１５）を介してマイクロプロセッ
サ（１）に提供される（ＦＡＵＬＴ出力）。内部にてエ
ラー信号は、エラーメモリ（１５）及び入力ロジック
（１３）を介して、残りの３つのＢＯＴＴＯＭ−ＩＧＢ
Ｔを「ハード（急激）」にターンオフする。ＴＯＰ−Ｉ
ＧＢＴを「ハード」にターンオフするためのターンオフ
信号は、１次側の駆動ＩＣまたはコントローラによりＦ
ＡＵＬＴ信号から生成される。ＶＣＥエラーがＴＯＰ−
ＩＧＢＴにて生じた場合にも、このエラー処置は対応的
に有効である。
【００３１】出力レベル変換（１６）の回路ブロックで
は、５Ｖ駆動信号がＶＤ＋レベル（多くの場合、ターン
オンのためには１５Ｖ）ないしはＶＤ−レベル（ターン
オフのためには０〜−１５Ｖ）に変換される。
は、５Ｖ駆動信号がＶＤ＋レベル（多くの場合、ターン
オンのためには１５Ｖ）ないしはＶＤ−レベル（ターン
オフのためには０〜−１５Ｖ）に変換される。
【００３２】それぞれのＩＧＢＴ（ｐ−ＭＯＳＦＥＴ）
を「ハード」にターンオンするため、並びに「ハード」
にターンオフ（ｎ−ＭＯＳＦＥＴ）するためのドライバ
ステージ（１７）は、複数ステージとされていて、最大
３Ａのピーク電流能力を有する。それにより、例えば１
５０Ａまでの１２００Ｖ−ＩＧＢＴスイッチが直接的に
駆動され得る。短絡時における「ソフト」なターンオフ
のための追加的なｎ−ＭＯＳＦＥＴドライバステージ
は、前記電流能力の一部分（例えば１０分の１）だけを
有し、それにより、ターンオフプロセスはゆっくりと行
われ、それと共に、過電圧、振動、ＩＧＢＴの破壊にま
で及ぶ動的負荷などの問題点が回避される。
を「ハード」にターンオンするため、並びに「ハード」
にターンオフ（ｎ−ＭＯＳＦＥＴ）するためのドライバ
ステージ（１７）は、複数ステージとされていて、最大
３Ａのピーク電流能力を有する。それにより、例えば１
５０Ａまでの１２００Ｖ−ＩＧＢＴスイッチが直接的に
駆動され得る。短絡時における「ソフト」なターンオフ
のための追加的なｎ−ＭＯＳＦＥＴドライバステージ
は、前記電流能力の一部分（例えば１０分の１）だけを
有し、それにより、ターンオフプロセスはゆっくりと行
われ、それと共に、過電圧、振動、ＩＧＢＴの破壊にま
で及ぶ動的負荷などの問題点が回避される。
【００３３】ＶＯＵＴ検出（１８）の回路を用いて「ソ
フト」なターンオフ中の出力ＶＯＵＴにおける電圧降下
が監視される。ＶＯＵＴ＝（ＶＤ−＋１Ｖ）という条件
が満たされる場合、「ハード」なターンオフプロセス
が、引き続くターンオフプロセスを短縮するために導入
され、ドライバロジック（１４）におけるローカルなＶ
ＣＥエラーメモリがリセットされる。
フト」なターンオフ中の出力ＶＯＵＴにおける電圧降下
が監視される。ＶＯＵＴ＝（ＶＤ−＋１Ｖ）という条件
が満たされる場合、「ハード」なターンオフプロセス
が、引き続くターンオフプロセスを短縮するために導入
され、ドライバロジック（１４）におけるローカルなＶ
ＣＥエラーメモリがリセットされる。
【００３４】ＩＧＢＴにおけるコレクタ電位は、離散的
な高電圧ダイオード（ＨＶダイオード、図２参照）を介
して直接的に測られる。ＶＣＥ検出（１９）の回路ブロ
ックでは、ＩＧＢＴにおけるコレクタ−エミッタ−電圧
が、ターンオン後の所定のデットタイムの後に検知され
る。通常のターンオンの場合、デットタイム後のコレク
タ電圧はＩＧＢＴの飽和電圧に減少される（例えばＶＣ
Ｅ＜４Ｖ）。負荷回路内の短絡の場合にはＩＧＢＴが脱
飽和し、それにより、コレクタ−エミッタ−区間に渡る
電圧降下は７Ｖよりも大きい。ＶＣＥ検出にて電圧降下
が７Ｖよりも大きいと検知されると、そのＩＧＢＴはド
ライバロジック（１４）を介して直ちに「ソフト」にタ
ーンオフされる。ピンＤＥＳＡＴにおける外部の配線を
介して、必要な場合には、ＶＣＥｓａｔ閾値及びデット
タイムが、それぞれに使用されているＩＧＢＴ及び使用
状況に適合され得る。
な高電圧ダイオード（ＨＶダイオード、図２参照）を介
して直接的に測られる。ＶＣＥ検出（１９）の回路ブロ
ックでは、ＩＧＢＴにおけるコレクタ−エミッタ−電圧
が、ターンオン後の所定のデットタイムの後に検知され
る。通常のターンオンの場合、デットタイム後のコレク
タ電圧はＩＧＢＴの飽和電圧に減少される（例えばＶＣ
Ｅ＜４Ｖ）。負荷回路内の短絡の場合にはＩＧＢＴが脱
飽和し、それにより、コレクタ−エミッタ−区間に渡る
電圧降下は７Ｖよりも大きい。ＶＣＥ検出にて電圧降下
が７Ｖよりも大きいと検知されると、そのＩＧＢＴはド
ライバロジック（１４）を介して直ちに「ソフト」にタ
ーンオフされる。ピンＤＥＳＡＴにおける外部の配線を
介して、必要な場合には、ＶＣＥｓａｔ閾値及びデット
タイムが、それぞれに使用されているＩＧＢＴ及び使用
状況に適合され得る。
【００３５】動作電圧ＶＣＣ１（＋５Ｖ）及びＶＤ＋
（＋１５Ｖ）が通常は一定であるのに対して、ＶＤ−は
０〜−１５Ｖの間で使用状況に応じて変化され得る。こ
の理由により、ロジック（ＶＤＤ生成（２０））のため
に自動的な内部の電圧供給が必要である。また、この電
圧値は、ＶＤＤ＝ＶＤ−＋５Ｖに制御される。
（＋１５Ｖ）が通常は一定であるのに対して、ＶＤ−は
０〜−１５Ｖの間で使用状況に応じて変化され得る。こ
の理由により、ロジック（ＶＤＤ生成（２０））のため
に自動的な内部の電圧供給が必要である。また、この電
圧値は、ＶＤＤ＝ＶＤ−＋５Ｖに制御される。
【００３６】ＵＢ（過電圧）監視の回路ブロックでは、
ＶＤ＋、ＶＤ−、及びＶＤＤが不足電圧に関して監視さ
れる。動作電圧の１つに不足電圧が生じると、電力部の
確実な稼動方式が保証されず、ＩＧＢＴは、エラーメモ
リ及び入力ロジックを介して、それらのターンオフパル
スをドライバ出力ＶＯＵＴにて取得する。エラーメモリ
のリセットは、エラーの休止時にだけ（ＦＡＵＬＴ）、
コントローラからのＲＥＳＥＴを介して可能である。
ＶＤ＋、ＶＤ−、及びＶＤＤが不足電圧に関して監視さ
れる。動作電圧の１つに不足電圧が生じると、電力部の
確実な稼動方式が保証されず、ＩＧＢＴは、エラーメモ
リ及び入力ロジックを介して、それらのターンオフパル
スをドライバ出力ＶＯＵＴにて取得する。エラーメモリ
のリセットは、エラーの休止時にだけ（ＦＡＵＬＴ）、
コントローラからのＲＥＳＥＴを介して可能である。
【００３７】ＰＯＲ（２２）の回路は、始動後の動作電
圧の立ち上がり中にドライバ回路を遮断する。同時に、
ブリッジ短絡が生じ得ない（ｎ−ＭＯＳＦＥＴ：オン；
ｐ−ＭＯＳＦＥＴ：オフ）ように、出力ドライバステー
ジがセットされる。全ての３つの動作電圧が不足電圧閾
値を超過すると、ドライバ回路は開放される。
圧の立ち上がり中にドライバ回路を遮断する。同時に、
ブリッジ短絡が生じ得ない（ｎ−ＭＯＳＦＥＴ：オン；
ｐ−ＭＯＳＦＥＴ：オフ）ように、出力ドライバステー
ジがセットされる。全ての３つの動作電圧が不足電圧閾
値を超過すると、ドライバ回路は開放される。
【００３８】図４〜図６は、実現化されている回路機能
の幾つかの測定値を示す図である。
の幾つかの測定値を示す図である。
【００３９】図４は、ターンオンプロセスのためのゲー
トドライバのドライバ能力を示している。１次側上の信
号走行時間は、内部クロックへの入力信号の同期に応じ
て１７０〜３００ｎｓの値を有する（チャネル１参照、
Ｔ１ｉｎ）。２次側にて走行時間はほぼ２８０ｎｓであ
る（チャネル２参照、Ｔ１ｏｕｔ）。チャネル３には、
ドライバ出力Ｖｏｕｔ１にて測定された電圧上昇が、並
びに、チャネル４には、容量性の充電電流（ＲＧ＝１０
Ω、ＣＬ＝３３ｎＦにて、Ｉｏｕｔ ＰＥＡＫ＝１．８
Ａ）が示されている。
トドライバのドライバ能力を示している。１次側上の信
号走行時間は、内部クロックへの入力信号の同期に応じ
て１７０〜３００ｎｓの値を有する（チャネル１参照、
Ｔ１ｉｎ）。２次側にて走行時間はほぼ２８０ｎｓであ
る（チャネル２参照、Ｔ１ｏｕｔ）。チャネル３には、
ドライバ出力Ｖｏｕｔ１にて測定された電圧上昇が、並
びに、チャネル４には、容量性の充電電流（ＲＧ＝１０
Ω、ＣＬ＝３３ｎＦにて、Ｉｏｕｔ ＰＥＡＫ＝１．８
Ａ）が示されている。
【００４０】図５には、エラー時に測定されたターンオ
ン及びターンオフが示されている。ＶＣＥ検出は、ＩＧ
ＢＴコレクタをそれぞれのゲートドライバと対応的な高
電圧ダイオードを介して接続することにより行われる。
ターンオン後の所定のデットタイムの後に（ここでは
４．１μｓ、チャネル３、ＤＥＳＡＴ１）ＩＧＢＴにお
けるオン電圧が限界値（ここでは７Ｖ）以下に降下され
ている。他の場合にはＩＧＢＴにおける短絡が生じ、こ
のＩＧＢＴはターンオフされる（ほぼ８μｓにおけるチ
ャネル４及び５参照）。対応的なターンオフプロセスは
「ソフト」である、即ち、ゲート放電電流が高抵抗のド
ライバステージに制限されて小さく（チャネル５参照、
Ｉｏｕｔ ＰＥＡＫ＝０．２Ａ）、ターンオフプロセス
はほぼ６μｓに渡っている。それにより、短絡電流の遮
断時における高い電圧ピークが防止される。ＶＣＥ閾値
とデットタイムは、ドライバにて変化され得る。
ン及びターンオフが示されている。ＶＣＥ検出は、ＩＧ
ＢＴコレクタをそれぞれのゲートドライバと対応的な高
電圧ダイオードを介して接続することにより行われる。
ターンオン後の所定のデットタイムの後に（ここでは
４．１μｓ、チャネル３、ＤＥＳＡＴ１）ＩＧＢＴにお
けるオン電圧が限界値（ここでは７Ｖ）以下に降下され
ている。他の場合にはＩＧＢＴにおける短絡が生じ、こ
のＩＧＢＴはターンオフされる（ほぼ８μｓにおけるチ
ャネル４及び５参照）。対応的なターンオフプロセスは
「ソフト」である、即ち、ゲート放電電流が高抵抗のド
ライバステージに制限されて小さく（チャネル５参照、
Ｉｏｕｔ ＰＥＡＫ＝０．２Ａ）、ターンオフプロセス
はほぼ６μｓに渡っている。それにより、短絡電流の遮
断時における高い電圧ピークが防止される。ＶＣＥ閾値
とデットタイムは、ドライバにて変化され得る。
【００４１】図６は、動作電圧監視の機能を例として示
している。１５Ｖ動作電圧（ＶＤ＋、ＶＣＣ２）のため
には、エラー閾値がほぼ１２．８Ｖに位置していて、内
部にて生成されている５Ｖ電圧（ＶＤＤ）のためには、
ほぼ３．０Ｖである（ＶＤ−に関しては図示せず）。
している。１５Ｖ動作電圧（ＶＤ＋、ＶＣＣ２）のため
には、エラー閾値がほぼ１２．８Ｖに位置していて、内
部にて生成されている５Ｖ電圧（ＶＤＤ）のためには、
ほぼ３．０Ｖである（ＶＤ−に関しては図示せず）。
【００４２】図７は、４重ゲートドライバＩＣのピン接
続を、２８極式−スモール−アウトライン−パッケージ
（ＳＯＰ２８）の例で示している。更に、表１は、この
ＩＣの入出力部を定義している。
続を、２８極式−スモール−アウトライン−パッケージ
（ＳＯＰ２８）の例で示している。更に、表１は、この
ＩＣの入出力部を定義している。
【００４３】ハイブリッドの解決策や離散的な解決策に
対する駆動ＩＣの長所は、様々なデジタル機能、アナロ
グ機能、及びドライバ機能の高集積度にあり、この高集
積度は、離散的な構成品の数量を減少させ、それにより
システムの故障率を低減させ、更にはコストを減少させ
る。他の重要な観点は、モノリシック集積による回路特
性の改善である。集積回路は、離散的に構成されている
回路に比べて、より小さい妨害電圧感度及びより小さい
温度ドリフトを有する。
対する駆動ＩＣの長所は、様々なデジタル機能、アナロ
グ機能、及びドライバ機能の高集積度にあり、この高集
積度は、離散的な構成品の数量を減少させ、それにより
システムの故障率を低減させ、更にはコストを減少させ
る。他の重要な観点は、モノリシック集積による回路特
性の改善である。集積回路は、離散的に構成されている
回路に比べて、より小さい妨害電圧感度及びより小さい
温度ドリフトを有する。
【図１】従来の技術による高電圧ＩＧＢＴを駆動するた
めのパワーエレクトロニクスシステムの基本構成を示す
図である。
めのパワーエレクトロニクスシステムの基本構成を示す
図である。
【図２】３相ブリッジ回路の例を示す図である。
【図３】４重ゲートドライバＩＣの詳細を示すブロック
図である。
図である。
【図４】ターンオンプロセスのためのゲートドライバの
ドライバ能力を示す図である。
ドライバ能力を示す図である。
【図５】エラー時に測定されたターンオン及びターンオ
フを示す図である。
フを示す図である。
【図６】動作電圧監視の機能を例として示す図である。
【図７】４重ゲートドライバＩＣのピン接続を示す図で
ある。
ある。
１ コントローラ ２ 制御回路（１次側） ３ １次側と２次側との間の電位分離部 ４ ドライバ回路 ５ 電圧中間回路 ６ パワースイッチ ７ 消費装置 ８ 評価回路を伴うセンサ ９ ４重ゲートドライバＩＣ １０ 駆動ＩＣ １１ ゲートドライバ １２ ロジックユニット（レベル変換、ショートパルス
抑制、信号走行時間適合） １３ 入力ロジック １４ ドライバロジック １５ エラーメモリ １６ レベル変換 １７ ドライバステージ １８ ＶＯＵＴ検出 １９ ＶＣＥ検出 ２０ ＶＤＤ生成 ２１ 過電圧監視 ２２ 始動ロジック−ＰＯＲ（Power on Reset）
抑制、信号走行時間適合） １３ 入力ロジック １４ ドライバロジック １５ エラーメモリ １６ レベル変換 １７ ドライバステージ １８ ＶＯＵＴ検出 １９ ＶＣＥ検出 ２０ ＶＤＤ生成 ２１ 過電圧監視 ２２ 始動ロジック−ＰＯＲ（Power on Reset）
【手続補正書】
【提出日】平成１３年３月２９日（２００１．３．２
９）
９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 パワー半導体スイッチを駆動するため
の半導体構成品
の半導体構成品
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１の前提部
分の記載に従い、コントローラと、電力変換器における
パワーデバイスとの間のインタフェース機能を有する半
導体構成品に関し、この半導体構成品は、半導体デバイ
スの駆動、特にＩＧＢＴパワースイッチやＭＯＳＦＥＴ
パワースイッチの駆動に適している。
分の記載に従い、コントローラと、電力変換器における
パワーデバイスとの間のインタフェース機能を有する半
導体構成品に関し、この半導体構成品は、半導体デバイ
スの駆動、特にＩＧＢＴパワースイッチやＭＯＳＦＥＴ
パワースイッチの駆動に適している。
【０００２】
【従来の技術】ハイブリッド駆動回路は、従来の技術か
ら周知である。半導体パワースイッチを駆動するための
この種の回路装置は「アプリケーションブック ＩＧＢ
Ｔパワーモジュール及びＭＯＳＦＥＴパワーモジュー
ル」（ISBN 3-932633-24-5）並びにゼミクロン電子機器
有限会社（SEMIKRON Elektronik GmbH）の９９年度のカ
タログに記載されている。次に、駆動の問題点をブロッ
ク図を用いて説明する。
ら周知である。半導体パワースイッチを駆動するための
この種の回路装置は「アプリケーションブック ＩＧＢ
Ｔパワーモジュール及びＭＯＳＦＥＴパワーモジュー
ル」（ISBN 3-932633-24-5）並びにゼミクロン電子機器
有限会社（SEMIKRON Elektronik GmbH）の９９年度のカ
タログに記載されている。次に、駆動の問題点をブロッ
ク図を用いて説明する。
【０００３】図１には、従来の技術による高電圧ＩＧＢ
Ｔ（Insulated Gate Bipolar Transistor）を駆動する
ためのパワーエレクトロニクスシステムの基本構成が示
されている。
Ｔ（Insulated Gate Bipolar Transistor）を駆動する
ためのパワーエレクトロニクスシステムの基本構成が示
されている。
【０００４】このパワーエレクトロニクスシステムは、
詳細には以下の構成要素から構成されている。
詳細には以下の構成要素から構成されている。
【０００５】− 例えば、マイクロプロセッサ、メモ
リ、及びＡ／Ｄ変換ユニットないしはＤ／Ａ変換ユニッ
トを有するコントローラ（１）、 − 信号調整、電力供給、及びエラー処理のためのデジ
タル素子、アナログ素子、及びパワー素子を有する制御
回路（２）、 − 低電圧側と高電圧側との間の電位分離部（３）、 − 電力供給、ゲートドライバ、及び監視を伴うドライ
バ回路（４）、 − 電圧中間回路（５）、 − パワースイッチ（６）、 − 消費装置（７）、及び − 評価回路を伴うセンサ（８）。
リ、及びＡ／Ｄ変換ユニットないしはＤ／Ａ変換ユニッ
トを有するコントローラ（１）、 − 信号調整、電力供給、及びエラー処理のためのデジ
タル素子、アナログ素子、及びパワー素子を有する制御
回路（２）、 − 低電圧側と高電圧側との間の電位分離部（３）、 − 電力供給、ゲートドライバ、及び監視を伴うドライ
バ回路（４）、 − 電圧中間回路（５）、 − パワースイッチ（６）、 − 消費装置（７）、及び − 評価回路を伴うセンサ（８）。
【０００６】パワー半導体スイッチに対する接続を示す
ために、ハーフブリッジの２つのＩＧＢＴ、変換器の電
圧中間回路、及び消費装置（ここではモータをシンボル
としている）が、変換器回路からの部分として示されて
いる。
ために、ハーフブリッジの２つのＩＧＢＴ、変換器の電
圧中間回路、及び消費装置（ここではモータをシンボル
としている）が、変換器回路からの部分として示されて
いる。
【０００７】評価回路を有することが可能で且つ重要な
全ての稼動データのためのセンサを用いて、消費装置の
状態量、並びにパワースイッチの状態量（例えば、回転
数、位置、トルク、ないしは、温度、電圧、電流、及び
短絡）が検出され、制御回路またはコントローラに伝送
される。これらのセンサは、稼動状態にある変換器の状
態量の検出のために互換性のあるデータを提供する。
全ての稼動データのためのセンサを用いて、消費装置の
状態量、並びにパワースイッチの状態量（例えば、回転
数、位置、トルク、ないしは、温度、電圧、電流、及び
短絡）が検出され、制御回路またはコントローラに伝送
される。これらのセンサは、稼動状態にある変換器の状
態量の検出のために互換性のあるデータを提供する。
【０００８】低電圧使用（例えば、バッテリ使用、１０
０Ｖよりも小さい中間回路電圧を用いた自動車使用）の
ために、今日では、コントローラ、制御回路、及びドラ
イバ回路、並びに、電位分離部、及び状態量検知部を、
広範囲に渡ってモノリシックに統合（集積）することを
可能にする半導体技術が存在する。比較的高い中間回路
電圧では、絶縁問題のために、電位分離部（ないしはレ
ベル変換ステージ）の集積が常に困難である。６００Ｖ
までのレベル変換ステージ、並びに昨今では１２００Ｖ
までのレベル変換ステージを集積するための解決策は従
来の技術に属し、これらの解決策は、インターナショナ
ルレクチファ（International Rectifer、データシート
IR2130,IR2235）に記載されている。これらの解決策の
長所は、大規模集積化、並びにそれに起因する低コスト
である。短所としては、制限された電圧領域、並びに増
加する耐電圧性を減少させてしまう制限されたドライバ
電力である。
０Ｖよりも小さい中間回路電圧を用いた自動車使用）の
ために、今日では、コントローラ、制御回路、及びドラ
イバ回路、並びに、電位分離部、及び状態量検知部を、
広範囲に渡ってモノリシックに統合（集積）することを
可能にする半導体技術が存在する。比較的高い中間回路
電圧では、絶縁問題のために、電位分離部（ないしはレ
ベル変換ステージ）の集積が常に困難である。６００Ｖ
までのレベル変換ステージ、並びに昨今では１２００Ｖ
までのレベル変換ステージを集積するための解決策は従
来の技術に属し、これらの解決策は、インターナショナ
ルレクチファ（International Rectifer、データシート
IR2130,IR2235）に記載されている。これらの解決策の
長所は、大規模集積化、並びにそれに起因する低コスト
である。短所としては、制限された電圧領域、並びに増
加する耐電圧性を減少させてしまう制限されたドライバ
電力である。
【０００９】必須のブートストラップ電力供給と関連し
て制限されている使用可能性、並びに実際の直流電気の
分離が成されていないことは、従来の技術において極め
て不利である。それにより、中電力並びに高電力のため
に、ここでも追加的なフォトカプラ、または、トランス
及びポストアンプが必要とされる。
て制限されている使用可能性、並びに実際の直流電気の
分離が成されていないことは、従来の技術において極め
て不利である。それにより、中電力並びに高電力のため
に、ここでも追加的なフォトカプラ、または、トランス
及びポストアンプが必要とされる。
【００１０】モノリシックに集積されている電位分離部
は、例えば、Ｃ．Ｙ．ルー著の補助キャリア技術(C.Y.L
u, IEEE Trans. On E.D., ED35(1998), 230-239頁)、
Ｋ．Ｇ．オッパーマンとＭ．ストイシークによるトレン
チ絶縁を用いたウエーハボンディング(K.G.Oppermann &
M.Stoisiek, ISPSD 1996, Proc. 239-242頁)のような
誘電性の絶縁技術、ないしは、フォークトらによるＳＩ
ＭＯＸ技術(Vogt et al., ISPSD 1997，Proc. 317-320
頁)によってのみ可能である。これらの技術は、２μｍ
よりも小さく実現可能な酸化物の厚さにより、１２００
Ｖ（多くの場合は６００Ｖ）よりも小さい絶縁電圧に制
限されていて、それに加えて極めて高価なものである。
は、例えば、Ｃ．Ｙ．ルー著の補助キャリア技術(C.Y.L
u, IEEE Trans. On E.D., ED35(1998), 230-239頁)、
Ｋ．Ｇ．オッパーマンとＭ．ストイシークによるトレン
チ絶縁を用いたウエーハボンディング(K.G.Oppermann &
M.Stoisiek, ISPSD 1996, Proc. 239-242頁)のような
誘電性の絶縁技術、ないしは、フォークトらによるＳＩ
ＭＯＸ技術(Vogt et al., ISPSD 1997，Proc. 317-320
頁)によってのみ可能である。これらの技術は、２μｍ
よりも小さく実現可能な酸化物の厚さにより、１２００
Ｖ（多くの場合は６００Ｖ）よりも小さい絶縁電圧に制
限されていて、それに加えて極めて高価なものである。
【００１１】実際に、１００Ｖよりも大きな電圧のため
には、低電圧側と高電圧側との間の電位分離のために、
離散的（ディスクリート）なフォトカプラまたはトラン
スが使用される。フォトカプラと比べた場合のトランス
の長所は、制御信号のための双方向性のデータの流れで
ある。更に、トランスを用いることによってのみ、高電
圧側の電力供給のために電位を伴わない電力伝達が可能
である。また、短所としては、トランスが信号伝達のた
めに明らかに大きな駆動電力を必要とすることが挙げら
れる。
には、低電圧側と高電圧側との間の電位分離のために、
離散的（ディスクリート）なフォトカプラまたはトラン
スが使用される。フォトカプラと比べた場合のトランス
の長所は、制御信号のための双方向性のデータの流れで
ある。更に、トランスを用いることによってのみ、高電
圧側の電力供給のために電位を伴わない電力伝達が可能
である。また、短所としては、トランスが信号伝達のた
めに明らかに大きな駆動電力を必要とすることが挙げら
れる。
【００１２】離散的なフォトカプラまたはトランスが使
用されると、別個の回路、離散的回路、または集積回路
が低電圧側でも高電圧側でも必要となる。所定の場合
（例えば、小さい電力、少ないアナログ機能）には、コ
ントローラを有する低電圧側のモノリシックの集積が可
能である。
用されると、別個の回路、離散的回路、または集積回路
が低電圧側でも高電圧側でも必要となる。所定の場合
（例えば、小さい電力、少ないアナログ機能）には、コ
ントローラを有する低電圧側のモノリシックの集積が可
能である。
【００１３】従来の技術による他の可能性としては、フ
ォトカプラ構成要素を、ドライバ機能及び監視機能を有
する集積スイッチ回路（高電圧側）と共に特有のケーシ
ング内にハイブリッド集積することである(Hewlett Pac
kard Data Sheet HCPL-316/,12/97)。この場合、高電圧
（６００〜１２００Ｖ）並びに中電力及び高電力のため
の高い機能集積が実現される。
ォトカプラ構成要素を、ドライバ機能及び監視機能を有
する集積スイッチ回路（高電圧側）と共に特有のケーシ
ング内にハイブリッド集積することである(Hewlett Pac
kard Data Sheet HCPL-316/,12/97)。この場合、高電圧
（６００〜１２００Ｖ）並びに中電力及び高電力のため
の高い機能集積が実現される。
【００１４】ＩＧＢＴにて起こりうる短絡に関してコレ
クタとエミッタとの間の電圧（ＶＣＥ）を監視するため
の高電圧ダイオード、高電圧側のための電力供給、並び
に、集積が困難な、オプション機能のための若干の受動
素子ないしは受動構成要素だけが、ドライバ回路内にて
ブランチ毎に離散的に補足されなくてはならない。
クタとエミッタとの間の電圧（ＶＣＥ）を監視するため
の高電圧ダイオード、高電圧側のための電力供給、並び
に、集積が困難な、オプション機能のための若干の受動
素子ないしは受動構成要素だけが、ドライバ回路内にて
ブランチ毎に離散的に補足されなくてはならない。
【００１５】フォトカプラを用いて１次側を２次側から
直流電気的に分離するハイブリッドＩＧＢＴ駆動スイッ
チ回路では、信号路のために高速のカプラが使用され、
エラー応答のためには多くの場合は低速の第二のカプラ
が使用される。
直流電気的に分離するハイブリッドＩＧＢＴ駆動スイッ
チ回路では、信号路のために高速のカプラが使用され、
エラー応答のためには多くの場合は低速の第二のカプラ
が使用される。
【００１６】高電圧側（２次側）にてＶＣＥ並びに供給
電圧を監視するためには、既に集積構成要素が存在する
(Motorola Data Sheet MC 33 153)。電位を伴わない２
次側の電圧供給は、比較的大きな電力要求のためにＤＣ
／ＤＣコンバータを用いて実現される。供給電圧の安定
化は、通常、直列制御回路を介して行われる。ＤＣ／Ｄ
Ｃコンバータを用いた２次側の電圧供給では、三相交流
ハーフブリッジ回路の３つのＢＯＴＴＯＭスイッチが通
常は電圧供給に統合される。
電圧を監視するためには、既に集積構成要素が存在する
(Motorola Data Sheet MC 33 153)。電位を伴わない２
次側の電圧供給は、比較的大きな電力要求のためにＤＣ
／ＤＣコンバータを用いて実現される。供給電圧の安定
化は、通常、直列制御回路を介して行われる。ＤＣ／Ｄ
Ｃコンバータを用いた２次側の電圧供給では、三相交流
ハーフブリッジ回路の３つのＢＯＴＴＯＭスイッチが通
常は電圧供給に統合される。
【００１７】（例えば、信号調整、エラー処理、電力供
給などのような）低電圧側の機能は、従来の技術によ
り、離散的な構成品により実現される、または特にコン
トローラのデジタル機能により引き受けられる。
給などのような）低電圧側の機能は、従来の技術によ
り、離散的な構成品により実現される、または特にコン
トローラのデジタル機能により引き受けられる。
【００１８】ドイツ特許出願公開第１９８５１１８６号
明細書(DE19851186A1)では、中電力領域のために、３相
ブリッジ回路内のパワーデバイス（ＭＯＳＦＥＴまたは
ＩＧＢＴ）を駆動、監視、電力供給するための１次側の
全ての機能が実現されるスイッチ回路が示されている。
この場合、この集積回路は、コントローラと、６つのド
ライバと、高電圧側のＩＧＢＴスイッチとの間の全体の
インタフェース機能を果たさなくてはならない。２次側
（高電圧側）のための電位分離部のためには（駆動信号
のための）フォトカプラが従来の技術により使用されて
いて、２次側のドライバ機能及び監視機能のためにはパ
ワースイッチ毎に１つの回路がそれぞれ使用されてい
る。
明細書(DE19851186A1)では、中電力領域のために、３相
ブリッジ回路内のパワーデバイス（ＭＯＳＦＥＴまたは
ＩＧＢＴ）を駆動、監視、電力供給するための１次側の
全ての機能が実現されるスイッチ回路が示されている。
この場合、この集積回路は、コントローラと、６つのド
ライバと、高電圧側のＩＧＢＴスイッチとの間の全体の
インタフェース機能を果たさなくてはならない。２次側
（高電圧側）のための電位分離部のためには（駆動信号
のための）フォトカプラが従来の技術により使用されて
いて、２次側のドライバ機能及び監視機能のためにはパ
ワースイッチ毎に１つの回路がそれぞれ使用されてい
る。
【００１９】
【発明が解決しようとする課題】本発明の課題は、変換
器内の複数の半導体スイッチを直接的にゲート駆動し且
つ直接的に監視するためのモノリシック集積半導体構成
品を提供することにある。
器内の複数の半導体スイッチを直接的にゲート駆動し且
つ直接的に監視するためのモノリシック集積半導体構成
品を提供することにある。
【００２０】
【課題を解決するための手段】前記課題は、請求項１に
記載した特徴部分の措置により解決され、有利な実施形
態は、従属項に記載されている。
記載した特徴部分の措置により解決され、有利な実施形
態は、従属項に記載されている。
【００２１】
【発明の実施の形態】制動調整部として、または無効電
力改善（相改善）のために使用され得る追加的な第７ス
イッチが補充されている３相ブリッジ回路（図２）の例
を用いて本発明による半導体構成品を説明する。この半
導体構成品には、レベル変換、並びに、３つのそれぞれ
のＩＧＢＴハーフブリッジの３つのＢＯＴＴＯＭスイッ
チ並びに追加的な第７スイッチのドライバ機能及び監視
機能が含まれているので、モノリシック集積４重ゲート
ドライバＩＣ（９）が得られることになる。４つの半導
体スイッチのためのこのドライバＩＣは、１次側の駆動
ＩＣ（１０）及びコントローラ（１）と同じ電位上に位
置する。駆動部とコントローラと共通であるＢＯＴＴＯ
Ｍスイッチの電位は、寄生効果に起因するシステム内の
妨害電圧が比較的小さいという仮定に基づいて可能であ
る。このことは、比較的小さい電力及び中電力（１５０
Ａよりも小さく、１２００Ｖまで）のための電力部、並
びに極めてコンパクトに構成されている３相ブリッジ回
路モジュールにおいて頻繁に提供され、これらの３相ブ
リッジ回路モジュールでは、内部のインダクタンスと抵
抗が構成的に極めて小さく維持され得る。３つのそれぞ
れのハーフブリッジの３つのＴＯＰスイッチ（１１）の
別々のドライバステージは、正の中間回路電圧＋ＤＣ
（例えば３００〜１２００Ｖ）上に位置する。これらの
ドライバステージは、絶縁理由から（例えばフォトカプ
ラを用いて）電位的に分離される必要がある。更に、図
２における駆動システムは、コントローラ（１）並びに
１次側の駆動ＩＣ（１０）を含む。
力改善（相改善）のために使用され得る追加的な第７ス
イッチが補充されている３相ブリッジ回路（図２）の例
を用いて本発明による半導体構成品を説明する。この半
導体構成品には、レベル変換、並びに、３つのそれぞれ
のＩＧＢＴハーフブリッジの３つのＢＯＴＴＯＭスイッ
チ並びに追加的な第７スイッチのドライバ機能及び監視
機能が含まれているので、モノリシック集積４重ゲート
ドライバＩＣ（９）が得られることになる。４つの半導
体スイッチのためのこのドライバＩＣは、１次側の駆動
ＩＣ（１０）及びコントローラ（１）と同じ電位上に位
置する。駆動部とコントローラと共通であるＢＯＴＴＯ
Ｍスイッチの電位は、寄生効果に起因するシステム内の
妨害電圧が比較的小さいという仮定に基づいて可能であ
る。このことは、比較的小さい電力及び中電力（１５０
Ａよりも小さく、１２００Ｖまで）のための電力部、並
びに極めてコンパクトに構成されている３相ブリッジ回
路モジュールにおいて頻繁に提供され、これらの３相ブ
リッジ回路モジュールでは、内部のインダクタンスと抵
抗が構成的に極めて小さく維持され得る。３つのそれぞ
れのハーフブリッジの３つのＴＯＰスイッチ（１１）の
別々のドライバステージは、正の中間回路電圧＋ＤＣ
（例えば３００〜１２００Ｖ）上に位置する。これらの
ドライバステージは、絶縁理由から（例えばフォトカプ
ラを用いて）電位的に分離される必要がある。更に、図
２における駆動システムは、コントローラ（１）並びに
１次側の駆動ＩＣ（１０）を含む。
【００２２】例として、ＣＭＯＳ高電圧技術にて実現さ
れている半導体構成品が示されていて、このＣＭＯＳ高
電圧技術では、４つのＩＧＢＴゲートドライバのために
以下の機能が補充されている。
れている半導体構成品が示されていて、このＣＭＯＳ高
電圧技術では、４つのＩＧＢＴゲートドライバのために
以下の機能が補充されている。
【００２３】− レベル変換（多重）、ショートパルス
抑制、信号走行時間適合（１２） − 始動ロジック(Power on Reset − ＰＯＲ)（２２） − ＩＧＢＴを通常にターンオン・ターンオフするため
のゲートドライバ − ＩＧＢＴを短絡時にゆっくりとターンオフするため
のゲートドライバ − 内部の動作電圧生成（２０）及び内部の動作電圧監
視（２１） − コレクタ−エミッタ−電圧検知（１９）によるＩＧ
ＢＴの短絡監視 − エラー検出（１８、１９）及びエラー処理（１４、
１５、１６）
抑制、信号走行時間適合（１２） − 始動ロジック(Power on Reset − ＰＯＲ)（２２） − ＩＧＢＴを通常にターンオン・ターンオフするため
のゲートドライバ − ＩＧＢＴを短絡時にゆっくりとターンオフするため
のゲートドライバ − 内部の動作電圧生成（２０）及び内部の動作電圧監
視（２１） − コレクタ−エミッタ−電圧検知（１９）によるＩＧ
ＢＴの短絡監視 − エラー検出（１８、１９）及びエラー処理（１４、
１５、１６）
【００２４】４重ゲートドライバＩＣという本発明によ
る解決策を、図３にて詳細に示されているブロック図を
用いて説明する。このブロック図は、最も重要である回
路部、機能、接続、並びに半導体構成品の入出力を含ん
でいる。個々の入出力の意味は以下の通りである。
る解決策を、図３にて詳細に示されているブロック図を
用いて説明する。このブロック図は、最も重要である回
路部、機能、接続、並びに半導体構成品の入出力を含ん
でいる。個々の入出力の意味は以下の通りである。
【００２５】− ＶＩＮ１＋〜ＶＩＮ４＋：コントロー
ラからの信号のための制御入力であり、４つのＩＧＢＴ
をターンオンするためのもの（ハーフブリッジの３つの
ＢＯＴ −ＩＧＢＴ、並びに第７スイッチのため）；ハイアクテ
ィブ − ＶＩＮ１−〜ＶＩＮ４−： 制御入力（上記参
照）；ローアクティブ − ＶＤ＋：ＩＧＢＴをターンオンするための動作電
圧、通常は１５Ｖ − ＶＤ−：ＩＧＢＴをターンオフするための動作電
圧、０〜−１５Ｖにて可変 − ＶＣＣ１：５Ｖ動作電圧 − ＶＥ：基準電位 − ＲＥＳＥＴ：コントローラからのリセットパルスの
ための入力 − ＦＡＵＬＴ：エラー通知のための出力 − ＶＯＵＴ１〜ＶＯＵＴ４：それぞれのＩＧＢＴスイ
ッチ（ゲート）への出力 − ＤＥＳＡＴ１〜ＤＥＳＡＴ４：それぞれの別個の高
電圧ダイオードの接続であり、これらの高電圧ダイオー
ドを用いて、コレクタ−エミッタ−電位が短絡監視のた
めにそれぞれのＩＧＢＴのコレクタにて直接的に測られ
る。
ラからの信号のための制御入力であり、４つのＩＧＢＴ
をターンオンするためのもの（ハーフブリッジの３つの
ＢＯＴ −ＩＧＢＴ、並びに第７スイッチのため）；ハイアクテ
ィブ − ＶＩＮ１−〜ＶＩＮ４−： 制御入力（上記参
照）；ローアクティブ − ＶＤ＋：ＩＧＢＴをターンオンするための動作電
圧、通常は１５Ｖ − ＶＤ−：ＩＧＢＴをターンオフするための動作電
圧、０〜−１５Ｖにて可変 − ＶＣＣ１：５Ｖ動作電圧 − ＶＥ：基準電位 − ＲＥＳＥＴ：コントローラからのリセットパルスの
ための入力 − ＦＡＵＬＴ：エラー通知のための出力 − ＶＯＵＴ１〜ＶＯＵＴ４：それぞれのＩＧＢＴスイ
ッチ（ゲート）への出力 − ＤＥＳＡＴ１〜ＤＥＳＡＴ４：それぞれの別個の高
電圧ダイオードの接続であり、これらの高電圧ダイオー
ドを用いて、コレクタ−エミッタ−電位が短絡監視のた
めにそれぞれのＩＧＢＴのコレクタにて直接的に測られ
る。
【００２６】この４重ゲートドライバＩＣは、コントロ
ーラからの正のスイッチ信号も負のスイッチ信号も処理
することができる。これらの信号は、入力レベル変換
（１２）の回路ブロックにて内部のロジックレベルに変
換される。１７０ｎｓよりも小さい信号（信号＜１７０
ｎｓ）は、妨害信号として理解され、自動的に抑制され
る。更に、集積ゲートドライバ内の信号走行時間は（低
速のフォトカプラを有する）ＴＯＰスイッチのゲートド
ライバの信号走行時間に適合される。
ーラからの正のスイッチ信号も負のスイッチ信号も処理
することができる。これらの信号は、入力レベル変換
（１２）の回路ブロックにて内部のロジックレベルに変
換される。１７０ｎｓよりも小さい信号（信号＜１７０
ｎｓ）は、妨害信号として理解され、自動的に抑制され
る。更に、集積ゲートドライバ内の信号走行時間は（低
速のフォトカプラを有する）ＴＯＰスイッチのゲートド
ライバの信号走行時間に適合される。
【００２７】入力ロジック（１３）の回路ブロックで
は、有効な正のスイッチ信号及び有効な負のスイッチ信
号が、互いに、並びに、コントローラ（１）からのＲＥ
ＳＥＴ信号、エラーメモリ（１５）内の可能なエラー信
号、及びパワーオンリセット（ＰＯＲ）（２２）と論理
的に結び付けられる。この場合、エラー信号は、信号路
を遮断する一方で、エラーメモリのＲＥＳＥＴ信号に応
じてリセットされ、信号路が再び開放される。
は、有効な正のスイッチ信号及び有効な負のスイッチ信
号が、互いに、並びに、コントローラ（１）からのＲＥ
ＳＥＴ信号、エラーメモリ（１５）内の可能なエラー信
号、及びパワーオンリセット（ＰＯＲ）（２２）と論理
的に結び付けられる。この場合、エラー信号は、信号路
を遮断する一方で、エラーメモリのＲＥＳＥＴ信号に応
じてリセットされ、信号路が再び開放される。
【００２８】ドライバロジック（１４）の回路ブロック
は、それぞれ以下の回路機能を含んでいる。
は、それぞれ以下の回路機能を含んでいる。
【００２９】− ＩＧＢＴをターンオンないしはターン
オフするためのｐ−ＭＯＳ−ゲートドライバステージ及
びｎ−ＭＯＳ−ゲートドライバステージの相互インタロ
ック − それぞれのＩＧＢＴスイッチのＶＣＥエラーのため
のローカルなエラーメモリ、並びに短絡時における「ソ
フトなターンオフ」の制御 − ターンオン（ｐ−ＭＯＳＦＥＴ）、ターンオフ（ｎ
−ＭＯＳＦＥＴ）、及び短絡ターンオフ（減少されてい
る電流能力を有するｎ−ＭＯＳＦＥＴ）のための様々な
駆動信号の分離 − 「ソフトなターンオフ」によるローカルなＶＣＥエ
ラーメモリのリセット
オフするためのｐ−ＭＯＳ−ゲートドライバステージ及
びｎ−ＭＯＳ−ゲートドライバステージの相互インタロ
ック − それぞれのＩＧＢＴスイッチのＶＣＥエラーのため
のローカルなエラーメモリ、並びに短絡時における「ソ
フトなターンオフ」の制御 − ターンオン（ｐ−ＭＯＳＦＥＴ）、ターンオフ（ｎ
−ＭＯＳＦＥＴ）、及び短絡ターンオフ（減少されてい
る電流能力を有するｎ−ＭＯＳＦＥＴ）のための様々な
駆動信号の分離 − 「ソフトなターンオフ」によるローカルなＶＣＥエ
ラーメモリのリセット
【００３０】ＶＣＥエラーの場合には、そのＩＧＢＴは
迅速に「ソフト（滑らか）」にターンオフされ、エラー
信号がエラーメモリ（１５）を介してマイクロプロセッ
サ（１）に提供される（ＦＡＵＬＴ出力）。内部にてエ
ラー信号は、エラーメモリ（１５）及び入力ロジック
（１３）を介して、残りの３つのＢＯＴＴＯＭ−ＩＧＢ
Ｔを「ハード（急激）」にターンオフする。ＴＯＰ−Ｉ
ＧＢＴを「ハード」にターンオフするためのターンオフ
信号は、１次側の駆動ＩＣまたはコントローラによりＦ
ＡＵＬＴ信号から生成される。ＶＣＥエラーがＴＯＰ−
ＩＧＢＴにて生じた場合にも、このエラー処置は対応的
に有効である。
迅速に「ソフト（滑らか）」にターンオフされ、エラー
信号がエラーメモリ（１５）を介してマイクロプロセッ
サ（１）に提供される（ＦＡＵＬＴ出力）。内部にてエ
ラー信号は、エラーメモリ（１５）及び入力ロジック
（１３）を介して、残りの３つのＢＯＴＴＯＭ−ＩＧＢ
Ｔを「ハード（急激）」にターンオフする。ＴＯＰ−Ｉ
ＧＢＴを「ハード」にターンオフするためのターンオフ
信号は、１次側の駆動ＩＣまたはコントローラによりＦ
ＡＵＬＴ信号から生成される。ＶＣＥエラーがＴＯＰ−
ＩＧＢＴにて生じた場合にも、このエラー処置は対応的
に有効である。
【００３１】出力レベル変換（１６）の回路ブロックで
は、５Ｖ駆動信号がＶＤ＋レベル（多くの場合、ターン
オンのためには１５Ｖ）ないしはＶＤ−レベル（ターン
オフのためには０〜−１５Ｖ）に変換される。
は、５Ｖ駆動信号がＶＤ＋レベル（多くの場合、ターン
オンのためには１５Ｖ）ないしはＶＤ−レベル（ターン
オフのためには０〜−１５Ｖ）に変換される。
【００３２】それぞれのＩＧＢＴ（ｐ−ＭＯＳＦＥＴ）
を「ハード」にターンオンするため、並びに「ハード」
にターンオフ（ｎ−ＭＯＳＦＥＴ）するためのドライバ
ステージ（１７）は、複数ステージとされていて、最大
３Ａのピーク電流能力を有する。それにより、例えば１
５０Ａまでの１２００Ｖ−ＩＧＢＴスイッチが直接的に
駆動され得る。短絡時における「ソフト」なターンオフ
のための追加的なｎ−ＭＯＳＦＥＴドライバステージ
は、前記電流能力の一部分（例えば１０分の１）だけを
有し、それにより、ターンオフプロセスはゆっくりと行
われ、それと共に、過電圧、振動、ＩＧＢＴの破壊にま
で及ぶ動的負荷などの問題点が回避される。
を「ハード」にターンオンするため、並びに「ハード」
にターンオフ（ｎ−ＭＯＳＦＥＴ）するためのドライバ
ステージ（１７）は、複数ステージとされていて、最大
３Ａのピーク電流能力を有する。それにより、例えば１
５０Ａまでの１２００Ｖ−ＩＧＢＴスイッチが直接的に
駆動され得る。短絡時における「ソフト」なターンオフ
のための追加的なｎ−ＭＯＳＦＥＴドライバステージ
は、前記電流能力の一部分（例えば１０分の１）だけを
有し、それにより、ターンオフプロセスはゆっくりと行
われ、それと共に、過電圧、振動、ＩＧＢＴの破壊にま
で及ぶ動的負荷などの問題点が回避される。
【００３３】ＶＯＵＴ検出（１８）の回路を用いて「ソ
フト」なターンオフ中の出力ＶＯＵＴにおける電圧降下
が監視される。ＶＯＵＴ＝（ＶＤ−＋１Ｖ）という条件
が満たされる場合、「ハード」なターンオフプロセス
が、引き続くターンオフプロセスを短縮するために導入
され、ドライバロジック（１４）におけるローカルなＶ
ＣＥエラーメモリがリセットされる。
フト」なターンオフ中の出力ＶＯＵＴにおける電圧降下
が監視される。ＶＯＵＴ＝（ＶＤ−＋１Ｖ）という条件
が満たされる場合、「ハード」なターンオフプロセス
が、引き続くターンオフプロセスを短縮するために導入
され、ドライバロジック（１４）におけるローカルなＶ
ＣＥエラーメモリがリセットされる。
【００３４】ＩＧＢＴにおけるコレクタ電位は、離散的
な高電圧ダイオード（ＨＶダイオード、図２参照）を介
して直接的に測られる。ＶＣＥ検出（１９）の回路ブロ
ックでは、ＩＧＢＴにおけるコレクタ−エミッタ−電圧
が、ターンオン後の所定のデットタイムの後に検知され
る。通常のターンオンの場合、デットタイム後のコレク
タ電圧はＩＧＢＴの飽和電圧に減少される（例えばＶＣ
Ｅ＜４Ｖ）。負荷回路内の短絡の場合にはＩＧＢＴが脱
飽和し、それにより、コレクタ−エミッタ−区間に渡る
電圧降下は７Ｖよりも大きい。ＶＣＥ検出にて電圧降下
が７Ｖよりも大きいと検知されると、そのＩＧＢＴはド
ライバロジック（１４）を介して直ちに「ソフト」にタ
ーンオフされる。ピンＤＥＳＡＴにおける外部の配線を
介して、必要な場合には、ＶＣＥｓａｔ閾値及びデット
タイムが、それぞれに使用されているＩＧＢＴ及び使用
状況に適合され得る。
な高電圧ダイオード（ＨＶダイオード、図２参照）を介
して直接的に測られる。ＶＣＥ検出（１９）の回路ブロ
ックでは、ＩＧＢＴにおけるコレクタ−エミッタ−電圧
が、ターンオン後の所定のデットタイムの後に検知され
る。通常のターンオンの場合、デットタイム後のコレク
タ電圧はＩＧＢＴの飽和電圧に減少される（例えばＶＣ
Ｅ＜４Ｖ）。負荷回路内の短絡の場合にはＩＧＢＴが脱
飽和し、それにより、コレクタ−エミッタ−区間に渡る
電圧降下は７Ｖよりも大きい。ＶＣＥ検出にて電圧降下
が７Ｖよりも大きいと検知されると、そのＩＧＢＴはド
ライバロジック（１４）を介して直ちに「ソフト」にタ
ーンオフされる。ピンＤＥＳＡＴにおける外部の配線を
介して、必要な場合には、ＶＣＥｓａｔ閾値及びデット
タイムが、それぞれに使用されているＩＧＢＴ及び使用
状況に適合され得る。
【００３５】動作電圧ＶＣＣ１（＋５Ｖ）及びＶＤ＋
（＋１５Ｖ）が通常は一定であるのに対して、ＶＤ−は
０〜−１５Ｖの間で使用状況に応じて変化され得る。こ
の理由により、ロジック（ＶＤＤ生成（２０））のため
に自動的な内部の電圧供給が必要である。また、この電
圧値は、ＶＤＤ＝ＶＤ−＋５Ｖに制御される。
（＋１５Ｖ）が通常は一定であるのに対して、ＶＤ−は
０〜−１５Ｖの間で使用状況に応じて変化され得る。こ
の理由により、ロジック（ＶＤＤ生成（２０））のため
に自動的な内部の電圧供給が必要である。また、この電
圧値は、ＶＤＤ＝ＶＤ−＋５Ｖに制御される。
【００３６】ＵＢ（過電圧）監視の回路ブロックでは、
ＶＤ＋、ＶＤ−、及びＶＤＤが不足電圧に関して監視さ
れる。動作電圧の１つに不足電圧が生じると、電力部の
確実な稼動方式が保証されず、ＩＧＢＴは、エラーメモ
リ及び入力ロジックを介して、それらのターンオフパル
スをドライバ出力ＶＯＵＴにて取得する。エラーメモリ
のリセットは、エラーの休止時にだけ（ＦＡＵＬＴ）、
コントローラからのＲＥＳＥＴを介して可能である。
ＶＤ＋、ＶＤ−、及びＶＤＤが不足電圧に関して監視さ
れる。動作電圧の１つに不足電圧が生じると、電力部の
確実な稼動方式が保証されず、ＩＧＢＴは、エラーメモ
リ及び入力ロジックを介して、それらのターンオフパル
スをドライバ出力ＶＯＵＴにて取得する。エラーメモリ
のリセットは、エラーの休止時にだけ（ＦＡＵＬＴ）、
コントローラからのＲＥＳＥＴを介して可能である。
【００３７】ＰＯＲ（２２）の回路は、始動後の動作電
圧の立ち上がり中にドライバ回路を遮断する。同時に、
ブリッジ短絡が生じ得ない（ｎ−ＭＯＳＦＥＴ：オン；
ｐ−ＭＯＳＦＥＴ：オフ）ように、出力ドライバステー
ジがセットされる。全ての３つの動作電圧が不足電圧閾
値を超過すると、ドライバ回路は開放される。
圧の立ち上がり中にドライバ回路を遮断する。同時に、
ブリッジ短絡が生じ得ない（ｎ−ＭＯＳＦＥＴ：オン；
ｐ−ＭＯＳＦＥＴ：オフ）ように、出力ドライバステー
ジがセットされる。全ての３つの動作電圧が不足電圧閾
値を超過すると、ドライバ回路は開放される。
【００３８】図４〜図６は、実現化されている回路機能
の幾つかの測定値を示す図である。
の幾つかの測定値を示す図である。
【００３９】図４は、ターンオンプロセスのためのゲー
トドライバのドライバ能力を示している。１次側上の信
号走行時間は、内部クロックへの入力信号の同期に応じ
て１７０〜３００ｎｓの値を有する（チャネル１参照、
Ｔ１ｉｎ）。２次側にて走行時間はほぼ２８０ｎｓであ
る（チャネル２参照、Ｔ１ｏｕｔ）。チャネル３には、
ドライバ出力Ｖｏｕｔ１にて測定された電圧上昇が、並
びに、チャネル４には、容量性の充電電流（ＲＧ＝１０
Ω、ＣＬ＝３３ｎＦにて、Ｉｏｕｔ ＰＥＡＫ＝１．８
Ａ）が示されている。
トドライバのドライバ能力を示している。１次側上の信
号走行時間は、内部クロックへの入力信号の同期に応じ
て１７０〜３００ｎｓの値を有する（チャネル１参照、
Ｔ１ｉｎ）。２次側にて走行時間はほぼ２８０ｎｓであ
る（チャネル２参照、Ｔ１ｏｕｔ）。チャネル３には、
ドライバ出力Ｖｏｕｔ１にて測定された電圧上昇が、並
びに、チャネル４には、容量性の充電電流（ＲＧ＝１０
Ω、ＣＬ＝３３ｎＦにて、Ｉｏｕｔ ＰＥＡＫ＝１．８
Ａ）が示されている。
【００４０】図５には、エラー時に測定されたターンオ
ン及びターンオフが示されている。ＶＣＥ検出は、ＩＧ
ＢＴコレクタをそれぞれのゲートドライバと対応的な高
電圧ダイオードを介して接続することにより行われる。
ターンオン後の所定のデットタイムの後に（ここでは
４．１μｓ、チャネル３、ＤＥＳＡＴ１）ＩＧＢＴにお
けるオン電圧が限界値（ここでは７Ｖ）以下に降下され
ている。他の場合にはＩＧＢＴにおける短絡が生じ、こ
のＩＧＢＴはターンオフされる（ほぼ８μｓにおけるチ
ャネル４及び５参照）。対応的なターンオフプロセスは
「ソフト」である、即ち、ゲート放電電流が高抵抗のド
ライバステージに制限されて小さく（チャネル５参照、
Ｉｏｕｔ ＰＥＡＫ＝０．２Ａ）、ターンオフプロセス
はほぼ６μｓに渡っている。それにより、短絡電流の遮
断時における高い電圧ピークが防止される。ＶＣＥ閾値
とデットタイムは、ドライバにて変化され得る。
ン及びターンオフが示されている。ＶＣＥ検出は、ＩＧ
ＢＴコレクタをそれぞれのゲートドライバと対応的な高
電圧ダイオードを介して接続することにより行われる。
ターンオン後の所定のデットタイムの後に（ここでは
４．１μｓ、チャネル３、ＤＥＳＡＴ１）ＩＧＢＴにお
けるオン電圧が限界値（ここでは７Ｖ）以下に降下され
ている。他の場合にはＩＧＢＴにおける短絡が生じ、こ
のＩＧＢＴはターンオフされる（ほぼ８μｓにおけるチ
ャネル４及び５参照）。対応的なターンオフプロセスは
「ソフト」である、即ち、ゲート放電電流が高抵抗のド
ライバステージに制限されて小さく（チャネル５参照、
Ｉｏｕｔ ＰＥＡＫ＝０．２Ａ）、ターンオフプロセス
はほぼ６μｓに渡っている。それにより、短絡電流の遮
断時における高い電圧ピークが防止される。ＶＣＥ閾値
とデットタイムは、ドライバにて変化され得る。
【００４１】図６は、動作電圧監視の機能を例として示
している。１５Ｖ動作電圧（ＶＤ＋、ＶＣＣ２）のため
には、エラー閾値がほぼ１２．８Ｖに位置していて、内
部にて生成されている５Ｖ電圧（ＶＤＤ）のためには、
ほぼ３．０Ｖである（ＶＤ−に関しては図示せず）。
している。１５Ｖ動作電圧（ＶＤ＋、ＶＣＣ２）のため
には、エラー閾値がほぼ１２．８Ｖに位置していて、内
部にて生成されている５Ｖ電圧（ＶＤＤ）のためには、
ほぼ３．０Ｖである（ＶＤ−に関しては図示せず）。
【００４２】図７は、４重ゲートドライバＩＣのピン接
続を、２８極式−スモール−アウトライン−パッケージ
（ＳＯＰ２８）の例で示している。更に、表１は、この
ＩＣの入出力部を定義している。
続を、２８極式−スモール−アウトライン−パッケージ
（ＳＯＰ２８）の例で示している。更に、表１は、この
ＩＣの入出力部を定義している。
【００４３】
【表１】
【００４４】ハイブリッドの解決策や離散的な解決策に
対する駆動ＩＣの長所は、様々なデジタル機能、アナロ
グ機能、及びドライバ機能の高集積度にあり、この高集
積度、離散的な構成品の数量を減少させ、それによりシ
ステムの故障率を低減させ、更にはコストを減少させ
る。他の重要な観点は、モノリシック集積による回路特
性の改善である。集積回路は、離散的に構成されている
回路に比べて、より小さい妨害電圧感度及びより小さい
温度ドリフトを有する。
対する駆動ＩＣの長所は、様々なデジタル機能、アナロ
グ機能、及びドライバ機能の高集積度にあり、この高集
積度、離散的な構成品の数量を減少させ、それによりシ
ステムの故障率を低減させ、更にはコストを減少させ
る。他の重要な観点は、モノリシック集積による回路特
性の改善である。集積回路は、離散的に構成されている
回路に比べて、より小さい妨害電圧感度及びより小さい
温度ドリフトを有する。
【図面の簡単な説明】
【図１】従来の技術による高電圧ＩＧＢＴを駆動するた
めのパワーエレクトロニクスシステムの基本構成を示す
図である。
めのパワーエレクトロニクスシステムの基本構成を示す
図である。
【図２】３相ブリッジ回路の例を示す図である。
【図３】４重ゲートドライバＩＣの詳細を示すブロック
図である。
図である。
【図４】ターンオンプロセスのためのゲートドライバの
ドライバ能力を示す図である。
ドライバ能力を示す図である。
【図５】エラー時に測定されたターンオン及びターンオ
フを示す図である。
フを示す図である。
【図６】動作電圧監視の機能を例として示す図である。
【図７】４重ゲートドライバＩＣのピン接続を示す図で
ある。
ある。
【符号の説明】 １ コントローラ ２ 制御回路（１次側） ３ １次側と２次側との間の電位分離部 ４ ドライバ回路 ５ 電圧中間回路 ６ パワースイッチ ７ 消費装置 ８ 評価回路を伴うセンサ ９ ４重ゲートドライバＩＣ １０ 駆動ＩＣ １１ ゲートドライバ １２ ロジックユニット（レベル変換、ショートパルス
抑制、信号走行時間適合） １３ 入力ロジック １４ ドライバロジック １５ エラーメモリ １６ レベル変換 １７ ドライバステージ １８ ＶＯＵＴ検出 １９ ＶＣＥ検出 ２０ ＶＤＤ生成 ２１ 過電圧監視 ２２ 始動ロジック−ＰＯＲ（Power on Reset）
抑制、信号走行時間適合） １３ 入力ロジック １４ ドライバロジック １５ エラーメモリ １６ レベル変換 １７ ドライバステージ １８ ＶＯＵＴ検出 １９ ＶＣＥ検出 ２０ ＶＤＤ生成 ２１ 過電圧監視 ２２ 始動ロジック−ＰＯＲ（Power on Reset）
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図４】
【図２】
【図３】
【図５】
【図６】
【図７】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｌ 29/78 ６５６ (72)発明者 ヤン レーマン ドイツ連邦共和国 デー・98693 イーメ ナウ ヒュッテンホルツシュトラーセ 34 (72)発明者 ユルゲン マサネク ドイツ連邦共和国 デー・90461 ニュル ンベルク ヴィルヘルム・シュペート・シ ュトラーセ 20 (72)発明者 ザーシャ パーヴェル ドイツ連邦共和国 デー・98693 イーメ ナウ アム シュトレン 42
Claims (11)
- 【請求項１】パワークラスの変換器におけるパワー半導
体スイッチ、有利にはＭＯＳＦＥＴまたはＩＧＢＴを駆
動するための半導体構成品において、 複数のパワー半導体スイッチのための機能、即ち、１次
側入力信号の信号調整（１２）、始動ロジック（２
２）、短絡監視（１９）、通常稼動時にも短絡時にも駆
動するためのゲートドライバ（１４、１６、１７、１
８）、内部の動作電圧生成（２０）及び内部の動作電圧
監視（２１）、及び、エラー検出及びエラー処理（１
３、１４、１５、１９）が、モノリシックに統合されて
いることを特徴とする半導体構成品。 - 【請求項２】半導体構成品の同一に構成されている４つ
の集積ゲートドライバ（１４、１６、１７、１８、１
９）が、３相ブリッジ回路にて、３つのＢＯＴＴＯＭス
イッチ、並びに、制動調整部として又は無効電力改善の
ために用いられる追加的なスイッチを駆動し且つ監視す
ることを特徴とする、請求項１に記載の半導体構成品。 - 【請求項３】信号調整（１２）が、集積回路の内部信号
レベルに入力信号をレベル変換することを実施し、妨害
信号のためのショートパルス抑制を含み、駆動すべき全
てのパワー半導体スイッチのための１次側駆動信号の信
号走行時間適合を実施することを特徴とする、請求項１
に記載の半導体構成品。 - 【請求項４】内部の動作電圧監視（２１）が、内部にて
生成されている動作電圧並びに外部にて印加する動作電
圧の監視を統合し、この監視が、エラー時に３相ブリッ
ジ回路の全てのパワースイッチを被制御ターンオフする
ことを特徴とする、請求項１に記載の半導体構成品。 - 【請求項５】エラー検出（１３、１４、１５）にて、パ
ワー半導体スイッチのコレクタ−エミッタ−電圧（ＶＣ
Ｅ）を監視することにより半導体スイッチの短絡監視
（１９）が行われることを特徴とする、請求項１に記載
の半導体構成品。 - 【請求項６】内部の動作電圧生成（２０）が一定電圧を
生成し、この一定電圧の基準電位が、パワースイッチを
ターンオフするための外部にて印加する可変動作電圧を
示すことを特徴とする、請求項１に記載の半導体構成
品。 - 【請求項７】全ての動作電圧閾値に到達する時点、及び
この時点にて実施される内部のエラーメモリ（１５、１
６）のリセット時に初めてドライバ回路（１４、１６、
１７）がリリースされることによって、始動ロジック
（２２）が変換器の始動に際してブリッジ短絡を確実に
防止することを特徴とする、請求項１に記載の半導体構
成品。 - 【請求項８】エラー検出（１３、１４、１５）では、半
導体構成品により駆動されているパワー半導体スイッチ
の誤動作の記録にて、それぞれのスイッチに付属するド
ライバロジックに統合されているエラーメモリがセット
され、それにより、前記パワー半導体スイッチがソフト
にターンオフされ、大域のエラーメモリ（１５）がセッ
トされ、それにより、半導体構成品により駆動されてい
る他の全てのパワー半導体スイッチが同様にターンオフ
され、更にエラー情報が、３相ブリッジ回路の他のパワ
ー半導体スイッチをターンオフするために１次側駆動回
路（１、１０）へ転送されることを特徴とする、請求項
１に記載の半導体構成品。 - 【請求項９】ゲートドライバ（１６）が、「ハード」な
ターンオンのためのｐ−ＭＯＳＦＥＴ、「ハード」なタ
ーンオフのためのｎ−ＭＯＳＦＥＴ、及び、短絡時の
「ソフト」なターンオフのためのｎ−ＭＯＳＦＥＴから
構成され、短絡時の「ソフト」なターンオフのためのｎ
−ＭＯＳＦＥＴが、「ハード」なターンオフのためのト
ランジスタ（ｎ−ＭＯＳＦＥＴ）と比べて電流能力の一
部分だけを有することを特徴とする、請求項１に記載の
半導体構成品。 - 【請求項１０】ソフトターンオフ中のゲート電圧が、パ
ワースイッチのゲートにて監視され、定義されている閾
値を下回る場合には、引き続くターンオフプロセスが
「ハード」なターンオフにより短縮されることを特徴と
する、請求項８に記載の半導体構成品。 - 【請求項１１】誤動作、並びに１次側の再ターンオン信
号（リセット）の後に、全てのエラーメモリが消去さ
れ、ドライバ回路の被制御再スタートが、実際にエラー
が無い場合には作動されることを特徴とする、請求項１
に記載の半導体構成品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10014269:9 | 2000-03-22 | ||
| DE10014269A DE10014269A1 (de) | 2000-03-22 | 2000-03-22 | Halbleiterbauelement zur Ansteuerung von Leistungshalbleiterschaltern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308199A true JP2001308199A (ja) | 2001-11-02 |
| JP4831876B2 JP4831876B2 (ja) | 2011-12-07 |
Family
ID=7635938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001061872A Expired - Fee Related JP4831876B2 (ja) | 2000-03-22 | 2001-03-06 | パワー半導体スイッチを駆動するための半導体構成品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6851077B2 (ja) |
| EP (1) | EP1137182A3 (ja) |
| JP (1) | JP4831876B2 (ja) |
| DE (1) | DE10014269A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7746158B2 (en) | 2005-05-11 | 2010-06-29 | Toyota Jidosha Kabushiki Kaisha | Driving device of voltage drive type semiconductor device |
| CN107069667A (zh) * | 2016-12-28 | 2017-08-18 | 株洲中车时代电气股份有限公司 | 一种具备干扰抑制的igbt保护电路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6923802B2 (en) * | 2000-03-13 | 2005-08-02 | Memphis Eye & Cataract Assoc. | System for generating ablation profiles for laser refractive eye surgery |
| DE10014269A1 (de) | 2000-03-22 | 2001-10-04 | Semikron Elektronik Gmbh | Halbleiterbauelement zur Ansteuerung von Leistungshalbleiterschaltern |
| KR100437029B1 (ko) * | 2001-11-26 | 2004-06-23 | 엘지전자 주식회사 | 3상 유도전동기 구동시스템 |
| DE10243197B4 (de) | 2002-09-18 | 2011-05-05 | Infineon Technologies Ag | Digitales Signalübertragungsverfahren |
| EP1908049A2 (en) * | 2005-06-24 | 2008-04-09 | International Rectifier Corporation | Semiconductor half-bridge module with low inductance |
| US7583109B2 (en) * | 2005-09-14 | 2009-09-01 | Eaton Corporation | Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters |
| JP5226183B2 (ja) * | 2006-01-10 | 2013-07-03 | 東芝三菱電機産業システム株式会社 | 多レベル電力変換装置 |
| US7777370B2 (en) * | 2007-05-03 | 2010-08-17 | Honeywell International Inc. | Integrated gate drive for use in control and protection of power modules |
| DE102012219243A1 (de) * | 2012-10-22 | 2014-04-24 | Conti Temic Microelectronic Gmbh | Verfahren und Schaltungseinheit zum Ermitteln von Fehlerzuständen einer Halbbrückenschaltung |
| CN104052248B (zh) * | 2014-06-25 | 2016-08-24 | 台达电子企业管理（上海）有限公司 | 电力变换装置及其保护信号传递方法 |
| US10215795B1 (en) * | 2018-04-13 | 2019-02-26 | Infineon Technologies Ag | Three level gate monitoring |
| CN110620573B (zh) | 2018-06-19 | 2022-10-14 | 台达电子工业股份有限公司 | 功率半导体开关的驱动电路 |
| CN111007379A (zh) * | 2019-12-27 | 2020-04-14 | 电子科技大学 | 一种自校正的igbt健康监测方法 |
| CN111751701A (zh) * | 2020-04-13 | 2020-10-09 | 上海紫通信息科技有限公司 | 一种配变终端回路状态监测方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000061360A (ja) * | 1998-08-18 | 2000-02-29 | Hitachi Koki Co Ltd | 遠心機用モータの制御装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2938937C2 (de) * | 1978-09-27 | 1985-12-12 | Hitachi, Ltd., Tokio/Tokyo | Einstellvorrichtung und Verfahren für ein Magnetband-Aufzeichungs- und Wiedergabegerät |
| US4247910A (en) * | 1978-12-21 | 1981-01-27 | Bell Telephone Laboratories, Incorporated | Arrangement for deleting leading message portions |
| US4649321A (en) * | 1985-10-28 | 1987-03-10 | General Electric Company | Gate capacitance latch for DC to AC converters |
| US5182810A (en) * | 1989-05-31 | 1993-01-26 | Dallas Semiconductor Corp. | Isolation gates to permit selective power-downs within a closely-coupled multi-chip system |
| JPH0834709B2 (ja) * | 1990-01-31 | 1996-03-29 | 株式会社日立製作所 | 半導体集積回路及びそれを使つた電動機制御装置 |
| JP2812528B2 (ja) * | 1990-03-20 | 1998-10-22 | 株式会社日立製作所 | インバータ回路 |
| JP3259283B2 (ja) * | 1991-04-05 | 2002-02-25 | 株式会社日立製作所 | インバータ装置及びその信号レベル変換回路 |
| US5319514A (en) * | 1992-03-03 | 1994-06-07 | Voltage Control, Inc., A Montana Corporation | Digital voltage and phase monitor for AC power line |
| JP3382370B2 (ja) * | 1994-08-18 | 2003-03-04 | 能美防災株式会社 | 火災報知設備の伝送線路監視装置 |
| US5706237A (en) * | 1996-10-08 | 1998-01-06 | International Business Machines Corporation | Self-restore circuit with soft error protection for dynamic logic circuits |
| DE19745040C2 (de) * | 1997-02-10 | 2003-03-27 | Daimler Chrysler Ag | Anordnung und Verfahren zum Messen einer Temperatur |
| US5935260A (en) * | 1997-05-02 | 1999-08-10 | Emc Corporation | Method and apparatus for providing system level errors in a large disk array storage system |
| KR100565941B1 (ko) * | 1997-06-16 | 2006-03-30 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체집적회로장치 |
| DE19851186A1 (de) | 1998-11-06 | 2000-05-18 | Semikron Elektronik Gmbh | Schaltkreis zum Ansteuern von Leistungshalbleiterbauelementen |
| US6097582A (en) * | 1999-02-12 | 2000-08-01 | Wisconsin Alumni Research Foundation | Short circuit protection of IGBTs and other power switching devices |
| DE10014269A1 (de) | 2000-03-22 | 2001-10-04 | Semikron Elektronik Gmbh | Halbleiterbauelement zur Ansteuerung von Leistungshalbleiterschaltern |
-
2000
- 2000-03-22 DE DE10014269A patent/DE10014269A1/de not_active Ceased
-
2001
- 2001-03-01 EP EP01104984A patent/EP1137182A3/de not_active Ceased
- 2001-03-06 JP JP2001061872A patent/JP4831876B2/ja not_active Expired - Fee Related
- 2001-03-22 US US09/815,165 patent/US6851077B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000061360A (ja) * | 1998-08-18 | 2000-02-29 | Hitachi Koki Co Ltd | 遠心機用モータの制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7746158B2 (en) | 2005-05-11 | 2010-06-29 | Toyota Jidosha Kabushiki Kaisha | Driving device of voltage drive type semiconductor device |
| CN107069667A (zh) * | 2016-12-28 | 2017-08-18 | 株洲中车时代电气股份有限公司 | 一种具备干扰抑制的igbt保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1137182A2 (de) | 2001-09-26 |
| US6851077B2 (en) | 2005-02-01 |
| US20010038296A1 (en) | 2001-11-08 |
| EP1137182A3 (de) | 2003-04-02 |
| DE10014269A1 (de) | 2001-10-04 |
| JP4831876B2 (ja) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001308199A (ja) | パワー半導体スイッチを駆動するための半導体構成品 | |
| US6744644B2 (en) | Soft-start of DC link capacitors for power electronics and drive systems | |
| JP6351736B2 (ja) | 自己消弧型半導体素子の短絡保護回路 | |
| US7683678B2 (en) | Inverter circuit | |
| CN107852155B (zh) | 半导体元件的过电流保护装置 | |
| US7538587B2 (en) | Power semiconductor device | |
| US20140092653A1 (en) | Electronic circuit operating based on isolated switching power source | |
| JP2012186871A (ja) | 電力変換装置 | |
| CN109599845B (zh) | 一种保护电路、上桥驱动芯片及ipm模块 | |
| JP5206198B2 (ja) | 電力変換回路の駆動回路 | |
| JP5634622B2 (ja) | ゲート駆動回路 | |
| CN113711481B (zh) | 驱动电路 | |
| CN111527684A (zh) | 驱动电路内置型功率模块 | |
| US6741116B2 (en) | Semiconductor component for direct gate control and monitoring of power semiconductor switches | |
| JP3296588B2 (ja) | インバータ装置 | |
| JPH10285909A (ja) | 電源自給式のゲート回路 | |
| US11496041B2 (en) | Gate drive device, gate drive method, power semiconductor module, and electric power conversion device | |
| US5604670A (en) | Power converting apparatus and control device for a power converting apparatus | |
| CN118077128A (zh) | 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置 | |
| JP2000083370A (ja) | 電力変換器におけるゲート駆動回路 | |
| JP3764259B2 (ja) | インバータ装置 | |
| Herzer et al. | A universal smart control IC for high-power IGBT applications | |
| JP2020136874A (ja) | ゲート駆動回路およびパワー半導体モジュール | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| JPH1093408A (ja) | Ｉｇｂｔの過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110711 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |