JP2911767B2 - スイッチング素子の駆動回路 - Google Patents
スイッチング素子の駆動回路Info
- Publication number
- JP2911767B2 JP2911767B2 JP6282710A JP28271094A JP2911767B2 JP 2911767 B2 JP2911767 B2 JP 2911767B2 JP 6282710 A JP6282710 A JP 6282710A JP 28271094 A JP28271094 A JP 28271094A JP 2911767 B2 JP2911767 B2 JP 2911767B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- gate control
- control element
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲートターンオフサイ
リスタ（ＧＴＯサイリスタ），パワートランジスタ，静
電誘導サイリスタ等の大容量のスイッチング素子をオン
オフさせ、特にオンの開始時に立ち上がりが急峻かつ大
きい電流を流す、いわゆるオーバードライブ（あるいは
ハイゲートドライブ）機能を有するスイッチング素子の
駆動回路に関するものである。
リスタ（ＧＴＯサイリスタ），パワートランジスタ，静
電誘導サイリスタ等の大容量のスイッチング素子をオン
オフさせ、特にオンの開始時に立ち上がりが急峻かつ大
きい電流を流す、いわゆるオーバードライブ（あるいは
ハイゲートドライブ）機能を有するスイッチング素子の
駆動回路に関するものである。
【０００２】
【従来の技術】オーバードライブ機能を有するスイッチ
ング素子の駆動回路においては、その基本回路として、
本出願人より特開平４−344165号「スイッチング素子の
駆動回路」（先の特許出願）が提案されている。
ング素子の駆動回路においては、その基本回路として、
本出願人より特開平４−344165号「スイッチング素子の
駆動回路」（先の特許出願）が提案されている。
【０００３】図３および図４は先の特許出願の概要を示
す回路図およびその動作説明図である。図３において、
１は被制御スイッチング素子、２，３は直流電源、４は
オンゲート制御素子、５は電流検出素子、６はリアクト
ル、７はオフゲート制御素子、８はダイオード、９はチ
ョッパ制御回路、SCは制御信号である。
す回路図およびその動作説明図である。図３において、
１は被制御スイッチング素子、２，３は直流電源、４は
オンゲート制御素子、５は電流検出素子、６はリアクト
ル、７はオフゲート制御素子、８はダイオード、９はチ
ョッパ制御回路、SCは制御信号である。
【０００４】かかる従来例は、ここではその詳細説明を
省略するが、被制御スイッチング素子１のオーバードラ
イブ電流を、エネルギー蓄積素子であるリアクトル６に
予め流しておいた電流によっている。ここで、被制御ス
イッチング素子１のターンオンのために、図４に示され
る時間Ｔｄだけ先立ってリアクトル６に電流を流し増大
させる必要があった。つまり、オン動作がこの時間だけ
必ず遅れることなる。これは、ＧＴＯサイリスタのよう
にターンオフ時間が比較的長い（40〜50μsec ）場合に
は、時間Ｔｄをデッドタイムとして利用していた。
省略するが、被制御スイッチング素子１のオーバードラ
イブ電流を、エネルギー蓄積素子であるリアクトル６に
予め流しておいた電流によっている。ここで、被制御ス
イッチング素子１のターンオンのために、図４に示され
る時間Ｔｄだけ先立ってリアクトル６に電流を流し増大
させる必要があった。つまり、オン動作がこの時間だけ
必ず遅れることなる。これは、ＧＴＯサイリスタのよう
にターンオフ時間が比較的長い（40〜50μsec ）場合に
は、時間Ｔｄをデッドタイムとして利用していた。
【０００５】この種のものは、大容量ＧＴＯサイリスタ
用のようなオーバードライブ電流およびそれに引き続く
定常オンゲート電流が比較的大きく（それぞれ20Ａ以
上，２Ａ以上）、動作周波数（１ｋＨｚ以下）もさほど
高くないような用途には、非常に有効であるものの、つ
ぎの如き問題を有していた。 （イ） リアクトルを必要とし、小型化，低コスト化に
難点がある。 （ロ） チョッピング制御のやや複雑な動作が必要であ
る。 （ハ） リアクトル電流立ち上がり時間を必要とし、こ
の時間がターンオフ時間の短い素子を高周波出動させる
時に支障をきたす。 したがって、オーバードライブ電流およびそれに続く定
常オン電流がかなり少なくてすみ、かつターンオフタイ
ムが短く高周波動作させる用途には、不向きであった。
用のようなオーバードライブ電流およびそれに引き続く
定常オンゲート電流が比較的大きく（それぞれ20Ａ以
上，２Ａ以上）、動作周波数（１ｋＨｚ以下）もさほど
高くないような用途には、非常に有効であるものの、つ
ぎの如き問題を有していた。 （イ） リアクトルを必要とし、小型化，低コスト化に
難点がある。 （ロ） チョッピング制御のやや複雑な動作が必要であ
る。 （ハ） リアクトル電流立ち上がり時間を必要とし、こ
の時間がターンオフ時間の短い素子を高周波出動させる
時に支障をきたす。 したがって、オーバードライブ電流およびそれに続く定
常オン電流がかなり少なくてすみ、かつターンオフタイ
ムが短く高周波動作させる用途には、不向きであった。
【０００６】
【発明が解決しようとする課題】前述したような問題を
解決する従来例として、図５〜図６の如きものがある。
図５および図６は他の従来例の回路構成およびその動作
を説明するため示したもので、10はコンデンサ、11，12
は抵抗、13はオフディレイ回路、14はオンディレイ回路
である。図中、図３と同符号のものは同じ機能を有する
部分を示す。
解決する従来例として、図５〜図６の如きものがある。
図５および図６は他の従来例の回路構成およびその動作
を説明するため示したもので、10はコンデンサ、11，12
は抵抗、13はオフディレイ回路、14はオンディレイ回路
である。図中、図３と同符号のものは同じ機能を有する
部分を示す。
【０００７】かような従来例は、被制御スイッチング素
子１を、ターンオン時に制御端子（ゲート端子）に駆動
電流を流すために、オフゲート制御素子７をオフさせた
後にオンゲート制御素子４をオンさせ、小さな抵抗値を
もった抵抗11とコンデンサ10の直列体よりなる微分回路
により、図６に示すようなピ−ク値Ｉhgの微分波形とな
るオーバードライブ電流を流す。また、定常オン電流Ｉ
ogを決める比較的抵抗値が大きい抵抗12により、引き続
き定常オン電流を流すものである。
子１を、ターンオン時に制御端子（ゲート端子）に駆動
電流を流すために、オフゲート制御素子７をオフさせた
後にオンゲート制御素子４をオンさせ、小さな抵抗値を
もった抵抗11とコンデンサ10の直列体よりなる微分回路
により、図６に示すようなピ−ク値Ｉhgの微分波形とな
るオーバードライブ電流を流す。また、定常オン電流Ｉ
ogを決める比較的抵抗値が大きい抵抗12により、引き続
き定常オン電流を流すものである。
【０００８】しかしながら、オンゲート制御素子４を完
全に飽和させるまでオンにしているため、つぎに示す如
き難点がある。 （ニ） オンゲート制御素子４，オフゲート制御素子７
ともにどのような素子を選んでも、ターンオフ時にキャ
リア蓄積電荷や入力容量放電時間によるターンオフディ
レイ時間が存在する。このため、オンゲート制御素子４
のターンオン時およびオフゲート制御素子７のターンオ
ン時に両制御素子が同時に導通する期間が生じ、微分回
路に流れる電流がオフゲート制御素子７に流れてしま
う。これより、オフゲート制御素子７がターンオフ後に
は、被制御スイッチング素子１の制御端子に流れるオー
バードライブ電流は小さいものとなり、さらに直流電源
３の電圧Ｅ3 は直流電源２の電圧Ｅ2 より数倍高いため
に微分電流も数倍となり、オンゲート制御素子４，オフ
ゲート制御素子７の大型化および両制御素子や微分回路
の損失増大を招くことになる。そこで、オンゲート制御
素子４にはオフディレイ回路13，オフゲート制御素子７
にはオンディレイ回路14を設け、両制御素子の同時導通
をきたさないようにするものとなっていた。
全に飽和させるまでオンにしているため、つぎに示す如
き難点がある。 （ニ） オンゲート制御素子４，オフゲート制御素子７
ともにどのような素子を選んでも、ターンオフ時にキャ
リア蓄積電荷や入力容量放電時間によるターンオフディ
レイ時間が存在する。このため、オンゲート制御素子４
のターンオン時およびオフゲート制御素子７のターンオ
ン時に両制御素子が同時に導通する期間が生じ、微分回
路に流れる電流がオフゲート制御素子７に流れてしま
う。これより、オフゲート制御素子７がターンオフ後に
は、被制御スイッチング素子１の制御端子に流れるオー
バードライブ電流は小さいものとなり、さらに直流電源
３の電圧Ｅ3 は直流電源２の電圧Ｅ2 より数倍高いため
に微分電流も数倍となり、オンゲート制御素子４，オフ
ゲート制御素子７の大型化および両制御素子や微分回路
の損失増大を招くことになる。そこで、オンゲート制御
素子４にはオフディレイ回路13，オフゲート制御素子７
にはオンディレイ回路14を設け、両制御素子の同時導通
をきたさないようにするものとなっていた。
【０００９】（ホ） 微分回路に大きな電流値であるオ
ーバードライブ電流を流さなければならず、大きなキャ
パシタンスをもったコンデンサ10を使用する必要があ
る。このため、コンデンサ10に充電された電荷はオンゲ
ート制御素子４がオフすると、抵抗11，12で放電される
が、コンデンサ10のキャパシタンスが大きいためにこれ
ら抵抗で発生する損失も大きくなる。 （ヘ） オンディレイ時間，オフディレイ時間は使用す
る素子の最大値，環境条件の最悪値で決めるため、必要
以上に長くなるのが通常である。これは高周波動作の妨
げになるばかりでなく、オンゲート，オフゲート制御素
子双方がオフする期間が生じ、この間の被制御スイッチ
ング素子のゲート電流やゲート電圧が不確実になる可能
性があって好ましくない。 （ト） オンディレイ回路，オフディレイ回路を必要と
して回路構成が複雑となり、コスト高，大型化，調整時
間の増加をきたす。しかして、本発明の目的とするとこ
ろは、簡単な回路構成による低損失で確実な動作より信
頼性の高い安価な装置を提供することにある。
ーバードライブ電流を流さなければならず、大きなキャ
パシタンスをもったコンデンサ10を使用する必要があ
る。このため、コンデンサ10に充電された電荷はオンゲ
ート制御素子４がオフすると、抵抗11，12で放電される
が、コンデンサ10のキャパシタンスが大きいためにこれ
ら抵抗で発生する損失も大きくなる。 （ヘ） オンディレイ時間，オフディレイ時間は使用す
る素子の最大値，環境条件の最悪値で決めるため、必要
以上に長くなるのが通常である。これは高周波動作の妨
げになるばかりでなく、オンゲート，オフゲート制御素
子双方がオフする期間が生じ、この間の被制御スイッチ
ング素子のゲート電流やゲート電圧が不確実になる可能
性があって好ましくない。 （ト） オンディレイ回路，オフディレイ回路を必要と
して回路構成が複雑となり、コスト高，大型化，調整時
間の増加をきたす。しかして、本発明の目的とするとこ
ろは、簡単な回路構成による低損失で確実な動作より信
頼性の高い安価な装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明は上述したような
点に鑑みなされたものであって、その解決手段はつぎの
如くである。すなわち、直列に接続された２個の直流電
源の内の正側電源の正極と負極との間に、抵抗と（ＰＮ
Ｐ）トランジスタによるオンゲート制御素子と被制御ス
イッチング素子の制御端子（ゲート端子）〜負極端子
（カソード端子）との直列回路を接続するとともに、被
制御スイッチング素子の制御端子と負側電源の負極との
間にオフゲート制御素子を接続し、オフゲート制御素子
の制御信号印加端子とオンゲート制御素子の制御端子
（ベース端子）との間に、コンデンサと抵抗の直列体お
よび定電圧素子と抵抗の直列体をそれぞれ接続してなる
ものである。
点に鑑みなされたものであって、その解決手段はつぎの
如くである。すなわち、直列に接続された２個の直流電
源の内の正側電源の正極と負極との間に、抵抗と（ＰＮ
Ｐ）トランジスタによるオンゲート制御素子と被制御ス
イッチング素子の制御端子（ゲート端子）〜負極端子
（カソード端子）との直列回路を接続するとともに、被
制御スイッチング素子の制御端子と負側電源の負極との
間にオフゲート制御素子を接続し、オフゲート制御素子
の制御信号印加端子とオンゲート制御素子の制御端子
（ベース端子）との間に、コンデンサと抵抗の直列体お
よび定電圧素子と抵抗の直列体をそれぞれ接続してなる
ものである。
【００１１】
【作用】かかる解決手段により、オンゲート制御素子を
完全に飽和させて使用するのではなく、能動領域を使用
して不必要な電流を流さないようにするものであって、
つぎの如く効用し得る。すなわち、オンゲート制御素子
の制御信号としては「１」，「０」のディジタル信号で
はなく、アナログの微分電流信号と微小の定電流信号を
流すことにより、オンゲート制御素子に流れる電流を能
動領域内でコントロールし、不必要な電流を流さないよ
うにしたものである。これより、オンディレイ，オフデ
ィレイの回路を除去でき、微分回路にも大きな電流が流
れなく損失も大幅に低減することができる。以下に、本
発明を実施例図面を参照して、さらに詳細説明する。
完全に飽和させて使用するのではなく、能動領域を使用
して不必要な電流を流さないようにするものであって、
つぎの如く効用し得る。すなわち、オンゲート制御素子
の制御信号としては「１」，「０」のディジタル信号で
はなく、アナログの微分電流信号と微小の定電流信号を
流すことにより、オンゲート制御素子に流れる電流を能
動領域内でコントロールし、不必要な電流を流さないよ
うにしたものである。これより、オンディレイ，オフデ
ィレイの回路を除去でき、微分回路にも大きな電流が流
れなく損失も大幅に低減することができる。以下に、本
発明を実施例図面を参照して、さらに詳細説明する。
【００１２】
【実施例】図１は本発明の一実施例の要部構成を図３お
よび図５に類して表したもので、15はＰＮＰトランジス
タのオンゲート制御素子４のエミッタ側に配された抵
抗、16はコンデンサ放電用のダイオード、17はオンゲー
ト制御素子４の電流をリミットするためのクランプダイ
オード、18はコンデンサ、19，21は抵抗、20はツェナー
ダイオードのような定電圧素子である。ここに、コンデ
ンサ18と抵抗19で微分回路を構成してなる。
よび図５に類して表したもので、15はＰＮＰトランジス
タのオンゲート制御素子４のエミッタ側に配された抵
抗、16はコンデンサ放電用のダイオード、17はオンゲー
ト制御素子４の電流をリミットするためのクランプダイ
オード、18はコンデンサ、19，21は抵抗、20はツェナー
ダイオードのような定電圧素子である。ここに、コンデ
ンサ18と抵抗19で微分回路を構成してなる。
【００１３】図１においては、特に、被制御スイッチン
グ１のゲート端子とカソード端子間に、オンゲート制御
素子４，抵抗15，直流電源２からなる直列回路が構成さ
れてなり、またオンゲート制御素子４のベース端子と制
御信号SCの印加端子との間に、コンデンサ18，抵抗19か
らなる直列体および定電圧素子20，抵抗21からなる直列
体が設けられてなる。かかる構成の回路動作を図２を用
いて説明すると、つぎの如くである。
グ１のゲート端子とカソード端子間に、オンゲート制御
素子４，抵抗15，直流電源２からなる直列回路が構成さ
れてなり、またオンゲート制御素子４のベース端子と制
御信号SCの印加端子との間に、コンデンサ18，抵抗19か
らなる直列体および定電圧素子20，抵抗21からなる直列
体が設けられてなる。かかる構成の回路動作を図２を用
いて説明すると、つぎの如くである。
【００１４】ここで、説明の便宜上、ダイオードやトラ
ンジスタのジャンクション電圧は零とし、理想的なもの
と仮定する。さて、印加する制御信号SCの波高値をＥｃ
とすると、被制御スイッチング素子１をオフつまりオフ
ゲート制御素子７をオンさせている状態では、制御信号
印加端子には電圧Ｅｃが印加されている。このとき、コ
ンデンサ18は電圧（Ｅ2 ＋Ｅ3 −Ｅｃ）に充電されてお
り、定常状態では電流が流れない。一方、定電圧素子20
の電圧をその（Ｅ2 ＋Ｅ3 −Ｅｃ）以上に選んでおけ
ば、抵抗21にも電流は流れず、したがってオンゲート制
御素子４であるＰＮＰトランジスタのベースには電流は
流れず、オンゲート制御素子４はカットオフ状態にあ
る。
ンジスタのジャンクション電圧は零とし、理想的なもの
と仮定する。さて、印加する制御信号SCの波高値をＥｃ
とすると、被制御スイッチング素子１をオフつまりオフ
ゲート制御素子７をオンさせている状態では、制御信号
印加端子には電圧Ｅｃが印加されている。このとき、コ
ンデンサ18は電圧（Ｅ2 ＋Ｅ3 −Ｅｃ）に充電されてお
り、定常状態では電流が流れない。一方、定電圧素子20
の電圧をその（Ｅ2 ＋Ｅ3 −Ｅｃ）以上に選んでおけ
ば、抵抗21にも電流は流れず、したがってオンゲート制
御素子４であるＰＮＰトランジスタのベースには電流は
流れず、オンゲート制御素子４はカットオフ状態にあ
る。
【００１５】図２に示す時刻Ｔ03にて制御信号SCを０と
すると、コンデンサ18は電圧｛（Ｅ2 ＋Ｅ3 ）−（Ｅ2
＋Ｅ3 −Ｅc ）＝Ｅc ｝が印加され、電流がオンゲート
制御素子４の（エミッタ→ベース）に流れようとする
が、抵抗19は抵抗値が低く大きな電流となるため、オン
ゲート制御素子４は充分ドライブされてコレクタから電
流を流す。ところが、抵抗15とクランプダイオード17の
作用により、抵抗15の電圧降下は電圧Ｅ2 にクランプさ
れる。つまり、エミッタ電流は（Ｅ2 ／Ｒ15）以上は流
れない。Ｒ15は抵抗15の抵抗値である。したがって、こ
のときオフゲート制御素子７がオンしていても、オンゲ
ート制御素子４は能動領域となり、過大な電流は流れな
い。また、オフゲート制御素子７がオフし被制御スイッ
チング素子１の（制御端子〜負荷端子）が導通すると、
オンゲート制御素子４は飽和領域近くなる。コレクタか
ら流れる電流はほぼ（Ｅ2 ／Ｒ15）となる。ベース電流
は、｛Ｅ2 ／（Ｒ15・Ｈfe）｝となる。ただし、Ｈfeは
オンゲート制御素子４の電流増幅率である。
すると、コンデンサ18は電圧｛（Ｅ2 ＋Ｅ3 ）−（Ｅ2
＋Ｅ3 −Ｅc ）＝Ｅc ｝が印加され、電流がオンゲート
制御素子４の（エミッタ→ベース）に流れようとする
が、抵抗19は抵抗値が低く大きな電流となるため、オン
ゲート制御素子４は充分ドライブされてコレクタから電
流を流す。ところが、抵抗15とクランプダイオード17の
作用により、抵抗15の電圧降下は電圧Ｅ2 にクランプさ
れる。つまり、エミッタ電流は（Ｅ2 ／Ｒ15）以上は流
れない。Ｒ15は抵抗15の抵抗値である。したがって、こ
のときオフゲート制御素子７がオンしていても、オンゲ
ート制御素子４は能動領域となり、過大な電流は流れな
い。また、オフゲート制御素子７がオフし被制御スイッ
チング素子１の（制御端子〜負荷端子）が導通すると、
オンゲート制御素子４は飽和領域近くなる。コレクタか
ら流れる電流はほぼ（Ｅ2 ／Ｒ15）となる。ベース電流
は、｛Ｅ2 ／（Ｒ15・Ｈfe）｝となる。ただし、Ｈfeは
オンゲート制御素子４の電流増幅率である。
【００１６】一方、コンデンサ18の電流Ｉｃは式（１）
となり、当初はベース電流より大きく、したがって大き
い分の電流はクランプダイオード17に流れる。ただし、
Ｃはコンデンサ18のキャパシタンス、Ｒ19は抵抗19の抵
抗値である。
となり、当初はベース電流より大きく、したがって大き
い分の電流はクランプダイオード17に流れる。ただし、
Ｃはコンデンサ18のキャパシタンス、Ｒ19は抵抗19の抵
抗値である。
【００１７】
【数１】
【００１８】コレクタ電流である図２に示すオンゲート
制御素子４の電流（≒Ｅ2 ／Ｒ15）は、オフゲート制御
素子７がターンオフ時間ＴＤｆオンしているため、図示
の如くにオフゲート制御素子７に流れる。時刻Ｔ13にて
オフゲート制御素子７がターンオフ完了すると、始めて
被制御スイッチング素子１の制御端子に転流し、オーバ
ードライブ電流となる。他方、コンデンサ電流は、充電
されるとともに指数関数的に減少してゆき、時刻Ｔ23で
クランプダイオード17の電流が零となるが、時刻Ｔ23は
式（２）のように求まる。
制御素子４の電流（≒Ｅ2 ／Ｒ15）は、オフゲート制御
素子７がターンオフ時間ＴＤｆオンしているため、図示
の如くにオフゲート制御素子７に流れる。時刻Ｔ13にて
オフゲート制御素子７がターンオフ完了すると、始めて
被制御スイッチング素子１の制御端子に転流し、オーバ
ードライブ電流となる。他方、コンデンサ電流は、充電
されるとともに指数関数的に減少してゆき、時刻Ｔ23で
クランプダイオード17の電流が零となるが、時刻Ｔ23は
式（２）のように求まる。
【００１９】
【数２】
【００２０】これ以降はオンゲート制御素子４のベース
電流が減少してゆき、したがってコレクタ電流も指数関
数的に減少してゆく。この電流Ｉｃは式（３）にて表さ
れる。
電流が減少してゆき、したがってコレクタ電流も指数関
数的に減少してゆく。この電流Ｉｃは式（３）にて表さ
れる。
【００２１】
【数３】
【００２２】上述の説明では抵抗21の作用は影響が小さ
く省略し、式（３）で示したオーバードライブ電流が減
少し零になろうとするが、抵抗21の作用により、オンゲ
ート制御素子４に小さな電流が確保される。このときの
コレクタ電流Ｉｃは式（４）で表され、したがって、抵
抗21選ぶことにより、定常オンゲート電流を決めること
ができる。Ｖｚは定電圧素子20の電圧である。
く省略し、式（３）で示したオーバードライブ電流が減
少し零になろうとするが、抵抗21の作用により、オンゲ
ート制御素子４に小さな電流が確保される。このときの
コレクタ電流Ｉｃは式（４）で表され、したがって、抵
抗21選ぶことにより、定常オンゲート電流を決めること
ができる。Ｖｚは定電圧素子20の電圧である。
【００２３】
【数４】
【００２４】時刻Ｔ33にて制御信号SCが「０」から「Ｅ
ｃ」に変わり、オフゲート制御素子７のターンオンを行
う。制御信号SCの電位がＥｃだけ上昇するため、ほぼ
（Ｅ2 ＋Ｅ3 ）の電圧に充電されていたコンデンサ18
は、ダイオード16，抵抗15および抵抗19を通して直流電
源２，３に放電する。すなわち、コンデンサ18に蓄えら
れたエネルギーの殆どは電源に回生され、発生損失は小
さい。また、オンゲート制御素子４のターンオフ時間Ｔ
Ｄｎの間、オフゲート制御素子７と導通時間が重なる
が、オンゲート制御素子４のベース電流は僅かであっ
て、定常オンゲート電流Ｉog以上は流れない。オフゲー
ト制御素子７がターンオンし被制御スイッチング素子１
の制御端子から引き抜き電流を流す動作は、従来例と同
様である。
ｃ」に変わり、オフゲート制御素子７のターンオンを行
う。制御信号SCの電位がＥｃだけ上昇するため、ほぼ
（Ｅ2 ＋Ｅ3 ）の電圧に充電されていたコンデンサ18
は、ダイオード16，抵抗15および抵抗19を通して直流電
源２，３に放電する。すなわち、コンデンサ18に蓄えら
れたエネルギーの殆どは電源に回生され、発生損失は小
さい。また、オンゲート制御素子４のターンオフ時間Ｔ
Ｄｎの間、オフゲート制御素子７と導通時間が重なる
が、オンゲート制御素子４のベース電流は僅かであっ
て、定常オンゲート電流Ｉog以上は流れない。オフゲー
ト制御素子７がターンオンし被制御スイッチング素子１
の制御端子から引き抜き電流を流す動作は、従来例と同
様である。
【００２５】なお、ダイオード16はカソードを直流電源
２の正極に接続してもよく、定電圧素子20は｛（Ｅｃ）
＞（Ｅ2 ＋Ｅ3 ）｝の場合には必要ない。また、オフゲ
ート制御素子７はトランジスタで示したが、スイッチン
グ素子ならどのようなものでもよい。さらにまた、オン
ゲート制御素子を能動的に動作させ、必要以上の電流を
流さないという条件を満たせば、図１に示した回路構成
以外も存在することは言うまでもなく、とらわれず適用
されることは勿論である。
２の正極に接続してもよく、定電圧素子20は｛（Ｅｃ）
＞（Ｅ2 ＋Ｅ3 ）｝の場合には必要ない。また、オフゲ
ート制御素子７はトランジスタで示したが、スイッチン
グ素子ならどのようなものでもよい。さらにまた、オン
ゲート制御素子を能動的に動作させ、必要以上の電流を
流さないという条件を満たせば、図１に示した回路構成
以外も存在することは言うまでもなく、とらわれず適用
されることは勿論である。
【００２６】
【発明の効果】以上説明したように本発明によれば、つ
ぎの如き効果を奏して実用上顕著なことは明らかであ
る。 （１） オンゲート制御素子，オフゲート制御素子の同
時導通期間があっても何に支障をきたさない。 （２） 微分回路用コンデンサはほぼオーバードライブ
電流の（１／Ｈfe）の電流が流れる、すなわちコンデン
サのキャパシタンスは大幅に小さくできる。また、コン
デンサのエネルギーの殆どを直流電源に回生でき、損失
も大幅に軽減できる。 （３） オーバードライブ電流の減少領域および定常オ
ン電流領域では、オンゲート制御素子は能動領域で動作
しているため電力損失が発生するが、この損失は（従来
例）図５の抵抗11，12で発生している損失と同じであ
り、熱放散のやり易い半導体素子で損失の出る方が回路
を構成する上で容易になる。
ぎの如き効果を奏して実用上顕著なことは明らかであ
る。 （１） オンゲート制御素子，オフゲート制御素子の同
時導通期間があっても何に支障をきたさない。 （２） 微分回路用コンデンサはほぼオーバードライブ
電流の（１／Ｈfe）の電流が流れる、すなわちコンデン
サのキャパシタンスは大幅に小さくできる。また、コン
デンサのエネルギーの殆どを直流電源に回生でき、損失
も大幅に軽減できる。 （３） オーバードライブ電流の減少領域および定常オ
ン電流領域では、オンゲート制御素子は能動領域で動作
しているため電力損失が発生するが、この損失は（従来
例）図５の抵抗11，12で発生している損失と同じであ
り、熱放散のやり易い半導体素子で損失の出る方が回路
を構成する上で容易になる。
【図１】図１は本発明の一実施例の要部構成を示す回路
図である。
図である。
【図２】図２は図１の動作を説明するため示した各部波
形図である。
形図である。
【図３】図３は先の特許出願の概要を説明するため示し
た回路図である。
た回路図である。
【図４】図４は図３の各部波形図である。
【図５】図５は従来例を示す回路図である。
【図６】図６は図５の各部波形図である。
１ 被制御スイッチング素子 ２ 直流電源 ３ 直流電源 ４ オンゲート制御素子 ７ オフゲート制御素子 ９ チョッパ制御回路 SC 制御信号 10 コンデンサ 11 抵抗 12 抵抗 13 オフディレイ回路 14 オンディレイ回路 15 抵抗 16 ダイオード 17 クランプダイオード 18 コンデンサ 19 抵抗 20 定電圧素子 21 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 1/06 H03K 17/73 H03K 17/732
Claims (1)
- 【請求項１】 直列に接続された２個の直流電源の内の
正側電源の正極と負極との間に、第１の抵抗とオンゲー
ト制御素子と被制御スイッチング素子の制御端子〜負極
端子との直列回路を接続するとともに、該被制御スイッ
チング素子の制御端子と２個の直流電源の内の負側電源
の負極との間にオフゲート制御素子を接続し、かつ前記
オンゲート制御素子の制御信号印加端子とオフゲート制
御素子の制御信号印加端子との間に、コンデンサと第２
の抵抗の第１の直列体および定電圧素子と第３の抵抗の
第２の直列体をそれぞれ接続して成ることを特徴とする
スイッチング素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282710A JP2911767B2 (ja) | 1994-10-21 | 1994-10-21 | スイッチング素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282710A JP2911767B2 (ja) | 1994-10-21 | 1994-10-21 | スイッチング素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08126301A JPH08126301A (ja) | 1996-05-17 |
| JP2911767B2 true JP2911767B2 (ja) | 1999-06-23 |
Family
ID=17656047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6282710A Expired - Fee Related JP2911767B2 (ja) | 1994-10-21 | 1994-10-21 | スイッチング素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911767B2 (ja) |
-
1994
- 1994-10-21 JP JP6282710A patent/JP2911767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08126301A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| EP0354435B1 (en) | A drive circuit for an insulated gate transistor; and its use in a switching circuit, a current switching apparatus and an induction motor system | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| US4360744A (en) | Semiconductor switching circuits | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2007104805A (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| EP0810731B1 (en) | Voltage-controlled transistor drive circuit | |
| US5475329A (en) | Turn-off circuit to provide a discharge path from a first node to a second node | |
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| JPH11205112A (ja) | 高耐圧パワー集積回路 | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US5103148A (en) | Low voltage circuit to control high voltage transistor | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| US4739190A (en) | Monolithically integratable high efficiency switching circuit | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
| JP2868170B2 (ja) | スイッチング素子の駆動回路 | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JP2001119926A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH07226130A (ja) | 低障害電波放射型大電流ソリッドステートリレー | |
| JP3039092B2 (ja) | 短絡保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |