JPH07226130A - 低障害電波放射型大電流ソリッドステートリレー - Google Patents
低障害電波放射型大電流ソリッドステートリレーInfo
- Publication number
- JPH07226130A JPH07226130A JP7037736A JP3773695A JPH07226130A JP H07226130 A JPH07226130 A JP H07226130A JP 7037736 A JP7037736 A JP 7037736A JP 3773695 A JP3773695 A JP 3773695A JP H07226130 A JPH07226130 A JP H07226130A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- source
- voltage
- circuit
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/136—Modifications for switching at zero crossing in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Abstract
(57)【要約】
【目的】 本発明の目的は、ＥＭＩノイズを無視し得る
程度に低減することが可能なゼロ電圧ターンオン特性及
びゼロ電流ターンオフ特性を共に確保することができる
改良されたソリッドステートリレーを提供することにあ
る。 【構成】 いったんオンになると交流電源の極性変化時
にスイッチングせず、コンデンサの充電時間によって引
き起こされる出力ＳＣＲスイッチングの時間遅延をなく
すことができるソース端子を互いに接続した一対の金属
酸化物半導体電界効果トランジスタを用いたプリドライ
バ回路を組み込んだ。 【効果】 本発明によれば、高負荷電流を伴う用途にお
いても、ソリッドステートリレーのＥＭＩノイズ（雑
音）を非常に小さく抑えることができる。
程度に低減することが可能なゼロ電圧ターンオン特性及
びゼロ電流ターンオフ特性を共に確保することができる
改良されたソリッドステートリレーを提供することにあ
る。 【構成】 いったんオンになると交流電源の極性変化時
にスイッチングせず、コンデンサの充電時間によって引
き起こされる出力ＳＣＲスイッチングの時間遅延をなく
すことができるソース端子を互いに接続した一対の金属
酸化物半導体電界効果トランジスタを用いたプリドライ
バ回路を組み込んだ。 【効果】 本発明によれば、高負荷電流を伴う用途にお
いても、ソリッドステートリレーのＥＭＩノイズ（雑
音）を非常に小さく抑えることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ソリッドステート・リ
レーに関し、より詳しくは、転流電圧スパイクに起因す
る障害電波（ＥＭＩ）放射のレベルを低減するための方
法及び装置に関する。
レーに関し、より詳しくは、転流電圧スパイクに起因す
る障害電波（ＥＭＩ）放射のレベルを低減するための方
法及び装置に関する。
【０００２】
【従来の技術】従来技術によるソリッドステート交流リ
レーの一種に、交流電源から出力負荷デバイスに電流を
供給するためのスイッチング素子としてシリコン制御整
流器（逆阻止３端子サイリスタ；ＳＣＲ）を使用するも
のがある。ＳＣＲは、そのゲート端子に制御電流を流す
ことによりトリガされて導通する一種の半導体デバイス
である。ＳＣＲは、いったんトリガされると、陽極電流
が十分でなくなるまで、あるいは陽極電流がＳＣＲの最
小ラッチ電流以下に下がるまでオン状態を保ち、低い電
圧降下で電流を流し続ける。低電流でのスイッチングが
発生する電磁妨害雑音（ＥＭＩ）は通常のスイッチによ
って発生するＥＭＩよりはるかに小さいので、このよう
にほぼゼロ電流近くでターンオフする特性を有するＳＣ
Ｒは、ソリッドステート交流リレー用の貴重なスイッチ
ング素子として用いられる。
レーの一種に、交流電源から出力負荷デバイスに電流を
供給するためのスイッチング素子としてシリコン制御整
流器（逆阻止３端子サイリスタ；ＳＣＲ）を使用するも
のがある。ＳＣＲは、そのゲート端子に制御電流を流す
ことによりトリガされて導通する一種の半導体デバイス
である。ＳＣＲは、いったんトリガされると、陽極電流
が十分でなくなるまで、あるいは陽極電流がＳＣＲの最
小ラッチ電流以下に下がるまでオン状態を保ち、低い電
圧降下で電流を流し続ける。低電流でのスイッチングが
発生する電磁妨害雑音（ＥＭＩ）は通常のスイッチによ
って発生するＥＭＩよりはるかに小さいので、このよう
にほぼゼロ電流近くでターンオフする特性を有するＳＣ
Ｒは、ソリッドステート交流リレー用の貴重なスイッチ
ング素子として用いられる。
【０００３】一対のこのようなＳＣＲデバイスを負荷及
び電流源の両端間に逆並列接続して用いることによっ
て、負荷への電流を制御することができる。出力用ＳＣ
Ｒスイッチング素子用の入力回路に、それ自体一対の光
電性ＳＣＲスイッチング素子で構成されたリレーであ
り、上記のゼロ電流ターンオフ特性及びゼロ電圧ターン
オン特性を両方共その特徴とする入力回路を用いること
は一般的に行われるようになっている。ゼロ電圧ターン
オン回路は、リレーとしてのこの回路が制御対象の電圧
が最低限の値となる範囲内でスイッチオンする性質があ
るため、この名で呼ばれる。例えば、この種のある回路
は、プラス２５０ボルト及至マイナス２５０ボルトＲＭ
Ｓ（実効値）の範囲で変化する交流電源電圧に対して±
１０ボルトの範囲でスイッチオンする。ゼロ電圧ターン
オン特性及びゼロ電流ターンオフ特性は、制御対象の交
流電圧または電流が相当大きな値の時リレーをスイッチ
オンした場合に発生する過渡現象の問題をほとんど解消
するのに役立つという点でどちらも非常に望ましいとい
うことが明らかにされている。
び電流源の両端間に逆並列接続して用いることによっ
て、負荷への電流を制御することができる。出力用ＳＣ
Ｒスイッチング素子用の入力回路に、それ自体一対の光
電性ＳＣＲスイッチング素子で構成されたリレーであ
り、上記のゼロ電流ターンオフ特性及びゼロ電圧ターン
オン特性を両方共その特徴とする入力回路を用いること
は一般的に行われるようになっている。ゼロ電圧ターン
オン回路は、リレーとしてのこの回路が制御対象の電圧
が最低限の値となる範囲内でスイッチオンする性質があ
るため、この名で呼ばれる。例えば、この種のある回路
は、プラス２５０ボルト及至マイナス２５０ボルトＲＭ
Ｓ（実効値）の範囲で変化する交流電源電圧に対して±
１０ボルトの範囲でスイッチオンする。ゼロ電圧ターン
オン特性及びゼロ電流ターンオフ特性は、制御対象の交
流電圧または電流が相当大きな値の時リレーをスイッチ
オンした場合に発生する過渡現象の問題をほとんど解消
するのに役立つという点でどちらも非常に望ましいとい
うことが明らかにされている。
【０００４】従来技術によって使用される入力回路は、
例えばディジタル制御回路によって与えられる制御信号
源に光結合される。このような光結合によれば、論理信
号とこれらの信号によって制御される交流負荷との間に
優れた電気的分離隔絶性を与えることができる。光結合
されたリレー入力部を通して入力信号が供給されると、
一方の出力ＳＣＲをオンにして導通させ、その出力ＳＣ
Ｒのアノードに流れる電流が導通状態を維持できる値よ
り低くなるまで負荷に電流を供給する。この瞬間、すな
わちアノードに流れる電流が導通状態を維持するのに十
分でなくなった瞬間には、この点で交流電源電流の極性
が変わって、他方の出力ＳＣＲをオンにする。このオン
となったＳＣＲは上記と同様に応答して負荷に逆向きの
電流を供給する。
例えばディジタル制御回路によって与えられる制御信号
源に光結合される。このような光結合によれば、論理信
号とこれらの信号によって制御される交流負荷との間に
優れた電気的分離隔絶性を与えることができる。光結合
されたリレー入力部を通して入力信号が供給されると、
一方の出力ＳＣＲをオンにして導通させ、その出力ＳＣ
Ｒのアノードに流れる電流が導通状態を維持できる値よ
り低くなるまで負荷に電流を供給する。この瞬間、すな
わちアノードに流れる電流が導通状態を維持するのに十
分でなくなった瞬間には、この点で交流電源電流の極性
が変わって、他方の出力ＳＣＲをオンにする。このオン
となったＳＣＲは上記と同様に応答して負荷に逆向きの
電流を供給する。
【０００５】しかしながら、高負荷電流を伴う場合に
は、これらの従来技術のゼロ電圧ターンオン回路及びゼ
ロ電流ターンオフ回路は、多くの用途において許容しが
たいかなりの量のＥＭＩノイズ（雑音）を発生させると
いうことが明らかとなった。
は、これらの従来技術のゼロ電圧ターンオン回路及びゼ
ロ電流ターンオフ回路は、多くの用途において許容しが
たいかなりの量のＥＭＩノイズ（雑音）を発生させると
いうことが明らかとなった。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、ＥＭＩノイズを無視し得る程度に低減することが可
能なゼロ電圧ターンオン及びゼロ電流ターンオフを共に
確保することができる改良されたソリッドステートリレ
ーを提供することにある。
は、ＥＭＩノイズを無視し得る程度に低減することが可
能なゼロ電圧ターンオン及びゼロ電流ターンオフを共に
確保することができる改良されたソリッドステートリレ
ーを提供することにある。
【０００７】本発明のもう一つの目的は、従来技術の回
路に較べてより高速のスイッチングが可能なゼロ電圧タ
ーンオン及びゼロ電流ターンオフを共に確保することが
できる改良されたソリッドステートリレーを提供するこ
とにある。
路に較べてより高速のスイッチングが可能なゼロ電圧タ
ーンオン及びゼロ電流ターンオフを共に確保することが
できる改良されたソリッドステートリレーを提供するこ
とにある。
【０００８】本発明のもう一つの目的は、コンピュータ
に直接接続することができる入力電源で動作することが
可能な上記目的に適う回路を提供することにある。
に直接接続することができる入力電源で動作することが
可能な上記目的に適う回路を提供することにある。
【０００９】本発明のもう一つの目的は、誤トリガ動作
を防ぐために急速な電圧変化に対する応答を除去するた
めの間接的手段を提供することにある。
を防ぐために急速な電圧変化に対する応答を除去するた
めの間接的手段を提供することにある。
【００１０】
【課題を解決するための手段】上記及びその他の目的を
達成するためなされた本発明ソリッドステートリレー
は、交流電源と負荷に直列に接続するのに適合した一対
の出力端子の間に逆並列関係に接続された一対のＳＣＲ
を有する。各々のＳＣＲは上記一対の出力端子の一方に
接続されたアノードと、上記一対の出力端子の他方の端
子に接続されたカソード、及びゲート端子を有する。さ
らに、上記一対の各ＳＣＲのゲート端子間を接続する１
つの電流経路を形成するためのに双方向スイッチとして
接続された一対のＭＯＳＦＥＴを有する。また、電流を
上記各出力端子から上記一対のＳＣＲの各ゲート端子へ
一方向に移動させる一対のダイオードと、光結合される
入力信号の供給源と、上記入力信号を加えて、上記双方
向スイッチを急速に作動させ、上記ＳＣＲのゲート端子
への電流経路を形成させると共に、上記入力信号の供給
源によって入力信号が供給されている間上記双方向スイ
ッチをオン状態に保つ手段とを有する。さらに本発明
は、上記出力端子間の電圧を監視すると共に、上記出力
端子間の電圧があらかじめ選択されたゼロ電圧ウィンド
ウ値より小さい間のみ上記入力信号の供給源からの入力
信号を印加して双方向スイッチを急速に作動させるため
の手段の動作を許容するブリッジ回路を具備する。
達成するためなされた本発明ソリッドステートリレー
は、交流電源と負荷に直列に接続するのに適合した一対
の出力端子の間に逆並列関係に接続された一対のＳＣＲ
を有する。各々のＳＣＲは上記一対の出力端子の一方に
接続されたアノードと、上記一対の出力端子の他方の端
子に接続されたカソード、及びゲート端子を有する。さ
らに、上記一対の各ＳＣＲのゲート端子間を接続する１
つの電流経路を形成するためのに双方向スイッチとして
接続された一対のＭＯＳＦＥＴを有する。また、電流を
上記各出力端子から上記一対のＳＣＲの各ゲート端子へ
一方向に移動させる一対のダイオードと、光結合される
入力信号の供給源と、上記入力信号を加えて、上記双方
向スイッチを急速に作動させ、上記ＳＣＲのゲート端子
への電流経路を形成させると共に、上記入力信号の供給
源によって入力信号が供給されている間上記双方向スイ
ッチをオン状態に保つ手段とを有する。さらに本発明
は、上記出力端子間の電圧を監視すると共に、上記出力
端子間の電圧があらかじめ選択されたゼロ電圧ウィンド
ウ値より小さい間のみ上記入力信号の供給源からの入力
信号を印加して双方向スイッチを急速に作動させるため
の手段の動作を許容するブリッジ回路を具備する。
【００１１】以下、本発明を添付図面に示す実施例に基
づき詳細に説明する。図中、同じ構成要素及び構成部分
についてはすべての図面を通して同じ呼称及び参照符号
を用いる。
づき詳細に説明する。図中、同じ構成要素及び構成部分
についてはすべての図面を通して同じ呼称及び参照符号
を用いる。
【００１２】
【実施例】図１には、従来技術による回路１０の概略構
成が示されている。回路１０は、一対の逆並列接続され
たシリコン制御整流器（ＳＣＲ）１２及び１４を有し、
これらのＳＣＲは交流電源１８から負荷１６に流れる電
流を制御する。ＳＣＲ１２及び１４は回路２０から入力
信号を受け取るよう接続されている。回路２０自体も、
ゼロ電圧ターンオン及びゼロ電流ターンオフの両方の特
性を有する光結合されたＳＣＲベースのリレーである。
回路２０の出力端子は、電流制限抵抗器２２を含む経路
を介して出力ＳＣＲ１２及び１４のゲート端子に接続さ
れている。回路２０は、一対の光電性ＳＣＲ２４及び２
６を有する。ＳＣＲ２４及び２６は、一対の発光ダイオ
ード２５及び２７から光エネルギーを受け取ると、ゼロ
ボルトの近傍で作動し、導通状態となる。入力ＳＣＲ２
４及び２６が導通すると、出力ＳＣＲ１２及び１４のゲ
ート端子への電流経路が形成され、これらのＳＣＲ１２
及び１４がトリガされる。光電性ＳＣＲ２４及び２６が
入力エネルギーによって作動したとき、交流電源１８に
より供給される電圧がノード１７で正、ノード１９で負
であると、電流は電源１８からダイオード３２、光電性
ＳＣＲ２６及び抵抗器２２を介して出力ＳＣＲ１４のゲ
ート端子へ流れる。これによってＳＣＲ１４がトリガさ
れて導通し、負荷１６に電流を供給する。交流負荷電圧
の極性が変わると、ＳＣＲ１４のゲート端子を流れる電
流がなくなり、ＳＣＲ１４は逆バイアスされて、導通を
停止する。このようにして、図のように接続されたＳＣ
Ｒ１４ではゼロ電流ターンオフ特性が得られる。ＳＣＲ
１４がターンオフすると、ダイオード３４、抵抗器２２
及び光電性ＳＣＲ２４を介して出力ＳＣＲ１２のゲート
端子へ至る電流経路が新たに形成される。この経路を通
る電流はＳＣＲ１２をトリガして導通させ、電源１８か
ら負荷１６へ逆方向に電流を供給させる。一対のコンデ
ンサ３３及び３５は、電源１８から供給される電圧に急
速な電圧過渡変化（ｄｖ／ｄｔ）が発生した時誤トリガ
動作が起こるのを防ぐために、ＳＣＲ１２及び１４のゲ
ート端子に低い動インピーダンスを与えるために用いら
れる。
成が示されている。回路１０は、一対の逆並列接続され
たシリコン制御整流器（ＳＣＲ）１２及び１４を有し、
これらのＳＣＲは交流電源１８から負荷１６に流れる電
流を制御する。ＳＣＲ１２及び１４は回路２０から入力
信号を受け取るよう接続されている。回路２０自体も、
ゼロ電圧ターンオン及びゼロ電流ターンオフの両方の特
性を有する光結合されたＳＣＲベースのリレーである。
回路２０の出力端子は、電流制限抵抗器２２を含む経路
を介して出力ＳＣＲ１２及び１４のゲート端子に接続さ
れている。回路２０は、一対の光電性ＳＣＲ２４及び２
６を有する。ＳＣＲ２４及び２６は、一対の発光ダイオ
ード２５及び２７から光エネルギーを受け取ると、ゼロ
ボルトの近傍で作動し、導通状態となる。入力ＳＣＲ２
４及び２６が導通すると、出力ＳＣＲ１２及び１４のゲ
ート端子への電流経路が形成され、これらのＳＣＲ１２
及び１４がトリガされる。光電性ＳＣＲ２４及び２６が
入力エネルギーによって作動したとき、交流電源１８に
より供給される電圧がノード１７で正、ノード１９で負
であると、電流は電源１８からダイオード３２、光電性
ＳＣＲ２６及び抵抗器２２を介して出力ＳＣＲ１４のゲ
ート端子へ流れる。これによってＳＣＲ１４がトリガさ
れて導通し、負荷１６に電流を供給する。交流負荷電圧
の極性が変わると、ＳＣＲ１４のゲート端子を流れる電
流がなくなり、ＳＣＲ１４は逆バイアスされて、導通を
停止する。このようにして、図のように接続されたＳＣ
Ｒ１４ではゼロ電流ターンオフ特性が得られる。ＳＣＲ
１４がターンオフすると、ダイオード３４、抵抗器２２
及び光電性ＳＣＲ２４を介して出力ＳＣＲ１２のゲート
端子へ至る電流経路が新たに形成される。この経路を通
る電流はＳＣＲ１２をトリガして導通させ、電源１８か
ら負荷１６へ逆方向に電流を供給させる。一対のコンデ
ンサ３３及び３５は、電源１８から供給される電圧に急
速な電圧過渡変化（ｄｖ／ｄｔ）が発生した時誤トリガ
動作が起こるのを防ぐために、ＳＣＲ１２及び１４のゲ
ート端子に低い動インピーダンスを与えるために用いら
れる。
【００１３】この典型的な従来技術の回路は、ゼロ電圧
ターンオン及びゼロ電流ターンオフの両方の特性を示
す。しかしながら、このような従来技術の設計では、高
負荷電流を伴う場合に相当多量のＥＭＩノイズが発生す
る。このようなノイズは、ある種の用途、特に航空宇宙
用においては許容しがたい。
ターンオン及びゼロ電流ターンオフの両方の特性を示
す。しかしながら、このような従来技術の設計では、高
負荷電流を伴う場合に相当多量のＥＭＩノイズが発生す
る。このようなノイズは、ある種の用途、特に航空宇宙
用においては許容しがたい。
【００１４】このようなノイズがいかにして発生するか
を図２を参照しつつ説明する。図２Ａは、入力信号源３
０から抵抗器３１を介して発光ダイオード２５及び２７
に供給される入力制御電圧の波形を示す。図２Ｂは，交
流電源１８によって供給される交流電源電圧の波形を示
す。図２Ｃは、出力ＳＣＲ１２及び１４の両端間の電圧
の波形を示し、図２Ｄは出力ＳＣＲ１２及び１４を通っ
て流れる電流の波形を示す。図２Ｄに示すように、電流
は、ＳＣＲ１２及び１４、従って負荷１６を流れる際完
全な正弦波にはならない。図の拡大部分に示すように、
負荷電流は、出力ＳＣＲ１２及び１４が状態を変える点
において一方のＳＣＲを通って一方向に流れるのを停止
し、ある有限の時間は、他方のＳＣＲを通る経路によっ
てオンに戻らない。これは、ＳＣＲ１２及び１４は、電
源１８から供給される交流電圧の各半サイクル毎に再ト
リガして導通させなければならないことによる。電源電
圧が極性を変える瞬間から順バイアスされたＳＣＲ１２
または１４が再トリガされて導通することができるまで
には有限の時間遅延がある。この時間遅延にはいくつか
の要素が関係し、それらの要素は従って出力電流波形中
の不連続性にも関係する。その主な要素は電源電圧が極
性を変えた瞬間すぐに導通し始めない光電性ＳＣＲ２４
及び２６である。さらに、これらのＳＣＲ２４及び２６
はかなりのダイオード性電圧降下を呈し、電源電圧がこ
の電圧降下を超えるまでは、ＳＣＲ１２及び１４のゲー
ト端子には導通を引き起こすに十分なトリガ電流が得ら
れない。この電圧降下は、ＳＣＲ１２及び１４をスイッ
チングするのに必要な時間を増大させるよう作用する。
これに、コンデンサ３３及び３５を出力ＳＣＲ１２及び
１４のゲート−カソード・スレッショルド電圧まで充電
するのに必要な時間による遅延が付加される。これらの
電圧降下は、図２Ｃの各極性変化部の前縁に見られるよ
うな電圧スパイクを生じさせ、これらの電圧スパイクが
ＥＭＩノイズの原因になる。
を図２を参照しつつ説明する。図２Ａは、入力信号源３
０から抵抗器３１を介して発光ダイオード２５及び２７
に供給される入力制御電圧の波形を示す。図２Ｂは，交
流電源１８によって供給される交流電源電圧の波形を示
す。図２Ｃは、出力ＳＣＲ１２及び１４の両端間の電圧
の波形を示し、図２Ｄは出力ＳＣＲ１２及び１４を通っ
て流れる電流の波形を示す。図２Ｄに示すように、電流
は、ＳＣＲ１２及び１４、従って負荷１６を流れる際完
全な正弦波にはならない。図の拡大部分に示すように、
負荷電流は、出力ＳＣＲ１２及び１４が状態を変える点
において一方のＳＣＲを通って一方向に流れるのを停止
し、ある有限の時間は、他方のＳＣＲを通る経路によっ
てオンに戻らない。これは、ＳＣＲ１２及び１４は、電
源１８から供給される交流電圧の各半サイクル毎に再ト
リガして導通させなければならないことによる。電源電
圧が極性を変える瞬間から順バイアスされたＳＣＲ１２
または１４が再トリガされて導通することができるまで
には有限の時間遅延がある。この時間遅延にはいくつか
の要素が関係し、それらの要素は従って出力電流波形中
の不連続性にも関係する。その主な要素は電源電圧が極
性を変えた瞬間すぐに導通し始めない光電性ＳＣＲ２４
及び２６である。さらに、これらのＳＣＲ２４及び２６
はかなりのダイオード性電圧降下を呈し、電源電圧がこ
の電圧降下を超えるまでは、ＳＣＲ１２及び１４のゲー
ト端子には導通を引き起こすに十分なトリガ電流が得ら
れない。この電圧降下は、ＳＣＲ１２及び１４をスイッ
チングするのに必要な時間を増大させるよう作用する。
これに、コンデンサ３３及び３５を出力ＳＣＲ１２及び
１４のゲート−カソード・スレッショルド電圧まで充電
するのに必要な時間による遅延が付加される。これらの
電圧降下は、図２Ｃの各極性変化部の前縁に見られるよ
うな電圧スパイクを生じさせ、これらの電圧スパイクが
ＥＭＩノイズの原因になる。
【００１５】本発明は、これらの従来技術の欠点を、瞬
時ターンオン特性及びオン状態での低インピーダンス特
性を有するプリドライバ回路を組み込んだソリッドステ
ートリレー回路を提供することによって解消するもので
ある。このプリドライバ回路は、いったんオンになる
と、交流電源の極性変化時にスイッチングせず、従って
出力ＳＣＲのスイッチングを遅らすことがない。また、
このプリドライバ回路によれば、回路１０のコンデンサ
の充電時間によって引き起こされる出力ＳＣＲスイッチ
ングの時間遅延をなくすことができる。
時ターンオン特性及びオン状態での低インピーダンス特
性を有するプリドライバ回路を組み込んだソリッドステ
ートリレー回路を提供することによって解消するもので
ある。このプリドライバ回路は、いったんオンになる
と、交流電源の極性変化時にスイッチングせず、従って
出力ＳＣＲのスイッチングを遅らすことがない。また、
このプリドライバ回路によれば、回路１０のコンデンサ
の充電時間によって引き起こされる出力ＳＣＲスイッチ
ングの時間遅延をなくすことができる。
【００１６】図３に、そのような回路の実施例を回路４
０として示す。図示の回路４０は、負荷回路１６と交流
電源１８の両端間に一対の出力ＳＣＲ１２及び１４を逆
並列関係に接続して用いる。図１の回路と同様に、ＳＣ
Ｒ１２及び１４は負荷回路１６の両端間出力の全波制御
を行う。ＳＣＲ１２及び１４がへの入力制御信号は入力
信号源３０から供給され、この入力信号源は例えばディ
ジタル信号源であってもよい。入力信号源３０は、抵抗
器３１及び一対の発光ダイオード２５、２７を含む光結
合された、従って電気的に分離隔絶された回路として接
続されている。信号源３０からの信号は発光ダイオード
２５及び２７に光を発生させ、その光は光起電性（光電
性）ダイオード（フォトダイオード）４２及び４４のよ
うな光電性検出器に供給される。この光結合構成によっ
て、回路４０はコンピュータの出力または他のディジタ
ルコントローラによって制御することが可能である。図
２Ａの波形は、信号源３０によって供給される入力信号
を示すと見なすことができる。
０として示す。図示の回路４０は、負荷回路１６と交流
電源１８の両端間に一対の出力ＳＣＲ１２及び１４を逆
並列関係に接続して用いる。図１の回路と同様に、ＳＣ
Ｒ１２及び１４は負荷回路１６の両端間出力の全波制御
を行う。ＳＣＲ１２及び１４がへの入力制御信号は入力
信号源３０から供給され、この入力信号源は例えばディ
ジタル信号源であってもよい。入力信号源３０は、抵抗
器３１及び一対の発光ダイオード２５、２７を含む光結
合された、従って電気的に分離隔絶された回路として接
続されている。信号源３０からの信号は発光ダイオード
２５及び２７に光を発生させ、その光は光起電性（光電
性）ダイオード（フォトダイオード）４２及び４４のよ
うな光電性検出器に供給される。この光結合構成によっ
て、回路４０はコンピュータの出力または他のディジタ
ルコントローラによって制御することが可能である。図
２Ａの波形は、信号源３０によって供給される入力信号
を示すと見なすことができる。
【００１７】第１のＮＰＮトランジスタ４６は、そのエ
ミッタ及びコレクタ端子がフォトダイオード４２と光検
出器アレイ４４の両端間に接続されている。トランジス
タ４６のベース端子は、ツェナーダイオード５２及び抵
抗器５４を介してノード５６に接続されている。第２の
ＮＰＮトランジスタ４８は、そのベース端子がトランジ
スタ４６のコレクタ端子及びフォトダイオード４２のア
ノードに接続され、エミッタ端子が抵抗器５０を介して
トランジスタ４６のエミッタ端子へ接続されている。
ミッタ及びコレクタ端子がフォトダイオード４２と光検
出器アレイ４４の両端間に接続されている。トランジス
タ４６のベース端子は、ツェナーダイオード５２及び抵
抗器５４を介してノード５６に接続されている。第２の
ＮＰＮトランジスタ４８は、そのベース端子がトランジ
スタ４６のコレクタ端子及びフォトダイオード４２のア
ノードに接続され、エミッタ端子が抵抗器５０を介して
トランジスタ４６のエミッタ端子へ接続されている。
【００１８】図１の従来技術の回路で出力ＳＣＲ１２及
び１４のゲート端子への電流を制御するために用いられ
る入力ＳＣＲに対して、本発明の回路４０では、ソース
端子を互いに接続した一対の金属酸化物シリコン（半導
体）電界効果トランジスタ（ＭＯＳＦＥＴ）５７及び５
８を用いる。このＭＯＳＦＥＴ５７及び５８のゲート端
子はダイオード６０により光検出器アレイ４４のアノー
ドに結合され、ＭＯＳＦＥＴ５７及び５８のソース端子
は光検出器アレイ４４のカソードに結合されている。Ｍ
ＯＳＦＥＴ５７及び５８のドレイン端子は、それぞれＳ
ＣＲ１２及び１４のゲート端子に接続されている。一対
の抵抗器６６及び６８は、オープンゲート状態になるの
を避けるよう各ＳＣＲ１２及び１４のゲート及びカソー
ド端子に分路を形成するために設けられている。一対の
ダイオード６２及び６４は、転流電圧スパイクを最小限
に抑えつつＳＣＲ１２及び１４をトリガするための低イ
ンピーダンス電流経路を形成する。
び１４のゲート端子への電流を制御するために用いられ
る入力ＳＣＲに対して、本発明の回路４０では、ソース
端子を互いに接続した一対の金属酸化物シリコン（半導
体）電界効果トランジスタ（ＭＯＳＦＥＴ）５７及び５
８を用いる。このＭＯＳＦＥＴ５７及び５８のゲート端
子はダイオード６０により光検出器アレイ４４のアノー
ドに結合され、ＭＯＳＦＥＴ５７及び５８のソース端子
は光検出器アレイ４４のカソードに結合されている。Ｍ
ＯＳＦＥＴ５７及び５８のドレイン端子は、それぞれＳ
ＣＲ１２及び１４のゲート端子に接続されている。一対
の抵抗器６６及び６８は、オープンゲート状態になるの
を避けるよう各ＳＣＲ１２及び１４のゲート及びカソー
ド端子に分路を形成するために設けられている。一対の
ダイオード６２及び６４は、転流電圧スパイクを最小限
に抑えつつＳＣＲ１２及び１４をトリガするための低イ
ンピーダンス電流経路を形成する。
【００１９】図から明らかなように、ＭＯＳＦＥＴ５７
及び５８は双方向スイッチとして構成されている。出力
ＳＣＲ１２及び１４の状態は、この双方向スイッチの状
態によって決定されている。交流電源１８によって供給
される電圧がノード１７ではちょうど正になろうとし、
ノード１９ではちょうど負になろうとしているとする
と、ＳＣＲ１２は逆バイアス状態とな、導通しない。同
時に、ＳＣＲ１４は順バイアス状態になるり、ＭＯＳＦ
ＥＴ５７及び５８が導通している時だけ、トリガされて
導通することができる。
及び５８は双方向スイッチとして構成されている。出力
ＳＣＲ１２及び１４の状態は、この双方向スイッチの状
態によって決定されている。交流電源１８によって供給
される電圧がノード１７ではちょうど正になろうとし、
ノード１９ではちょうど負になろうとしているとする
と、ＳＣＲ１２は逆バイアス状態とな、導通しない。同
時に、ＳＣＲ１４は順バイアス状態になるり、ＭＯＳＦ
ＥＴ５７及び５８が導通している時だけ、トリガされて
導通することができる。
【００２０】ＭＯＳＦＥＴ５７及び５８が導通していな
ければ、ＳＣＲ１４をトリガして導通させるための電流
経路がない。信号源３０から入力信号がない間は、電源
１８によってノード１７から供給される電流にとって存
在する唯一の電流経路は、ダイオード６２及びこれたと
並列な抵抗器６６を通り、一対のダイオード７０及び８
６と抵抗器８８を通り、ツェナーダイオード９２を通
り、ＭＯＳＦＥＴ５８のボディダイオード５８′（後
述）を通り、さらに抵抗器６８を通ってノード１９へ至
る経路だけである。ノード１９からの逆方向の電流につ
いても同様の経路が存在する。抵抗器８８の抵抗は非常
に大きく（一実施例では約５００キロオーム）、その結
果この経路を及び負荷１６を通ってはほとんど電流は流
れない。抵抗器６６及び６８の抵抗は抵抗器８８の値に
比べると非常に小さい（約３３オーム）ため、ＳＣＲの
ゲート及びカソード端子はＳＣＲ１２及び１４をオフに
保つようバイアスされる。しかしながら、この漏れ電流
経路はコンデンサ７８を充電し（一実施例においてはこ
のコンデンサの電圧はツェナーダイオード９２によって
約１５ボルトになるよう制御される）ので、信号源３０
によって入力信号が供給され、電源１８の電圧が適切な
レベルにある時、この電荷を用いてプリドライバ回路の
迅速なターンオンを達成することができる。
ければ、ＳＣＲ１４をトリガして導通させるための電流
経路がない。信号源３０から入力信号がない間は、電源
１８によってノード１７から供給される電流にとって存
在する唯一の電流経路は、ダイオード６２及びこれたと
並列な抵抗器６６を通り、一対のダイオード７０及び８
６と抵抗器８８を通り、ツェナーダイオード９２を通
り、ＭＯＳＦＥＴ５８のボディダイオード５８′（後
述）を通り、さらに抵抗器６８を通ってノード１９へ至
る経路だけである。ノード１９からの逆方向の電流につ
いても同様の経路が存在する。抵抗器８８の抵抗は非常
に大きく（一実施例では約５００キロオーム）、その結
果この経路を及び負荷１６を通ってはほとんど電流は流
れない。抵抗器６６及び６８の抵抗は抵抗器８８の値に
比べると非常に小さい（約３３オーム）ため、ＳＣＲの
ゲート及びカソード端子はＳＣＲ１２及び１４をオフに
保つようバイアスされる。しかしながら、この漏れ電流
経路はコンデンサ７８を充電し（一実施例においてはこ
のコンデンサの電圧はツェナーダイオード９２によって
約１５ボルトになるよう制御される）ので、信号源３０
によって入力信号が供給され、電源１８の電圧が適切な
レベルにある時、この電荷を用いてプリドライバ回路の
迅速なターンオンを達成することができる。
【００２１】電源１８によって供給される電圧がゼロ電
圧ウィンドウレベル（例えば０ボルト±９ボルト）より
大きい間は信号源３０から供給される入力信号が絶対に
出力ＳＣＲ１２及び１４をオンにスイッチングすること
ができないようにするために、回路４０は、ＭＯＳＦＥ
Ｔ５７及び５８を含む入力駆動回路の機能として組み込
まれたゼロ電圧ターンオン回路を有する。このゼロ電圧
ターンオン回路は、ゼロ電圧ウィンドウ内にある時以外
回路４０がターンオンしないように規制する。しかしな
がら、ゼロ電圧ターンオンは、ＳＣＲ１２及び１４を駆
動する回路が極めて短いターンオン時間を有することを
必要とする。通常、ＳＣＲによるターンオンを可能にす
るためには、９ボルトまたは１０ボルトのウィンドウが
設けられる。２５０ボルトＲＭＳ、４００ヘルツを供給
する電源を有する回路においてゼロ交点から９ボルトの
範囲内で駆動回路がターンオンするためには、１０マイ
クロ秒より短いターンオン時間が必要となる。本発明の
回路によれば、ターンオン・ウィンドウと共に極めて速
いターンオン特性が得られる。
圧ウィンドウレベル（例えば０ボルト±９ボルト）より
大きい間は信号源３０から供給される入力信号が絶対に
出力ＳＣＲ１２及び１４をオンにスイッチングすること
ができないようにするために、回路４０は、ＭＯＳＦＥ
Ｔ５７及び５８を含む入力駆動回路の機能として組み込
まれたゼロ電圧ターンオン回路を有する。このゼロ電圧
ターンオン回路は、ゼロ電圧ウィンドウ内にある時以外
回路４０がターンオンしないように規制する。しかしな
がら、ゼロ電圧ターンオンは、ＳＣＲ１２及び１４を駆
動する回路が極めて短いターンオン時間を有することを
必要とする。通常、ＳＣＲによるターンオンを可能にす
るためには、９ボルトまたは１０ボルトのウィンドウが
設けられる。２５０ボルトＲＭＳ、４００ヘルツを供給
する電源を有する回路においてゼロ交点から９ボルトの
範囲内で駆動回路がターンオンするためには、１０マイ
クロ秒より短いターンオン時間が必要となる。本発明の
回路によれば、ターンオン・ウィンドウと共に極めて速
いターンオン特性が得られる。
【００２２】ターンオン・ウィンドウを得るために、一
対の各ダイオード７０及び７２がＭＯＳＦＥＴ５７及び
５８のドレイン端子に、従ってＳＣＲ１２及び１４のゲ
ート端子にそれぞれ接続されている。また、各々のＭＯ
ＳＦＥＴ５７及び５８の内部には、Ｎドーピングされた
ソース端子とＰドーピングされたサブストレート材との
間の接合部にボディダイオード（５７′または５８′）
が形成されている。ダイオード７０及び７２とＭＯＳＦ
ＥＴ５７及び５８のボディダイオード５７′及び５８′
は、ノード５６に正の端子、ノード５９に負の端子を有
する全波ブリッジ回路を形成している。ノード５９は、
ＭＯＳＦＥＴ５７及び５８のソース端子、光検出器アレ
イ４４のカソード及びＮＰＮトランジスタ４６のエミッ
タ端子に共通になっている。光検出器アレイ４４のアノ
ードは、ダイオード６０を介してＭＯＳＦＥＴ５７及び
５８のゲート端子に接続されている。その結果、光検出
器アレイ４４の両端間に現れる電圧は、分路を講じない
限り、ＭＯＳＦＥＴ５７及び５８のゲート端子とソース
端子の間に加えられる。ＮＰＮトランジスタ７６は、ダ
イオード６０及び分路抵抗器５０と共に、ターンオン／
ターンオフ・サイクルにおけるＭＯＳＦＥＴ５７及び５
８のゲートのための充放電経路を形成する。
対の各ダイオード７０及び７２がＭＯＳＦＥＴ５７及び
５８のドレイン端子に、従ってＳＣＲ１２及び１４のゲ
ート端子にそれぞれ接続されている。また、各々のＭＯ
ＳＦＥＴ５７及び５８の内部には、Ｎドーピングされた
ソース端子とＰドーピングされたサブストレート材との
間の接合部にボディダイオード（５７′または５８′）
が形成されている。ダイオード７０及び７２とＭＯＳＦ
ＥＴ５７及び５８のボディダイオード５７′及び５８′
は、ノード５６に正の端子、ノード５９に負の端子を有
する全波ブリッジ回路を形成している。ノード５９は、
ＭＯＳＦＥＴ５７及び５８のソース端子、光検出器アレ
イ４４のカソード及びＮＰＮトランジスタ４６のエミッ
タ端子に共通になっている。光検出器アレイ４４のアノ
ードは、ダイオード６０を介してＭＯＳＦＥＴ５７及び
５８のゲート端子に接続されている。その結果、光検出
器アレイ４４の両端間に現れる電圧は、分路を講じない
限り、ＭＯＳＦＥＴ５７及び５８のゲート端子とソース
端子の間に加えられる。ＮＰＮトランジスタ７６は、ダ
イオード６０及び分路抵抗器５０と共に、ターンオン／
ターンオフ・サイクルにおけるＭＯＳＦＥＴ５７及び５
８のゲートのための充放電経路を形成する。
【００２３】コンデンサ７８もダイオード８６及び抵抗
器８８を介してノード５６と５９の間に接続されてい
る。ＮＰＮトランジスタ４８のコレクタは、コンデンサ
７８に接続されている。トランジスタ４８のエミッタは
光検出器アレイ４４のアノードに接続され、トランジス
タ４８のベースはフォトダイオード４２のアノードに接
続されている。電圧制限用のツェナーダイオード９２は
コンデンサ７８に並列に接続されている。トランジスタ
４８のベースは、ＮＰＮトランジスタ４６のコレクタ−
エミッタ端子を通る経路によってノード５９への分路が
形成されている。トランジスタ４６のベースは、電流制
限抵抗器５４（例えば３００キロオーム）及びツェナー
ダイオード５２を介して全波ブリッジの正ノード５６に
接続されている。ツェナーダイオード５２のブレークダ
ウン電圧（例えば７ボルト）は、リレー回路の所定のゼ
ロ電圧ウィンドウ値よりダイオード７０及び５７′（ま
たは７２及び５８′）の両端間にかかるトランジスタ４
６のベース−エミッタ間の順方向電圧だけ低くなるよう
調節されている。その結果、上記の電圧降下を有するツ
ェナーダイオード５２がゼロ電圧ウィンドウの値を決定
する。
器８８を介してノード５６と５９の間に接続されてい
る。ＮＰＮトランジスタ４８のコレクタは、コンデンサ
７８に接続されている。トランジスタ４８のエミッタは
光検出器アレイ４４のアノードに接続され、トランジス
タ４８のベースはフォトダイオード４２のアノードに接
続されている。電圧制限用のツェナーダイオード９２は
コンデンサ７８に並列に接続されている。トランジスタ
４８のベースは、ＮＰＮトランジスタ４６のコレクタ−
エミッタ端子を通る経路によってノード５９への分路が
形成されている。トランジスタ４６のベースは、電流制
限抵抗器５４（例えば３００キロオーム）及びツェナー
ダイオード５２を介して全波ブリッジの正ノード５６に
接続されている。ツェナーダイオード５２のブレークダ
ウン電圧（例えば７ボルト）は、リレー回路の所定のゼ
ロ電圧ウィンドウ値よりダイオード７０及び５７′（ま
たは７２及び５８′）の両端間にかかるトランジスタ４
６のベース−エミッタ間の順方向電圧だけ低くなるよう
調節されている。その結果、上記の電圧降下を有するツ
ェナーダイオード５２がゼロ電圧ウィンドウの値を決定
する。
【００２４】入力信号源３０によって入力信号が供給さ
れないときは、フォトダイオード４２及び光検出器アレ
イ４４はいずれも非作動状態にあり、ＭＯＳＦＥＴ５７
及び５８のゲートにはＰＮＰトランジスタ７６によりそ
のベース抵抗器５０を介して共通のソース端子への分路
が形成される。これによって、ＭＯＳＦＥＴ５７及び５
８はオフ状態に保たれ、ＳＣＲ１２及び１４のターンオ
ンが抑止される。上に述べたように、ノード１７がノー
ド１９に対して正の場合、ノード１７からノード１９に
流れる電流にとっての唯一の経路は、抵抗器６６、ダイ
オード７０及び８６、抵抗器８８、ツェナーダイオード
９２、ＭＯＳＦＥＴ５８のボディダイオード５８′及び
抵抗器６８を通る経路のみである。ダイオード７０及び
７２とＭＯＳＦＥＴ５７及び５８のボディダイオードは
全波ブリッジを形成しているので、ノード１７の電位が
正である間は、ノード５９に対するノード５６の電位
は、出力電圧と２つのダイオードの電圧降下の差の絶対
値になる。トランジスタ４６の導通状態は、出力端子１
６（負荷）と１８（電源）の両端間に印加される電圧が
所定のゼロ電圧ウィンドウの限界値を超えるか否かによ
って決まる。これらの出力端子１６と１８の両端間の電
圧がゼロ電圧ウィンドウの限界値を超えると、ツェナー
ダイオード５２が導通して、トランジスタ４６にベース
電流を供給する。すると、フォトダイオード４２及び光
検出器アレイ４４の分路が形成され、アレイ４４によっ
てＭＯＳＦＥＴ５７及び５８に正のゲート電圧が全く供
給されなくなる。このように、出力電圧がゼロ電圧ウィ
ンドウの限界値より大きくかつＳＣＲが最初からオフで
ある時は、入力信号が信号源３０によってアレイ４４に
供給されても、信号はＭＯＳＦＥＴ５７及び５８のゲー
ト端子には全く達することができないようになってい
る。出力端子１６と１８の両端間の電圧がゼロ電圧ウィ
ンドウの限界値より大きくかつＳＣＲが最初からオフに
なっている間は全て、入力アレイ４４及びダイオード４
２に事実上分路が形成されるので、ターンオン電圧がＭ
ＯＳＦＥＴ５７及び５８に加わらない。その結果、ＭＯ
ＳＦＥＴ５７及び５８はオフ状態に保たれる。出力電圧
がゼロ電圧ウィンドウの範囲を超えている限り、入力信
号が供給されていても、ＭＯＳＦＥＴ５７及び５８はオ
フ状態に保たれる。したがって、ＳＣＲ１２及び１４は
オフの状態に留まる。
れないときは、フォトダイオード４２及び光検出器アレ
イ４４はいずれも非作動状態にあり、ＭＯＳＦＥＴ５７
及び５８のゲートにはＰＮＰトランジスタ７６によりそ
のベース抵抗器５０を介して共通のソース端子への分路
が形成される。これによって、ＭＯＳＦＥＴ５７及び５
８はオフ状態に保たれ、ＳＣＲ１２及び１４のターンオ
ンが抑止される。上に述べたように、ノード１７がノー
ド１９に対して正の場合、ノード１７からノード１９に
流れる電流にとっての唯一の経路は、抵抗器６６、ダイ
オード７０及び８６、抵抗器８８、ツェナーダイオード
９２、ＭＯＳＦＥＴ５８のボディダイオード５８′及び
抵抗器６８を通る経路のみである。ダイオード７０及び
７２とＭＯＳＦＥＴ５７及び５８のボディダイオードは
全波ブリッジを形成しているので、ノード１７の電位が
正である間は、ノード５９に対するノード５６の電位
は、出力電圧と２つのダイオードの電圧降下の差の絶対
値になる。トランジスタ４６の導通状態は、出力端子１
６（負荷）と１８（電源）の両端間に印加される電圧が
所定のゼロ電圧ウィンドウの限界値を超えるか否かによ
って決まる。これらの出力端子１６と１８の両端間の電
圧がゼロ電圧ウィンドウの限界値を超えると、ツェナー
ダイオード５２が導通して、トランジスタ４６にベース
電流を供給する。すると、フォトダイオード４２及び光
検出器アレイ４４の分路が形成され、アレイ４４によっ
てＭＯＳＦＥＴ５７及び５８に正のゲート電圧が全く供
給されなくなる。このように、出力電圧がゼロ電圧ウィ
ンドウの限界値より大きくかつＳＣＲが最初からオフで
ある時は、入力信号が信号源３０によってアレイ４４に
供給されても、信号はＭＯＳＦＥＴ５７及び５８のゲー
ト端子には全く達することができないようになってい
る。出力端子１６と１８の両端間の電圧がゼロ電圧ウィ
ンドウの限界値より大きくかつＳＣＲが最初からオフに
なっている間は全て、入力アレイ４４及びダイオード４
２に事実上分路が形成されるので、ターンオン電圧がＭ
ＯＳＦＥＴ５７及び５８に加わらない。その結果、ＭＯ
ＳＦＥＴ５７及び５８はオフ状態に保たれる。出力電圧
がゼロ電圧ウィンドウの範囲を超えている限り、入力信
号が供給されていても、ＭＯＳＦＥＴ５７及び５８はオ
フ状態に保たれる。したがって、ＳＣＲ１２及び１４は
オフの状態に留まる。
【００２５】しかしながら、出力端子１６と１８の両端
間電圧が所定のゼロ電圧ウィンドウ内にある場合は、ツ
ェナーダイオード５２は導通せず、トランジスタ４６に
はベース電流が供給されない。その結果、トランジスタ
４６はオフ状態を保ち、フォトダイオード４２と光検出
器アレイ４４の両端間に非常に高いインピーダンスを生
じさせる。従って、信号源３０によってアレイ４４に供
給される入力信号は、ＭＯＳＦＥＴ５７及び５８のゲー
ト端子に達することができる。
間電圧が所定のゼロ電圧ウィンドウ内にある場合は、ツ
ェナーダイオード５２は導通せず、トランジスタ４６に
はベース電流が供給されない。その結果、トランジスタ
４６はオフ状態を保ち、フォトダイオード４２と光検出
器アレイ４４の両端間に非常に高いインピーダンスを生
じさせる。従って、信号源３０によってアレイ４４に供
給される入力信号は、ＭＯＳＦＥＴ５７及び５８のゲー
ト端子に達することができる。
【００２６】このような入力信号が信号源３０によって
供給されると、発光ダイオード２５及び２７はフォトダ
イオード４２及び光検出器アレイ４４に向けて光エネル
ギーを放出する。光検出器アレイ４４はＭＯＳＦＥＴ５
７及び５８のゲート駆動作用をもたらし、一方フォトダ
イオード４２はＭＯＳＦＥＴの高速ターンオン回路とし
て動作するＮＰＮトランジスタ４８を作動させるような
値を有する。ダイオード４２は、コンデンサ７８に蓄え
られている電荷がトランジスタ４８のコレクタ−エミッ
タ経路を通り、ダイオード６０を通って、ＭＯＳＦＥＴ
５７及び５８のゲート端子に加えるよう、プルアップ・
トランジスタ４８を駆動して、飽和状態で導通させるの
に十分なベース電流を供給する。
供給されると、発光ダイオード２５及び２７はフォトダ
イオード４２及び光検出器アレイ４４に向けて光エネル
ギーを放出する。光検出器アレイ４４はＭＯＳＦＥＴ５
７及び５８のゲート駆動作用をもたらし、一方フォトダ
イオード４２はＭＯＳＦＥＴの高速ターンオン回路とし
て動作するＮＰＮトランジスタ４８を作動させるような
値を有する。ダイオード４２は、コンデンサ７８に蓄え
られている電荷がトランジスタ４８のコレクタ−エミッ
タ経路を通り、ダイオード６０を通って、ＭＯＳＦＥＴ
５７及び５８のゲート端子に加えるよう、プルアップ・
トランジスタ４８を駆動して、飽和状態で導通させるの
に十分なベース電流を供給する。
【００２７】ノード１７と１９間の電圧がゼロ電圧ウィ
ンドウの限界値より小さい場合は、トランジスタ４６ダ
イオード４２及びアレイ４４によって供給される電流を
分流させない。その結果、コンデンサ７８からの電荷は
ＭＯＳＦＥＴ５７及び５８のゲート端子へ移動する。す
ると、ＭＯＳＦＥＴ５７及び５８が瞬時にスイッチオン
される。そして、アレイ４４の両端間、従ってＭＯＳＦ
ＥＴ５７及び５８のソース端子とゲート端子の間に供給
されている電圧が以後信号源３０が入力信号を供給し続
ける間、これらのＭＯＳＦＥＴデバイス動作させ続け
る。
ンドウの限界値より小さい場合は、トランジスタ４６ダ
イオード４２及びアレイ４４によって供給される電流を
分流させない。その結果、コンデンサ７８からの電荷は
ＭＯＳＦＥＴ５７及び５８のゲート端子へ移動する。す
ると、ＭＯＳＦＥＴ５７及び５８が瞬時にスイッチオン
される。そして、アレイ４４の両端間、従ってＭＯＳＦ
ＥＴ５７及び５８のソース端子とゲート端子の間に供給
されている電圧が以後信号源３０が入力信号を供給し続
ける間、これらのＭＯＳＦＥＴデバイス動作させ続け
る。
【００２８】ノード１７がノード１９より電位が高い場
合、このゼロ電圧ウィンドウ領域内においては、電源１
８からダイオード６２及びＭＯＳＦＥＴ５７、５８を通
ってＳＣＲ１４のゲート端子へ至るゲート端子トリガ電
流経路が形成される。この経路を通って流れる電流は、
ＳＣＲ１４はトリガしてオン状態にし、その半サイクル
の残り時間の間オン状態にラッチする。ＳＣＲ１４は、
負荷電流がＳＣＲ１４の最小ラッチ電流以下の値まで減
少すると、ターンオフする。しかしながら、回路の全て
の互いに対応する部分は対称性を有するため、出力電圧
の極性が逆転すると、ダイオード６４及びＭＯＳＦＥＴ
５７、５８を通りＳＣＲ１２のゲート端子へ至る電流経
路がＳＣＲ１２を上記と同様に動作させる。
合、このゼロ電圧ウィンドウ領域内においては、電源１
８からダイオード６２及びＭＯＳＦＥＴ５７、５８を通
ってＳＣＲ１４のゲート端子へ至るゲート端子トリガ電
流経路が形成される。この経路を通って流れる電流は、
ＳＣＲ１４はトリガしてオン状態にし、その半サイクル
の残り時間の間オン状態にラッチする。ＳＣＲ１４は、
負荷電流がＳＣＲ１４の最小ラッチ電流以下の値まで減
少すると、ターンオフする。しかしながら、回路の全て
の互いに対応する部分は対称性を有するため、出力電圧
の極性が逆転すると、ダイオード６４及びＭＯＳＦＥＴ
５７、５８を通りＳＣＲ１２のゲート端子へ至る電流経
路がＳＣＲ１２を上記と同様に動作させる。
【００２９】ＭＯＳＦＥＴ５７及び５８がスイッチオン
し、ＳＣＲ１２またはＳＣＲ１４が導通し始めると、ノ
ード１７と１９の間の電圧は最大どちらか一方のＳＣＲ
の電圧降下の値（通常約１ボルト）まで低下する。その
結果、本質的に、電源によって供給されるほぼ全電圧が
負荷１６に供給される。端子１７と１９の間の電圧は約
１ボルトを超えないから、ツェナーダイオード５２は導
通せず、分路トランジスタ４６にベース電流を供給する
ことができない。従って、トランジスタ４６はアレイ４
４及びフォトダイオード４２を短絡せず、ゲート電圧が
ＭＯＳＦＥＴ５７及び５８に供給され続け、これらのＭ
ＯＳＦＥＴをオン状態に保つ。さらに、いったんＳＣＲ
１２及び１４がオンになると、ノード１７と１９の間の
電圧はダイオード１個の電圧降下分しかなく、またＳＣ
Ｒ１２及び１４のどちらかが導通していてコンデンサ７
８を充電するための経路がないため、それ以後コンデン
サ７８はノード１７からの電流によって充電されなくな
る。ＭＯＳＦＥＴ５７及び５８は、いったんターンオン
すると、信号源３０からの入力信号がなくなることによ
ってターンオフするまでオン状態に保たれる。
し、ＳＣＲ１２またはＳＣＲ１４が導通し始めると、ノ
ード１７と１９の間の電圧は最大どちらか一方のＳＣＲ
の電圧降下の値（通常約１ボルト）まで低下する。その
結果、本質的に、電源によって供給されるほぼ全電圧が
負荷１６に供給される。端子１７と１９の間の電圧は約
１ボルトを超えないから、ツェナーダイオード５２は導
通せず、分路トランジスタ４６にベース電流を供給する
ことができない。従って、トランジスタ４６はアレイ４
４及びフォトダイオード４２を短絡せず、ゲート電圧が
ＭＯＳＦＥＴ５７及び５８に供給され続け、これらのＭ
ＯＳＦＥＴをオン状態に保つ。さらに、いったんＳＣＲ
１２及び１４がオンになると、ノード１７と１９の間の
電圧はダイオード１個の電圧降下分しかなく、またＳＣ
Ｒ１２及び１４のどちらかが導通していてコンデンサ７
８を充電するための経路がないため、それ以後コンデン
サ７８はノード１７からの電流によって充電されなくな
る。ＭＯＳＦＥＴ５７及び５８は、いったんターンオン
すると、信号源３０からの入力信号がなくなることによ
ってターンオフするまでオン状態に保たれる。
【００３０】このように、プリドライバ回路において従
来のＳＣＲの代りにＭＯＳＦＥＴ５７及び５８を使用す
ることによって、本発明の回路構成は、低インピーダン
スと、ゼロ交ウィンドウ内においては特に重要な線形電
圧−電流特性を確保することができる。ＭＯＳＦＥＴの
低インピーダンスは、プリドライバデバイスの両端間の
電圧降下をより小さくし、またプリドライバ回路に付随
するターンオン遅延がないために電源電圧がの極性変化
時により早期のトリガ動作が達成されるという効果があ
る。低インピーダンスに加えて、本発明の回路構成のも
うひとつの長所は、ＭＯＳＦＥＴが抵抗器様の挙動を呈
するということである。各半サイクル毎及び電源電圧が
極性を変える際にターンオンするのに有限の時間を取る
ＳＣＲと異り、本発明のＭＯＳＦＥＴプリドライバ回路
は、作動するとオン状態に保たれ、歪みもＥＭＩ放出に
著しく寄与する転流電圧スパイクも誘発することはな
い。ＭＯＳＦＥＴは、純抵抗器と同様に応答し、常に瞬
時に導通することができる状態にある。
来のＳＣＲの代りにＭＯＳＦＥＴ５７及び５８を使用す
ることによって、本発明の回路構成は、低インピーダン
スと、ゼロ交ウィンドウ内においては特に重要な線形電
圧−電流特性を確保することができる。ＭＯＳＦＥＴの
低インピーダンスは、プリドライバデバイスの両端間の
電圧降下をより小さくし、またプリドライバ回路に付随
するターンオン遅延がないために電源電圧がの極性変化
時により早期のトリガ動作が達成されるという効果があ
る。低インピーダンスに加えて、本発明の回路構成のも
うひとつの長所は、ＭＯＳＦＥＴが抵抗器様の挙動を呈
するということである。各半サイクル毎及び電源電圧が
極性を変える際にターンオンするのに有限の時間を取る
ＳＣＲと異り、本発明のＭＯＳＦＥＴプリドライバ回路
は、作動するとオン状態に保たれ、歪みもＥＭＩ放出に
著しく寄与する転流電圧スパイクも誘発することはな
い。ＭＯＳＦＥＴは、純抵抗器と同様に応答し、常に瞬
時に導通することができる状態にある。
【００３１】信号源３０によって入力信号が取り除かれ
ると、フォトダイオード４２及びアレイ４４が電流を発
生しなくなり、その結果、プルアップ・トランジスタ４
８に対する駆動作用が停止される。そして、ＭＯＳＦＥ
Ｔ５７及び５８のゲートの残留電荷は、入力信号の除去
によって順バイアス状態になったトランジスタ７６を通
ってソース端子へ放出される。ＭＯＳＦＥＴ５７及び５
８がターンオフすることにより、ＳＣＲのゲート電流が
なくなり、ＳＣＲ１２及び１４のうち動作状態にあるど
ちらか一方のＳＣＲは、負荷電流がこれらのＳＣＲの最
小ラッチアップ電流以下に減少するまで導通状態に保た
れる。
ると、フォトダイオード４２及びアレイ４４が電流を発
生しなくなり、その結果、プルアップ・トランジスタ４
８に対する駆動作用が停止される。そして、ＭＯＳＦＥ
Ｔ５７及び５８のゲートの残留電荷は、入力信号の除去
によって順バイアス状態になったトランジスタ７６を通
ってソース端子へ放出される。ＭＯＳＦＥＴ５７及び５
８がターンオフすることにより、ＳＣＲのゲート電流が
なくなり、ＳＣＲ１２及び１４のうち動作状態にあるど
ちらか一方のＳＣＲは、負荷電流がこれらのＳＣＲの最
小ラッチアップ電流以下に減少するまで導通状態に保た
れる。
【００３２】出力端子１７と１９の間に急速な電圧が起
こった時出力ＳＣＲ１２及び１４が誤ってトリガされる
のを防ぐため、さらに一対のトランジスタ８２及び８
３、ベース−エミッタ抵抗器８４及び８５、及びコンデ
ンサ８７よりなる抑止回路が設けられている。各トラン
ジスタ８２及び８３は各々一方のＳＣＲのゲートに対す
る分路を形成する。コンデンサ８７、抵抗器８４及び８
５の値は、抑止回路が、正常な動作常態においては透過
性を呈し、急速な出力電圧上昇を検出した時のみ作動す
るような値になっている。一実施例の回路においては、
これらの値は、電源１８が４００ヘルツの場合でそれぞ
れ１０００オームと１００ピコファラドである。ノード
１７と１９の間に１００ボルト／マイクロ秒の割合の電
圧上昇が発生すると、コンデンサ８７は、おおよそ１０
ミリアンペアの電流を移動させる。すると、トランジス
タ８３（例えば）が導通して、ＳＣＲ１４のゲートをカ
ソードにクランプし、急速な電圧上昇時にゲートが偶発
的にオンにラッチされるのを防ぐ。
こった時出力ＳＣＲ１２及び１４が誤ってトリガされる
のを防ぐため、さらに一対のトランジスタ８２及び８
３、ベース−エミッタ抵抗器８４及び８５、及びコンデ
ンサ８７よりなる抑止回路が設けられている。各トラン
ジスタ８２及び８３は各々一方のＳＣＲのゲートに対す
る分路を形成する。コンデンサ８７、抵抗器８４及び８
５の値は、抑止回路が、正常な動作常態においては透過
性を呈し、急速な出力電圧上昇を検出した時のみ作動す
るような値になっている。一実施例の回路においては、
これらの値は、電源１８が４００ヘルツの場合でそれぞ
れ１０００オームと１００ピコファラドである。ノード
１７と１９の間に１００ボルト／マイクロ秒の割合の電
圧上昇が発生すると、コンデンサ８７は、おおよそ１０
ミリアンペアの電流を移動させる。すると、トランジス
タ８３（例えば）が導通して、ＳＣＲ１４のゲートをカ
ソードにクランプし、急速な電圧上昇時にゲートが偶発
的にオンにラッチされるのを防ぐ。
【００３３】以上、本発明を実施例に基づき説明した
が、当業者であれば本発明の要旨及び範囲から逸脱する
ことなく様々な修正態様及び変更態様を実施することが
可能なことは明白であろう。従って、本発明は特許請求
の範囲の記載によってのみ限定されるべきである。本発
明によれば、高負荷電流を伴う用途においても、ソリッ
ドステートリレーのＥＭＩノイズ（雑音）を非常に小さ
く抑えることができる。
が、当業者であれば本発明の要旨及び範囲から逸脱する
ことなく様々な修正態様及び変更態様を実施することが
可能なことは明白であろう。従って、本発明は特許請求
の範囲の記載によってのみ限定されるべきである。本発
明によれば、高負荷電流を伴う用途においても、ソリッ
ドステートリレーのＥＭＩノイズ（雑音）を非常に小さ
く抑えることができる。
【図１】 従来技術のにより構成されたソリッドステー
トリレーを示す回路図である。
トリレーを示す回路図である。
【図２】 図１の回路で得られる波形を示す一連の波形
図である。
図である。
【図３】 本発明により構成されたソリッドステートリ
レーを示す回路図である。
レーを示す回路図である。
１６…負荷、１８…電源、３０…入力信号源、２５、２
７…発光ダイオード、４２…フォトダイオード、４４…
光起電力アレイ、５７、５８…ＭＯＳＦＥＴ。
７…発光ダイオード、４２…フォトダイオード、４４…
光起電力アレイ、５７、５８…ＭＯＳＦＥＴ。
Claims (3)
- 【請求項１】 交流電源と負荷に直列に接続するのに適
合した一対の出力端子の間に逆並列関係に接続された一
対のシリコン制御整流器（ＳＣＲ）を備え、 各ＳＣＲは、上記一対の出力端子の一方に接続されたア
ノード、上記一対の出力端子の他方の端子に接続された
カソード、及びゲート端子を有し、 さらに、上記一対の各ＳＣＲのゲート端子間を接続する
１つの電流経路を形成する双方向半導体スイッチング手
段と、 各々の出力端子から各々のゲート端子へ一方向に電流を
移動させるための手段と、 入力信号の供給源と、 上記入力信号の供給源からの信号を加えて、上記双方向
半導体スイッチング手段を急速に作動させ、上記ＳＣＲ
のゲート端子への電流経路を形成させると共に、上記入
力信号の供給源によって入力信号が供給される間上記双
方向半導体スイッチング手段をオン状態に保つための手
段と、 上記出力端子間の電圧を監視すると共に、上記入力信号
の供給源からの入力信号を加えられて、上記出力端子間
の電圧があらかじめ選択された値より小さい間のみ双方
向半導体スイッチング手段を急速に作動させるための手
段の動作を行わせる手段と、を具備するソリッドステー
トリレー。 - 【請求項２】 交流電源と負荷に直列に接続するのに適
合した一対の出力端子の間に逆並列関係に接続され、各
々、アノード、カソード、及びゲート端子を有する一対
のシリコン制御整流器（ＳＣＲ）と、 上記一対の各ＳＣＲののゲート端子を互いに接続する１
つの電流経路を形成する双方向半導体スイッチと、 上記各出力端子を上記ゲート端子の一方に接続する単方
向回路素子と、 入力信号の供給源と、 上記入力信号の供給源からの信号を加えられて、上記双
方向半導体スイッチを急速に作動させる第１の回路と、 上記入力信号の供給源からの信号を加えられて、上記入
力信号の供給源によって入力信号が供給される間上記双
方向半導体スイッチをオン状態に保つ第２の回路と、 上記出力端子間の電圧を監視すると共に、上記入力信号
の供給源からの入力信号が加えられて、上記出力端子間
の電圧があらかじめ選択された値より小さい間のみ双方
向半導体スイッチを急速に作動させる上記第１の回路の
動作を行わせるブリッジ回路とを具備するソリッドステ
ートリレー。 - 【請求項３】 交流電源と負荷に直列に接続するのに適
合した一対の出力端子の間に逆並列関係に接続され、各
々、アノード、カソード、及びゲート端子を有する一対
のシリコン制御整流器（ＳＣＲ）と入力信号の供給源
と、 各々ソース端子、ドレイン端子を有し及びゲート端子を
有する酸化物シリコン電界効果トランジスタからなる双
方向半導体スイッチで、上記ソース端子が互いに結合さ
れており、上記ドレイン端子が上記ＳＣＲのゲート端子
に結合されており、上記ゲート端子が上記入力信号の供
給源からの信号に応答して供給される入力信号を受け取
るよう結合されている双方向半導体スイッチと、 上記各出力端子を上記ＳＣＲのゲート端子に接続する単
方向回路素子と、 上記入力信号の供給源からの信号を加えられて、上記双
方向半導体スイッチを急速に作動させる第１の回路と、 上記入力信号の供給源からの信号を加えられて、上記入
力信号の供給源によって入力信号が供給される間上記双
方向半導体スイッチをオン状態に保つ第２の回路と、 上記出力端子間の電圧を監視すると共に、上記入力信号
の供給源からの入力信号が加えられたとき、上記出力端
子間の電圧があらかじめ選択された値より小さい間の
み、双方向半導体スイッチを急速に作動させるための上
記第１の回路の動作を行わせるブリッジ回路と、を具備
するソリッドステートリレー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US191801 | 1994-02-03 | ||
| US08/191,801 US5440440A (en) | 1994-02-03 | 1994-02-03 | High current solid state AC relay with low EMI emission |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226130A true JPH07226130A (ja) | 1995-08-22 |
Family
ID=22706984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7037736A Ceased JPH07226130A (ja) | 1994-02-03 | 1995-02-03 | 低障害電波放射型大電流ソリッドステートリレー |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5440440A (ja) |
| JP (1) | JPH07226130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6556406B1 (en) | 1998-02-12 | 2003-04-29 | Omron Corporation | Solid-state relay |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030197999A1 (en) * | 2002-04-23 | 2003-10-23 | Mainstream Engineering Corp. | Device to increase the closing force of AC powered contactors, relays and solenoids |
| US7154229B2 (en) * | 2004-11-04 | 2006-12-26 | Osram Sylvania, Inc. | Electronic ballast with load shed circuit |
| JP6930336B2 (ja) * | 2017-09-27 | 2021-09-01 | ヤマハ株式会社 | 電源回路および音響機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3571660A (en) * | 1968-12-06 | 1971-03-23 | Honeywell Inc | Voltage regulating circuit |
| US5146386A (en) * | 1990-12-05 | 1992-09-08 | Potter & Brumfield, Inc. | Electronic monitoring and redundant control circuit for a power switch |
-
1994
- 1994-02-03 US US08/191,801 patent/US5440440A/en not_active Expired - Lifetime
-
1995
- 1995-02-03 JP JP7037736A patent/JPH07226130A/ja not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6556406B1 (en) | 1998-02-12 | 2003-04-29 | Omron Corporation | Solid-state relay |
Also Published As
| Publication number | Publication date |
|---|---|
| US5440440A (en) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504449A (en) | Power driver circuit | |
| US4366522A (en) | Self-snubbing bipolar/field effect (biofet) switching circuits and method | |
| US4581542A (en) | Driver circuits for emitter switch gate turn-off SCR devices | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| US10243356B2 (en) | Overvoltage protection device | |
| JPH07226130A (ja) | 低障害電波放射型大電流ソリッドステートリレー | |
| US4339670A (en) | Zero voltage switching AC relay circuit | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| US3927332A (en) | Drive circuit for controlling conduction of a semiconductor device | |
| US3940633A (en) | GTO turn-off circuit providing turn-off gate current pulse proportional to anode current | |
| JPH02202375A (ja) | 電力用半導体モジュール | |
| Biswas et al. | An autoprotecting gate drive circuit for GTO thyristors | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JPH0444848B2 (ja) | ||
| JPH0237828A (ja) | Ｉｇｂｔの過電流保護回路 | |
| JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| JP3657676B2 (ja) | 切換えスイッチング手段と双方向性切換えスイッチング手段 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPS5858900B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20040629 |