JP2013168400A - 半導体デバイス検査装置用配線基板及びその製造方法 - Google Patents
半導体デバイス検査装置用配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013168400A JP2013168400A JP2012029217A JP2012029217A JP2013168400A JP 2013168400 A JP2013168400 A JP 2013168400A JP 2012029217 A JP2012029217 A JP 2012029217A JP 2012029217 A JP2012029217 A JP 2012029217A JP 2013168400 A JP2013168400 A JP 2013168400A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- inspection apparatus
- wiring board
- device inspection
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】低い熱膨張率と高い機械的強度を有するとともに、容易に製造することができ、製造コストの低減を図ることのできる半導体デバイス検査装置用配線基板及びその製造方法提供する。
【解決手段】 エッチングによって所定部位に複数の透孔が形成された金属板材を、前記透孔の位置が重なるように積層して固着された金属基材と、前記金属基材の表面及び前記透孔の内壁部に配設された樹脂層と、前記樹脂層によって前記金属基材と電気的に絶縁された状態で配設された導体パターンとを具備したことを特徴とする。
【選択図】図1
【解決手段】 エッチングによって所定部位に複数の透孔が形成された金属板材を、前記透孔の位置が重なるように積層して固着された金属基材と、前記金属基材の表面及び前記透孔の内壁部に配設された樹脂層と、前記樹脂層によって前記金属基材と電気的に絶縁された状態で配設された導体パターンとを具備したことを特徴とする。
【選択図】図1
Description
本発明は、半導体デバイス検査装置用配線基板及びその製造方法に関する。
半導体デバイスの製造工程では、半導体ウエハ上に形成された半導体デバイスの電気的な検査を行うためのプローバ、パッケージングされた半導体デバイスの電気的な検査を行うためのハンドラ等の半導体デバイスの検査装置が用いられている(例えば、特許文献1、特許文献2参照。)。このような半導体デバイスの検査装置、例えば、プローバでは、検査信号を生成し被測定半導体デバイスからの信号を測定するテスタと、半導体ウエハ上の電極パッドに接触されるプローブとを電気的に接続する部分に、テスタからの信号線のピッチをプローブのピッチに変換して電気的な接続を行う半導体デバイス検査装置用配線基板が用いられている。
上記の半導体デバイス検査装置用配線基板では、温度変化による膨張及び収縮を少なくする必要があり、熱膨張係数の小さな材料から構成することが必要とされている。また、機械的な力が加わる部分に配置されるため機械的強度も確保する必要がある。このため、樹脂製の基板等を用いることが難しく、従来はセラミック製の基板等が多く用いられている。
上記のとおり、半導体デバイス検査装置用配線基板では、熱膨張係数を低くすることと、高い機械的強度を確保することが必要とされるため、その材料としてセラミックが用いられていた。しかしながら、セラミックは高価でありその加工も容易でないため、半導体デバイス検査装置用配線基板の製造コストが高くなるという問題があった。
本発明は、上記従来の事情に対処してなされたものであり、低い熱膨張率と高い機械的強度を有するとともに、容易に製造することができ、製造コストの低減を図ることのできる半導体デバイス検査装置用配線基板及びその製造方法を提供することを目的とする。
本発明の半導体デバイス検査装置用配線基板の一態様は、エッチングによって所定部位に複数の透孔が形成された金属板材を、前記透孔の位置が重なるように積層して固着された金属基材と、前記金属基材の表面及び前記透孔の内壁部に配設された樹脂層と、前記樹脂層によって前記金属基材と電気的に絶縁された状態で配設された導体パターンとを具備したことを特徴とする。
本発明の半導体デバイス検査装置用配線基板の製造方法の一態様は、半導体デバイス検査装置に用いられる半導体デバイス検査装置用配線基板を製造する方法であって、複数の金属板材に、エッチングにより所定部位に複数の透孔を形成するエッチング工程と、複数の前記金属板材を、前記透孔の位置が重なるように積層して拡散接合し、金属基材とする接合工程と、前記金属基材の表面及び前記透孔の内壁部に樹脂層を形成する樹脂層形成工程と、前記樹脂層によって前記金属基材と電気的に絶縁された状態の導体パターンを形成する導体パターン形成工程とを具備したことを特徴とする。
本発明によれば、低い熱膨張率と高い機械的強度を有するとともに、容易に製造することができ、製造コストの低減を図ることのできる半導体デバイス検査装置用配線基板及びその製造方法提供することができる。
以下、本発明の実施形態を、図面を参照して説明する。
まず、図1を参照して半導体デバイス検査装置として、半導体ウエハに形成された半導体デバイスの検査を行うプローブ装置の構成について説明する。図1に示すように、プローブ装置1には、半導体ウエハWを載置するための載置台10が配設されている。この載置台10は、図示しない駆動機構を具備しており、図中矢印で示すように、x−y−z方向に移動可能とされている。
載置台10の上方には、プローブカード20が配設されている。プローブカード20は、半導体デバイス検査装置用配線基板21と、この半導体デバイス検査装置用配線基板21と電気的に接続された複数のプローブ22と、これらのプローブ22を支持するプローブ支持板23とを具備している。また、プローブカード20の上方には、検査用の信号を送るとともに、半導体デバイスからの信号を検出して半導体デバイスの状態を検査するためのテスタに接続されたテストヘッド30が配設されている。
プローブ22は、金属の導電性材料により針状に形成されている。プローブ22は、半導体ウエハW上に形成された半導体デバイスの電極に対応して配設されており、プローブ支持板21の厚み方向に貫通し、プローブ支持板21に支持されている。プローブ22の先端部は、プローブ支持板21の下面から突出し、プローブ22の基端部は、半導体デバイス検査装置用配線基板21の電極端子(図示せず)に接続されている。
上記のように半導体デバイス検査装置用配線基板21の図1中下面側には、プローブ22のピッチ(例えばミクロンオーダ)に応じたピッチの電極端子が配設されている。一方、半導体デバイス検査装置用配線基板21の図1中上面側には、テスタのテストヘッド30の電極ピッチ(例えばミリオーダ)に応じたピッチの電極端子が配設されている。したがって、半導体デバイス検査装置用配線基板21は、多層に配設された電極パターンによって電極ピッチを変換するようになっている。
以上のように構成されたプローブ装置1を用いて、半導体ウエハWに形成された半導体デバイスの電気的な検査を行う際には、半導体ウエハWを載置台10上に載置し、載置台10によって半導体ウエハWを上昇させる。そして、半導体ウエハWの各電極を、対応するプローブ22に接触させることによって、電気的な導通を得、テストヘッド30に接続されたテスタによって半導体デバイスの電気的特性の良否が検査される。
次に、図2〜5を参照して、本発明の一実施形態に係る半導体デバイス検査装置用配線基板の製造工程について説明する。
図2(a)に示すように、本実施形態では、複数の金属板材101の所定位置に、フォトリソグラフィー等によって形成したマスクを使用し、ウェットエッチング又はドライエッチングによって透孔102を形成する。
金属板材101としては、例えば、低膨張率の金属、例えば線膨張率α(×10−6/℃)が10.0以下、より好ましくは6.0以下の金属からなる板材を用いることが好ましい。具体的には、例えば、42アロイ等の鉄・ニッケル合金、コバール等の鉄・ニッケル・コバルト合金を用いることができる。
また、金属板材101としては、板厚が0.01〜0.5mm程度のものを用いることが好ましい。板厚が0.5mmより厚いものを用いると、エッチングによって形成した透孔102の内径が板厚方向の中間部で小さくなり、板厚方向両端部で大きくなる傾向が生じるが、板厚が0.01〜0.5mm程度のものを用いることによって、エッチングによって形成した透孔102の内径を略一定とすることができる。
次に、図2(b)に示すように、上記エッチング工程によって透孔102を形成した金属板材101を、透孔102の位置が重なるように所定枚数積層し、拡散接合によってこれらの金属板材101を接合し、金属基体110を形成する。この金属基体110の全体の厚さは、半導体デバイス検査装置用配線基板に必要とされる厚さに応じて決定されるが、例えば、1mm〜20mm程度とされる。したがって、積層される金属板材101の数は、例えば10枚〜2000枚程度となる。
次に、図2(c)に示すように、金属基体110の表面及び透孔102の内壁部に絶縁性の樹脂からなるコーティング層111を形成する。このコーティング層111は、金属基体110と後述する導体層との電気的な絶縁を確保するためと、金属基体110の外側端面にメッキ膜等が形成されることを防止するためのものである。
この後、図2(d)に示すように、透孔102の内部に、絶縁性の樹脂112を充填する。これによって、半導体デバイス検査装置用配線基板の基材(コア材)が完成する。
一方、図3(a)に示すように、上記の金属基体110とは別に、樹脂等からなる絶縁層121の両面に銅箔等からなる導体層122が形成された複数の積層材120を準備する。
そして、図3(b)に示すように、これらの積層材120に、フォトリソグラフィー工程等によって所定パターンのレジストマスク123を形成する。
次に、図3(c)に示すように、レジストマスク123をマスクとして、積層材120の導体層122をエッチングし、導体層122を所定のパターンにパターニングし、この後、レジストマスク123を除去する。
次に、図3(c)に示すように、レジストマスク123をマスクとして、積層材120の導体層122をエッチングし、導体層122を所定のパターンにパターニングし、この後、レジストマスク123を除去する。
次に、図3(d)に示すように、樹脂等からなる絶縁層131と、銅箔等からなる導体層132とを有する部材、本実施形態では樹脂付き銅箔130を積層材120に積層させる。
この後、図3(e)に示すように、樹脂付き銅箔130と積層材120とをプレスして圧着させて、積層板140を得る。
この後、図3(e)に示すように、樹脂付き銅箔130と積層材120とをプレスして圧着させて、積層板140を得る。
次に、図4(a)に示すように、積層板140の所定部位にSVH(Surface Via Hole)となる貫通孔141を形成し、この貫通孔141内及び表裏面にメッキ等によって、導体層142を形成する。
次に、図4(b)に示すように、積層板140に、フォトリソグラフィー工程等によって所定パターンのレジストマスク143を形成する。
次に、図4(c)に示すように、レジストマスク143をマスクとして、積層板140の導体層142をエッチングし、導体層142を所定のパターンにパターニングし、この後、レジストマスク143を除去する。
次に、図4(c)に示すように、レジストマスク143をマスクとして、積層板140の導体層142をエッチングし、導体層142を所定のパターンにパターニングし、この後、レジストマスク143を除去する。
次に、図4(d)に示すように、金属基体110の両面に、積層板140を接着樹脂151を用いて接着し、図4(e)に示すように、積層体150を得る。
次に、図5(a)に示すように、積層体150の金属基体110の透孔102の部位に、スルーホールとなる透孔152を形成する。このスルーホールとなる透孔152の形成工程では、金属基体110の金属部分に孔を形成することがなく、透孔102内に充填された樹脂112に孔を形成するので、容易に透孔152を形成することができる。
次に、図5(b)に示すように、積層体150の透孔152内及び表裏面にめっきにより導体層153を形成し、透孔152内に樹脂154を充填した後、さらに積層体150の表裏面にめっきにより導体層155を形成する。
次に、図5(c)に示すように、フォトリソグラフィー等によって、導体層155の上に所定パターンのレジストマスク156を形成する。
次に、図5(d)に示すように、レジストマスク156を介して導体層155をエッチングし、この後レジストマスク156を除去する。
次に、図5(d)に示すように、レジストマスク156を介して導体層155をエッチングし、この後レジストマスク156を除去する。
上記の工程によって製造された半導体デバイス検査装置用配線基板では、42アロイ等の低膨張率の金属板材101を複数積層させて接合した金属基体110をコア材とし、この金属基体110の透孔102内及び表裏面に絶縁層を介して導体パターンが形成された構成となっている。したがって、低膨張率で、かつ機械的強度が高い半導体デバイス検査装置用配線基板を得ることができる。また、積層させる前の金属板材101にエッチングによって透孔を形成しているので、金属部分にドリル等で孔を形成する必要が無く、容易に製造することができ、その製造コストも抑制することができる。
次に、半導体デバイス検査装置用配線基板の製造方法の他の実施形態について説明する。なお、図2に示した金属板材101を接合して金属基体110を形成する工程については、同様であるため、重複した説明は省略する。この製造方法では、図6(a)に示すように、樹脂等からなる絶縁層121の両面に銅箔等からなる導体層122が形成された複数の積層材120を準備する。
そして、図6(b)に示すように、これらの積層材120の所定部位にSVH(Surface Via Hole)となる貫通孔125を形成し、この貫通孔125内及び導体層122上にメッキ等によって、導体層126を形成する。
次に、図6(c)に示すように、フォトリソグラフィー工程等によって所定パターンのレジストマスク127を形成する。
次に、図6(d)に示すように、レジストマスク127をマスクとして、積層材120の導体層126をエッチングし、導体層126を所定のパターンにパターニングし、この後、レジストマスク127を除去する。
次に、図6(d)に示すように、レジストマスク127をマスクとして、積層材120の導体層126をエッチングし、導体層126を所定のパターンにパターニングし、この後、レジストマスク127を除去する。
次に、樹脂付き銅箔等を積層させることなく、図6(e)に示すように、金属基体110の両面に、積層材120を接着樹脂161を用いて接着し、図6(f)に示すように、積層体160を得る。
次に、図7(a)に示すように、積層体160の金属基体110の透孔102の部位に、スルーホールとなる透孔162を形成する。このスルーホールとなる透孔162の形成工程では、金属基体110の金属部分に孔を形成することがなく、透孔102内に充填された樹脂112に孔を形成するので、容易に透孔162を形成することができる。
次に、図7(b)に示すように、積層体160の透孔162内及び表裏面にめっきにより導体層163を形成し、透孔162内に樹脂164を充填した後、さらに積層体160の表裏面にめっきにより導体層165を形成する。
次に、図7(c)に示すように、フォトリソグラフィー等によって、導体層165の上に所定パターンのレジストマスク166を形成する。
次に、図7(d)に示すように、レジストマスク166を介して導体層165をエッチングし、この後レジストマスク166を除去する。
次に、図7(d)に示すように、レジストマスク166を介して導体層165をエッチングし、この後レジストマスク166を除去する。
この後、図8(a)に示すように、積層体160の両面に、絶縁層171及び導体層172を有するビルド層170を張り付ける。
次に、図8(b)に示すように、積層体160のビルド層170の所定部位にレーザによりビア173を形成し、ビア173内及び導体層172の上にメッキにより導体層174を形成する。
次に、図8(c)に示すように、積層板160に、フォトリソグラフィー工程等によって所定パターンのレジストマスク180を形成する。
次に、図9に示すように、レジストマスク180をマスクとして、積層板160の導体層174をエッチングし、導体層174を所定のパターンにパターニングし、この後、レジストマスク180を除去する。
次に、図9に示すように、レジストマスク180をマスクとして、積層板160の導体層174をエッチングし、導体層174を所定のパターンにパターニングし、この後、レジストマスク180を除去する。
以上の工程によって製造された半導体デバイス検査装置用配線基板では、前述した工程によって製造されたものと同様に、42アロイ等の低膨張率の金属板材101を複数積層させて接合した金属基体110をコア材とし、この金属基体110の透孔102内及び表裏面に絶縁層を介して導体パターンが形成された構成となっている。したがって、低膨張率で、かつ機械的強度が高い半導体デバイス検査装置用配線基板を得ることができる。また、積層させる前の金属板材101にエッチングによって透孔を形成しているので、金属部分にドリル等で孔を形成する必要が無く、容易に製造することができ、その製造コストも抑制することができる。
以上本発明を実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。
101……金属板材、102……透孔、110……金属基体、111……コーティング層、112……樹脂、120……積層材、121……絶縁層、122……導体層、123……レジストマスク、130……樹脂付き銅箔、131……絶縁層、132……導体層、140……積層板、141……貫通孔、142……導体層、143……レジストマスク、150……積層体、151……接着樹脂、152……透孔、153……導体層、154……樹脂、155……導体層、156……レジストマスク、160……積層体、162……透孔、163……導体層、164……樹脂、165……導体層、166……レジストマスク、170……ビルド層、171……絶縁層、172……導体層、173……ビア、174……導体層、180……レジストマスク。
Claims (5)
- エッチングによって所定部位に複数の透孔が形成された金属板材を、前記透孔の位置が重なるように積層して固着された金属基材と、
前記金属基材の表面及び前記透孔の内壁部に配設された樹脂層と、
前記樹脂層によって前記金属基材と電気的に絶縁された状態で配設された導体パターンと
を具備したことを特徴とする半導体デバイス検査装置用配線基板。 - 請求項1記載の半導体デバイス検査装置用配線基板であって、
前記導体パターンの表面に、さらに樹脂層と導体パターンが積層されて配置されていることを特徴とする半導体デバイス検査装置用配線基板。 - 請求項1又は2記載の半導体デバイス検査装置用配線基板であって、
一方の面に、半導体デバイスの電気的特性を測定するためのテスタのテストヘッドの電極ピッチに対応したピッチで複数の電極が形成され、他方の面に、半導体デバイスの電極に接触されるプローブのピッチに対応したピッチで複数の電極が形成されていることを特徴とする半導体デバイス検査装置用配線基板。 - 請求項1〜3いずれか1項記載の半導体デバイス検査装置用配線基板であって、
前記金属板材が42アロイからなることを特徴とする半導体デバイス検査装置用配線基板。 - 半導体デバイス検査装置に用いられる半導体デバイス検査装置用配線基板を製造する方法であって、
複数の金属板材に、エッチングにより所定部位に複数の透孔を形成するエッチング工程と、
複数の前記金属板材を、前記透孔の位置が重なるように積層して拡散接合し、金属基材とする接合工程と、
前記金属基材の表面及び前記透孔の内壁部に樹脂層を形成する樹脂層形成工程と、
前記樹脂層によって前記金属基材と電気的に絶縁された状態の導体パターンを形成する導体パターン形成工程と
を具備したことを特徴とする半導体デバイス検査装置用配線基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012029217A JP2013168400A (ja) | 2012-02-14 | 2012-02-14 | 半導体デバイス検査装置用配線基板及びその製造方法 |
CN2013100436340A CN103245802A (zh) | 2012-02-14 | 2013-02-04 | 半导体器件检查装置用布线基板及其制造方法 |
KR1020130012441A KR20130093539A (ko) | 2012-02-14 | 2013-02-04 | 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법 |
TW102105076A TW201337284A (zh) | 2012-02-14 | 2013-02-08 | 半導體元件檢查裝置用配線基板及其製造方法 |
US13/763,781 US20130206460A1 (en) | 2012-02-14 | 2013-02-11 | Circuit board for semiconductor device inspection apparatus and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012029217A JP2013168400A (ja) | 2012-02-14 | 2012-02-14 | 半導体デバイス検査装置用配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013168400A true JP2013168400A (ja) | 2013-08-29 |
Family
ID=48925449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012029217A Pending JP2013168400A (ja) | 2012-02-14 | 2012-02-14 | 半導体デバイス検査装置用配線基板及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130206460A1 (ja) |
JP (1) | JP2013168400A (ja) |
KR (1) | KR20130093539A (ja) |
CN (1) | CN103245802A (ja) |
TW (1) | TW201337284A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6631114B2 (ja) * | 2015-09-17 | 2020-01-15 | 富士電機株式会社 | 半導体装置及び半導体装置の計測方法 |
TWI627418B (zh) * | 2016-05-13 | 2018-06-21 | 南韓商英泰克普拉斯有限公司 | 半導體元件檢查裝置 |
JP6823986B2 (ja) * | 2016-09-28 | 2021-02-03 | 東京エレクトロン株式会社 | 基板検査装置及び基板検査方法 |
KR20190041215A (ko) * | 2017-10-12 | 2019-04-22 | 주식회사 아모그린텍 | 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판 |
JP7170494B2 (ja) * | 2018-10-15 | 2022-11-14 | 東京エレクトロン株式会社 | 中間接続部材及び検査装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6433739B1 (en) * | 1998-03-17 | 2002-08-13 | Qualcomm, Incorporated | Method and apparatus for synchronizing base stations using remote synchronizing stations |
JP4045143B2 (ja) * | 2002-02-18 | 2008-02-13 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 |
CN1215545C (zh) * | 2002-03-29 | 2005-08-17 | 株式会社东芝 | 半导体测试装置 |
JP3591524B2 (ja) * | 2002-05-27 | 2004-11-24 | 日本電気株式会社 | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ |
US7145354B2 (en) * | 2005-03-28 | 2006-12-05 | Texas Instruments Incorporated | Resilient probes for electrical testing |
JP2007178165A (ja) * | 2005-12-27 | 2007-07-12 | Yokowo Co Ltd | 検査ユニット |
US20110006799A1 (en) * | 2008-02-21 | 2011-01-13 | Tokyo Electron Limited | Method for manufacturing probe supporting plate, computer storage medium and probe supporting plate |
JP5367616B2 (ja) * | 2009-02-23 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
KR101018109B1 (ko) * | 2009-08-24 | 2011-02-25 | 삼성전기주식회사 | 다층 배선 기판 및 그의 제조방법 |
-
2012
- 2012-02-14 JP JP2012029217A patent/JP2013168400A/ja active Pending
-
2013
- 2013-02-04 KR KR1020130012441A patent/KR20130093539A/ko active IP Right Grant
- 2013-02-04 CN CN2013100436340A patent/CN103245802A/zh active Pending
- 2013-02-08 TW TW102105076A patent/TW201337284A/zh unknown
- 2013-02-11 US US13/763,781 patent/US20130206460A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130206460A1 (en) | 2013-08-15 |
KR20130093539A (ko) | 2013-08-22 |
TW201337284A (zh) | 2013-09-16 |
CN103245802A (zh) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4862017B2 (ja) | 中継基板、その製造方法、プローブカード | |
JP5396112B2 (ja) | プローブカード | |
JP4920769B2 (ja) | 導電性接触子用ホルダ | |
TWI389269B (zh) | 配線基板及探針卡 | |
JP5030060B2 (ja) | 電気信号接続装置 | |
JPWO2007142204A1 (ja) | プローブカード | |
JP2017090067A (ja) | 検査用配線基板 | |
JP2013168400A (ja) | 半導体デバイス検査装置用配線基板及びその製造方法 | |
KR20090085726A (ko) | 공간 변환기 및 이를 포함하는 프로브 카드 | |
JP2014122882A (ja) | 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置 | |
JP5408602B2 (ja) | 多層配線基板 | |
JP2012093375A (ja) | 接触子組立体を用いたlsiチップ検査装置 | |
JP2011022001A (ja) | プローブカード | |
JP4944982B2 (ja) | 半導体ウェハの検査方法および半導体装置の製造方法 | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
JP2009222597A (ja) | 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法 | |
JP2007225581A5 (ja) | ||
JP2009129609A (ja) | 複合導電性シート、異方導電性コネクター、アダプター装置および回路装置の電気的検査装置 | |
TWI271528B (en) | Method of circuit electrical test | |
WO2021039898A1 (ja) | 検査治具、及び検査装置 | |
JP2003084040A (ja) | 半導体検査装置の製造方法および半導体検査装置 | |
JP5164543B2 (ja) | プローブカードの製造方法 | |
JP2010054463A (ja) | 半導体検査装置及びその製造方法 | |
JP2013002931A (ja) | プローブ支持基板及びその製造方法 | |
JP2006038459A (ja) | Bgaパッケージ用検査用具及び検査方法 |