CN103245802A

CN103245802A - 半导体器件检查装置用布线基板及其制造方法

Info

Publication number: CN103245802A
Application number: CN2013100436340A
Authority: CN
Inventors: 望月纯; 保坂久富; 星野智久
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2012-02-14
Filing date: 2013-02-04
Publication date: 2013-08-14
Also published as: JP2013168400A; TW201337284A; KR20130093539A; US20130206460A1

Abstract

本发明提供一种半导体器件检查装置用布线基板及其制造方法。该半导体器件检查装置用布线基板具有较低的热膨胀率和较高的机械强度，并且能够易于制造且能够谋求降低制造成本。其特征在于，半导体器件检查装置用布线基板包括：金属基材，其是通过将利用蚀刻在规定部位形成有多个透孔的金属板材以使上述透孔的位置重叠的方式层叠并进行固定接合而形成的；树脂层，其配置于上述金属基材的表面和上述透孔的内壁部；导体图案，其以与上述金属基材之间被上述树脂层电绝缘的状态配置。

Description

半导体器件检查装置用布线基板及其制造方法

技术领域

本发明涉及一种半导体器件检查装置用布线基板及其制造方法。

背景技术

在半导体器件的制造工序中，使用用于对形成在半导体晶圆上的半导体器件进行电气特性检查的探针台、用于对封装后的半导体器件进行电气特性检查的处理机（han dler）等半导体器件的检查装置（例如，参照专利文献1、专利文献2。）。在这种半导体器件的检查装置、例如探针台中，在将产生检查信号并对来自被检测半导体器件的信号进行检测的测试器和与半导体晶圆上的电极焊盘相接触的探针电连接的部分处，使用将来自测试器的信号线的间距转换成探针的间距以进行电连接的半导体器件检查装置用布线基板。

在上述半导体器件检查装置用布线基板中，需要减小温度变化造成的膨胀和收缩，并需要利用热膨胀系数较小的材料来构成该半导体器件检查装置用布线基板。另外，由于上述半导体器件检查装置用布线基板配置于要被施加机械力的部分，因此还需要确保机械强度。因此，难以使用树脂制的基板等，以往多使用陶瓷制的基板等。

专利文献1：日本特开2010－2302号公报

专利文献2：再公表专利WO2009/104589号公报

如上所述，在半导体器件检查装置用布线基板中，由于需要降低热膨胀系数并确保较高的机械强度，因此，将陶瓷用作了半导体器件检查装置用布线基板的材料。然而，由于陶瓷昂贵且其加工也不容易，因此存在半导体器件检查装置用布线基板的制造成本变高这样的问题。

发明内容

本发明是为了应对上述以往的情况而做成的，其目的在于提供一种具有较低的热膨胀率和较高的机械强度、并且能够易于制造且能够谋求降低制造成本的半导体器件检查装置用布线基板及其制造方法。

本发明的半导体器件检查装置用布线基板的一技术方案的特征在于，该半导体器件检查装置用布线基板包括：金属基材，其是通过将多张利用蚀刻而在规定部位形成有多个透孔的金属板材以使上述透孔的位置重叠的方式层叠并进行固定接合而形成的；树脂层，其配置于上述金属基材的表面和上述透孔的内壁部；导体图案，其以与上述金属基材之间被上述树脂层电绝缘的状态配置。

本发明的半导体器件检查装置用布线基板的制造方法的一技术方案是制造用于半导体器件检查装置的半导体器件检查装置用布线基板的方法，其特征在于，该方法包括以下工序：蚀刻工序，利用蚀刻在多张金属板材的规定部位形成多个透孔；接合工序，将多张上述金属板材以使上述透孔的位置重叠的方式层叠和扩散接合，从而形成为金属基材；树脂层形成工序，在上述金属基材的表面和上述透孔的内壁部形成树脂层；导体图案形成工序，形成与上述金属基材之间被上述树脂层电绝缘的状态的导体图案。

采用本发明，能够提供一种具有较低的热膨胀率和较高的机械强度、并且能够易于制造且能够谋求降低制造成本的半导体器件检查装置用布线基板及其制造方法。

附图说明

图1是示意性地表示本发明的一实施方式的探针装置的结构的图。

图2的（a）～图2的（d）是表示本发明的一实施方式的制造工序的一部分的图。

图3的（a）～图3的（e）是表示本发明的一实施方式的制造工序的一部分的图。

图4的（a）～图4的（e）是表示本发明的一实施方式的制造工序的一部分的图。

图5的（a）～图5的（d）是表示本发明的一实施方式的制造工序的一部分的图。

图6的（a）～图6的（f）是表示本发明的其他实施方式的制造工序的一部分的图。

图7的（a）～图7的（d）是表示本发明的其他实施方式的制造工序的一部分的图。

图8的（a）～图8的（c）是表示本发明的其他实施方式的制造工序的一部分的图。

图9是表示本发明的其他实施方式的制造工序的一部分的图。

具体实施方式

下面，参照附图说明本发明的实施方式。

首先，参照图1，说明作为半导体器件检查装置的、用于对形成于半导体晶圆的半导体器件进行检查的探针装置的结构。如图1所示，在探针装置1中配置有用于载置半导体晶圆W的载置台10。该载置台10具有未图示的驱动机构，并且如图中箭头所示那样能够沿x－y－z方向移动。

在载置台10的上方配置有探针卡20。探针卡20包括：半导体器件检查装置用布线基板21；多个探针22，其与该半导体器件检查装置用布线基板21电连接；探针支承板23，其用于支承上述探针22。另外，在探针卡20的上方配置有与测试器相连接的测试头30，该测试器用于发送检查用的信号并且通过检测来自半导体器件的信号来检查半导体器件的状态。

探针22由金属的导电性材料形成为针状。探针22与形成在半导体晶圆W上的半导体器件的电极相对应地配置，该探针22沿探针支承板21的厚度方向贯穿该探针支承板21并由探针支承板21支承。探针22的顶端部从探针支承板21的下表面突出，探针22的基端部与半导体器件检查装置用布线基板21的电极端子（未图示）相连接。

如上所述，在图1中的半导体器件检查装置用布线基板21的下表面侧配置有间距与探针22的间距（例如微米级）相对应的电极端子。另一方面，在图1中的半导体器件检查装置用布线基板21的上表面侧配置有间距与测试器的测试头30的电极间距（例如毫米级）相对应的电极端子。因而，半导体器件检查装置用布线基板21通过多层配置的电极图案来转换电极间距。

当要使用如上构成的探针装置1来对形成于半导体晶圆W的半导体器件进行电气特性检查时，将半导体晶圆W载置在载置台10上，利用载置台使半导体晶圆W上升。然后，通过使半导体晶圆W的各电极与相对应的探针22接触来获得电导通，并通过与测试头30连接的测试器来检查半导体器件的电气特性的好坏。

接着，参照图2～图5，说明本发明的一实施方式的半导体器件检查装置用布线基板的制造工序。

如图2的（a）所示，在本实施方式中，使用利用光刻等形成的掩模通过湿蚀刻或干蚀刻在多张金属板材101的规定位置形成透孔102。

作为金属板材101，例如，优选使用由低膨胀率的金属、例如线膨胀率α(×10^－6/℃）为10.0以下、更优选为6.0以下的金属构成的板材。具体而言，例如，能够使用#42合金等铁镍合金、科瓦合金（Kovar）等铁－镍－钴合金。

另外，作为金属板材101，优选使用板厚为0.01mm～0.5mm左右的金属板材。若使用板厚厚于0.5mm的金属板材，则利用蚀刻形成的透孔102的内径会产生在板厚方向的中间部变小、而在板厚方向两端部变大的倾向，但是，通过使用板厚为0.01mm～0.5mm左右的金属板材，能够使利用蚀刻形成的透孔102的内径大致恒定。

接着，如图2的（b）所示，通过将利用上述蚀刻工序形成有透孔102的金属板材101以使透孔102的位置重叠的方式层叠规定张数并进行扩散接合而将上述金属板材101接合，从而形成金属基体110。该金属基体110的整体厚度根据半导体器件检查装置用布线基板所需的厚度来决定，例如为1mm～20mm左右。因而，被层叠的金属板材101的数量例如为10张～2000张左右。

接着，如图2的（c）所示，在金属基体110的表面和透孔102的内壁部形成由绝缘性的树脂构成的涂层111。该涂层111用于确保金属基体110与后述的导体层之间的电绝缘并防止在金属基体110的外侧端面形成镀膜等。

之后，如图2的（d）所示，在透孔102的内部填充绝缘性的树脂112。由此，完成了半导体器件检查装置用布线基板的基材（芯材）。

另一方面，如图3的（a）所示，在上述金属基体110之外，另行准备多张层叠材料120，该多张层叠材料120在由树脂等构成的绝缘层121的两表面上形成有由铜箔等构成的导体层122。

然后，如图3的（b）所示，利用光刻工序等在上述层叠材料120上形成规定图案的抗蚀剂掩模123。

接着，如图3的（c）所示，以抗蚀剂掩模123为掩模，对层叠材料120的导体层122进行蚀刻，使导体层122图案形成为规定的图案，之后，去除抗蚀剂掩模123。

接着，如图3的（d）所示，将具有由树脂等构成的绝缘层131和由铜箔等构成的导体层132的构件、在本实施方式中为带树脂的铜箔130层叠于层叠材料120。

之后，如图3的（e）所示，通过对带树脂的铜箔130和层叠材料120加压而将带树脂的铜箔130和层叠材料120压接，获得层叠板140。

接着，如图4的（a）所示，在层叠板140的规定部位形成作为SVH（Surface Via Hole：表面导通孔）的通孔141，并利用镀法等在该通孔141内及层叠板140的正面和背面形成导体层142。

接着，如图4的（b）所示，利用光刻工序等在层叠板140上形成规定图案的抗蚀剂掩模143。

接着，如图4的（c）所示，以抗蚀剂掩模143为掩模，对层叠板140的导体层142进行蚀刻，使导体层142图案形成为规定的图案，之后，去除抗蚀剂掩模143。

接着，如图4的（d）所示，使用粘接树脂151在金属基体110的两表面粘接层叠板140，如图4的（e）所示那样获得层叠体150。

接着，如图5的（a）所示，在层叠体150的金属基体110的透孔102的部位形成作为通孔（through hole）的透孔152。在作为该通孔的透孔152的形成工序中，由于不在金属基体110的金属部分形成孔，而是在填充于透孔102内的树脂112上形成孔，因此能够容易地形成透孔152。

接着，如图5的（b）所示，利用镀法在层叠体150的透孔152内及层叠体150的正面和背面形成导体层153，在透孔152内填充树脂154，之后，进一步利用镀法在层叠体150的正面和背面形成导体层155。

接着，如图5的（c）所示，利用光刻等在导体层155之上形成规定图案的抗蚀剂掩模156。

接着，如图5的（d）所示，隔着抗蚀剂掩模156对导体层155进行蚀刻，然后去除抗蚀剂掩模156。

利用上述工序制造的半导体器件检查装置用布线基板形成为以下结构：将使#42合金等低膨胀率的金属板材101层叠多张并接合而成的金属基体110作为芯材，在该金属基体110的透孔102内及正面和背面隔着绝缘层形成有导体图案。因而，能够获得低膨胀率且机械强度较高的半导体器件检查装置用布线基板。另外，由于利用蚀刻在层叠之前的金属板材101上形成有透孔，因此，无需利用钻头等在金属部分形成孔，从而能够容易地进行制造，还能够抑制其制造成本。

接着，说明半导体器件检查装置用布线基板的制造方法的其他实施方式。此外，在该其他实施方式中，由于图2所示的、将金属板材101接合来形成金属基体110的工序与上述实施方式相同，因此省略重复的说明。在该制造方法中，如图6的（a）所示，准备多张层叠材料120，该多张层叠材料120在由树脂等构成的绝缘层121的两表面形成有由铜箔等构成的导体层122。

然后，如图6的（b）所示，在上述层叠材料120的规定部位形成作为SVH（Surface Via Hole：表面导通孔）的通孔125，利用镀法等在该通孔125内和导体层122上形成导体层126。

接着，如图6的（c）所示，利用光刻工序等形成规定图案的抗蚀剂掩模127。接着，如图6的（d）所示，以抗蚀剂掩模127为掩模，对层叠材料120的导体层126进行蚀刻，将导体层126图案形成为规定的图案，之后，去除抗蚀剂掩模127。

接着，不层叠带树脂的铜箔等，如图6的（e）所示，使用粘接树脂161将层叠材料120粘接于金属基体110的两表面，如图6的（f）所示，获得层叠体160。

接着，如图7的（a）所示，在层叠体160的金属基体110的透孔102的部位形成作为通孔的透孔162。在作为该通孔的透孔162的形成工序中，由于不在金属基体110的金属部分形成孔，而是在填充到透孔102内的树脂112上形成孔，因此能够容易地形成透孔162。

接着，如图7的（b）所示，利用镀法在层叠体160的透孔162内及该层叠体160的正面和背面形成导体层163，并在透孔162内填充树脂164，之后，进一步利用镀法在层叠体160的正面和背面形成导体层165。

接着，如图7的（c）所示，在导体层165之上，利用光刻等形成规定图案的抗蚀剂掩模166。

接着，如图7的（d）所示，隔着抗蚀剂掩模166对导体层165进行蚀刻，然后去除抗蚀剂掩模166。

之后，如图8的（a）所示，在层叠体160的两表面粘贴具有绝缘层171和导体层172的组装层（build layer）170。

接着，如图8的（b）所示，利用激光在层叠体160的组装层170的规定部位形成导通孔（via）173，利用镀法在导通孔173内和导体层172之上形成导体层174。

接着，如图8的（c）所示，利用光刻工序等在层叠板160上形成规定图案的抗蚀剂掩模180。

接着，如图9所示，以抗蚀剂掩模180为掩模，对层叠板160的导体层174进行蚀刻，使导体层174图案形成为规定的图案，之后，去除抗蚀剂掩模180。

在利用以上的工序制造的半导体器件检查装置用布线基板中，与利用上述工序制造的半导体器件检查装置用布线基板同样地形成为以下结构：将使#42合金等低膨胀率的金属板材101层叠多张并接合而成的金属基体110作为芯材，在该金属基体110的透孔102内及正面和背面隔着绝缘层形成有导体图案。因而，能够获得低膨胀率且机械强度较高的半导体器件检查装置用布线基板。另外，由于利用蚀刻在层叠之前的金属板材101上形成有透孔，因此，无需利用钻头等在金属部分形成孔，从而能够容易地进行制造，还能够抑制其制造成本。

以上，说明了本发明的实施方式，但是，显然，本发明并不限于上述实施方式，而是能够进行各种变形。

附图标记说明

101、金属板材；102、透孔；110、金属基体；111、涂层；112、树脂；120、层叠材料；121、绝缘层；122、导体层；123、抗蚀剂掩模；130、带树脂的铜箔；131、绝缘层；132、导体层；140、层叠板；141、通孔；142、导体层；143、抗蚀剂掩模；150、层叠体；151、粘接树脂；152、透孔；153、导体层；154、树脂；155、导体层；156、抗蚀剂掩模；160、层叠体；162、透孔；163、导体层；164、树脂；165、导体层；166、抗蚀剂掩模；170、组装层；171、绝缘层；172、导体层；173、导通孔；174、导体层；180、抗蚀剂掩模。

Claims

1.一种半导体器件检查装置用布线基板，其特征在于，该半导体器件检查装置用布线基板包括：

金属基材，其是通过将多张利用蚀刻在规定部位形成有多个透孔的金属板材以使上述透孔的位置重叠的方式层叠并进行固定接合而形成的；

树脂层，其配置于上述金属基材的表面和上述透孔的内壁部；

导体图案，其以与上述金属基材之间被上述树脂层电绝缘的状态配置。

2.根据权利要求1所述的半导体器件检查装置用布线基板，其特征在于，

在上述导体图案的表面还通过层叠而配置有树脂层和导体图案。

3.根据权利要求1或2所述的半导体器件检查装置用布线基板，其特征在于，

在半导体器件检查装置用布线基板的一侧面上，以与用于检测半导体器件的电气特性的测试器的测试头的电极间距相对应的间距形成有多个电极，在半导体器件检查装置用布线基板的另一侧面上，以与用于接触半导体器件的电极的探针的间距相对应的间距形成有多个电极。

4.根据权利要求1至3中任一项所述的半导体器件检查装置用布线基板，其特征在于，

上述金属板材由#42合金制成。

5.一种半导体器件检查装置用布线基板的制造方法，其是制造用于半导体器件检查装置的半导体器件检查装置用布线基板的方法，其特征在于，

该方法包括以下工序：

蚀刻工序，利用蚀刻在多张金属板材的规定部位形成多个透孔；

接合工序，将多张上述金属板材以使上述透孔的位置重叠的方式层叠并扩散接合，从而形成为金属基材；

树脂层形成工序，在上述金属基材的表面和上述透孔的内壁部形成树脂层；

导体图案形成工序，形成与上述金属基材之间被上述树脂层电绝缘的状态的导体图案。