KR20130093539A - 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법 - Google Patents

반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130093539A
KR20130093539A KR1020130012441A KR20130012441A KR20130093539A KR 20130093539 A KR20130093539 A KR 20130093539A KR 1020130012441 A KR1020130012441 A KR 1020130012441A KR 20130012441 A KR20130012441 A KR 20130012441A KR 20130093539 A KR20130093539 A KR 20130093539A
Authority
KR
South Korea
Prior art keywords
semiconductor device
wiring board
metal
resin layer
hole
Prior art date
Application number
KR1020130012441A
Other languages
English (en)
Inventor
준 모치즈키
히사토미 호사카
토모히사 호시노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130093539A publication Critical patent/KR20130093539A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

낮은 열팽창율과 높은 기계적 강도를 가지고, 또한 용이하게 제조할 수 있어, 제조 코스트의 저감을 도모할 수 있는 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법을 제공한다. 에칭에 의해 소정 부위에 투공이 형성된 금속 판재를, 상기 투공의 위치가 겹쳐 하나의 투공을 형성 하도록 적층하여 고착된 금속 기재와, 상기 금속 기재의 표면 및 상기 투공의 내벽부에 형성된 수지층과, 상기 수지층에 의해 상기 금속 기재와 전기적으로 절연된 상태에서 형성된 도체 패턴을 구비한 것을 특징으로 한다.

Description

반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법{CIRCUIT BOARD FOR SEMICONDUCTOR DEVICE INSPECTION APPARATUS AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 반도체 웨이퍼 상에 형성된 반도체 디바이스의 전기적인 검사를 행하기 위한 프로버, 패키징된 반도체 디바이스의 전기적인 검사를 행하기 위한 핸들러 등의 반도체 디바이스의 검사 장치가 이용되고 있다(예를 들면, 특허 문헌 1, 특허 문헌 2 참조). 이러한 반도체 디바이스의 검사 장치, 예를 들면 프로버에서는, 검사 신호를 생성하고 피측정 반도체 디바이스로부터의 신호를 측정하는 테스터와, 테스터로부터의 신호선의 피치를 프로브의 피치로 변환하여 반도체 웨이퍼 상의 전극 패드에 접촉되는 프로브에 전기적인 접속을 행하는 반도체 디바이스 검사 장치용 배선 기판이 이용되고 있다.
상기한 반도체 디바이스 검사 장치용 배선 기판에서는, 온도 변화에 따른 팽창 및 수축을 줄일 필요가 있어, 열팽창 계수가 작은 재료로 구성하는 것을 필요로 하고 있다. 또한, 기계적인 힘이 가해지는 부분에 배치되기 때문에 기계적 강도도 확보할 필요가 있다. 이 때문에, 수지제의 기판 등을 이용하는 것이 어렵고, 종래에는 세라믹제의 기판 등이 많이 이용되고 있다.
일본특허공개공보 2010-2302호 재공표특허공보 WO2009/104589호
상기한 바와 같이, 반도체 디바이스 검사 장치용 배선 기판에서는, 열팽창 계수를 낮게 하는 것과, 높은 기계적 강도를 확보하는 것을 필요로 하기 때문에, 그 재료로서 세라믹이 이용되고 있었다. 그러나, 세라믹은 고가이며 그 가공도 용이하지 않기 때문에, 반도체 디바이스 검사 장치용 배선 기판의 제조 코스트가 높아진다고 하는 문제가 있었다.
본 발명은, 상기 종래의 사정에 대처하여 이루어진 것이며, 낮은 열팽창율과 높은 기계적 강도를 가지고, 또한 용이하게 제조할 수 있어, 제조 코스트의 저감을 도모할 수 있는 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 디바이스 검사 장치용 배선 기판의 일태양은, 에칭에 의해 소정 부위에 투공(透孔)이 형성된 금속 판재를, 상기 투공의 위치가 겹쳐 하나의 투공을 형성 하도록 적층하여 고착된 금속 기재와, 상기 금속 기재의 표면 및 상기 투공의 내벽부에 형성된 수지층과, 상기 수지층에 의해 상기 금속 기재와 전기적으로 절연된 상태에서 형성된 제 1 도체 패턴을 구비한 것을 특징으로 한다.
본 발명의 반도체 디바이스 검사 장치용 배선 기판의 제조 방법의 일태양은, 반도체 디바이스 검사 장치에 이용되는 반도체 디바이스 검사 장치용 배선 기판을 제조하는 방법으로서, 복수의 금속 판재에, 에칭에 의해 소정 부위에 투공을 형성하는 에칭 공정과, 복수의 상기 금속 판재를, 상기 투공의 위치가 겹쳐 하나의 투공을 형성 하도록 적층하여 확산 접합하여, 금속 기재로 하는 접합 공정과, 상기 금속 기재의 표면 및 상기 투공의 내벽부에 수지층을 형성하는 수지층 형성 공정과, 상기 수지층에 의해 상기 금속 기재와 전기적으로 절연된 상태의 도체 패턴을 형성하는 도체 패턴 형성 공정을 구비한 것을 특징으로 한다.
본 발명에 따르면, 낮은 열팽창율과 높은 기계적 강도를 가지고, 또한 용이하게 제조할 수 있어, 제조 코스트의 저감을 도모할 수 있는 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 프로브 장치의 구성을 모식적으로 도시한 도이다.
도 2는 본 발명의 일실시예에 따른 제조 공정의 일부를 도시한 도이다.
도 3은 본 발명의 일실시예에 따른 제조 공정의 일부를 도시한 도이다.
도 4는 본 발명의 일실시예에 따른 제조 공정의 일부를 도시한 도이다.
도 5는 본 발명의 일실시예에 따른 제조 공정의 일부를 도시한 도이다.
도 6은 본 발명의 다른 실시예에 따른 제조 공정의 일부를 도시한 도이다.
도 7은 본 발명의 다른 실시예에 따른 제조 공정의 일부를 도시한 도이다.
도 8은 본 발명의 다른 실시예에 따른 제조 공정의 일부를 도시한 도이다.
도 9는 본 발명의 다른 실시예에 따른 제조 공정의 일부를 도시한 도이다.
이하에, 본 발명의 실시예를 도면을 참조하여 설명한다.
우선, 도 1을 참조하여 반도체 디바이스 검사 장치로서, 반도체 웨이퍼에 형성된 반도체 디바이스의 검사를 행하는 프로브 장치의 구성에 대하여 설명한다. 도 1에 도시한 바와 같이, 프로브 장치(1)에는 반도체 웨이퍼(W)를 재치(載置)하기 위한 재치대(10)가 설치되어 있다. 이 재치대(10)는, 도시하지 않은 구동 기구를 구비하고 있고, 도면 중 화살표로 나타낸 바와 같이, x - y - z 방향으로 이동 가능하게 되어 있다.
재치대(10)의 상방에는 프로브 카드(20)가 설치되어 있다. 프로브 카드(20)는, 반도체 디바이스 검사 장치용 배선 기판(21)과, 이 반도체 디바이스 검사 장치용 배선 기판(21)과 전기적으로 접속된 복수의 프로브(22)와, 이들 프로브(22)를 지지하는 프로브 지지판(23)을 구비하고 있다. 또한, 프로브 카드(20)의 상방에는 검사용의 신호를 보내고, 또한 반도체 디바이스로부터의 신호를 검출하여 반도체 디바이스의 상태를 검사하기 위한 테스터에 접속된 테스트 헤드(30)가 설치되어 있다.
프로브(22)는, 금속의 도전성 재료에 의해 침 형상으로 형성되어 있다. 프로브(22)는, 반도체 웨이퍼(W) 상에 형성된 반도체 디바이스의 전극에 대응하여 설치되어 있고, 프로브 지지판(23)의 두께 방향을 관통하고, 프로브 지지판(23)에 지지되어 있다. 프로브(22)의 선단부는, 프로브 지지판(23)의 하면으로부터 돌출되고, 프로브(22)의 기단부는, 반도체 디바이스 검사 장치용 배선 기판(21)의 제 1 전극 단자(도시하지 않음)에 접속되어 있다.
상기한 바와 같이, 반도체 디바이스 검사 장치용 배선 기판(21)의 도 1 중 하면측에는, 프로브(22)의 피치(예를 들면, 미크론 오더)에 따른 피치의 제 1 전극 단자가 설치되어 있다. 한편, 반도체 디바이스 검사 장치용 배선 기판(21)의 도 1 중 상면측에는, 테스터의 테스트 헤드(30)의 전극 피치(예를 들면, 밀리미터 오더)에 따른 피치의 제 2 전극 단자가 설치되어 있다. 따라서, 반도체 디바이스 검사 장치용 배선 기판(21)은, 다층으로 형성된 전극 패턴에 의해 전극 피치를 변환하도록 되어 있다.
이상과 같이 구성된 프로브 장치(1)를 이용하여, 반도체 웨이퍼(W)에 형성된 반도체 디바이스의 전기적인 검사를 행할 시에는, 반도체 웨이퍼(W)를 재치대(10) 상에 재치하고, 재치대(10)에 의해 반도체 웨이퍼(W)를 상승시킨다. 그리고, 반도체 디바이스의 각 전극을, 대응하는 프로브(22)에 접촉시킴으로써 전기적인 도통을 얻고, 테스트 헤드(30)에 접속된 테스터에 의해 반도체 디바이스의 전기적 특성의 양부가 검사된다.
이어서 도 2 ~ 5를 참조하여, 본 발명의 일실시예에 따른 반도체 디바이스 검사 장치용 배선 기판의 제조 공정에 대하여 설명한다.
도 2의 (a)에 도시한 바와 같이, 본 실시예에서는, 복수의 금속 판재(101)의 소정 위치에, 포토리소그래피 등에 의해 형성한 마스크를 사용하고, 웨트(wet) 에칭 또는 드라이 에칭에 의해 투공(102)을 형성한다.
금속 판재(101)로서는, 예를 들면 저팽창율의 금속, 예를 들면 선팽창율(α(×10-6/℃))이 10.0 이하, 보다 바람직하게는 6.0 이하의 금속으로 이루어지는 판재를 이용하는 것이 바람직하다. 구체적으로, 예를 들면 42 알로이 등의 철·니켈 합금, 코바르 등의 철·니켈·코발트 합금을 이용할 수 있다.
또한 금속 판재(101)로서는, 판 두께가 0.01 ~ 0.5 mm 정도인 것을 이용하는 것이 바람직하다. 판 두께가 0.5 mm보다 두꺼운 것을 이용하면, 에칭에 의해 형성한 투공(102)의 내경이 판 두께 방향의 중간부에서 작아지고, 판 두께 방향 양 단부에서 커지는 경향이 발생하는데, 판 두께가 0.01 ~ 0.5 mm 정도인 것을 이용함으로써, 에칭에 의해 형성한 투공(102)의 내경을 대략 일정하게 할 수 있다.
이어서 도 2의 (b)에 도시한 바와 같이, 상기 에칭 공정에 의해 투공(102)을 형성한 금속 판재(101)를, 투공(102)의 위치가 겹쳐 하나의 투공(102)을 형성 하도록 소정 매수 적층하고, 확산 접합에 의해 이들 금속 판재(101)를 접합하여, 금속 기체(基體)(110)를 형성한다. 이 금속 기체(110)의 전체의 두께는, 반도체 디바이스 검사 장치용 배선 기판에 필요로 되는 두께에 따라 결정되지만, 예를 들면 1 mm ~ 20 mm 정도로 이루어진다. 따라서, 적층되는 금속 판재(101)의 수는, 예를 들면 2 매 ~ 2000 매 정도가 된다.
이어서 도 2의 (c)에 도시한 바와 같이, 금속 기체(110)의 표면 및 투공(102)의 내벽부에 절연성의 수지로 이루어지는 코팅층(111)을 형성한다. 이 코팅층(111)은, 금속 기체(110)와 후술하는 도체층과의 전기적인 절연을 확보하기 위하고, 금속 기체(110)의 외측 단면(端面)에 도금막 등이 형성되는 것을 방지하기 위한 것이다.
이 후 도 2의 (d)에 도시한 바와 같이, 투공(102)의 내부에 절연성의 수지(112)를 충전한다. 이에 의해, 반도체 디바이스 검사 장치용 배선 기판의 기재(코어재)가 완성된다.
한편 도 3의 (a)에 도시한 바와 같이, 상기한 금속 기체(110)와는 별도로, 수지 등으로 이루어지는 절연층(121)의 양면에 구리박 등으로 이루어지는 도체층(122)이 형성된 복수의 적층재(120)를 준비한다.
그리고 도 3의 (b)에 도시한 바와 같이, 이들 적층재(120)에, 포토리소그래피 공정 등에 의해 소정 패턴의 레지스트 마스크(123)를 형성한다.
이어서 도 3의 (c)에 도시한 바와 같이, 레지스트 마스크(123)를 마스크로서, 적층재(120)의 도체층(122)을 에칭하고, 도체층(122)을 소정의 패턴으로 패터닝하고, 이 후 레지스트 마스크(123)를 제거한다.
이어서 도 3의 (d)에 도시한 바와 같이, 수지 등으로 이루어지는 절연층(131)과, 구리박 등으로 이루어지는 도체층(132)을 가지는 부재, 본 실시예에서는 수지 부착 구리박(130)을 적층재(120)에 적층시킨다.
이 후 도 3의 (e)에 도시한 바와 같이, 수지 부착 구리박(130)과 적층재(120)를 프레스하여 압착시켜, 적층판(140)을 얻는다.
이어서 도 4의 (a)에 도시한 바와 같이, 적층판(140)의 소정 부위에 SVH(Surface Via Hole)가 되는 관통홀(141)을 형성하고, 이 관통홀(141) 내 및 표리면에 도금 등에 의해 도체층(142)을 형성한다.
이어서 도 4의 (b)에 도시한 바와 같이, 적층판(140)에, 포토리소그래피 공정 등에 의해 소정 패턴의 레지스트 마스크(143)를 형성한다.
이어서 도 4의 (c)에 도시한 바와 같이, 레지스트 마스크(143)를 마스크로서, 적층판(140)의 도체층(142)을 에칭하고, 도체층(142)을 소정의 패턴으로 패터닝하고, 이 후 레지스트 마스크(143)를 제거한다.
이어서 도 4의 (d)에 도시한 바와 같이, 금속 기체(110)의 양면에, 적층판(140)을 접착 수지(151)를 이용하여 접착하고, 도 4의 (e)에 도시한 바와 같이 적층체(150)를 얻는다.
이어서 도 5의 (a)에 도시한 바와 같이, 적층체(150)의 금속 기체(110)의 투공(102)의 부위에 스루홀이 되는 투공(152)을 형성한다. 이 스루홀이 되는 투공(152)의 형성 공정에서는, 금속 기체(110)의 금속 부분에 홀을 형성하지 않고, 투공(102) 내에 충전된 수지(112)에 홀을 형성하므로, 용이하게 투공(152)을 형성할 수 있다.
이어서 도 5의 (b)에 도시한 바와 같이, 적층체(150)의 투공(152) 내 및 표리면에 도금에 의해 도체층(153)을 형성하고, 투공(152) 내에 수지(154)를 충전한 후, 적층체(150)의 표리면에 도금에 의해 도체층(155)을 더 형성한다.
이어서 도 5의 (c)에 도시한 바와 같이, 포토리소그래피 등에 의해, 도체층(155) 상에 소정 패턴의 레지스트 마스크(156)를 형성한다.
이어서 도 5의 (d)에 도시한 바와 같이, 레지스트 마스크(156)를 개재하여 도체층(155)을 에칭하고, 이 후 레지스트 마스크(156)를 제거한다.
상기한 공정에 의해 제조된 반도체 디바이스 검사 장치용 배선 기판에서는, 42 알로이 등의 저팽창율의 금속 판재(101)를 복수 적층시켜 접합한 금속 기체(110)를 코어재로 하고, 이 금속 기체(110)의 투공(102) 내 및 표리면에 절연층을 개재하여 도체 패턴이 형성된 구성으로 되어 있다. 따라서, 저팽창율이며 또한 기계적 강도가 높은 반도체 디바이스 검사 장치용 배선 기판을 얻을 수 있다. 또한, 적층시키기 전의 금속 판재(101)에 에칭에 의해 투공(102)을 형성하고 있으므로 금속 부분에 드릴 등으로 홀을 형성할 필요가 없어, 용이하게 제조할 수 있고, 그 제조 코스트도 억제할 수 있다.
이어서, 반도체 디바이스 검사 장치용 배선 기판의 제조 방법의 다른 실시예에 대하여 설명한다. 또한, 도 2에 도시한 금속 판재(101)를 접합하여 금속 기체(110)를 형성하는 공정에 대해서는 동일하기 때문에, 중복된 설명은 생략한다. 이 제조 방법에서는, 도 6의 (a)에 도시한 바와 같이, 수지 등으로 이루어지는 절연층(121)의 양면에 구리박 등으로 이루어지는 도체층(122)이 형성된 복수의 적층재(120)를 준비한다.
그리고 도 6의 (b)에 도시한 바와 같이, 이들 적층재(120)의 소정 부위에 SVH(Surface Via Hole)가 되는 관통홀(125)을 형성하고, 이 관통홀(125) 내 및 도체층(122) 상에 도금 등에 의해 도체층(126)을 형성한다.
이어서 도 6의 (c)에 도시한 바와 같이, 포토리소그래피 공정 등에 의해, 도체층(126) 상에 소정 패턴의 레지스트 마스크(127)를 형성한다.
이어서 도 6의 (d)에 도시한 바와 같이, 레지스트 마스크(127)를 마스크로서, 적층재(120)의 도체층(126)을 에칭하고, 도체층(126)을 소정의 패턴으로 패터닝하고, 이 후 레지스트 마스크(127)를 제거한다.
이어서, 수지 부착 구리박 등을 적층시키지 않고, 도 6의 (e)에 도시한 바와 같이, 금속 기체(110)의 양면에, 적층재(120)를 접착 수지(161)를 이용하여 접착하고, 도 6의 (f)에 도시한 바와 같이 적층체(160)를 얻는다.
이어서 도 7의 (a)에 도시한 바와 같이, 적층체(160)의 금속 기체(110)의 투공(102)의 부위에 스루홀이 되는 투공(162)을 형성한다. 이 스루홀이 되는 투공(162)의 형성 공정에서는, 금속 기체(110)의 금속 부분에 홀을 형성하지 않고, 투공(102) 내에 충전된 수지(112)에 홀을 형성하므로, 용이하게 투공(162)을 형성할 수 있다.
이어서 도 7의 (b)에 도시한 바와 같이, 적층체(160)의 투공(162) 내 및 표리면에 도금에 의해 도체층(163)을 형성하고, 투공(162) 내에 수지(164)를 충전한 후, 적층체(160)의 표리면에 도금에 의해 도체층(165)을 더 형성한다.
이어서 도 7의 (c)에 도시한 바와 같이, 포토리소그래피 등에 의해, 도체층(165) 상에 소정 패턴의 레지스트 마스크(166)를 형성한다.
이어서 도 7의 (d)에 도시한 바와 같이, 레지스트 마스크(166)를 개재하여 도체층(165)을 에칭하고, 이 후 레지스트 마스크(166)를 제거한다.
이 후 도 8의 (a)에 도시한 바와 같이, 적층체(160)의 양면에 절연층(171) 및 도체층(172)을 가지는 빌드층(170)을 부착한다.
이어서 도 8의 (b)에 도시한 바와 같이, 적층체(160)의 빌드층(170)의 소정 부위에 레이저에 의해 비아(173)를 형성하고, 비아(173) 내 및 도체층(172) 상에 도금에 의해 도체층(174)을 형성한다.
이어서 도 8의 (c)에 도시한 바와 같이, 적층체(160)에 포토리소그래피 공정 등에 의해 소정 패턴의 레지스트 마스크(180)를 형성한다.
이어서 도 9에 도시한 바와 같이, 레지스트 마스크(180)를 마스크로서, 적층체(160)의 도체층(174)을 에칭하고, 도체층(174)을 소정의 패턴으로 패터닝하고, 이 후 레지스트 마스크(180)를 제거한다.
이상의 공정에 의해 제조된 반도체 디바이스 검사 장치용 배선 기판에서는, 전술한 공정에 의해 제조된 것과 마찬가지로, 42 알로이 등의 저팽창율의 금속 판재(101)를 복수 적층시켜 접합한 금속 기체(110)를 코어재로 하고, 이 금속 기체(110)의 투공(102) 내 및 표리면에 절연층을 개재하여 도체 패턴이 형성된 구성으로 되어 있다. 따라서, 저팽창율이며 또한 기계적 강도가 높은 반도체 디바이스 검사 장치용 배선 기판을 얻을 수 있다. 또한, 적층시키기 전의 금속 판재(101)에 에칭에 의해 투공을 형성하고 있으므로, 금속 부분에 드릴 등으로 홀을 형성할 필요가 없어, 용이하게 제조할 수 있고, 그 제조 코스트도 억제할 수 있다.
이상, 본 발명을 실시예에 대하여 설명했지만, 본 발명은 상술한 실시예에 한정되지 않고, 각종의 변형이 가능한 것은 물론이다.
101 : 금속 판재
102 : 투공
110 : 금속 기체
111 : 코팅층
112 : 수지
120 : 적층재
121 : 절연층
122 : 도체층
123 : 레지스트 마스크
130 : 수지 부착 구리박
131 : 절연층
132 : 도체층
140 : 적층판
141 : 관통홀
142 : 도체층
143 : 레지스트 마스크
150 : 적층체
151 : 접착 수지
152 : 투공
153 : 도체층
154 : 수지
155 : 도체층
156 : 레지스트 마스크
160 : 적층체
162 : 투공
163 : 도체층
164 : 수지
165 : 도체층
166 : 레지스트 마스크
170 : 빌드층
171 : 절연층
172 : 도체층
173 : 비아
174 : 도체층
180 : 레지스트 마스크

Claims (5)

  1. 에칭에 의해 소정 부위에 투공이 형성된 금속 판재를, 상기 투공의 위치가 겹쳐 하나의 투공을 형성 하도록 적층하여 고착된 금속 기재와,
    상기 금속 기재의 표면 및 상기 투공의 내벽부에 형성된 수지층과,
    상기 수지층에 의해 상기 금속 기재와 전기적으로 절연된 상태에서 형성된 제 1 도체 패턴을 구비한 것을 특징으로 하는 반도체 디바이스 검사 장치용 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 1 도체 패턴의 표면에, 수지층과 제 2 도체 패턴이 더 적층되어 배치되어 있는 것을 특징으로 하는 반도체 디바이스 검사 장치용 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    일방의 면에, 반도체 디바이스의 전기적 특성을 측정하기 위한 테스터의 테스트 헤드의 전극 피치에 대응한 피치로 복수의 제 1 전극이 형성되고, 타방의 면에, 반도체 디바이스의 전극에 접촉되는 프로브의 피치에 대응한 피치로 복수의 제 2 전극이 형성되어 있는 것을 특징으로 하는 반도체 디바이스 검사 장치용 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 판재가 42 알로이로 이루어지는 것을 특징으로 하는 반도체 디바이스 검사 장치용 배선 기판.
  5. 반도체 디바이스 검사 장치에 이용되는 반도체 디바이스 검사 장치용 배선 기판을 제조하는 방법으로서,
    복수의 금속 판재에, 에칭에 의해 소정 부위에 투공을 형성하는 에칭 공정과,
    복수의 상기 금속 판재를, 상기 투공의 위치가 겹쳐 하나의 투공을 형성 하도록 적층하여 확산 접합하여, 금속 기재로 하는 접합 공정과,
    상기 금속 기재의 표면 및 상기 투공의 내벽부에 수지층을 형성하는 수지층 형성 공정과,
    상기 수지층에 의해 상기 금속 기재와 전기적으로 절연된 상태의 도체 패턴을 형성하는 도체 패턴 형성 공정을 구비한 것을 특징으로 하는 반도체 디바이스 검사 장치용 배선 기판의 제조 방법.
KR1020130012441A 2012-02-14 2013-02-04 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법 KR20130093539A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-029217 2012-02-14
JP2012029217A JP2013168400A (ja) 2012-02-14 2012-02-14 半導体デバイス検査装置用配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20130093539A true KR20130093539A (ko) 2013-08-22

Family

ID=48925449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012441A KR20130093539A (ko) 2012-02-14 2013-02-04 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20130206460A1 (ko)
JP (1) JP2013168400A (ko)
KR (1) KR20130093539A (ko)
CN (1) CN103245802A (ko)
TW (1) TW201337284A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200042414A (ko) * 2018-10-15 2020-04-23 도쿄엘렉트론가부시키가이샤 중간 접속 부재 및 검사 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
TWI627418B (zh) * 2016-05-13 2018-06-21 南韓商英泰克普拉斯有限公司 半導體元件檢查裝置
JP6823986B2 (ja) * 2016-09-28 2021-02-03 東京エレクトロン株式会社 基板検査装置及び基板検査方法
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433739B1 (en) * 1998-03-17 2002-08-13 Qualcomm, Incorporated Method and apparatus for synchronizing base stations using remote synchronizing stations
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
CN1215545C (zh) * 2002-03-29 2005-08-17 株式会社东芝 半导体测试装置
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7145354B2 (en) * 2005-03-28 2006-12-05 Texas Instruments Incorporated Resilient probes for electrical testing
JP2007178165A (ja) * 2005-12-27 2007-07-12 Yokowo Co Ltd 検査ユニット
US20110006799A1 (en) * 2008-02-21 2011-01-13 Tokyo Electron Limited Method for manufacturing probe supporting plate, computer storage medium and probe supporting plate
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200042414A (ko) * 2018-10-15 2020-04-23 도쿄엘렉트론가부시키가이샤 중간 접속 부재 및 검사 장치

Also Published As

Publication number Publication date
US20130206460A1 (en) 2013-08-15
TW201337284A (zh) 2013-09-16
CN103245802A (zh) 2013-08-14
JP2013168400A (ja) 2013-08-29

Similar Documents

Publication Publication Date Title
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
KR101926922B1 (ko) 검사용 배선기판
JP5396112B2 (ja) プローブカード
JP2008281564A (ja) プローブカード及びその製造方法
KR20130093539A (ko) 반도체 디바이스 검사 장치용 배선 기판 및 그 제조 방법
JP5448675B2 (ja) プローブカード及びそれを用いた半導体ウェーハの検査方法
TW201346269A (zh) 用於探針卡之空間變換器及其製造方法
JP2011043377A (ja) 検査用接触構造体
JP2008089461A (ja) 半導体集積回路検査用プローバ
JPWO2003087854A1 (ja) 導電性接触子
US8836361B2 (en) Wiring board and probe card using the same
JP2007171140A (ja) プローブカード、インターポーザおよびインターポーザの製造方法
JP5408602B2 (ja) 多層配線基板
JP2014122882A (ja) 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
JP2009529238A5 (ko)
KR101990458B1 (ko) 프로브 카드 및 그 제조방법
KR101048497B1 (ko) 프로브 카드 및 그 제조방법
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP2010256371A (ja) 半導体ウェハの検査方法および半導体装置の製造方法
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
JP2009222597A (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
KR101940599B1 (ko) 프로브 카드 및 그 제조방법
TWI271528B (en) Method of circuit electrical test
JP2015002262A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right