KR101926922B1 - 검사용 배선기판 - Google Patents

검사용 배선기판 Download PDF

Info

Publication number
KR101926922B1
KR101926922B1 KR1020160138550A KR20160138550A KR101926922B1 KR 101926922 B1 KR101926922 B1 KR 101926922B1 KR 1020160138550 A KR1020160138550 A KR 1020160138550A KR 20160138550 A KR20160138550 A KR 20160138550A KR 101926922 B1 KR101926922 B1 KR 101926922B1
Authority
KR
South Korea
Prior art keywords
layer
inspection
plane
layers
pads
Prior art date
Application number
KR1020160138550A
Other languages
English (en)
Other versions
KR20170052471A (ko
Inventor
다카쿠니 나스
겐고 다니모리
고우타 기마타
광주 진
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20170052471A publication Critical patent/KR20170052471A/ko
Application granted granted Critical
Publication of KR101926922B1 publication Critical patent/KR101926922B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Abstract

(과제) 표층에 있는 각종 패드에서부터 내층 도체층까지의 거리가 짧고 또한 편차가 작기 때문에 고주파대에서의 검사 정밀도를 향상시킬 수 있고, 또 열 스트레스 하에서의 복수의 반도체 소자의 일괄 검사를 확실하게 할 수 있는 검사용 배선기판을 제공하는 것.
(해결수단) 이 검사용 배선기판(21)은 세라믹 다층 기판(31)의 주면(32) 위에 오가닉 배선 구조부(41)를 형성하여 이루어진다. 오가닉 배선 구조부(41)를 구성하는 복수의 내층 도체층(51)은 제 1 플레인층(P11∼P13)과 제 2 플레인층(P2)을 포함한다. 제 1 플레인층(P11∼P13)은 동일층 내에서 복수 에리어로 분할된다. 제 2 플레인층(P2)은 층 내에서의 면적이 제 1 플레인층(P11∼P13)보다 크다. 일부의 콘덴서 접속용의 접속 패드(61) 및 복수의 검사 패드군(64)마다의 일부의 검사 패드(62)가 최외층의 제 1 플레인층(P11)을 통해서 전기적으로 접속되어 있다.

Description

검사용 배선기판{WIRING BOARD FOR DEVICE TESTING}
본 발명은 복수의 반도체 소자의 일괄 검사에 사용 가능한 검사용 배선기판에 관한 것이다.
종래에는, 복수의 반도체 소자가 형성된 웨이퍼의 전기 검사에 프로브 카드라 불리는 시험 지그가 이용된다. 이러한 종류의 프로브 카드는, 다수의 프로브를 가지는 STF(space transformer)라 불리는 검사용 배선기판을 구비하고 있다. 이와 같은 검사용 배선기판은 통상 중계 기판을 통해서 프린트 배선판 위에 탑재되어 있다. 이것을 이용한 전기 검사에서는, 테스터에 프로브 카드를 전기적으로 접속함과 동시에 다수의 프로브를 반도체 소자의 접속 단자에 맞닿게 한다. 그리고, 이 상태에서 테스터로부터 전원을 공급하여 시험에 필요한 각종 신호를 입출력함에 의해서, 반도체 소자의 도통 등이 정상인지 아닌지를 판단할 수 있도록 되어 있다.
그런데, 최근에는 반도체 소자의 전기 검사의 효율화를 도모하기 위해서, 검사 대상이 되는 반도체 소자(DUT: Device Under Test)를 복수개로 하고, 이것들을 일괄해서 동시에 검사하는 것이 요구되고 있다. 이 때문에, 상기한 바와 같은 Multi DUT에서의 일괄 검사를 가능하게 하는 프로브 카드가 종래부터 제안되기에 이르렀다(예를 들면, 특허문헌 1 참조). 또, 이와 같은 검사를 할 경우, 단순한 도통 시험뿐만 아니라 반도체 소자가 정상적으로 기능하고 있는지 아닌지에 대한 시험도 하고 싶다는 요망이 있다. 이 때문에, 검사용 배선기판에 각종 전자 부품을 탑재하는 것도 종래부터 제안되고 있다.
여기서, 도 9에 나타낸 종래의 검사용 배선기판(101)은 세라믹 다층 기판(102)을 주체로 하고 있으며, 그 주면(主面)(103) 위에 예를 들면 수지 절연층(104)을 통해서 박막의 도체층(105)이 1층 형성된 구조를 구비하고 있다. 박막의 도체층 중 일부는 복수의 검사 패드이며, 이들 패드 위에는 프로브가 형성된다. 또, 박막의 도체층(105) 중 다른 것은 콘덴서 접속용의 복수의 접속 패드이며, 이들 패드 위에는 칩 콘덴서가 접속된다. 또한, 상기 특허문헌 1에 있어서의 종래의 검사용 배선기판도 기본적으로는 이것과 같은 구조를 구비하고 있다. 또, 도 10에 나타낸 종래의 검사용 배선기판(111)은 복수의 수지 절연층과 복수의 도체층이 교호로 적층된 오가닉 다층 배선기판(112)으로 이루어지며, 그 주면(113) 위에 도체층(114)(복수의 검사용 패드, 복수의 콘덴서 접속용의 접속 패드)이 형성된 구조를 구비하고 있다. 그리고, 이들 검사용 배선기판(101,111)을 이용한 경우, 예를 들면 복수의 전원 채널을 형성하여, 각각 전압값이 다른 구동 전원을 부여하여 반도체 소자를 동작시키는 시험 등을 하는 것이 가능하게 된다.
특허문헌 1 : 일본국 특개2014-25761호 공보
그런데, 전압값이 다른 구동 전원으로 동작 시험을 하기 위해서는, 기판 표층에 있는 콘덴서 접속용의 접속 패드와 기판 내층에 있는 파워용의 플레인층(plane layer)의 거리를 극력 짧게 하는 것이 필요하게 된다. 이것에 더하여, 양자 간의 거리의 편차를 극력 억제하는 것도 필요하게 된다.
그러나, 도 9의 검사용 배선기판(101)의 경우는 소성(燒成)을 거침으로써 세라믹 다층 기판(102) 내부의 내층 도체층에 휨(bow)이 발생한다. 이 때문에, 접속 패드에서부터 파워용의 플레인층까지의 거리가 기판 중앙부와 기판 외주부에서 같지 않게 됨으로써 거리에 편차가 생기게 된다. 그러므로, 고주파대에서의 검사 정밀도를 충분히 향상시킬 수 없다. 또, 휨이 생긴 내층 도체층을 내부에 구비하는 세라믹 다층 기판(102)은, 소성 후에 기판 표층이 연마 가공되기 때문에, 전체의 두께를 얇게 할 수 없다. 또한, 세라믹 다층 기판(102)은 소성 중에 수축되기 때문에, 그 만큼을 이용하여 높은 치수 정밀도를 실현하는 것은 어려우며, 검사 가능한 DUT 개수가 제한되기 쉽다.
또, 오가닉 다층 배선기판(112)으로 이루어지는 도 10의 검사용 배선기판(111)은 열에 약한 것이므로, 열 스트레스를 걸은 조건 하에서의 전기 검사의 경우, 실리콘과의 열팽창 계수의 차이에 기인하여 프로브가 반도체 소자 측의 접속 단자로부터 위치가 어긋나게 된다. 따라서, 이와 같은 조건 하에 있어서의 Multi DUT에서의 일괄 검사를 확실하게 할 수 없다. 또한, 도 10의 검사용 배선기판(111)은 강성이 낮아 휘어지기 쉬운 성질을 가지고 있다. 이 때문에, Multi DUT에서의 일괄 검사를 할 때, DUT의 위치에 따라서는 프로브의 접촉상태가 나빠지게 되거나 혹은 접촉할 수 없게 된다. 따라서, 이 경우도 상기한 바와 같이 검사를 확실하게 할 수 없다.
본 발명은 상기한 과제를 감안하여 이루어진 것이며, 그 목적은 표층에 있는 각종 패드에서부터 내층 도체층까지의 거리가 짧고 또한 편차가 작기 때문에 고주파대에서의 검사 정밀도를 향상시킬 수 있으며, 또 열 스트레스 하에서의 복수의 반도체 소자의 일괄 검사를 확실하게 할 수 있는 검사용 배선기판을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단(수단 1)으로서는, "복수의 세라믹층과 복수의 도체층이 교호로 적층되어 이루어지는 세라믹 다층 기판의 주면(主面) 위에 오가닉 배선 구조부가 형성되고, 상기 오가닉 배선 구조부의 표면 위에 콘덴서 접속용의 복수의 접속 패드 및 복수의 검사 패드로 이루어지는 반도체 소자 검사용의 복수의 검사 패드군이 각각 형성되며, 복수의 반도체 소자의 일괄 검사에 사용 가능한 검사용 배선기판으로서, 상기 오가닉 배선 구조부는 복수의 수지 절연층과 복수의 내층 도체층이 교호로 적층되어 이루어짐과 아울러 최(最)표층이 상기 수지 절연층에 의해서 구성되고, 상기 복수의 내층 도체층에는 동일층 내에서 복수 에리어로 분할된 상태로 배치된 제 1 플레인층과, 상기 제 1 플레인층과는 다른 층에 배치되며 또한 당해 층 내에서의 면적이 상기 제 1 플레인층보다도 큰 제 2 플레인층이 포함되고, 적어도 일부의 상기 접속 패드 및 상기 복수의 검사 패드군마다의 적어도 일부의 상기 검사 패드가 복수의 상기 제 1 플레인층 중 최외층의 제 1 플레인층을 통해서 전기적으로 접속되어 있는 것을 특징으로 하는 검사용 배선기판"이 있다.
따라서, 수단 1에 기재의 발명에 의하면, 세라믹 다층 기판의 주면 위에 다층 구조의 오가닉 배선 구조부를 형성하고, 이 배선 구조부가 가지는 복수의 제 1 플레인층 중 최외층의 제 1 플레인층을 통해서 적어도 일부의 접속 패드 및 복수의 검사 패드군마다의 적어도 일부의 검사 패드를 전기적으로 접속하고 있다. 그러므로, 세라믹 다층 기판의 내층 도체층을 통해서 양 패드를 접속한 종래의 것에 비해서, 양 패드에서부터 내층 도체층까지의 거리를 짧게 할 수 있고, 또한 거리의 편차를 작게 할 수 있다. 이 때문에, 고주파대에서의 미약 전류를 이용한 시험의 검사 정밀도를 향상시킬 수 있다. 또, 세라믹 다층 기판을 베이스로 하고 그 위에 오가닉 배선 구조부를 형성한 구조인 점에서, 오가닉 다층 배선기판으로 이루어지는 종래의 것과는 달리, 기판 전체로서 내열성이나 강성이 향상된다. 따라서, 실리콘과의 열팽창 계수의 차이가 작아지게 되고, 열 스트레스를 걸은 조건 하에서의 전기 검사시에서도 검사 패드가 반도체 소자 측의 접속 단자로부터 위치가 어긋나기 어려워진다. 따라서, 이와 같은 조건 하에서의 일괄 검사를 확실하게 할 수 있다. 또한, 강성의 향상에 의해서 일괄 검사시에서도 기판이 휘어지기 어렵게 되어, 시험 대상이 되는 반도체 소자의 위치의 여하를 불문하고, 검사 패드 상의 프로브를 확실하게 반도체 소자 측의 접속 단자에 접촉시킬 수 있다. 따라서, 이 경우도 상기한 바와 같이 일괄 검사를 확실하게 할 수 있다. 또한, 상기 종래 기술의 검사용 배선기판에 비해서 검사 대상이 되는 반도체 소자의 개수를 늘리는 것이 가능하게 된다.
오가닉 배선 구조부의 표면 위의 소정 영역에는, 복수의 검사 패드로 이루어지는 반도체 소자 검사용의 복수의 검사 패드군이 각각 형성된다. 또, 같은 표면 위에 있어서의 다른 영역에는 콘덴서 접속용의 복수의 접속 패드가 형성된다. 여기서, 복수의 검사 패드군은 검사 대상이 되는 반도체 소자의 개수(즉, DUT 개수)에 대응하여 형성되어 있다. 검사 패드군의 설치 개수는 한정되는 것이 아니라 임의의 개수로 하는 것이지만, 본 발명의 검사용 배선기판에서는 10개 이상으로 하는 것이 가능하다. 이와 관련하여, 세라믹 다층 기판을 베이스로 하는 종래 기술의 검사용 배선기판의 경우, 일괄 검사 가능한 DUT 개수가 최대로 4개이기 때문에, 검사 패드군의 설치 개수는 통상 4개 이하로 된다. 오가닉 다층 배선기판으로 이루어지는 종래 기술의 검사용 배선기판의 경우, 일괄 검사 가능한 DUT 개수가 최대로 2개이기 때문에, 검사 패드군의 설치 개수는 통상 2개 이하로 된다.
복수의 검사 패드로 이루어지는 복수의 검사 패드군, 복수의 접속 패드로 이루어지는 복수의 접속 패드군은, 오가닉 배선 구조부의 표면 위라면 특히 한정되지 않으며, 임의의 영역에 배치될 수 있다. 이 경우에 있어서, 예를 들면 복수의 검사 패드군은 DUT 측의 레이아웃을 고려하여 기판 중앙부에 집약해서 배치되는 것이 바람직하고, 복수의 접속 패드군은 복수의 검사 패드군을 둘러싸도록 기판 외주부에 배치되는 것이 바람직하다.
오가닉 배선 구조부는 복수의 수지 절연층과 복수의 내층 도체층이 교호로 적층되어 이루어짐과 아울러 최표층이 수지 절연층에 의해서 구성되어 있다. 수지 절연층 및 내층 도체층의 층수는 한정되는 것이 아니며, 각각 2층 이상의 임의의 층수로 하면 좋으며, 예를 들면 각각 4층 이상으로 하는 것이 바람직하고, 각각 6층 이상으로 하는 것이 더 바람직하다. 그 이유는, 수지 절연층 및 내층 도체층의 층수가 많으면, 복수의 전원 채널을 형성하고, 각각 전압값이 다른 구동 전원을 부여하여 반도체 소자를 동작시키는 시험을 실시하는데 매우 적합한 것으로 되기 때문이다.
오가닉 배선 구조부를 구성하는 복수의 수지 절연층은, 일반적으로 알려져 있는 빌드업 방식으로 형성되는 것이 아니며, 절연 수지 필름을 복수매 이용하여 적층하는 방식으로 형성된다. 전자의 방식의 경우는 내층 도체층이 있는 부분과 없는 부분에서 두께 편차가 생기기 쉽지만, 후자의 방식에 의하면 필름을 이용함으로써 두께 편차의 해소로 이어진다. 이와 같은 절연 수지 필름으로서는 절연성, 내열성, 내습성 등을 고려하여 적절하게 선택할 수 있으며, 예를 들면 에폭시 수지, 폴리이미드 수지, 페놀 수지, 우레탄 수지, 비스말레이미드트리아진 수지, 폴리페닐렌에테르 수지, 폴리에테르에테르케톤 수지 등의 필름을 예로서 들 수 있다. 이것들 중에서도 내열성, 강도 등이 뛰어난 폴리이미드 수지로 이루어지는 필름을 선택하는 것이 바람직하며, 이 경우에는 열 스트레스 하에서의 Multi DUT 검사에 적합한 검사용 배선기판을 실현하기 쉬워지게 된다.
또, 상기한 절연 수지 필름의 두께는 특히 한정되는 것이 아니라 임의의 두께로 하는 것이지만, 예를 들면 10㎛ 이상 50㎛ 이하인 것이 바람직하다. 이 정도의 두께로 함으로써, 절연 수지 필름의 강성을 유지하면서 접속 패드에서부터 특정의 내층 도체층(제 1 플레인층)까지의 거리를 확실하게 짧게 할 수 있다. 또한, 이 두께가 10㎛ 미만이면 절연 수지 필름의 강성이 저하될 우려가 있고, 50㎛ 초과이면 상기 거리를 짧게 하는 것이 어려워지게 된다.
오가닉 배선 구조부를 구성하는 복수의 내층 도체층 및 표층의 도체층(접속 패드, 검사 패드)은 예를 들면 구리, 니켈, 금, 주석, 은, 텅스텐, 코발트, 티탄, 또는 이것들의 합금 등이라고 하는 도전성 금속을 이용하여 형성된다. 이것들 중에서도 코스트성 및 도전성 등의 관점에서 구리가 바람직하다. 이와 같은 도전성 금속으로 이루어지는 도체층은, 예를 들면 미리 절연 수지 필름에 접착되어 있는 금속박을 필요에 따라서 에칭 등을 함에 의해서 형성된다. 이 경우, 구체적으로는 폴리이미드 필름의 편면에 동박을 붙인 동박 접착 폴리이미드 시트를 이용하는 것이 매우 적합하다. 이와 같은 재료를 이용함으로써, 검사용 배선기판의 제조시간을 확실하게 단축할 수 있다.
오가닉 배선 구조부에 있어서의 복수의 내층 도체층에는, 동일층 내에서 복수 에리어로 분할된 상태로 배치된 제 1 플레인층과, 제 1 플레인층과는 다른 층에 배치되며 또한 해당 층 내에서의 면적이 제 1 플레인층보다도 큰 제 2 플레인층이 포함되어 있다. 여기서, 제 1 플레인층은 예를 들면 전원 전류를 공급하기 위한 파워용의 플레인층인 것이 바람직하고, 제 2 플레인층은 예를 들면 그라운드용의 플레인층인 것이 바람직하다. 제 1 플레인층인 파워용의 플레인층은 오가닉 배선 구조부에 있어서의 복수층에 형성되어 있으며, 이것들에 대해서 각각 다른 전압값의 전원 전류가 흐르게 하여도 좋다. 그리고, 이와 같이 파워용의 플레인층을 복수층 설정함으로써, 최외층의 제 1 플레인층에 가장 저전압의 전원 전류가 흐르도록 하여도 좋다. 이 경우, 예를 들면 반도체 소자를 동작시킬 수 있는 최저한의 전압을 부여한 조건에서의 동작 시험을 하는 것이 가능하게 된다. 또, 접속 패드 및 복수의 검사 패드군마다의 검사 패드는, 최외층의 제 1 플레인층 중 서로 다른 에리어의 부분을 통해서 전기적으로 접속되어 있어도 좋다.
도 1은 본 발명의 검사용 배선기판을 구체화한 본 실시형태의 프로브 카드의 개략도.
도 2는 본 실시형태의 프로브 카드를 구성하는 검사용 배선기판의 개략 평면도.
도 3은 본 실시형태의 검사용 배선기판의 개략 단면도.
도 4는 본 실시형태의 검사용 배선기판의 요부 확대 단면도.
도 5는 본 실시형태의 검사용 배선기판의 제조방법에 있어서, 폴리이미드 필름에 동박을 붙인 동박 접착 폴리이미드 시트를 나타내는 요부 확대 단면도.
도 6은 상기 제조방법에 있어서, 내층 도체층 및 비아 도체를 형성한 후의 상태를 나타내는 요부 확대 단면도.
도 7은 상기 제조방법에 있어서, 오가닉 배선 구조부를 구성하는 각 시트재와 세라믹 배선기판을 적층하는 공정을 나타내는 요부 확대 단면도.
도 8은 상기 제조방법에 있어서, 적층 일체화된 오가닉 배선 구조부 및 세라믹 배선기판을 나타내는 요부 확대 단면도.
도 9는 세라믹 다층 기판을 주체로 하는 종래의 검사용 배선기판의 개략 단면도.
도 10은 오가닉 다층 배선기판으로 이루어지는 종래의 검사용 배선기판의 개략 단면도.
이하, 본 발명의 검사용 배선기판을 구체화한 본 실시형태의 프로브 카드를 도 1∼도 8에 근거하여 상세하게 설명한다.
도 1에 나타낸 바와 같이, 본 실시형태의 프로브 카드(11)는 복수의 반도체 소자가 형성된 웨이퍼의 전기 검사를 일괄해서 실시하기 위한 시험 지그이다. 이 프로브 카드(11)는 도시하지 않은 테스터에 전기적으로 접속되는 프린트 배선판(12) 위에 중계 기판(13)을 통해서 'STF'라 불리는 검사용 배선기판(21)을 탑재한 구조를 구비하고 있다.
도 1∼도 4에 나타낸 바와 같이, 본 실시형태의 검사용 배선기판(21)은 세라믹 다층 기판(31)과 이 세라믹 다층 기판(31)의 주면(32) 상에 형성된 오가닉 배선 구조부(41)를 구비하고 있다.
도 3에 나타낸 바와 같이, 본 실시형태의 세라믹 다층 기판(31)은, 복수의 세라믹층(33)과 복수의 도체층(34)이 교호로 적층되어 이루어지는 구조를 가지고 있다. 각 세라믹층(33)은 예를 들면 알루미나의 소결체이고, 도체층(34)은 예를 들면 텅스텐, 몰리브덴, 또는 이것들의 합금으로 이루어지는 메탈라이즈층이다. 각 세라믹층(33)에는 두께방향으로 관통하는 내경 60㎛ 정도의 관통구멍(36)이 형성되며, 관통구멍(36) 내에는 도체층(34)에 접속되는 관통 도체(37)가 형성되어 있다. 또한, 이 세라믹 다층 기판(31)의 주면(32) 위에는, 관통 도체(37)가 있는 위치에 대응하여 복수의 접속 단자(38)가 형성되어 있다. 각 접속 단자(38)는 단면 원형 형상을 이루며, 직경이 1.0㎜ 정도로 설정되어 있다.
도 2∼도 4에 나타낸 바와 같이, 본 실시형태의 오가닉 배선 구조부(41)는 복수의 수지 절연층(43∼49)과 복수의 내층 도체층(51)이 교호로 적층된 구조를 가지고 있다. 본 실시형태의 각 수지 절연층(43∼49)은 폴리이미드 필름으로 이루어지는 절연층이다. 이 폴리이미드 필름(72)은, 구체적으로 말하면, 폴리이미드계의 열경화성 수지로 이루어지는 제 1 층과, 이 제 1 층의 양면에 형성된 폴리이미드계의 열가소성 수지로 이루어지는 제 2 층에 의해서 구성되어 있다. 본 실시형태에서는, 제 1 층의 두께가 15㎛ 정도로 설정되어 있고, 제 2 층의 두께가 5㎛ 정도로 설정되어 있다. 따라서, 각 수지 절연층(43∼49)의 두께는 25㎛ 정도로 되어 있다. 또, 본 실시형태의 내층 도체층(51)은 상기 폴리이미드 필름(72)에 붙여진 동박(73)에서 유래하는 구리층이며, 그 두께는 5㎛ 정도로 설정되어 있다.
각 수지 절연층(43∼49)에는 비아 구멍(52)이 관통 형성되어 있으며, 이들 비아 구멍(52) 내에는 내층 도체층(51)끼리를 접속하는 비아 도체(53)가 형성되어 있다. 각 비아 구멍(52)은 단면 원형 형상을 이루며, 내경이 30㎛ 정도로 설정되어 있다.
도 2 등에 나타낸 바와 같이, 오가닉 배선 구조부(41)의 표면(42){즉, 최표층(最表層)의 수지 절연층(49)의 표면} 위에는, 콘덴서 접속용의 복수의 접속 패드(61)로 이루어지는 복수의 접속 패드군(63)과, 복수의 검사 패드(62)로 이루어지는 반도체 소자 검사용의 복수의 검사 패드군(64)이 각각 형성되어 있다. 본 실시형태에서는, 기판 중앙부에 4개의 검사 패드군(64)이 집약되어 배치되어 있다. 검사 패드군(64)을 구성하는 복수의 검사 패드(62)는 직경 50㎛ 정도의 원형 형상(상측에서 보았을 때)이며, 어레이 형상으로 배열되어 있다. 접속 패드군(63)은 복수의 검사 패드군(64)을 둘러싸도록 기판 외주부에 배치되어 있다. 접속 패드군(63)을 구성하는 복수의 접속 패드(61)는 검사 패드(62)보다도 면적이 큰 직사각 형상(상측에서 보았을 때)이며, 이것들도 어레이 형상으로 배열되어 있다. 그리고, 도 3 및 도 4에 나타낸 바와 같이, 1쌍의 접속 패드(61) 위에는 칩 콘덴서(66)가 탑재되도록 되어 있다. 또, 검사 패드(62) 위에는 프로브(67)가 세워져 설치되도록 되어 있다.
여기서, 오가닉 배선 구조부(41)가 구비하는 내층 도체층(51)에 대해서 더 구체적으로 설명한다. 도 4에 나타낸 바와 같이, 본 실시형태의 내층 도체층(51)에는 제 1 플레인층(P11, P12, P13)과 제 2 플레인층(P2)이 포함되어 있다. 가장 내층 측에 위치하는 1층째의 수지 절연층(43)의 표면 위에는 제 1 플레인층(P13)이 형성되어 있다. 2층째의 수지 절연층(44)의 표면 위에는 제 2 플레인층(P2)이 형성되어 있다. 3층째의 수지 절연층(45)의 표면 위에는 제 1 플레인층(P12)이 형성되어 있다. 4층째의 수지 절연층(46)의 표면 위에는 제 2 플레인층(P2)이 형성되어 있다. 5층째의 수지 절연층(47)의 표면 위에는 제 1 플레인층(P11)이 형성되어 있다. 6층째의 수지 절연층(48)의 표면 위에는 제 2 플레인층(P2)이 형성되어 있다. 즉, 본 실시형태에서는 제 1 플레인층(P11, P12, P13)과 제 2 플레인층(P2)이 교호로 배치되어 있다.
또, 제 1 플레인층(P11, P12, P13)은, 도 2에 나타낸 바와 같이, 동일층 내에서 4개의 에리어로 분할된 상태로 배치되어 있다. 이들 제 1 플레인층(P11, P12, P13)은 각 DUT에 전원 전류를 공급하기 위한 파워용의 플레인층으로 되어 있다.
본 실시형태에서는, 도 4에 나타낸 바와 같이, 제 1 플레인층(P11, P12, P13)은 오가닉 배선 구조부(41)에 있어서의 복수층에 형성되어 있으며, 이것들에 대해서 서로 다른 전압값의 전원 전류가 흐르도록 되어 있다. 더 구체적으로 말하면, 3개의 제 1 플레인층(P11, P12, P13) 중 최외층의 제 1 플레인층(P11)은 저전압 전원 전류용의 파워 플레인층으로 할당되어 있다. 환언하면, 이 제 1 플레인층(P11)은 각각의 DUT를 동작시킬 수 있는 최저한의 전압을 흘리기 위한 것으로 되어 있다. 표면(42)에 있는 접속 패드(61) 및 검사 패드(62)와 제 1 플레인층(P11)은 비아 도체(53)를 통해서 전기적으로 접속되어 있다. 또, 접속 패드(61) 및 검사 패드(62)에서부터 제 1 플레인층(P11)까지의 거리는 폴리이미드 필름(72)의 대략 2층분에 상당하는 두께, 즉 약 50㎛∼60㎛로 되어 있다. 또한, 복수의 접속 패드군(63)마다의 접속 패드(61) 및 복수의 검사 패드군(64)마다의 검사 패드(62)는, 도 2에 나타낸 바와 같이, 최외층의 제 1 플레인층(P11) 중 서로 다른 에리어의 부분을 통해서 전기적으로 접속되어 있다.
제 1 플레인층(P12)은 중전압 전원 전류용의 파워 플레인층으로 할당되어 있다. 표면(42)에 있는 접속 패드(61) 및 검사 패드(62)와 제 1 플레인층(P12)은 비아 도체(53)를 통해서 전기적으로 접속되어 있다. 또, 접속 패드(61) 및 검사 패드(62)에서부터 제 1 플레인층(P12)까지의 거리는 폴리이미드 필름(72)의 대략 4층분에 상당하는 두께, 즉 약 110㎛∼120㎛로 되어 있다.
가장 심층에 있는 제 1 플레인층(P13)은 고전압 전원 전류용의 파워 플레인층으로 할당되어 있다. 표면(42)에 있는 접속 패드(61) 및 검사 패드(62)와 제 1 플레인층(P13)은 비아 도체(53)를 통해서 전기적으로 접속되어 있다. 또, 접속 패드(61) 및 검사 패드(62)에서부터 제 1 플레인층(P13)까지의 거리는 폴리이미드 필름(72)의 대략 6층분에 상당하는 두께, 즉 약 170㎛∼180㎛로 되어 있다. 즉, 3계통의 제 1 플레인층(P11, P12, P13) 중에서 비교하면, 저전압 전원 전류용의 파워 플레인층으로 할당되어 있는 제 1 플레인층(P11)을 통한 도통 경로가 가장 짧게 되어 있다.
3층의 제 2 플레인층(P2)은 그라운드용의 플레인층으로서 할당되어 있으며, 모두 제 1 플레인층(P11, P12, P13)과는 다른 층에 배치되어 있다. 이들 제 2 플레인층(P2)은 기판 면적의 거의 전체를 차지하는 이른바 솔리드(solid) 형상의 패턴이며, 각 층 내에서의 면적은 제 1 플레인층(P11, P12, P13)보다도 크게 되어 있다.
이어서, 본 실시형태의 검사용 배선기판(21)을 제조하는 방법에 대해서 설명한다. 여기서는 세라믹 다층 기판(31)과 오가닉 배선 구조부(41)를 구성하는 각 시트재를 개별로 제작한다.
세라믹 다층 기판(31)에 대해서는 이하의 순서로 제작한다. 알루미나 분말을 주성분으로 하는 세라믹 재료를 이용하여 그린 시트를 복수매 형성한다. 그리고, 복수매의 그린 시트에 대하여 레이저 가공, 펀칭 가공, 드릴 가공 등에 의한 구멍 뚫기를 하여 소정 위치에 관통구멍(36)을 다수 형성한다. 그 후, 종래 주지의 페이스트 인쇄장치를 이용해서 각 관통구멍 내에 도전성 페이스트(예를 들면, 텅스텐 페이스트)를 충전하여 미(未)소성의 관통 도체(37)를 형성한다. 또한, 페이스트 인쇄장치를 이용해서 각 그린 시트의 표면 및 이면에 도전성 페이스트를 인쇄하여 미소성의 도체층(34)을 형성한다. 도전성 페이스트의 건조 후, 각 그린 시트를 서로 겹쳐놓고서 시트 적층 방향으로 압압력을 부여함으로써, 각 그린 시트를 일체화하여 이루어지는 세라믹 적층체를 형성한다. 그리고, 세라믹 적층체를 탈지하고, 또한 소정 온도로 소정 시간 소성을 한다. 그 결과, 그린 시트의 알루미나 및 페이스트 중의 텅스텐이 동시 소결되어 세라믹 다층 기판(31)이 형성된다. 이와 같이 하여 얻어진 세라믹 다층 기판(31)에는 표면 연마 가공이 실시된다.
오가닉 배선 구조부(41)를 구성하는 각 시트재{패터닝된 동박 접착 폴리이미드 시트(71)}에 대해서는 이하의 순서로 제작한다. 우선, 수지 절연층(43∼49)이 되는 시트재로서 두께 25㎛의 폴리이미드 필름(72)의 편면에 두께 5㎛의 동박(73)을 붙인 동박 접착 폴리이미드 시트(71)를 준비한다(도 5 참조). 이 동박 접착 폴리이미드 시트(71)에 이용되고 있는 폴리이미드 필름(72)은 상기한 바와 같이 폴리이미드계의 열경화성 수지로 이루어지는 제 1 층과, 이 제 1 층의 양면에 형성된 폴리이미드계의 열가소성 수지로 이루어지는 제 2 층에 의해서 구성되어 있다.
그리고, 각각의 동박 접착 폴리이미드 시트(71)에 있어서의 소정 위치에 레이저 가공을 실시함으로써, 시트를 두께방향으로 관통하는 복수의 비아 구멍(52)을 형성한다. 그 후, 종래 공지의 페이스트 인쇄장치를 이용해서 비아 구멍(52) 내에 도전성 페이스트(구체적으로는 은 페이스트)를 충전한다. 그리고, 180℃ 정도의 온도로 1시간 가열함에 의해서 비아 도체(53)를 형성한다(도 6 참조). 계속해서, 동박(73)을 서브트렉티브법에 의해서 패터닝하여 각각 소정 패턴의 내층 도체층(51)을 형성한다. 이들 패터닝된 동박 접착 폴리이미드 시트(71)는 나중에 수지 절연층(43∼48)이 되는 것이다(도 7 참조). 또한, 나중에 최표층의 수지 절연층(49)이 되는 패터닝된 동박 접착 폴리이미드 시트(71)에는, 복수의 접속 패드군(63) 및 복수의 검사 패드군(64)에 대응하여 솔리드 형상의 중간 도체 패턴(76)이 각각 형성된다(도 7 참조).
계속해서, 세라믹 다층 기판(31)의 주면(32) 위에 개별로 제작된 7매의 패터닝된 동박 접착 폴리이미드 시트(71)를 서로 겹쳐지도록 하여 배치한다. 그리고, 200℃∼400℃ 정도의 온도로 가열한 상태에서 5kgf/㎠∼100kgf/㎠ 정도의 압력으로 가압한다. 그 결과, 수지 절연층(43∼49)과 세라믹 다층 기판(31)이 압착되어 일체화된다(도 8 참조). 그 후, 솔리드 형상의 중간 도체 패턴(76)을 서브트렉티브법에 의해서 더 세세하게 에칭한다. 이 공정을 거쳐서 복수의 접속 패드(61) 및 복수의 검사 패드(62)를 형성함으로써, 검사용 배선기판(21)을 완성한다.
따라서, 본 실시형태에 의하면, 이하의 효과를 얻을 수 있다.
(1) 본 실시형태의 검사용 배선기판(21)에서는 세라믹 다층 기판(31)의 주면(32) 위에 다층 구조의 오가닉 배선 구조부(41)를 형성하고 있다. 또, 이 오가닉 배선 구조부(41)가 가지는 복수의 제 1 플레인층(P11, P12, P13) 중 최외층의 제 1 플레인층(P11)을 통해서 일부의 접속 패드(61) 및 복수의 검사 패드군(64)마다의 일부의 검사 패드(62)를 전기적으로 접속하고 있다. 그러므로, 세라믹 다층 기판의 내층 도체층을 통해서 양 패드를 접속한 종래의 것에 비해서, 양 패드(61, 62)에서부터 내층 도체층(51)까지의 거리를 짧게 할 수 있고, 또한 거리의 편차를 작게 할 수 있다. 이 때문에, 고주파대에서의 미약 전류를 이용한 시험의 검사 정밀도를 향상시킬 수 있다. 덧붙여서, APU(application processing unit)의 전기 검사에서는 고주파대의 미약 전류를 이용하는 관계상, 파워 임피던스를 낮게 억제할 필요가 있지만, 상기 구조의 검사용 배선기판(21)은 이와 같은 요청에 충분히 응할 수 있는 것으로 되어 있다.
(2) 또, 세라믹 다층 기판(31)을 베이스로 하고 그 위에 오가닉 배선 구조부(41)를 형성한 구조인 점에서, 오가닉 다층 배선기판만으로 이루어지는 종래의 것과는 달리, 기판 전체로서 내열성이나 강성이 향상된다. 따라서, 실리콘과의 열팽창 계수의 차이가 작아지게 되고, 열 스트레스를 걸은 조건 하에서의 전기 검사시에서도 검사 패드(62) 상의 프로브(67)가 반도체 소자 측의 접속 단자로부터 위치가 어긋나기 어려워진다. 따라서, 이와 같은 조건 하에서의 일괄 검사를 확실하게 할 수 있다. 또한, 강성의 향상에 의해서 일괄 검사시에도 기판이 휘어지기 어렵게 되어, 시험 대상이 되는 반도체 소자의 위치 여하를 불문하고, 검사 패드(62) 상의 프로브(67)를 확실하게 반도체 소자 측의 접속 단자에 접촉시킬 수 있다. 따라서, 이 경우도 상기한 바와 같이 일괄 검사를 확실하게 할 수 있다. 또한, 상기 종래 기술의 검사용 배선기판에 비해서, 검사 대상이 되는 반도체 소자의 개수를 늘리는 것이 가능하게 된다.
(3) 본 실시형태의 검사용 배선기판(21)에서는, 오가닉 배선 구조부(41)가 7층의 수지 절연층(43∼49)과 6층의 내층 도체층(51)을 교호로 적층하여 이루어지는 것으로 되어 있다. 따라서, 3개의 전원 채널을 형성하여 각각 전압 값이 다른 구동 전원을 부여함으로써 반도체 소자를 동작시키는 시험을 확실하게 실시할 수 있다.
(4) 본 실시형태의 검사용 배선기판(21)에서는, 오가닉 배선 구조부(41)를 구성하는 복수의 수지 절연층(43∼49)은 일반적으로 알려져 있는 빌드업 방식에 의해서 형성되는 것이 아니라, 절연 수지 필름을 복수매 이용하여 적층하는 방식에 의해서 형성되어 있다. 따라서, 수지 절연층(43∼49)의 각 층의 두께 편차를 확실하게 해소할 수 있으며, 더 나아가서는 양 패드(61, 62)에서부터 내층 도체층(51)까지의 거리의 편차를 확실하게 작게 할 수 있다.
(5) 본 실시형태의 검사용 배선기판(21)의 제조방법에서는, 세라믹 다층 기판(31)과, 오가닉 배선 구조부(41)를 구성하는 각 시트재{패터닝된 동박 접착 폴리이미드 시트(71)}를 우선 개별로 제작하여 둔다. 그리고, 이것들을 적층 일체화함에 의해서 검사용 배선기판(21)을 제조한다는 순서를 채용하고 있다. 따라서, 이 방법에 의하면, 빌드업 프로세스를 채용한 경우와 비교하여, 제조의 리드 타임을 단축하는 것이 가능하게 되어 검사용 배선기판(21)의 저비용화, 제조 효율화를 도모할 수 있다.
(6) 또, 본 실시형태의 검사용 배선기판(21)의 제조방법에서는, 접속 패드(61) 및 검사 패드(62)를 1단계의 패터닝에 의해서 형성하는 것이 아니라, 2단계의 패터닝에 의해서 형성하고 있다. 환언하면, 적층 압착 공정 전에 1단계째의 에칭을 실시하여 대략적인 형상의 중간 도체 패턴(76)을 형성하고, 적층 압착 공정 후에 2단계째의 에칭을 실시하여 세세한 접속 패드(61) 및 검사 패드(62)를 형성하고 있다. 따라서, 적층 압착화 공정에 있어서의 도체의 변형이나 파손이 미연에 회피되며, 세세하여 형성 정밀도가 좋은 접속 패드(61) 및 검사 패드(62)를 확실하게 형성할 수 있어, 제조수율도 향상시킬 수 있다.
또한, 본 발명의 실시형태는 이하와 같이 변경하여도 좋다.
* 상기 실시형태에서는, 오가닉 배선 구조부(41)를 구성하는 비아 도체(53)를 형성할 때에, 도전성 페이스트로서 은 페이스트를 이용하였으나, 이것에 한정되는 것이 아니며, 예를 들면 텅스텐 페이스트나 니켈 페이스트 등의 구리 이외의 도전성 금속을 포함하는 페이스트를 이용하여도 좋다. 또, 페이스트 인쇄법 이외의 방법, 예를 들면 도금법에 의해서 비아 도체(53)를 형성하여도 좋다.
* 상기 실시형태에서는, 세라믹 다층 기판(31)으로서 알루미나 소결체로 이루어지는 기판을 이용하였으나, 이것에 한정되는 것이 아니며, 다른 소결체로 이루어지는 기판을 이용하여도 좋다. 또, 이와 같은 고온 소성 세라믹 이외에도 유리 세라믹과 같은 저온 소성 세라믹으로 이루어지는 기판을 이용할 수도 있다. 이 경우에는, 도체의 형성에 은, 구리, 또는 이것들의 합금을 이용할 수 있다.
* 본 실시형태에서는, 제 1 플레인층(P11, P12, P13)으로서의 파워용의 플레인층의 개수를 3개로 하였으나, 2개로 하여도 좋고 혹은 4개 이상으로 하여도 물론 좋다. 또, 본 실시형태에서는, 제 2 플레인층(P2)으로서의 그라운드용의 플레인층의 사이에 파워용의 플레인층을 1층 배치하였으나, 필요에 따라서 2층 이상 배치하도록 하여도 좋다.
* 본 실시형태에서는 DUT 개수를 4개로 하였으나, 4개를 초과하는 수, 예를 들면 10개 이상으로 하여도 물론 좋다.
* 본 실시형태에서는, 제 2 플레인층(P2)이 전기적으로 접지되어 있는 그라운드용의 플레인층이었으나, 이것 대신에 특히 어느 도체에도 전기적으로 접속되어 있지 않은 더미 패턴이어도 좋다.
* 본 실시형태에서는, 내층 도체층(51)이 파워용의 플레인층 및 그라운드용의 플레인층으로 구성되어 있었으나, 파워용의 플레인층 및 그라운드용의 플레인층에 더하여, 내층 도체층(51)이 신호용의 배선을 포함하고 있어도 좋다.
다음은 특허청구범위에 기재된 기술적 사상 외에, 상기한 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 상기 수단 1에 있어서, 상기 접속 패드 및 상기 검사 패드에서부터 상기 제 1 플레인층인 상기 최외층의 파워용의 플레인층까지의 거리가 70㎛ 이하(바람직하게는 60㎛ 이하)인 것.
(2) 상기 수단 1에 있어서, 상기 제 1 플레인층보다도 외층 측에 적어도 1층의 상기 제 2 플레인층이 배치되어 있는 것.
(3) 상기 수단 1에 있어서, 상기 제 1 플레인층은 저전압 전원 전류용의 파워 플레인층과, 중전압 전원 전류용의 파워 플레인층과, 고전압 전원 전류용의 파워 플레인층을 포함하는 것.
(4) 상기 (3)에 있어서, 상기 저전압 전원 전류용의 파워 플레인층은 2층 이상 존재하는 것.
(5) 상기 수단 1에 있어서, 상기 수지 절연층은 수지 필름을 이용하여 형성된 것인 것.
(6) 상기 수단 1에 있어서, 상기 수지 절연층의 형성에 이용되는 수지 필름은 두께가 20㎛∼40㎛인 것.
(7) 상기 수단 1에 있어서, 상기 수지 절연층의 형성에 이용되는 수지 필름은 폴리이미드 필름이며, 상기 내층 도체층은 동박에 유래하는 구리층인 것.
(8) 상기 수단 1에 있어서, 상기 접속 패드는 상기 검사 패드보다도 면적이 크고, 상기 검사 패드 위에는 프로브가 세워지게 설치되는 것이 가능한 것.
(9) 상기 수단 1에 있어서, 상기 검사 패드는 기판 중앙부에 배치되어 있고, 상기 접속 패드군은 기판 외주부에 배치되어 있는 것.
(10) 상기 수단 1에 있어서, 상기 오가닉 배선 구조부 내의 비아 피치는 상기 세라믹 다층 기판 내의 비아 피치보다 작은 것.
21 - 검사용 배선기판 31 - 세라믹 다층 기판
32 - 주면(主面) 33 - 세라믹층
34 - 도체층 41 - 오가닉 배선 구조부
42 - 표면 61 - 접속 패드
62 - 검사 패드 64 - 검사 패드군
43, 44, 45, 46, 47, 48, 49 - 수지 절연층
51 - 내층 도체층
P11 - 최외층의 제 1 플레인층으로서의 최외층의 파워용의 플레인층
P12, P13 - 제 1 플레인층으로서의 파워용의 플레인층
P2 - 제 2 플레인층으로서의 그라운드용의 플레인층

Claims (5)

  1. 복수의 세라믹층과 복수의 도체층이 교호로 적층되어 이루어지는 세라믹 다층 기판의 주면(主面) 위에 오가닉 배선 구조부가 형성되고, 상기 오가닉 배선 구조부의 표면 위에 콘덴서 접속용의 복수의 접속 패드 및 복수의 검사 패드로 이루어지는 반도체 소자 검사용의 복수의 검사 패드군이 각각 형성되며, 복수의 반도체 소자의 일괄 검사에 사용 가능한 검사용 배선기판으로서,
    상기 오가닉 배선 구조부는 복수의 수지 절연층과 복수의 내층 도체층이 교호로 적층되어 이루어짐과 아울러, 최(最)표층이 상기 수지 절연층에 의해서 구성되고,
    상기 복수의 내층 도체층에는, 동일층 내에서 복수 에리어로 분할된 상태로 배치된 제 1 플레인층과, 상기 제 1 플레인층과는 다른 층에 배치되며 또한 당해 층 내에서의 면적이 상기 제 1 플레인층보다도 큰 제 2 플레인층이 포함되고,
    적어도 일부의 상기 접속 패드 및 상기 복수의 검사 패드군마다의 적어도 일부의 상기 검사 패드가 복수의 상기 제 1 플레인층 중 최외층의 제 1 플레인층을 통해서 전기적으로 접속되어 있는 것을 특징으로 하는 검사용 배선기판.
  2. 청구항 1에 있어서,
    상기 제 1 플레인층은 파워용의 플레인층이고, 상기 제 2 플레인층은 그라운드용의 플레인층인 것을 특징으로 하는 검사용 배선기판.
  3. 청구항 2에 있어서,
    상기 최외층의 제 1 플레인층은, 복수의 상기 파워용의 플레인층 중 가장 저전압의 전원 전류가 흐르는 것인 것을 특징으로 하는 검사용 배선기판.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 접속 패드 및 상기 복수의 검사 패드군마다의 상기 검사 패드는, 상기 최외층의 제 1 플레인층 중 서로 다른 에리어의 부분을 통해서 전기적으로 접속되어 있는 것을 특징으로 하는 검사용 배선기판.
  5. 청구항 3에 있어서,
    상기 접속 패드 및 상기 복수의 검사 패드군마다의 상기 검사 패드는, 상기 최외층의 제 1 플레인층 중 서로 다른 에리어의 부분을 통해서 전기적으로 접속되어 있는 것을 특징으로 하는 검사용 배선기판.
KR1020160138550A 2015-11-03 2016-10-24 검사용 배선기판 KR101926922B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-216205 2015-11-03
JP2015216205A JP6691762B2 (ja) 2015-11-03 2015-11-03 検査用配線基板

Publications (2)

Publication Number Publication Date
KR20170052471A KR20170052471A (ko) 2017-05-12
KR101926922B1 true KR101926922B1 (ko) 2018-12-07

Family

ID=57209239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160138550A KR101926922B1 (ko) 2015-11-03 2016-10-24 검사용 배선기판

Country Status (5)

Country Link
US (1) US9903887B2 (ko)
EP (1) EP3165932B1 (ko)
JP (1) JP6691762B2 (ko)
KR (1) KR101926922B1 (ko)
TW (1) TWI639835B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847780B2 (ja) * 2017-06-29 2021-03-24 京セラ株式会社 回路基板およびプローブカード
JP7081090B2 (ja) * 2017-07-10 2022-06-07 株式会社村田製作所 配線基板、プローブカード、及び、配線基板の製造方法
JP6863852B2 (ja) * 2017-07-27 2021-04-21 京セラ株式会社 プローブカード用配線基板
JP6889672B2 (ja) 2018-02-19 2021-06-18 日本特殊陶業株式会社 検査装置用配線基板
JP6947708B2 (ja) * 2018-08-29 2021-10-13 日本特殊陶業株式会社 配線基板
KR102650163B1 (ko) * 2018-10-29 2024-03-21 (주)포인트엔지니어링 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드
JP7198127B2 (ja) * 2019-03-20 2022-12-28 株式会社アドバンテスト インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
EP3734304A1 (en) * 2019-05-03 2020-11-04 Afore Oy Cryogenic probe station
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
US11333683B2 (en) * 2019-12-24 2022-05-17 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment
TWI719895B (zh) * 2020-05-11 2021-02-21 中華精測科技股份有限公司 陣列式薄膜探針卡及其測試模組
KR102466911B1 (ko) * 2020-09-28 2022-11-14 주식회사 디아이티 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
TWI782505B (zh) * 2021-04-27 2022-11-01 旺矽科技股份有限公司 用於探針卡之探針安裝電路板
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
TWI798027B (zh) * 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189058A (ja) 2006-01-13 2007-07-26 Matsushita Electric Ind Co Ltd 立体回路基板およびその製造方法
JP2014049578A (ja) 2012-08-30 2014-03-17 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP2015130391A (ja) 2014-01-07 2015-07-16 キヤノン株式会社 プリント配線板、半導体装置及び積層型半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180067A (ja) * 1984-09-21 1986-04-23 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション テスト・プロ−ブ装置
GB2279805B (en) * 1993-07-02 1997-09-17 Plessey Semiconductors Ltd Bare die testing
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP2005079144A (ja) * 2003-08-28 2005-03-24 Kyocera Corp 多層配線基板およびプローブカード
JP4439360B2 (ja) * 2004-09-14 2010-03-24 株式会社日本マイクロニクス 電気的接続装置
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP4689461B2 (ja) * 2005-12-26 2011-05-25 富士通株式会社 プリント基板
KR100748393B1 (ko) * 2007-02-27 2007-08-10 주식회사 파이컴 기판 구조물 및 이를 갖는 프로브 카드
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
JP4960854B2 (ja) * 2007-12-27 2012-06-27 日本特殊陶業株式会社 電子部品検査装置用配線基板
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
CN104335344B (zh) * 2012-05-28 2017-10-17 株式会社村田制作所 复合模块
JP5947647B2 (ja) 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189058A (ja) 2006-01-13 2007-07-26 Matsushita Electric Ind Co Ltd 立体回路基板およびその製造方法
JP2014049578A (ja) 2012-08-30 2014-03-17 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP2015130391A (ja) 2014-01-07 2015-07-16 キヤノン株式会社 プリント配線板、半導体装置及び積層型半導体装置

Also Published As

Publication number Publication date
JP6691762B2 (ja) 2020-05-13
JP2017090067A (ja) 2017-05-25
KR20170052471A (ko) 2017-05-12
TWI639835B (zh) 2018-11-01
EP3165932B1 (en) 2019-09-25
TW201723493A (zh) 2017-07-01
EP3165932A1 (en) 2017-05-10
US20170122981A1 (en) 2017-05-04
US9903887B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
KR101926922B1 (ko) 검사용 배선기판
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
JP5005321B2 (ja) 半導体装置
US8263874B2 (en) Multilayer circuit board
JP5445985B2 (ja) プローブカード及びその製造方法
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
CN101682989A (zh) 嵌入式电容叠层
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
KR20180132137A (ko) 전자 부품 검사용의 다층 배선 기판
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
US11081436B2 (en) Component carrier with integrated strain gauge
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
KR20130039462A (ko) 프로브 카드 및 이의 제조 방법
CN111918488A (zh) 制造部件承载件的方法以及部件承载件
JP2005079144A (ja) 多層配線基板およびプローブカード
JP2007149718A (ja) ビアアレイキャパシタ内蔵配線基板及びその製造方法
KR20230024413A (ko) 회로 기판 및 프로브 카드
WO2012073400A1 (ja) 抵抗内蔵基板およびこの基板を備える電流検出モジュール
KR20220148690A (ko) 공간 변환기 및 이의 제조 방법
JP2007047011A (ja) 半導体素子検査用基板およびその製造方法
JP2000031317A (ja) 半導体装置及び半導体素子搭載用基板の製造方法
JP2008010452A (ja) 部品内蔵基板の検査方法、部品内蔵基板の製造方法、部品内蔵基板検査用治具および部品内蔵基板の検査システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant