KR20220148690A - 공간 변환기 및 이의 제조 방법 - Google Patents

공간 변환기 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220148690A
KR20220148690A KR1020210056107A KR20210056107A KR20220148690A KR 20220148690 A KR20220148690 A KR 20220148690A KR 1020210056107 A KR1020210056107 A KR 1020210056107A KR 20210056107 A KR20210056107 A KR 20210056107A KR 20220148690 A KR20220148690 A KR 20220148690A
Authority
KR
South Korea
Prior art keywords
layer
electrode pad
wiring pattern
wiring
pattern layer
Prior art date
Application number
KR1020210056107A
Other languages
English (en)
Other versions
KR102575738B1 (ko
Inventor
김진호
정두연
고대진
정정영
이승진
김경은
홍예린
이대형
Original Assignee
(주)샘씨엔에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)샘씨엔에스 filed Critical (주)샘씨엔에스
Priority to KR1020210056107A priority Critical patent/KR102575738B1/ko
Publication of KR20220148690A publication Critical patent/KR20220148690A/ko
Application granted granted Critical
Publication of KR102575738B1 publication Critical patent/KR102575738B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

반도체 테스트 장치의 프로브 카드 내에 설치되는 공간 변환기 및 이의 제조방법으로서, 본 발명의 일 실시예에 따른 공간 변환기는 프로브 핀들이 형성되는 제 1 주면 및 상기 제 1 주면과 반대되고 인쇄 회로 기판에 전기적으로 연결되는 전극 패드들을 갖는 제 2 주면을 갖는 세라믹 기판, 상기 제 1 주면 상에 배선 패턴층과 상기 배선 패턴층의 배선 패턴들을 전기적으로 절연하기 위한 절연층을 적어도 1 회 이상 교대로 적층하여 형성된 다층 배선층, 상기 다층 배선층 상에 적층되고, 상기 프로브 핀들과 본딩되는 전극 패드를 포함하고, 하지 절연층을 관통하여 상기 다층 배선층 내의 제 1 배선 패턴층과 상기 전극 패드를 전기적 연결하는 비아 도전체, 상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 비아 앵커를 포함할 수 있다.

Description

공간 변환기 및 이의 제조 방법{Space transformer and method of fabricating the same}
본 발명은 반도체 소자의 테스트 장치에 관한 것으로서, 더욱 상세하게는 프로브 카드에 적용되는 공간 변환기 및 이의 제조 방법에 관한 것이다.
반도체 웨이퍼 상에 제조된 복수의 반도체 칩들은 독립적으로 분리하기 전 웨이퍼 레벨 테스트를 거칠 수 있다. 상기 웨이퍼 레벨 테스트는 상기 반도체 웨이퍼 상의 복수의 반도체 칩들을 부분적으로 또는 전체적으로 테스트할 수 있는 프로브 카드(Probe card)를 통해 수행된다. 상기 프로브 카드는 상기 복수의 반도체 칩들의 표면에 형성된 전극들과 접촉되어 전원 및/또는 테스트 신호를 인가하는 프로브 핀들 및 상기 프로브 핀들과 계측 장치와 연결된 인쇄 회로 기판 사이에서 피치 변환을 수행하는 공간 변환기를 포함한다. 상기 공간 변환기는 세라믹 기판과 상기 세라믹 기판 상에 형성된 다층 배선 구조로 이루어진다.
일반적으로, 상기 프로브 핀들은 상기 공간 변환기의 전극 패드 상에 솔더링을 통해 결합되는 공정을 거친다. 상기 솔더링 과정에서 발생되는 충격이나 열에 의해 상기 프로브 핀들이 본딩된 상기 전극 패드에 열화나 결함이 발생될 수 있다. 예를 들면, 공간 변환기의 제조 중에 또는 사용 중에, 상기 공간 변환기의 표면으로부터 전극 패드가 탈리되는 결함이 발생될 수 있다. 상기 전극 패드의 탈리는, 상기 공간 변환기 자체의 불량을 초래하고, 종국적으로는 반도체 칩들의 테스트 중에 부정확한 검사를 초래할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 프로브 핀들의 결합 공정 중에 또는 결합 공정 이후에, 열화에 의한 전극 패드의 탈리 결함을 방지할 수 있는 공간 변환기를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 이점을 갖는 공간 변환기의 제조 방법을 제공하는 것이다.
상기의 과제를 해결하기 위한 본 발명의 일 실시예에 따른 공간 변환기는 프로브 핀들이 형성되는 제 1 주면 및 상기 제 1 주면과 반대되고 인쇄 회로 기판에 전기적으로 연결되는 제 2 주면을 갖는 세라믹 기판, 상기 제 1 주면 상에 배선 패턴층과 상기 배선 패턴층의 배선 패턴들을 전기적으로 절연하기 위한 절연층을 적어도 1 회 이상 교대로 적층하여 형성된 다층 배선층, 상기 다층 배선층 상에 적층되고, 상기 프로브 핀들과 본딩되는 전극 패드를 포함하고, 하지 절연층을 관통하여 상기 다층 배선층 내의 제 1 배선 패턴층과 전극 패드를 전기적 연결하는 비아 도전체, 상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 적어도 하나의 비아 앵커를 포함할 수 있다. 일 실시예에서, 상기 비아 앵커는 상기 전극 패드의 적어도 일부와 상기 다층 배선층의 상기 배선 패턴층과 동일한 도전성 물질이 채워질 수 있다. 다른 실시예에서, 상기 도전성 물질은 상기 제 1 배선 패턴층, 상기 하지 절연층과 접하는 상기 전극 패드의 적어도 일부, 및 상기 비아 앵커를 일체로 연결하며 고정할 수 있다. 다른 실시예에서, 상기 도전성 물질은 Cu, Ni, 및 Au 중 적어도 하나의 층을 포함할 수 있다.
일 실시예에서, 상기 비아 앵커는 상기 전극 패드와 접하는 제 1 개구부와 상기 제 1 배선 패턴층과 접하는 제 2 개구부를 포함할 수 있다. 일 실시예에서, 상기 제 1 개구부에서 상기 제 2 개구부로 갈수록 상기 비아 앵커의 간격이 좁아질 수 있다. 일 실시예에서, 상기 제 1 개구부에서 상기 제 2 개구부로 갈수록 상기 비아 앵커의 간격이 넓어질 수 있다.
일 실시예에서, 상기 비아 앵커는 홀(Hole), 라인(Line), 메쉬(Mesh), 및 벌집(Honeycomb) 구조의 패턴을 가질 수 있다. 다른 실시예에서, 상기 패턴은 10 ㎛ 내지 50 ㎛ 범위의 직경 또는 선폭을 가질 수 있다.
상기의 과제를 해결하기 위한 본 발명의 일 실시예에 따른 공간 변환기의 제조 방법은 세라믹 기판의 제 1 주면 상에 배선 패턴층을 형성하는 배선 패턴 형성 단계, 상기 배선 패턴층의 배선 패턴들을 전기적으로 절연하기 위한 절연층을 형성하는 층간 절연 단계, 상기 배선 패턴 형성 단계와 상기 층간 절연 단계를 적어도 1회 이상 교번하여 반복 실시하는 다층 배선층 형성 단계, 하지 절연층을 관통하여 상기 다층 배선층 내의 제 1 배선 패턴층과 전극 패드를 전기적으로 연결하는 비아 도전체를 형성하는 단계, 상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 비아 앵커를 형성하는 단계; 및
상기 하지 절연층 상에 상기 전극 패드를 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 비아 앵커를 형성하는 단계는 상기 비아 앵커의 패턴을 형성하는 단계를 포함할 수 있다. 다른 실시예에서, 비아 앵커의 패턴을 형성하는 단계는 상기 비아 앵커의 패턴 내에 도전성 물질을 채우는 단계를 포함할 수 있다.
일 실시예에서, 상기 비아 앵커의 패턴은 홀(Hole), 라인(Line), 메쉬(Mesh), 및 벌집(Honeycomb) 형상일 수 있다. 다른 실시예에서, 상기 패턴은 10 ㎛ 내지 50 ㎛ 범위의 직경 또는 선폭을 가질 수 있다.
일 실시예에서, 상기 비아 앵커는 상기 전극 패드와 접하는 제 1 개구부와 상기 제 1 배선 패턴층과 접하는 제 2 개구부를 포함할 수 있다. 다른 실시예에서, 상기 제 1 개구부에서 상기 제 2 개구부로 갈수록 상기 비아 앵커의 간격이 상이할 수 있다. 일 실시예에서, 상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 비아 앵커를 형성하는 단계는 상기 비아 앵커에 도전성 물질을 충진시키는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 세라믹 기판 적층되는 다층 배선층과 전극 패드 사이에 하지 절연층을 포함하고, 상기 하지 절연층을 관통하여 상기 다층 배선층 내의 제 1 배선 패턴층과 상기 전극 패드를 전기적으로 연결하는 비아 도전체와 상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 적어도 하나의 비아 앵커를 포함함으로써, 전극 패드의 탈리와 같은 결함이나 열화를 방지할 수 있는 공간 변환기가 제공될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 이점을 갖는 공간 변환기의 제조 방법이 제공될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 공간 변환기의 단면도이고, 도 1b는 본 발명의 일 실시예에 따른 공간 변환기의 일부를 확대한 도면이며 도 1c는 종래의 ㅂ비아 도전체를 갖는 공간 변화기의 일부를 도시한다.
도 2a 내지 도 2c는 본 발명의 다양한 실시예에 따른 공간 변환기를 도시한다.
도 3a 내지 도 3c는 본 발명의 다양한 실시예에 따른 하지 절연층의 정면도를 도시한다.
도 4a 내지 도 4d는 본 발명의 다양한 실시예에 따른 하지 절연층의 평면도를 도시한다.
도 5는 본 발명의 일 실시예에 따른 공간 변환기 제조 방법의 순서도를 도시한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 "연결"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다.
아울러, 본원 명세서에서 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우 뿐만 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 "약", "실질적으로" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1a는 본 발명의 일 실시예에 따른 공간 변환기(100)의 단면도이고, 도 1b는 본 발명의 일 실시예에 따른 공간 변환기의 일부를 확대한 도면이며 도 1c는 종래의 ㅂ비아 도전체를 갖는 공간 변화기의 일부를 도시한다.
도 1a 및 도 1b를 참조하면, 공간 변환기(100)는 세라믹 기판(110), 다층 배선층(120), 및 전극 패드(130)를 포함할 수 있다. 세라믹 기판(110)은 제 1 주면 및 상기 제 1 주면과 반대되는 제 2 주면을 가질 수 있다. 상기 제 1 주면에는 프로브 핀들이 본딩될 수 있다. 상기 제 2 주면은 포고 핀과 같은 접속 수단을 통해 인쇄 회로 기판에 전기적으로 연결될 수 있다.
세라믹 기판(110)은 복수 개의 그린 시트들을 적층하고 이를 소결함으로써 얻어진 세라믹 적층체일 수 있다. 일 실시예에서, 세라믹 기판(110)은 고온 동시 소성 세라믹(High Temperature Co-fired Ceramic, HTCC) 또는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramics) 중 어느 하나일 수 있으며, 바람직하게는 상기 저온 동시 소성 세라믹으로 형성될 수 있다. 상기 저온 동시 소성 세라믹으로 형성된 세라믹 기판(110)은 상기 고온 동시 소성 세라믹 보다 낮은 온도에서 소성이 가능하므로 구리 또는 은과 같은 저융점의 저저항 금속을 배선체로 사용하여 함께 소성될 수 있는 이점을 갖는다.
다층 배선층(120)은 절연층(121), 배선 패턴층(122), 및 비아 도전체(123)를 포함할 수 있다. 다층 배선층(120)은 세라믹 기판(110)의 제 1 주면 상에 절연층(121)과 배선 패턴층(122)을 적어도 1 회 이상 교대로 적층하여 형성되고, 그 중간에 절연층(121)에 비아 도전체(123)를 형성하여 상부와 하부의 배선 패턴층을 서로 통전시킬 수 있다. 배선 패턴층(122)과 비아 도전체(123)는 전술한 저저항 금속으로 형성될 수 있으며, 전해 도금 또는 스퍼터링과 같은 방식으로 형성될 수 있다. 본 발명의 일 실시예에서는, 배선 패턴층(122)의 형성시 전기적으로 플로팅된, 즉, 회로적으로 단선된 더미 패턴층을 더 형성한다.
절연층(121)은 수지 절연층일 수 있다. 일 실시예에서, 상기 수지 절연층은 열 경화성 수지를 포함할 수 있다. 상기 수지 절연층은 세라믹 기판(110) 상에 액상 조성물을 이용하여 스핀 코팅된 후 경화되거나, 페이스트 형태로 코팅되거나 필름 형태로 라미네이팅될 수 있다. 일 실시예에서, 절연층(121)은 폴리이미드 수지, 폴리페닐렌 설파이드 수지, 폴리에스테르수지, BCB(Benzocyclobutene) 수지, 에폭시 수지, 비스말레이미드트리아진 수지, 폴리 페닐렌에테르 수지, 폴리 퀴놀린 수지, 불소 수지 같은 절연성의 수지 중 적어도 어느 하나 일 수 있으며, 바람직하게는 폴리이미드 수지일 수 있다. 전술한 예시는 비제한적인 예시로서, 다양한 종류의 수지를 포함할 수 있다.
전극 패드(130)는 다층 배선층(120)의 최상부 표면 상에 형성되어 프로브 핀(미도시)이 이에 결합된다. 전극 패드(130)는 2 개 층 이상의 적층 구조를 가질 수 있다. 일 실시예에서, 전극 패드(130)는 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 텅스텐(W), 및 니켈(Ni) 중 적어도 어느 하나 또는 이의 적층 구조를 가질 수 있다.
일 실시예에서, 절연층(121)은 하부 절연층(1211)을 포함할 수 있다. 하부 절연층(1211)은 전극 패드(130)의 하지에 배치되는 최상부 절연층(121) 중 하나이다. 다른 측면에서, 하부 절연층(1211)의 상면에 전극 패드(130)가 접촉될 수 있다. 일 실시예에서, 하부 절연층(1211)의 저면에 제 1 배선 패턴층(1221)이 접촉될 수 있다. 일 실시예에서, 하부 절연층(1211)에는 이를 관통하는 비아 도전체(123)가 형성된다. 비아 도전체(123)는 하부 절연층(1211)을 관통하여 제 1 배선 패턴층(1221)과 전극 패드(130) 사이를 전기적으로 연결할 수 있다.
본 발명의 실시예에서는, 상기 하부 절연층(1211)을 관통하는 비아 도전체(123)와 함께, 상기 하부 절연층(1211)을 비아 도전체(123)의 인접 영역에서 관통하는 적어도 하나의 비아 앵커(1211A)를 더 포함할 수 있다. 비아 앵커(1211A)는 하지 절연층(1211)을 관통하여 제 1 배선 패턴층(1221)에 전극 패드(130)를 앵커링 또는 고정하는 역할을 한다. 그 결과, 비아 도전체(123)만으로 하지의 제 1 배선 패턴층(1221)에 연결되었을 때보다, 전극 패드(130)에 대하여 더 큰 고정력이 확보될 수 있다. 비아 도 1b에서는 비아 도전체(123) 외에 추가된 3 개의 비아 앵커들(1211A)을 도시한다. 본 실시예에서는 3 개의 비아 앵커들(1211A)을 추가적으로 형성하기 위해 제 1 배선 패턴층(1221)을 화살표로 나타낸 방향으로 더 확장시켜 비아 앵커들(1211A)이 고정될 영역이 확보될 수 있다. 비아 앵커들(1211A)의 개수는 1 개일 수도 있으며, 2 이상의 복수 개일 수도 있다. 도 1c에 도시된 종래의 공간 변환기에서는, 제 1 배선 패턴층(1221)과 비아 도전체(123)가 형성되고, 제 1 배선 패턴층(1221)은 비아 도전체(123)와의 신뢰성있는 접촉을 위해 정렬 마진을 고려한 크기 정도로만 제 1 배선 패턴층(1221)의 면적이 설계되며, 비아 앵커들(1211A)를 형성하기 위한 면적에 대한 설계는 결여되어 있다.
일 실시예에서, 비아 앵커(1211A)는 비아 도전체(123)와 동일한 재료로 형성될 수 있다. 또한, 비아 앵커(1211A)는 전극 패드(130)의 적어도 일부와 제 1 배선 패턴층(1221)과 동일할 재료로 형성될 수도 있다.
비아 앵커(1211A)는 비아 도전체(123)의 형성시 동시에 형성될 수 있다. 예를 들면, 제 1 배선 패턴층(1221)을 덮는 절연층을 형성한 후, 상기 절연체에 제 1 배선 패턴층(1221)의 상부 표면을 노출시키는 개구인 비아 홀들을 형성한 후, 비아 도전체(123)과 비아 앵커(1211A)를 형성하기 위한 도전체를 비아 홀들에 충전하여 형성할 수 있다. 비아 앵커(1211A)는 제 1 배선 패턴층(1221)과 전극 패드(130)를 전기적으로 추가로 연결함으로써, 도 1c에 도시된 종래의 공간 변환기의 다층 배선층의 구조 대비, 전극 패드(130)의 고정력을 강화할 뿐만 아니라, 이들 사이의 저저항 콘택을 달성할 수도 있다.
도 2a 및 도 2b는 본 발명의 다양한 실시예에 따른 공간 변환기(100)를 도시한다.
도 2a를 참조하면, 세라믹 기판(110) 상에 다층 배선층이 아닌 단일 층의 배선층(1211)을 예시한다. 전극 패드(130)의 하지 절연층(1211)을 관통하는 비아 앵커(1211A)에 의해, 세라믹 기판(110)과 전극 패드(130)가 전기적으로 연결되면서, 동시에 전극 패드(130)의 고정력이 추가적으로 확보될 수 있다.
도 2b를 참조하면, 다층 배선층(120)에서 절연층(1211)이 복수 개일 수 있으며, 하지 절연층들(1211', 1211'')은 비아 도전체(123)와 함께 비아 앵커들(1211A', 1211A'')을 더 포함할 수 잇다. 그에 의해 복수개의 하지 절연층(1211', 1211'')과 이에 결합된 비아 앵커들(1211A', 1211A'')이 전극 패드(130)과 다층 배선층(120) 사이의 결합을 더 강화하여, 전극 패드(130)에 더 강한 결합력을 부여할 수 있다.
도 2c를 참조하면, 다층 배선층(120) 내에 제 1 배선 패턴층(1221)이 형성되는 영역에 인접하여 여분의 영역에 제 1 배선 패턴층(1221)과 동일 레벨에서 전기적으로 플로팅된 더미 패턴층(1221F)이 더 제공될 수 있다. 전극 패드(130)는 하지 절연층(1211)을 관통하는 비아 도전체(123)에 의해 제 1 배선 패턴층(1221)에 연결될 뿐만 아니라, 비아 앵커(1211A''')에 의해 더미 패턴층(1221A)에 연결됨으로써, 전극 패드(130)는 비아 앵커(1211A''')에 의해 추가적인 고정력을 확보하여, 전극 패드(130)의 탈리가 방지될 수 있다.
도 3a 내지 도 3d는 본 발명의 다양한 실시예에 따른 더미 미아들(1211')의 단면도들이다.
도 3a 및 도 3b를 참조하면, 하지 절연층(121)은 적어도 하나의 비아 앵커(1211A)를 포함할 수 있다. 일 실시예에서, 비아 앵커들(1211A)는 다양한 형태를 가질 수 있다. 도 3a에 도시된 비아 앵커들(1211A)는 하부에서 상부로 갈수록 폭이 증가하는 테이퍼 단면을 가지며, 그 결과, 하부에서 상부로 갈수록 전극 패드(도 1a의 130 참조)와 접촉 면적이 증가하고, 비아 앵커들(1211A) 사이의 간격이 감소하여 조밀화되는 특징을 갖는다. 반대로 도 3b에 도시된 비아 앵커들(1211A)에서는 하부에서 상부로 갈수록 폭이 감소하는 테이퍼 단면을 가지며, 하부에서 상부로 갈수록 전극 패드의 접촉 면적이 감소하고, 반대로 하지의 배선 패턴층과의 접촉 면적이 증가하며, 배선 패턴층에서의 비아 앵커들(1211A)의 밀도가 증가한다. 이러한 테이퍼 형상은 배선 패턴과 전극 패드 중 일 측에서 비아 앵커들과의 더 강한 본딩이 필요할 때 선택될 수 있다. 예를 들면, 도 3a에 도시된 테이퍼형 비아 앵커들의 경우, 비아 앵커들이 배선 패턴과는 강한 본딩력을 갖지만, 전극 패드와는 상대적으로 약한 본딩력을 가질 때 필요하다. 도 3v의 경우는 그 반대이다.
도 3c 및 3d를 참조하면, 비아 앵커들(1211A)의 폭은 높이 전체에 걸쳐 균일하다. 본딩력의 크기와 공정 용이성을 고려하여, 비아 앵커들의 폭과 밀도는 적절히 선택될 수 있다.
도 4a 내지 도 4d는 본 발명의 다양한 실시예에 따른 비아 앵커들(1211A)을 도시하는 상면도들이다.
도 4a 내지 도 4d에 도시된 것과 같이, 비아 앵커들(1211A)은 원기둥, 라인타입 월, 메쉬 월, 및 벌집 기둥 구조 중 적어도 어느 하나 또는 이의 혼합된 형상을 가질 수 있다. 전극 패드(130)의 고정력을 극대화하기 위해 이러한 형상은 적절히 선택될 수 있다.
도 5는 본 발명의 일 실시예에 따른 공간 변환기의 제조 방법을 설명하기 위한 순서도이다.
도 5와 함께 도 2b 및 도 2c를 참조하면, 공간 변환기의 제조 방법은 세라믹 기판(도 1a,의 110)의 제 1 주면 상에 배선 패턴층(122)을 형성하는 단계(S100), 배선 패턴층(122)의 배선 패턴들을 전기적으로 절연하기 위한 절연층(121)을 형성하는 층간 절연 단계(S200), 상기 배선 패턴 형성 단계와 상기 층간 절연 단계를 적어도 1 회 이상 교번하여 반복 실시하는 다층 배선층 형성 단계(S300), 형성될 전극 패드(130) 하지의 절연층(하지 절연층이라 함; 1211)을 관통하여 다층 배선층(120) 내의 제 1 배선 패턴층(1221) 또는 더미 패턴층(1221A)과 전극 패드(130)를 고정하는 비아 도전체(123)과 비아 앵커(1211A)를 형성하는 단계(S400), 및 하지 절연층(1211) 상에 전극 패드(130)를 형성하여, 전극 패드(130)를 제 1 배선 패턴층(1221)층 또는 더미 패턴층(1221A)에 고정시키는 단계(S500)를 포함할 수 있다.
하지 절연층(1211)을 관통하여 다층 배선층(120) 내의 제 1 배선 패턴층(1221) 또는 더미 패턴층(1221A)에 전극 패드(130)를 고정하는 비아 앵커(1211A)를 형성하는 단계(S400)는 비아 앵커(1211A)를 형성하기 위한 앵커 홀을 하지 절연층(1211)에 형성한 후 상기 앵커 홀에 비아 앵커용 도전성 물질을 충전하는 것에 의해 수행될 수 있다. 비아 앵커(1211A)를 형성하기 상기 앵커 홀은 하지 절연층(1211)에 형성되는 비아 홀을 형성하는 때에 동시에 형성될 수 있다. 또한, 상기 앵커 홀에 앵커용 도전성 물질을 충전하는 단계는 상기 비아 홀에 비아 도전체를 형성하기 위해 상기 비아 홀에 도전성 물질을 충전하는 단계와 동시에 수행될 수 있다. 이후, 상기 비아 앵커(1211A)와 비아 도전체(123)에 연결되는 전극 패드(130)가 형성된다.
이와 같이, 본 발명은 적어도 하나의 비아 앵커(1211A)가 비아 도전체와 함께 전극 패드(130)에 연결되어 하부의 배선 패턴층 또는 더미 패턴층에 의해 추가적인 고정력을 확보함으로써, 전극 패드(130)를 열화시킬 수 있는 프로브 핀 결합 공정에 의해 전극 패드(130)기 하지 절연층(1211)로부터 이탈되는 것을 방지할 수 있는 공간 변환기 및 이의 제조 방법을 제공할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
100: 공간 변환기
110: 세라믹 기판
120: 다층 배선층
121: 절연층
1211: 하지 절연층
1211A: 비아 앵커
122: 배선 패턴층
130: 전극 패드

Claims (12)

  1. 반도체 테스트 장치의 프로브 카드 내에 설치되는 공간 변환기로서,
    프로브 핀들이 형성되는 제 1 주면 및 상기 제 1 주면과 반대되고 인쇄 회로 기판에 전기적으로 연결되는 제 2 주면을 갖는 세라믹 기판;
    상기 제 1 주면 상에 배선 패턴층과 상기 배선 패턴층의 배선 패턴들을 전기적으로 절연하기 위한 절연층을 적어도 1 회 이상 교대로 적층하여 형성된 다층 배선층;
    상기 다층 배선층 상에 적층되고, 상기 프로브 핀들과 본딩되는 전극 패드를 포함하고,
    상기 전극 패드의 하지 절연층을 관통하여 상기 다층 배선층 내의 제 1 배선 패턴층과 상기 전극 패드를 전기적 연결하는 비아 도전체;
    상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 적어도 하나의 비아 앵커를 포함하는 공간 변환기.
  2. 제 1 항에 있어서,
    상기 비아 앵커는 상기 전극 패드의 적어도 일부와 상기 다층 배선층의 상기 배선 패턴층과 동일한 도전성 물질로 형성되는 공간 변환기.
  3. 제 2 항에 있어서,
    상기 도전성 물질은 Cu, Ni, 및 Au 중 적어도 하나의 층을 포함하는 공간 변환기.
  4. 제 1 항에 있어서,
    상기 비아 앵커는 테이퍼 단면 형상을 갖는 공간 변환기.
  5. 제 1 항에 있어서,
    상기 비아 앵커는 기둥, 벽, 메쉬 벽, 및 벌집 벽 구조의 패턴을 갖는 공간 변환기.
  6. 제 5 항에 있어서,
    상기 비아 앵커의 상기 패턴은 10 ㎛ 내지 50 ㎛ 범위의 직경 또는 선폭을 갖는 공간 변환기.
  7. 반도체 테스트 장치의 프로브 카드 내에 설치되는 공간 변환기의 제조 방법으로서,
    세라믹 기판의 제 1 주면 상에 배선 패턴층을 형성하는 배선 패턴 형성 단계;
    상기 배선 패턴층의 배선 패턴들을 전기적으로 절연하기 위한 절연층을 형성하는 층간 절연 단계;
    상기 배선 패턴 형성 단계와 상기 층간 절연 단계를 적어도 1회 이상 교번하여 반복 실시하는 다층 배선층 형성 단계;
    하지 절연층을 관통하여 상기 다층 배선층 내의 제 1 배선 패턴층과 전극 패드를 전기적으로 연결하는 비아 도전체를 형성하는 단계;
    상기 하지 절연층을 관통하여 상기 제 1 배선 패턴층 또는 더미 패턴층과 상기 전극 패드를 고정하는 비아 앵커를 형성하는 단계; 및
    상기 하지 절연층 상에 상기 전극 패드를 형성하는 단계를 포함하는 공간 변환기 제조 방법.
  8. 제 7 항에 있어서,
    상기 비아 도전체를 형성하는 단계와 상기 비아 앵커를 형성하는 단계는 동시에 수행되는 공간 변환기 제조 방법.
  9. 제 7 항에 있어서,
    상기 비아 앵커는 상기 전극 패드의 적어도 일부와 상기 다층 배선층의 상기 배선 패턴층과 동일한 도전성 물질로 형성되는 공간 변환기 제조 방법.
  10. 제 9 항에 있어서,
    상기 도전성 물질은 Cu, Ni, 및 Au 중 적어도 하나의 층을 포함하는 공간 변환기 제조 방법.
  11. 제 7 항에 있어서,
    상기 비아 앵커는 테이퍼 단면 형상을 갖는 공간 변환기 제조 방법.
  12. 제 7 항에 있어서,
    상기 비아 앵커의 패턴은 10 ㎛ 내지 50 ㎛ 범위의 직경 또는 선폭을 갖는 공간 변환기 제조 방법.
KR1020210056107A 2021-04-29 2021-04-29 공간 변환기 및 이의 제조 방법 KR102575738B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210056107A KR102575738B1 (ko) 2021-04-29 2021-04-29 공간 변환기 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210056107A KR102575738B1 (ko) 2021-04-29 2021-04-29 공간 변환기 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220148690A true KR20220148690A (ko) 2022-11-07
KR102575738B1 KR102575738B1 (ko) 2023-09-06

Family

ID=84043634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056107A KR102575738B1 (ko) 2021-04-29 2021-04-29 공간 변환기 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102575738B1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177038A (ja) * 1999-12-14 2001-06-29 Kyocera Corp リードピン付き配線基板およびリードピン付き電子部品
JP2004266133A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp 積層配線基板及びその製造方法、半導体装置並びに電子機器
JP2013247336A (ja) * 2012-05-29 2013-12-09 Kyocera Corp 薄膜配線基板およびその製造方法
JP2014003202A (ja) * 2012-06-20 2014-01-09 Ngk Spark Plug Co Ltd 光電気混載ユニット、素子搭載モジュール
JP2016072661A (ja) * 2014-09-26 2016-05-09 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置
KR20160068454A (ko) * 2014-12-05 2016-06-15 삼성전기주식회사 회로기판, 패키지 기판 및 전자기기
KR20160120510A (ko) * 2015-04-08 2016-10-18 주식회사 원익아이피에스 반도체 소자 및 반도체 소자의 제조방법
JP2019178961A (ja) * 2018-03-30 2019-10-17 株式会社ヨコオ スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法
JP2020077751A (ja) * 2018-11-07 2020-05-21 東京エレクトロン株式会社 成膜方法及び半導体製造装置
JP2020150246A (ja) * 2019-03-12 2020-09-17 日月暘電子股▲ふん▼有限公司 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177038A (ja) * 1999-12-14 2001-06-29 Kyocera Corp リードピン付き配線基板およびリードピン付き電子部品
JP2004266133A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp 積層配線基板及びその製造方法、半導体装置並びに電子機器
JP2013247336A (ja) * 2012-05-29 2013-12-09 Kyocera Corp 薄膜配線基板およびその製造方法
JP2014003202A (ja) * 2012-06-20 2014-01-09 Ngk Spark Plug Co Ltd 光電気混載ユニット、素子搭載モジュール
JP2016072661A (ja) * 2014-09-26 2016-05-09 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置
KR20160068454A (ko) * 2014-12-05 2016-06-15 삼성전기주식회사 회로기판, 패키지 기판 및 전자기기
KR20160120510A (ko) * 2015-04-08 2016-10-18 주식회사 원익아이피에스 반도체 소자 및 반도체 소자의 제조방법
JP2019178961A (ja) * 2018-03-30 2019-10-17 株式会社ヨコオ スペーストランスフォーマ、プローブカード用セラミックス基板、スペーストランスフォーマの製造方法およびプローブカード用セラミックス基板の形成方法
JP2020077751A (ja) * 2018-11-07 2020-05-21 東京エレクトロン株式会社 成膜方法及び半導体製造装置
JP2020150246A (ja) * 2019-03-12 2020-09-17 日月暘電子股▲ふん▼有限公司 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法

Also Published As

Publication number Publication date
KR102575738B1 (ko) 2023-09-06

Similar Documents

Publication Publication Date Title
EP0526133B1 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
EP0130417B1 (en) A method of fabricating an electrical interconnection structure for an integrated circuit module
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
US11018082B2 (en) Space transformer and manufacturing method thereof
JP5005321B2 (ja) 半導体装置
KR20060047178A (ko) 반도체 장치
KR20060069231A (ko) 다단구성의 반도체모듈 및 그 제조방법
JP2017090067A (ja) 検査用配線基板
TWM455979U (zh) 微小間距測試載板結構
US5350886A (en) Mounting substrate
US20160313393A1 (en) Multilayer circuit board and tester including the same
KR100735074B1 (ko) 반도체 장치 및 그 제조 방법
KR102229729B1 (ko) 검사장치용 배선기판
US11808787B2 (en) Probe card testing device
JPH11145628A (ja) 印刷配線基板
TWI771534B (zh) 佈線板及其製造方法
US11651904B2 (en) Multilayer ceramic substrate and probe card including same
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
KR20220148690A (ko) 공간 변환기 및 이의 제조 방법
TWI763530B (zh) 探針卡測試裝置
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP4812287B2 (ja) 多層配線基板及びその製造方法
KR102520449B1 (ko) 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
JP4774063B2 (ja) 電子部品検査用配線基板およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right