KR20160120510A - 반도체 소자 및 반도체 소자의 제조방법 - Google Patents

반도체 소자 및 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20160120510A
KR20160120510A KR1020150049670A KR20150049670A KR20160120510A KR 20160120510 A KR20160120510 A KR 20160120510A KR 1020150049670 A KR1020150049670 A KR 1020150049670A KR 20150049670 A KR20150049670 A KR 20150049670A KR 20160120510 A KR20160120510 A KR 20160120510A
Authority
KR
South Korea
Prior art keywords
substrate
stress
center
pattern
convex portions
Prior art date
Application number
KR1020150049670A
Other languages
English (en)
Inventor
권영수
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020150049670A priority Critical patent/KR20160120510A/ko
Publication of KR20160120510A publication Critical patent/KR20160120510A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기판과 상기 기판 상에 형성된 박막을 포함하는 기판 구조체; 및 상기 기판 구조체의 응력을 조절하기 위하여 상기 기판의 적어도 후면에 상기 기판의 중심에서 외곽으로 나아가는 방향으로 요철을 구현하는 응력조절패턴;을 구비하는, 반도체 소자 및 반도체 소자의 제조방법에 관한 것이다.

Description

반도체 소자 및 반도체 소자의 제조방법{Semiconductor device and method of fabricating semiconductor device}
본 발명은 반도체 소자 및 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 박막의 응력을 제어할 수 있는 반도체 소자 및 반도체 소자의 제조방법에 관한 것이다.
우리가 사용하는 재료들은 모두 그 사용처에 맞게 응력을 고려해서 제조한다. 예를 들어, 건물의 철골 구조물이나 자동차 등은 물론이고, 소형 기기에 들어가는 작은 부품 하나하나까지 발생 응력을 계산하고, 그에 대응해서 제조해야 사용 중 문제가 발생하지 않는다.
한편, 내마모성 박막 등 몇 가지를 제외하면, 박막은 특정 기능이 필요한 것이지 외부 응력을 견디기 위해 만드는 경우는 거의 없다. 그리고 박막은 얇은 구조상 외부로부터의 응력에 취약할 수 밖에 없다. 또, 일반적인 구조재료들은 제조시 응력이 발생하게 되면, 열처리 등을 통해서 응력제거 공정을 거치지만, 박막의 경우는 그런 별도의 공정을 하기가 쉽지 않고, 아예 할 수 없는 경우도 많다.
또한, 많은 경우 박막 내부에 박막이 형성되는 도중 발생한 응력이 축적되며 남게 된다. 일반적으로 잔류응력(residual stress)라고 부르는 이 응력의 크기가 어느 정도 이상이 되면 박막 형성 직후에 혹은 그 박막이 사용되는 도중에 필히 문제를 발생시키게 된다. 그러나, 반도체 소자의 제조방법에서는 양질의 박막을 형성하고 동시에 박막의 응력 수준을 적절하게 제어하는 것이 용이하지 않다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 기판과 기판 상에 형성된 박막을 포함하는 기판 구조체의 응력을 조절할 수 있는 반도체 소자 및 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 반도체 소자가 제공된다. 상기 반도체 소자는 기판과 상기 기판 상에 형성된 박막을 포함하는 기판 구조체; 및 상기 기판 구조체의 응력을 조절하기 위하여 상기 기판의 적어도 후면에 상기 기판의 중심에서 외곽으로 나아가는 방향으로 요철(凹凸)을 구현하는 응력조절패턴;을 구비할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴의 철부(凸部)는 상기 기판의 중심을 기준으로 동심의 폐루프 형태로 서로 이격되도록 배치될 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 응력조절패턴은 상기 기판의 일부를 제거함으로써 형성된 패턴을 포함할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판의 후면 상에 형성된 박막의 일부를 제거함으로써 구현된 패턴을 포함할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판 중심부 외측의 외곽영역에 형성될 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부(凸部)와 요부(凹部)의 단차는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 일정할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 요부의 단차는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 증가할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 요부의 단차는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 감소할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 철부 사이의 이격거리는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 일정할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 철부 사이의 이격거리는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 증가할 수 있다.
상기 반도체 소자에서, 상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 철부 사이의 이격거리는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 감소할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 따른 반도체 소자의 제조방법이 제공된다. 상기 반도체 소자의 제조방법은 기판과 상기 기판 상에 형성된 박막을 구비하는 기판 구조체의 응력값을 확보하는 단계; 및 상기 기판 구조체의 응력값을 조절하기 위하여 적어도 상기 기판의 후면 중심으로부터 외곽 방향으로 요철(凹凸)을 구비하는 응력조절패턴을 형성하는 단계;를 포함하며, 상기 응력조절패턴의 철부(凸部)는 상기 기판의 중심을 기준으로 동심의 폐루프 형태로 서로 이격되도록 배치된다.
상기 반도체 소자의 제조방법에서, 상기 응력조절패턴을 형성하는 단계;는 상기 요철을 구현하기 위하여 상기 기판의 소정 부위를 제거하는 단계;를 포함할 수 있다.
상기 반도체 소자의 제조방법에서, 상기 응력조절패턴을 형성하는 단계;는 상기 기판의 후면에 소정 두께의 응력조절막을 증착하는 단계; 및 상기 요철을 구현하기 위하여 상기 응력조절막의 소정 부위를 제거하는 단계;를 포함할 수 있다.
상기 반도체 소자의 제조방법에서, 상기 응력조절패턴을 형성하는 단계; 이후에 상기 기판 구조체 및 상기 응력조절패턴을 어닐링하는 단계;를 더 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 기판의 적어도 일부를 가공하여 기판 구조체의 응력 수준을 적절하게 해소할 수 있으며, 생산성 향상에 따른 경제적인 효과를 얻을 수 있는 반도체 소자 및 반도체 소자의 제조방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 개략적으로 도해하는 순서도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자를 개략적으로 도해하는 도면이다.
도 3은 본 발명의 다양한 실시예에 따른 반도체 소자를 개략적으로 도해하는 도면이다.
도 4는 본 발명의 실험예에 따른 반도체 소자의 응력 분석 결과이다.
이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예들을 예시적으로 설명하기로 한다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.
일반적으로, 기판과 기판 상에 형성된 박막을 구비하는 기판 구조체에 있어서, 응력의 발생원인은 다양하지만, 그 응력들에 의해 나타나는 상기 박막의 변화는 크게 두 가지 형태로 나누어지는데, 바로 인장(tensile)응력과 압축(compressive)응력이다.
먼저, 예를 들어, 수축을 가지고 성장한 박막은 완성되고 난 후에 그 수축을 해소하려고 한다. 그래서 박막은 본래의 형태로 돌아가기 위해 팽창하려 하는 인장응력을 갖게 된다. 그런데, 박막에 인장응력이 걸리면 박막만 그대로 팽창하면 되지만 이 때, 박막을 구비하는 기판에서 문제가 발생하게 된다.
상기 박막에 인장응력이 걸리면서 상기 박막과 붙어있는 기판의 표면은 상대적으로 압축응력이 걸리게 된다. 그리고 상기 박막과 멀리 떨어져 있는 영역, 즉, 상기 기판 표면의 반대편은 다시 인장응력을 받게 된다. 그래서 박막에는 인장응력이 걸리면, 상기 박막과 접촉되어 있는 기판 쪽은 압축응력이 작용하게 되어 오목하게 휘어버리게 된다. 여기서, 상기 박막과 상기 기판은 탄성적인 움직임을 갖고 있고, 상기 박막과 상기 기판의 길이가 같아지도록 한다는 조건이 있다.
또한, 박막에 인장이 걸리게 되면 위로 오목하게 되면서 여러 결함이 나타나는데, 예를 들면, 박막 내에 기공을 발생시키고, 마이크로 크랙(micro crack)이 나타나면서 박막의 파괴가 발생할 수 있다.
반면에, 박막이 성장할 때 팽창을 가지고 성장하는 경우, 성장이 끝난 후 안정화 되기 위해 수축을 하려고 한다. 그래서 상기 박막은 압축응력을 갖게 되며, 그에 따라 상기 박막과 마주한 기판의 표면은 상대적으로 인장응력이 걸리게 되므로, 위로 볼록하게 휘게 된다.
상기 박막에 압축이 걸리게 되면 위로 볼록하게 되면서 여러 결함이 나타나게 된다. 미세한 돌출부가 생기기도 하고, 상기 박막에 주름(wrinkling) 형태가 보이며, 심하면, 박막의 파괴가 발생할 수 있다.
한편, 기판이 매우 약하거나 플렉서블(flexible) 기판이 아닌 경우 박막이 가진 응력 때문에 기판이 휘지 않고 그대로 있고 박막만 응력으로 인해 파괴가 발생할 수도 있다.
이를 해결하기 위해서, 본 발명의 일 실시예에 따른 반도체 소자 및 반도체 소자의 제조방법은 도 1 내지 도 3을 참조하여 후술한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 개략적으로 도해하는 순서도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자의 제조방법(S100)은 기판과 기판 상에 형성된 박막을 구비하는 기판 구조체의 응력값을 확보하는 단계(S110) 및 기판 구조체의 응력값을 조절하기 위하여 기판의 적어도 후면에 기판의 중심에서 외곽방향으로 요철(凹凸)을 구현하는 응력조절패턴을 형성하는 단계(S120)를 포함할 수 있다. 상기 응력조절패턴의 철부(凸部)는, 예를 들어, 상기 기판의 중심을 기준으로 동심의 폐루프 형태로 서로 이격되도록 배치될 수 있다.
좀 더 구체적으로, 본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 있어서, 상기 응력조절패턴을 형성하는 단계(S120)는 상기 요철을 구현하기 위하여 상기 기판의 소정 부위를 제거하는 단계를 포함할 수 있다. 또는, 상기 응력조절패턴을 형성하는 단계(S120)는 상기 기판의 후면에 소정 두께의 응력조절막을 증착하는 단계 및 상기 요철을 구현하기 위하여 상기 응력조절막의 소정 부위를 제거하는 단계를 포함할 수 있다. 본 발명의 실시예들에서 언급하는 상기 제거하는 단계는 건식 식각, 습식 식각, 에치백 및 레이저 드릴링 중에서 선택된 적어도 어느 하나의 공정을 수행하는 단계를 포함할 수 있다.
나아가, 상기 응력조절패턴을 형성하는 단계(S120) 이후에 상기 기판 구조체 및 상기 응력조절패턴을 어닐링하는 단계를 더 포함할 수 있다.
여기서, 상기 응력값은, 예컨대, 평평한 상태에서 벗어난 기판의 상태 정보로, 예컨대 워피지(warpage) 정보를 포함할 수 있다. 또, 상기 기판의 변형치에 대한 기준범위는 이상적으로는 기판의 변형이 없는 평평한 상태를 의미할 수 있으나, 실질적으로는 후속 공정에서 용인되는 범위로 수행하고자 하는 공정 집적도뿐만 아니라, 공정 난이도, 공정 마진 등을 고려하여 설정될 수 있다.
기판 구조체의 응력값은 별도의 측정 장치에서 계측 공정을 수행하여 확보할수 있으나, 박막에 따른 기판 변형량 정보가 미리 저장된 경우에는 이 계측 공정이 생략될 수 있다.
기판 가공 장치를 이용하여 상기 기판의 후면에 점, 선, 면 등의 패턴(pattern)을 형성할 수 있고, 이러한 상기 패턴의 각종 형태, 즉, 패턴폭, 패턴간 거리, 패턴의 깊이 등을 조절하여 상기 기판의 전체적인 또는 부분적인 응력을 상쇄시켜서 상기 기판을 평탄화시킬 수 있고, 미세화된 후속 공정에서 공정의 정밀도를 크게 향상시킬 수 있으며, 기판 워피지(warpage)로 인한 불량율을 크게 낮출 수 있다.
한편, 샘플링을 통해 획득된 양산용 기판 후면 처리 정보를 이용하여 양산시 기판 후면에 기판의 변형을 고려한 패턴을 형성하거나 부분적으로 어닐링할 수 있어서 후면 처리를 위한 추가 시간이나 추가 비용을 최소화하여 경제적인 장비 운용과, 제품의 생산 단가를 크게 절감할 수도 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자(100)를 개략적으로 도해하는 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자를 구체적으로 구현한 예들로서, 기판 구조체(50)의 응력을 조절하기 위하여 기판의 후면 가공의 형태에 따라 각각 도시한 도면이다. 구체적으로, 도 2의 (a), (c), (d)는 기판 구조체(50)의 단면을 도해하는 도면이며, 도 2의 (b)는 기판 구조체(50)의 후면을 도해하는 도면이다. 본 실시예들은 도 1의 제조방법을 참조할 수 있으며, 중복된 설명은 생략된다.
먼저, 도 2의 (a)를 참조하면, 기판(10)과 기판(10) 상에 형성된 박막(30)을 포함하는 기판 구조체(50)가 제공될 수 있다. 여기서, 박막(30)은 예를 들어, 산화막, 질화막, 에피택시막, 다결정 실리콘막, 비정질 실리콘막, 금속막, 도체막, 화학 기상 증착막, 물리 기상 증착막, 스퍼터링 박막, 이온주입 박막, 도금막 등의 반도체 박막 공정을 수행하는 각종 공정 모듈들이 모두 적용될 수 있다.
또한, 기판 구조체(50)의 응력을 조절하기 위하여 기판(10)의 적어도 후면에 기판(10)의 중심에서 외곽으로 나아가는 방향으로 요철을 구현하는 응력조절패턴(12)을 구비할 수 있다. 여기서, 응력조절패턴(12)은 기판(10)의 후면 자체를 가공함으로써 형성될 수 있다.
여기서, 기판(10)의 중심에서 외곽으로 나아가는 방향으로 요철을 구현한다는 것은 기판(10)의 중심을 기준으로 방사 방향으로 요철을 구현한다는 것을 의미할 수 있다. 응력조절패턴(12)은 박막(30)에 의해 가해지는 기판(10)의 변형량을 보상하도록 구성될 수 있다. 또, 응력조절패턴(12)은 기본적으로 기판(10)의 척킹(chucking)을 위해서 기판(10)의 중심부(C)에는 형성되지 않고 중심부 외측의 외곽영역에만 형성될 수도 있다. 예컨대, 기판(10)이 서셉터 상에 배치되는 경우, 기판(10)에 대한 척킹력을 확보하기 위하여 또는 서셉터에서 기판(10)으로의 열전달을 확보하기 위하여, 기판(10)의 중심부(C)에는 응력조절패턴(12)이 형성되지 않을 수 있다.
도 2의 (b)를 참조하면, 예를 들어, 기판(10)이 웨이퍼(wafer)인 경우, 요철(凹凸)을 구현하는 응력조절패턴(12)은 기판(10)의 중심부(C)를 기준으로 동심원 형태로 서로 이격되도록 배치된 복수개의 철부(12a, 凸部)와 요부(12b, 凹部)를 포함할 수 있다.
또한, 응력조절패턴(12)의 철부(12a)는 기판(10)의 중심을 기준으로 동심의 폐루프 형태로 서로 이격되도록 배치될 수 있다. 이 경우, 상기 철부(12a)는, 예를 들어, 원형, 다각형, 타원형 뿐만 아니라 임의의 비정형의 폐루프 형상을 가질 수 있다. 예를 들어, 응력조절패턴(12)의 철부(12a)는 기판(10)의 중심을 기준으로 동심원의 형태로 서로 이격되도록 배치될 수 있다. 또, 응력조절패턴(12)은 기판(10)의 중심을 둘러싸는 복수개의 철부(12a)와 요부(12b)가 서로 교호적으로 반복하여 배치될 수 있다.
또한, 도 2의 (a)에 도시된 바와 같이, 응력조절패턴(12)에서 인접한 철부(12a)와 요부(12b) 사이의 단차(H)는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 일정할 수 있다. 인접한 철부(12a)들 사이의 이격거리(W)는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 일정할 수 있다.
한편, 도 2의 (c)를 참조하면, 인접한 철부(12a)들 사이의 이격거리는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 점차 감소할 수 있다. 반면에, 도면에 도시하지는 않았으나, 인접한 철부(12a)들 사이의 이격거리는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 점차 증가할 수 있다.
도 2의 (d)를 참조하면, 응력조절패턴(12)에서 인접한 철부(12a)와 요부(12b) 사이의 단차는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 점차 감소할 수 있다. 반면에, 도면에 도시하지는 않았으나, 응력조절패턴(12)에서 인접한 철부(12a)와 요부(12b) 사이의 단차는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 점차 증가할 수도 있다.
도 3은 본 발명의 다양한 실시예에 따른 반도체 소자(100)를 개략적으로 도해하는 도면이다.
도 3의 (a)와 (b)를 참조하면, 기판(10)과 기판(10) 상에 형성된 박막(30)을 포함하는 기판 구조체(50)가 제공될 수 있다. 또, 기판 구조체(50)의 응력을 조절하기 위하여 기판(10)의 후면에 소정 두께의 응력조절막(20)을 형성하고, 상기 응력조절막(20)의 소정 부위를 제거하여 기판(10)의 중심에서 외곽으로 나아가는 방향으로 요철을 구현하는 응력조절패턴(22)을 구비할 수 있다. 응력조절패턴(22)은 복수개의 철부(22a) 및 요부(22b)로 이루어질 수 있다.
도 3의 (a)는 응력조절막(20)의 소정 부위를 제거하여 기판(10)의 적어도 일부가 드러나도록 제거한 형상을 도시한 도면이며, 도 3의 (b)는 기판(10)의 후면이 노출되지 않도록 응력조절막(20)을 제거한 도면이다. 여기서, 상기 응력조절막(20)을 이용한 응력조절패턴(22)의 형상 및 응력조절패턴(22)의 폭, 응력조절패턴(22)의 깊이에 대한 상세한 설명은 도 2를 참조하여 상술한 바와 동일하므로 생략한다.
한편, 도면에 도시하지는 않았으나, 응력조절막(20)은 기판(10)의 외곽 테두리를 감싸도록 기판(10)의 후면에서 측면을 지나 상면까지 연장되도록 형성할 수 있으며, 이에 따라, 요철을 구현하는 응력조절패턴(12)도 기판(10)의 후면에서 측면을 지나 상면까지 연장되도록 형성할 수 있다.
또한, 도 2의 (a)의 경우, 기판(10) 자체에 응력조절패턴(12)을 형성함으로써 별도의 증착 공정을 수행하지 않아 공정시간을 단축할 수 있는 장점이 있다. 반면에, 도 3의 (a)와 (b)에 도시된 바와 같이, 기판(10) 자체가 아닌 별도로 응력조절막(20)을 이용하여 응력조절패턴(22)을 형성할 경우 기판(10)의 손상 없이 안정적인 반도체 소자(100)를 제조할 수 있다. 또, 반도체 소자(100)에 응력조절패턴(12, 22)을 적용함으로써 기판 구조체(50)의 응력을 효과적으로 제거하여 생산성 향상에 따른 경제적인 효과를 얻을 수 있다.
한편, 상술한 본 발명의 실시예들은 개별적으로 구현될 수 있을 뿐만 아니라 적어도 어느 둘 이상의 실시예들의 구성이 임의로 조합되어 실현될 수도 있다.
예를 들어, 도 2의 (c) 및 (d)에 도시된 실시예들의 조합에 따르면, 기판 구조체(50)의 응력을 조절하기 위하여 기판(10)의 적어도 후면에 기판(10)의 중심에서 외곽으로 나아가는 방향으로 요철을 구현하는 응력조절패턴(12)을 제공할 수 있되, 응력조절패턴(12)에서 인접한 철부(12a)와 요부(12b) 사이의 단차는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 점차 감소하면서, 동시에, 복수개의 철부(12a) 사이의 이격거리도 기판(10)의 중심에서 외곽으로 나아가는 방향으로 점차 감소할 수 있다.
다른 예를 들면, 기판 구조체(50)의 응력을 조절하기 위하여 기판(10)의 적어도 후면에 기판(10)의 중심에서 외곽으로 나아가는 방향으로 요철을 구현하는 응력조절패턴(12)을 제공할 수 있되, 응력조절패턴(12)에서 인접한 철부(12a)와 요부(12b) 사이의 단차는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 점차 증가하면서, 동시에, 복수개의 철부(12a) 사이의 이격거리는 기판(10)의 중심에서 외곽으로 나아가는 방향으로 일정할 수 있다.
이하, 본 발명의 이해를 돕기 위해서 실험예를 제공한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실험예들에 의해서 한정되는 것은 아니다.
도 4는 본 발명의 실험예에 따른 반도체 소자의 응력 분석 결과이다.
도 4를 참조하면, 도 4에 도시된 샘플 1과 샘플 2는 본 발명의 실시예이며, 샘플 3은 본 발명의 비교예이다. 모든 케이스들에서 기판 상에 약 1000Å의 두께의 실리콘질화막(SiN)을 증착하였다.
구체적으로, 샘플 1은 기판의 후면에 기판의 중심을 기준으로 59개의 동심원 형태의 상술한 철부를 형성하되, 인접한 철부의 이격거리는 2mm로 설정한 응력조절패턴을 구현한 것이다. 샘플 2는 기판의 후면에 기판의 중심을 기준으로 117개의 동심원 형태의 상술한 철부를 형성하되, 인접한 철부의 이격거리는 1mm로 설정한 응력조절패턴을 구현한 것이다. 샘플 3은 기판에 별도의 응력조절패턴을 형성하지 않은 경우이다. 각각의 샘플들은 박막 증착 후 1차 응력값을 측정하고, 어닐링 이후에 2차 응력값을 측정한다.
도 4를 다시 참조하면, 기판 상에 박막 형성 직후(As-dep.) 상태에서 비슷한 수준의 응력값을 보이나, 어닐링(annealing) 한 후 기판 구조체의 응력은 샘플 1과 샘플 2가 샘플 3의 경우보다 상대적으로 더 높음을 확인할 수 있다. 따라서, 기판 후면 처리를 수행하기 이전에 확보한 기판 구조체의 응력값에 따라서, 어닐링을 추가로 수행하여 기판 구조체의 응력값을 조절할 수 있음을 확인할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10 : 기판
12, 22 : 응력조절패턴
12a, 22a : 철부
12b, 22b : 요부
20 : 응력조절막
30 : 박막
50 : 기판 구조체
100 : 반도체 소자

Claims (15)

  1. 기판과 상기 기판 상에 형성된 박막을 포함하는 기판 구조체; 및
    상기 기판 구조체의 응력을 조절하기 위하여 상기 기판의 적어도 후면에 상기 기판의 중심에서 외곽으로 나아가는 방향으로 요철(凹凸)을 구현하는 응력조절패턴;을 구비하는,
    반도체 소자.
  2. 제 1 항에 있어서,
    상기 응력조절패턴의 철부(凸部)는 상기 기판의 중심을 기준으로 동심의 폐루프 형태로 서로 이격되도록 배치된, 반도체 소자.
  3. 제 1 항에 있어서,
    상기 응력조절패턴은 상기 기판의 일부를 제거함으로써 형성된 패턴을 포함하는, 반도체 소자.
  4. 제 1 항에 있어서,
    상기 응력조절패턴은 상기 기판의 후면 상에 형성된 박막의 일부를 제거함으로써 구현된 패턴을 포함하는, 반도체 소자.
  5. 제 1 항에 있어서,
    상기 응력조절패턴은 상기 기판 중심부 외측의 외곽영역에 형성된, 반도체 소자.
  6. 제 1 항에 있어서,
    상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부(凸部)와 요부(凹部)의 단차는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 일정하게 형성되는, 반도체 소자.
  7. 제 1 항에 있어서,
    상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 요부의 단차는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 증가하도록 형성되는, 반도체 소자.
  8. 제 1 항에 있어서,
    상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 요부의 단차는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 감소하도록 형성되는, 반도체 소자.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 철부 사이의 이격거리는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 일정하게 형성되는, 반도체 소자.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 철부 사이의 이격거리는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 증가하도록 형성되는, 반도체 소자.
  11. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 응력조절패턴은 상기 기판의 중심에서 외곽으로 나아가는 방향으로 복수회의 요철을 구현하되, 상기 응력조절패턴에서 인접한 철부와 철부 사이의 이격거리는 상기 기판의 중심에서 외곽으로 나아가는 방향으로 점차 감소하도록 형성되는, 반도체 소자.
  12. 기판과 상기 기판 상에 형성된 박막을 구비하는 기판 구조체의 응력값을 확보하는 단계; 및
    상기 기판 구조체의 응력값을 조절하기 위하여 적어도 상기 기판의 후면 중심으로부터 외곽 방향으로 요철을 구비하는 응력조절패턴을 형성하는 단계; 를 포함하며,
    상기 응력조절패턴의 철부(凸部)는 상기 기판의 중심을 기준으로 동심의 폐루프 형태로 서로 이격되도록 배치된 것을 특징으로 하는, 반도체 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 응력조절패턴을 형성하는 단계;는 상기 요철을 구현하기 위하여 상기 기판의 소정 부위를 제거하는 단계;를 포함하는, 반도체 소자의 제조방법.
  14. 제 12 항에 있어서,
    상기 응력조절패턴을 형성하는 단계;는 상기 기판의 후면에 소정 두께의 응력조절막을 증착하는 단계; 및 상기 요철을 구현하기 위하여 상기 응력조절막의 소정 부위를 제거하는 단계;를 포함하는, 반도체 소자의 제조방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 응력조절패턴을 형성하는 단계; 이후에 상기 기판 구조체 및 상기 응력조절패턴을 어닐링하는 단계;를 더 포함하는, 반도체 소자의 제조방법.
KR1020150049670A 2015-04-08 2015-04-08 반도체 소자 및 반도체 소자의 제조방법 KR20160120510A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150049670A KR20160120510A (ko) 2015-04-08 2015-04-08 반도체 소자 및 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049670A KR20160120510A (ko) 2015-04-08 2015-04-08 반도체 소자 및 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20160120510A true KR20160120510A (ko) 2016-10-18

Family

ID=57244231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049670A KR20160120510A (ko) 2015-04-08 2015-04-08 반도체 소자 및 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20160120510A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067022A (ko) * 2017-12-06 2019-06-14 삼성전자주식회사 반도체 장치
KR20220148690A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
KR20220148680A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067022A (ko) * 2017-12-06 2019-06-14 삼성전자주식회사 반도체 장치
US10529736B2 (en) 2017-12-06 2020-01-07 Samsung Electronics Co., Ltd. Semiconductor device
US10896917B2 (en) 2017-12-06 2021-01-19 Samsung Electronics Co., Ltd. Semiconductor device
KR20220148690A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법
KR20220148680A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 공간 변환기 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
CN107833829B (zh) 碳化硅半导体衬底
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
KR20160120510A (ko) 반도체 소자 및 반도체 소자의 제조방법
US9257280B2 (en) Mitigation of asymmetrical profile in self aligned patterning etch
CN108649021A (zh) 晶圆翘曲调整结构及其形成方法
KR20180071952A (ko) SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
EP3389082B1 (en) Method for manufacturing silicon carbide semiconductor device
KR101547621B1 (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물 및 그 제조방법
JP4531713B2 (ja) アライメントマーク及びその形成方法、半導体装置及びその製造方法
CN208433397U (zh) 晶圆翘曲调整结构
JP2015122501A (ja) エッチング方法
JPWO2019147558A5 (ko)
JP3339477B2 (ja) ステンシルマスク及びステンシルマスクの形成方法
US20160300910A1 (en) Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
WO2019034028A1 (zh) 一种基于深槽腐蚀的空腔形成方法
JPWO2018207942A1 (ja) サセプタ、エピタキシャル基板の製造方法、及びエピタキシャル基板
US10062566B2 (en) Semiconductor device, display substrate, display device, and method for manufacturing polysilicon film
US20210134595A1 (en) Semiconductor structure and fabrication method thereof
JP2002265295A (ja) 気相成長用サセプタ及びこれを用いた気相成長方法
JP6256576B1 (ja) エピタキシャルウェーハ及びその製造方法
JP2011071254A (ja) 炭化珪素基板およびその製造方法
CN102487034A (zh) 浅沟槽隔离结构的制作方法
TW201737304A (zh) 減少基板脆性的方法和結構
JPS6163013A (ja) Ｓｏｉ用シ−ド構造の製造方法
JPH07135247A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant