CN108649021A - 晶圆翘曲调整结构及其形成方法 - Google Patents
晶圆翘曲调整结构及其形成方法 Download PDFInfo
- Publication number
- CN108649021A CN108649021A CN201810796284.8A CN201810796284A CN108649021A CN 108649021 A CN108649021 A CN 108649021A CN 201810796284 A CN201810796284 A CN 201810796284A CN 108649021 A CN108649021 A CN 108649021A
- Authority
- CN
- China
- Prior art keywords
- wafer
- silicon wafer
- stressor layers
- etching structure
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 43
- 239000010703 silicon Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 52
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 14
- 230000007480 spreading Effects 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 152
- 239000010410 layer Substances 0.000 description 128
- 230000008569 process Effects 0.000 description 13
- 239000000126 substance Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种晶圆翘曲调整结构及其形成方法，所述晶圆翘曲调整结构包括：晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；位于所述晶圆背面的刻蚀结构；填充所述刻蚀结构的应力层。所述晶圆翘曲结构的应力层形成于刻蚀结构中，有利于提高应力作用效果，以利于调整晶圆的翘曲状态。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆翘曲调整结构及其形成方法。
背景技术
在半导体工艺过程中，随着在晶圆表面形成各种材料层以及各种半导体器件结构，会对晶圆表面产生各种应力，使得晶圆在工艺过程中发生翘曲。最理想的状态下，晶圆应该不发生翘曲的，即便无法完全平坦，在理想状态下，晶圆的翘曲也应当是边缘向晶圆正面方向翘起的且关于垂直晶圆的中轴线对称的碗状；而实际情况中，由于晶圆正面受到应力的不对称性，经常会造成晶圆各种形态的不对称的翘曲，导致晶圆容易发生碎片。
现有技术中，通常会在晶圆背面沉积背膜，通过所述背膜对晶圆的背面施加应力，以改善晶圆翘曲的情况。为了消除晶圆翘曲或者将晶圆翘曲调整为对称性结构，在晶圆背面施加的背膜通常为非对称图形的，以调节晶圆正面受到的非对称应力。现有技术中，可以通过在晶圆背面沉积一背膜材料层之后，对背膜进行光刻刻蚀，以形成非对称的背膜，从而对晶圆施加对称的应力，以缓解晶圆的翘曲。
然而，在现有技术中，如果需要较大程度的调整晶圆的翘曲状态，则需要通过背膜施加较大的应力，因此需要形成厚度较大的背膜，但是背膜厚度增大会导致背膜脱落的风险提高。在现有技术中，还可以通过被晶圆背面进行离子注入产生应力以调整晶圆翘曲的程度，但是，通常在经过退火之后，离子注入产生的应力将会被释放。
如何有效可靠的调整晶圆的翘曲状态，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种晶圆翘曲调整结构及其形成方法，能够有效可靠的调整晶圆的翘曲状态。
本发明提供一种晶圆翘曲调整结构，包括：晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；位于所述晶圆背面的刻蚀结构；填充所述刻蚀结构的应力层。
可选的，所述刻蚀结构关于所述晶圆的圆心非对称分布。
可选的，所述刻蚀结构包括刻蚀孔以及沟槽中的至少一种。
可选的，所述刻蚀结构包括具有多种直径类别的多个阵列排布的刻蚀孔。
可选的，所述晶圆正面形成有与所述应力层材料相同的薄膜层。
可选的，所述应力层还覆盖整个晶圆背面。
可选的，所述应力层的材料为包括氮化硅、氧化硅、氮氧化硅、多晶硅、无定型碳以及氧化铝中的至少一种。
可选的，所述刻蚀结构的深度为0.5μm～10μm。
为解决上述问题，本发明的技术方案还提供一种晶圆翘曲调整结构的形成方法，包括：提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；在所述晶圆背面形成刻蚀结构；在所述刻蚀结构内填充应力层。
可选的，所述刻蚀结构关于所述晶圆的圆心非对称分布。
可选的，所述刻蚀结构包括刻蚀孔以及沟槽中的至少一种。
可选的，所述刻蚀结构包括具有多种直径类别的多个阵列排布的刻蚀孔。
可选的，所述应力层的形成方法包括：采用沉积工艺形成填充满所述刻蚀结构的应力材料层；对所述应力材料层进行退火处理，形成所述应力层。
可选的，同时在晶圆的正面和背面形成所述应力材料层。
可选的，所述应力层的材料经过退火处理后具有1％～6％的收缩率或扩张率。
可选的，所述应力层的材料包括氮化硅、氧化硅、氮氧化硅、多晶硅、无定型碳以及氧化铝中的至少一种。
可选的，所述刻蚀结构的深度为0.5μm～10μm。
本发明的晶圆翘曲调整结构包括晶圆，所述晶圆背面上形成有刻蚀结构以及填充所述刻蚀结构的应力层，所述应力层能够对晶圆背面施加应力，以调整晶圆的翘曲状态。由于应力层填充与所述刻蚀结构内，对晶圆背面施加应力的作用面增大，且作用深度增大，可以提高应力作用效果。并且，应力层填充于所述刻蚀结构内，提高与晶圆之间的接触面，从而不易于从晶圆表面剥落。
附图说明
图1至图6为本发明一具体实施方式的晶圆翘曲结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的晶圆翘曲调整结构及其形成方法具体实施方式做详细说明。
请参考图1至图6，为本发明一具体实施方式的晶圆翘曲调整结构的形成过程的结构示意图。
请参考图1，提供一晶圆100，所述晶圆具有正面101和背面102，所述正面101用于形成半导体器件。
该具体实施方式中，所述晶圆100为单晶硅晶圆。在其他具体实施方式中，所述晶圆100还可以为其他半导体材料晶圆，例如绝缘体上硅(SIO)等。所述晶圆100的正面101上还可以形成有半导体器件、介质层等，图1中未示出。
请参考图2和图3，在所述晶圆100背面形成图形化光刻胶层200。其中，图2为所述图形化光刻胶层200的俯视示意图；图3为沿图2中割线AA'的剖面示意图。
所述图形化光刻胶层200上具有关于所述晶圆100的圆心非对称分布的图形，所述图形暴露出晶圆100部分背面。
该具体实施方式中，所述图形包括若干孔洞201，在其他具体实施方式中，所述图形化光刻胶层200的图形还可以为矩形、多边形等各种图形，根据待形成于晶圆100背面的刻蚀图形进行设计。
请参考图4和图5，以所述光刻胶层200(请参考图3)为掩膜，刻蚀所述晶圆100背面101，在所述晶圆100的背面形成刻蚀结构301，然后去除所述图形化光刻胶层200。图4为晶圆背面形成所述刻蚀结构301之后的俯视示意图；图5为沿图4中割线BB'的剖面示意图。
所述刻蚀结构301关于所述晶圆的圆心非对称分布。该具体实施方式中，所述刻蚀结构301包括多个阵列排列的刻蚀孔，沿所述晶圆100的直径方向排列成多行。该具体实施方式中，所述刻蚀孔的横截面为圆形，所述刻蚀结构包括具有两种直径的刻蚀孔，分别为刻蚀孔301a和刻蚀孔301b，其中刻蚀孔301a的直径大于刻蚀孔301b的直径。在其他具体实施方式中，所述刻蚀结构301可以仅包括一种直径的刻蚀孔或者还可以包括三种以上直径类别的刻蚀孔。通过调整刻蚀孔的直径，可以调整后续在所述刻蚀孔内形成的应力层的应力作用。在其他具体实施方式中，所述刻蚀孔的横截面还可以为正方形、五边形、六边形等其他形状。
在其他具体实施方式中，所述刻蚀结构301还可以包括沟槽，所述沟槽可以为矩形、弧形、环形或具有拐角等各种沟槽形状。
在另一具体实施方式中，所述刻蚀结构301可以同时包括刻蚀孔和沟槽，根据对晶圆背面应力的施加要求，合理设置刻蚀孔位置和孔径、以及沟槽的位置和尺寸。
所述刻蚀结构301的深度不能过大，以避免影响晶圆100的正面101上的半导体器器件的形成，同时也避免刻蚀结构301的深宽比过大而导致后续在刻蚀结构301内填充应力层的难度过大，影响形成的应力层的质量。在本发明的具体实施方式中，所述刻蚀结构301的深度范围可以为0.5μm～10μm。
所述刻蚀结构301包括刻蚀孔时，所述刻蚀孔的孔径宽度可以为50nm～500nm；所述刻蚀结构301包括沟槽时，所述沟槽的孔径宽度可以为100nm～1000nm。
请参考图6，形成填充满所述刻蚀结构的应力层400。
可以采用沉积工艺在所述晶圆100背面102的刻蚀结构301(请参考图5)内沉积所述应力层400。
所述应力层400的材料可以具有收缩应力或扩张应力，以对所述晶圆100施加应力。当所述应力层400具有收缩应力时，所述晶圆100具有边缘向背面102方向弯曲，中心向正面101凸起的趋势。当所述应力层400具有收缩应力时，所述晶圆100具有边缘向正面101方向弯曲，中心向背面102凸起的趋势。由于在晶圆100的正面101上形成半导体器件及各介质层的过程中，会对晶圆正面101施加应力，导致晶圆100发生翘曲。可以根据晶圆100的当前形态，选择具有合适应力的应力层400，使得晶圆100恢复平坦，或者将晶圆100的翘曲状态调整成各方向翘曲程度一致的对称性翘曲结构。
该具体实施方式中，所述应力层400还覆盖晶圆100的整个背面102，进一步提高对晶圆100背面的应力作用。
由于所述应力层400填充于所述刻蚀结构301内，通过刻蚀结构301的侧壁施加应力，作用面增加，作用深度增大，对晶圆100的应力作用比仅形成在晶圆100表面所产生的应力效果更佳。并且所述应力层400填充于所述刻蚀结构301内，提高与晶圆100之间的接触面，从而不易于从晶圆100表面剥落。
该具体实施方式中，所述应力层400的形成方法包括：采用沉积工艺形成填充满所述刻蚀结构301的应力材料层；对所述应力材料层进行退火处理，形成应力层。
所述沉积工艺可以包括常压化学气相沉积工艺、低压化学气相沉积工艺、等离子体化学气相沉积工艺或者原子层沉积工艺等。在本发明的具体实施方式中，所述应力层400的材料包括氮化硅、氧化硅、氮氧化硅、多晶硅、无定型碳以及氧化铝中的至少一种。在一个具体实施方式中，所述应力层400的材料为氧化硅，采用低压化学气相沉积工艺形成。
根据对应力层400的应力要求，可以通过调整沉积工艺的工艺参数，例如温度、流量、压强等对最终形成的应力层400的应力进行调整。也可以通过刻蚀结构301的深度、图形密度、应力层400的厚度等，对应力层400施加至晶圆100的应力大小及位置进行调整，例如通过增大刻蚀结构301的深度，提高应力层400对晶圆的应力作用；通过提高刻蚀结构301的图形密度来提高应力层400对晶圆的应力作用来提高。还可以通过调整退火处理的工艺参数，例如退火时间、温度等，对应力层的收缩率或扩张率进行调整，以调整所述应力层400的应力大小。所述应力层400的沉积厚度至少能填充满所述刻蚀结构，厚度越大，对晶圆100施加的应力越大。
在该具体实施方式中，所述沉积工艺可以是采用炉管式沉积设备进行的沉积工艺，例如低压化学气相沉积工艺、原子层沉积工艺等，能够同时在晶圆的正面和反面沉积材料层。该具体实施方式中，可以选择与晶圆100的正面101上待形成的某一材料层相同的材料层作为所述应力层400，因此，当晶圆100正面101形成材料层500的同时，在所述晶圆100的背面102形成相同材料的应力层400。所述材料层500可以为晶圆100的正面101上待形成的层间绝缘层、钝化层、氧化层等。在形成所述材料层500的同时，在晶圆背面102上形成所述应力层400，无需增加额外的工艺，因此可以节约工艺成本。虽然同时在晶圆100的正面101和背面102上均形成相同材料的薄膜层，对背面102和正面101均施加应力，但是有背面102上具有刻蚀结构301，且所述应力层400填充所述刻蚀结构301，能够放大所述应力层400对晶圆100的背面102施加的应力大小，因此，所述应力层400对晶圆100的背面102施加的应力要大于晶圆100的正面101受到的材料层500的应力。
由于在晶圆100的正面101上形成半导体器件的过程中，必然会进行退火工艺，例如离子注入之后的退火处理、离子扩散工艺中的退火处理、形成金属硅化物层过程中的退火处理等。因此，在形成应力层400的过程中，通过沉积工艺在晶圆100背面102上形成应力材料层之后，无需额外增加退火处理步骤，只需要利用后续在形成半导体器件的工艺流程中的退火处理即可。
退火处理过程会使得形成的应力材料层发生收缩或扩张，由于收缩或扩张会导致应力层400对晶圆100施加应力，因此通过选择具有合适收缩率或扩张率的应力层400材料对所述应力层400的应力进行调整。退火处理前的应力材料层厚度为d1，退火后的应力材料层厚度为d2，如果d2＜d1，那么该应力材料层在退火处理过程中产生了收缩，收缩率为(d1-d2)/d1；如果d2＞d1，那么该应力材料层在退火处理过程中产生了扩张，扩张率为(d2-d1)/d1。在本发明的具体实施方式中，可以选择扩张率或收缩率在1％～6％的材料作为应力层400的材料，能够对应力层400的应力进行精确地调整。
所述刻蚀结构301及应力层400可以在晶圆正面101上未形成半导体结构之前进行；也可以在晶圆正面101上的半导体结构等即将完成之时形成，以调整最终芯片结构形成后的晶圆的平整性；还可以在晶圆正面101形成半导体结构的过程中，某一半导体工艺需要晶圆100具有较高的平整度前，形成所述刻蚀结构301和应力层400，从而使得晶圆100在进入下一工艺步骤时，具有较高的平整度。
上述具体实施方式中，在晶圆背面形成刻蚀结构，再形成填充所述刻蚀机构的应力层，以对晶圆背面施加应力，调整晶圆的翘曲状态。由于应力层填充与所述刻蚀结构内，对晶圆背面施加应力的作用面增大，且作用深度增大，可以提高应力作用效果。并且，应力层填充于所述刻蚀结构内，提高与晶圆之间的接触面，从而不易于从晶圆表面剥落。
本发明的具体实施方式还提供一种晶圆翘曲调整结构。
请参考图6，为所述晶圆翘曲调整结构的结构示意图。
所述晶圆翘曲调整结构包括：晶圆100，所述晶圆100包括相对的正面101和背面102，所述正面101用于形成半导体器件；位于所述晶圆100背面102的刻蚀结构；填充所述刻蚀结构的应力层400。
该具体实施方式中，所述晶圆100为单晶硅晶圆。在其他具体实施方式中，所述晶圆100还可以为其他半导体材料晶圆，例如绝缘体上硅(SIO)等。所述晶圆100的正面101上还可以形成有半导体器件、介质层等。
所述刻蚀结构301(请参考图4和图5)关于所述晶圆100的圆心非对称分布。该具体实施方式中，所述刻蚀结构301包括多个阵列排列的刻蚀孔，沿所述晶圆100的直径方向排列成多行。该具体实施方式中，所述刻蚀孔的横截面为圆形，所述刻蚀结构包括具有两种直径的刻蚀孔，分别为刻蚀孔301a和刻蚀孔301b，其中刻蚀孔301a的直径大于刻蚀孔301b的直径。在其他具体实施方式中，所述刻蚀结构301可以仅包括一种直径的刻蚀孔或者还可以包括三种以上直径类别的刻蚀孔。通过调整刻蚀孔的直径，可以调整后续在所述刻蚀孔内形成的应力层的应力作用。在其他具体实施方式中，所述刻蚀孔还的横截面还可以为正方形、五边形、六边形等其他形状。
在其他具体实施方式中，所述刻蚀结构301还可以包括沟槽，所述沟槽可以为矩形、弧形、环形或具有拐角等各种沟槽形状。
在另一具体实施方式中，所述刻蚀结构301可以同时包括刻蚀孔和沟槽，根据对晶圆背面应力的施加要求，合理设置刻蚀孔位置和孔径、以及沟槽的位置和尺寸。
所述刻蚀结构301的深度不能过大，以避免影响晶圆100的正面101上的半导体器器件的形成，同时也避免刻蚀结构301的深宽比过大而导致后续在刻蚀结构301内填充应力层的难度过大，影响形成的应力层的质量。在本发明的具体实施方式中，所述刻蚀结构301的深度范围可以为0.5μm～10μm。
所述刻蚀结构301包括刻蚀孔时，所述刻蚀孔的孔径宽度可以为50nm～500nm；所述刻蚀结构301包括沟槽时，所述沟槽的孔径宽度可以为100nm～1000nm。
所述应力层400的材料可以具有收缩应力或扩张应力，以对所述晶圆100施加应力。当所述应力层400具有收缩应力时，所述晶圆100具有边缘向背面102方向弯曲，中心向正面101凸起的趋势。当所述应力层400具有收缩应力时，所述晶圆100具有边缘向正面101方向弯曲，中心向背面102凸起的趋势。由于在晶圆100的正面101上形成半导体器件及各介质层的过程中，会对晶圆100正面101施加应力，导致晶圆100发生翘曲。可以根据晶圆100的当前形态，选择具有合适应力的应力层400，使得晶圆100恢复平坦，或者将晶圆100的翘曲状态调整成各方向翘曲程度一致的对称性翘曲结构。
该具体实施方式中，所述应力层400还覆盖晶圆100的整个背面102，进一步提高对晶圆100背面的应力作用。
由于所述应力层400填充于所述刻蚀结构301内，通过刻蚀结构301的侧壁施加应力，作用面增加，作用深度增大，对晶圆100的应力作用比仅形成在晶圆100表面所产生的应力效果更佳。并且所述应力层400填充于所述刻蚀结构301内，提高与晶圆100之间的接触面，从而不易于从晶圆100表面剥落。
在本发明的具体实施方式中，所述应力层400的材料包括氮化硅、氧化硅、氮氧化硅、多晶硅、无定型碳以及氧化铝中的至少一种。
所述晶圆100正面101还形成有与所述应力层400材料相同的材料层500。所述材料层500可以为晶圆100的正面101上的层间绝缘层、钝化层、氧化层等功能材料层。所述应力层400与所述材料层500的材料相同，从而可以在形成所述材料层500的过程中，同时形成所述应力层400，以减少工艺步骤，降低成本。虽然在晶圆100的正面101和背面102上均形成有相同材料的薄膜层，对背面102和正面101均施加应力，但是有背面102上具有刻蚀结构301，且所述应力层400填充所述刻蚀结构301，能够放大所述应力层400对晶圆100的背面102施加的应力大小，因此，所述应力层400对晶圆100的背面102施加的应力要大于晶圆100的正面101受到的材料层500的应力。
可以通过调整形成应力层400的沉积工艺的工艺参数，例如温度、流量、压强等对最终形成的应力层400的应力进行调整。也可以通过刻蚀结构301的深度、图形密度、应力层400的厚度等对应力层400施加至晶圆100的应力大小及位置进行调整，例如通过增大刻蚀结构301的深度，提高应力层400对晶圆的应力作用；通过提高刻蚀结构301的图形密度来提高应力层400对晶圆的应力作用来提高。在本发明的具体实施方式中，可以选择扩张率或收缩率在1％～6％的材料作为应力层400的材料。所述扩张率或收缩率不能过高，以便提高对应力层400的应力调整的精度。所述应力层400的沉积厚度至少能填充满所述刻蚀结构，厚度越大，对晶圆100施加的应力越大。
上述具体实施方式中，所述晶圆背面上形成有刻蚀结构以及填充所述刻蚀结构的应力层，所述应力层能够对晶圆背面施加应力，以调整晶圆的翘曲状态。由于应力层填充与所述刻蚀结构内，对晶圆背面施加应力的作用面增大，且作用深度增大，可以提高应力作用效果。并且，应力层填充于所述刻蚀结构内，提高与晶圆之间的接触面，从而不易于从晶圆表面剥落。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种晶圆翘曲调整结构，其特征在于，包括：
晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；
位于所述晶圆背面的刻蚀结构；
填充所述刻蚀结构的应力层。
2.根据权利要求1所述的晶圆翘曲调整结构，其特征在于，所述刻蚀结构关于所述晶圆的圆心非对称分布。
3.根据权利要求1所述的晶圆翘曲调整结构，其特征在于，所述刻蚀结构包括刻蚀孔以及沟槽中的至少一种。
4.根据权利要求1所述的晶圆翘曲调整结构，其特征在于，所述刻蚀结构包括具有多种直径类别的多个阵列排布的刻蚀孔。
5.根据权利要求1所述的晶圆翘曲调整结构，其特征在于，所述晶圆正面形成有与所述应力层材料相同的薄膜层。
6.根据权利要求1所述的晶圆翘曲调整结构，其特征在于，所述应力层还覆盖整个晶圆背面。
7.根据权利要求1所述的晶圆翘曲调整结构，其特征在于，所述应力层的材料为包括氮化硅、氧化硅、氮氧化硅、多晶硅、无定型碳以及氧化铝中的至少一种。
8.根据权利要求1所述的晶圆翘曲调整结构，其特征在于，所述刻蚀结构的深度为0.5μm～10μm。
9.一种晶圆翘曲调整结构的形成方法，其特征在于，包括：
提供晶圆，所述晶圆包括相对的正面和背面，所述正面用于形成半导体器件；
在所述晶圆背面形成刻蚀结构；
在所述刻蚀结构内填充应力层。
10.根据权利要求9所述的晶圆翘曲调整结构的形成方法，其特征在于，所述刻蚀结构关于所述晶圆的圆心非对称分布。
11.根据权利要求9所述的晶圆翘曲调整结构的形成方法，其特征在于，所述刻蚀结构包括刻蚀孔以及沟槽中的至少一种。
12.根据权利要求9所述的晶圆翘曲调整结构的形成方法，其特征在于，所述刻蚀结构包括具有多种直径类别的多个阵列排布的刻蚀孔。
13.根据权利要求9所述的晶圆翘曲调整结构的形成方法，其特征在于，所述应力层的形成方法包括：采用沉积工艺形成填充满所述刻蚀结构的应力材料层；对所述应力材料层进行退火处理，形成所述应力层。
14.根据权利要求13所述的晶圆翘曲调整结构的形成方法，其特征在于，同时在晶圆的正面和背面形成所述应力材料层。
15.根据权利要求9所述的晶圆翘曲调整结构的形成方法，其特征在于，所述应力层的材料经过退火处理后具有1％～6％的收缩率或扩张率。
16.根据权利要求9所述的晶圆翘曲调整结构的形成方法，其特征在于，所述应力层的材料包括氮化硅、氧化硅、氮氧化硅、多晶硅、无定型碳以及氧化铝中的至少一种。
17.根据权利要求9所述的晶圆翘曲调整结构的形成方法，其特征在于，所述刻蚀结构的深度为0.5μm～10μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810796284.8A CN108649021A (zh) | 2018-07-19 | 2018-07-19 | 晶圆翘曲调整结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810796284.8A CN108649021A (zh) | 2018-07-19 | 2018-07-19 | 晶圆翘曲调整结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108649021A true CN108649021A (zh) | 2018-10-12 |
Family
ID=63759792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810796284.8A Pending CN108649021A (zh) | 2018-07-19 | 2018-07-19 | 晶圆翘曲调整结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108649021A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524312A (zh) * | 2018-11-15 | 2019-03-26 | 长江存储科技有限责任公司 | 半导体结构的表面修正结构以及修正方法 |
| CN109727852A (zh) * | 2018-12-29 | 2019-05-07 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
| CN112216609A (zh) * | 2020-09-22 | 2021-01-12 | 长江存储科技有限责任公司 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
| CN113053733A (zh) * | 2021-03-24 | 2021-06-29 | 上海华虹宏力半导体制造有限公司 | 改善晶圆翘曲的方法 |
| CN113078093A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 制造半导体器件的方法、仿形晶圆 |
| WO2023000377A1 (zh) * | 2021-07-20 | 2023-01-26 | 长鑫存储技术有限公司 | 晶圆形变的调整方法及半导体结构 |
| US20230025264A1 (en) * | 2021-07-20 | 2023-01-26 | Changxin Memory Technologies, Inc. | Method for adjusting wafer deformation and semiconductor structure |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2087235A1 (en) * | 1992-01-24 | 1993-07-25 | John Malcom Boyd | Planarizing method for refilled trenches |
| JPH08227834A (ja) * | 1995-02-21 | 1996-09-03 | Sony Corp | 半導体ウェーハ及びその製造方法 |
| US5856230A (en) * | 1996-12-31 | 1999-01-05 | Hyundai Electronics Industries Co., Ltd. | Method for making field oxide of semiconductor device |
| KR20040001865A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
| JP2009049216A (ja) * | 2007-08-21 | 2009-03-05 | Toyota Motor Corp | 半導体装置の製造方法と製造装置 |
| CN101924058A (zh) * | 2008-11-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 用于减小芯片翘曲度的方法 |
| CN103854972A (zh) * | 2012-12-06 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 改善晶圆表面翘曲的方法 |
| CN104253127A (zh) * | 2013-06-25 | 2014-12-31 | 台湾积体电路制造股份有限公司 | 具有降低衬底翘曲的背面结构的集成电路 |
| US9397048B1 (en) * | 2015-03-23 | 2016-07-19 | Inotera Memories, Inc. | Semiconductor structure and manufacturing method thereof |
| US20170178891A1 (en) * | 2015-12-16 | 2017-06-22 | Ostendo Technologies, Inc. | Methods for Improving Wafer Planarity and Bonded Wafer Assemblies Made from the Methods |
| US20180026096A1 (en) * | 2016-07-22 | 2018-01-25 | Globalfoundries Inc. | Semiconductor wafers with reduced bow and warpage |
| CN107731743A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种多晶硅部分替换钨的应力控制方法及结构 |
| CN107946215A (zh) * | 2017-11-23 | 2018-04-20 | 长江存储科技有限责任公司 | 晶圆翘曲状态调整方法 |
| CN208433397U (zh) * | 2018-07-19 | 2019-01-25 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构 |
-
2018
- 2018-07-19 CN CN201810796284.8A patent/CN108649021A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2087235A1 (en) * | 1992-01-24 | 1993-07-25 | John Malcom Boyd | Planarizing method for refilled trenches |
| JPH08227834A (ja) * | 1995-02-21 | 1996-09-03 | Sony Corp | 半導体ウェーハ及びその製造方法 |
| US5856230A (en) * | 1996-12-31 | 1999-01-05 | Hyundai Electronics Industries Co., Ltd. | Method for making field oxide of semiconductor device |
| KR20040001865A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
| JP2009049216A (ja) * | 2007-08-21 | 2009-03-05 | Toyota Motor Corp | 半導体装置の製造方法と製造装置 |
| CN101924058A (zh) * | 2008-11-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 用于减小芯片翘曲度的方法 |
| CN103854972A (zh) * | 2012-12-06 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 改善晶圆表面翘曲的方法 |
| CN104253127A (zh) * | 2013-06-25 | 2014-12-31 | 台湾积体电路制造股份有限公司 | 具有降低衬底翘曲的背面结构的集成电路 |
| US9397048B1 (en) * | 2015-03-23 | 2016-07-19 | Inotera Memories, Inc. | Semiconductor structure and manufacturing method thereof |
| US20170178891A1 (en) * | 2015-12-16 | 2017-06-22 | Ostendo Technologies, Inc. | Methods for Improving Wafer Planarity and Bonded Wafer Assemblies Made from the Methods |
| US20180026096A1 (en) * | 2016-07-22 | 2018-01-25 | Globalfoundries Inc. | Semiconductor wafers with reduced bow and warpage |
| CN107731743A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种多晶硅部分替换钨的应力控制方法及结构 |
| CN107946215A (zh) * | 2017-11-23 | 2018-04-20 | 长江存储科技有限责任公司 | 晶圆翘曲状态调整方法 |
| CN208433397U (zh) * | 2018-07-19 | 2019-01-25 | 长江存储科技有限责任公司 | 晶圆翘曲调整结构 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524312A (zh) * | 2018-11-15 | 2019-03-26 | 长江存储科技有限责任公司 | 半导体结构的表面修正结构以及修正方法 |
| CN109727852A (zh) * | 2018-12-29 | 2019-05-07 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
| CN112216609A (zh) * | 2020-09-22 | 2021-01-12 | 长江存储科技有限责任公司 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
| CN112216609B (zh) * | 2020-09-22 | 2022-07-26 | 长江存储科技有限责任公司 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
| CN113053733A (zh) * | 2021-03-24 | 2021-06-29 | 上海华虹宏力半导体制造有限公司 | 改善晶圆翘曲的方法 |
| CN113078093A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 制造半导体器件的方法、仿形晶圆 |
| CN113078093B (zh) * | 2021-03-24 | 2022-08-19 | 长江存储科技有限责任公司 | 制造半导体器件的方法、仿形晶圆 |
| WO2023000377A1 (zh) * | 2021-07-20 | 2023-01-26 | 长鑫存储技术有限公司 | 晶圆形变的调整方法及半导体结构 |
| US20230025264A1 (en) * | 2021-07-20 | 2023-01-26 | Changxin Memory Technologies, Inc. | Method for adjusting wafer deformation and semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108649021A (zh) | 晶圆翘曲调整结构及其形成方法 | |
| TWI254453B (en) | Trench DMOS device with improved drain contact | |
| CN208433397U (zh) | 晶圆翘曲调整结构 | |
| USRE45232E1 (en) | Method of forming a contact plug for a semiconductor device | |
| US10332748B2 (en) | Etch rate modulation through ion implantation | |
| WO2004032221A1 (en) | Hardmask employing multiple layers of silicon oxynitride | |
| TW201700396A (zh) | 形成圖案的方法 | |
| WO2013027502A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20100258873A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6383884B1 (en) | Method of manufacturing semiconductor device | |
| TWI545752B (zh) | 半導體裝置及其形成方法 | |
| US6579758B2 (en) | Method and installation for fabricating one-sided buried straps | |
| KR20090106016A (ko) | 반도체 소자 제조 방법 | |
| CN105529372B (zh) | Tmbs器件及其制造方法 | |
| CN109148280A (zh) | 改善多晶硅台阶侧面金属残留的方法 | |
| KR100835505B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100732771B1 (ko) | 리세스 게이트를 가지는 반도체 소자의 제조방법 | |
| TW202414598A (zh) | 半導體裝置與其製作方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPS61296740A (ja) | 半導体装置 | |
| KR101024252B1 (ko) | 반도체소자 제조 방법 | |
| TW202236367A (zh) | 深的溝道整合處理及元件 | |
| TW202347785A (zh) | 功率元件結構及製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |