CN113078093B - 制造半导体器件的方法、仿形晶圆 - Google Patents

制造半导体器件的方法、仿形晶圆 Download PDF

Info

Publication number
CN113078093B
CN113078093B CN202110311890.8A CN202110311890A CN113078093B CN 113078093 B CN113078093 B CN 113078093B CN 202110311890 A CN202110311890 A CN 202110311890A CN 113078093 B CN113078093 B CN 113078093B
Authority
CN
China
Prior art keywords
wafer
processed
profiling
bonding
contoured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110311890.8A
Other languages
English (en)
Other versions
CN113078093A (zh
Inventor
颜丙杰
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110311890.8A priority Critical patent/CN113078093B/zh
Publication of CN113078093A publication Critical patent/CN113078093A/zh
Application granted granted Critical
Publication of CN113078093B publication Critical patent/CN113078093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请提供了一种制造半导体器件的方法、仿形晶圆。该制造半导体器件的方法包括：将仿形晶圆的粘接面与所述待加工晶圆的第一面通过胶层粘接；在所述待加工晶圆的与所述第一面相对的第二面，基于待加工的晶圆形成多个半导体器件；去除所述胶层以从所述待加工晶圆剥离所述仿形晶圆；以及分割所述待加工晶圆以使所述多个半导体器件相互分离。

Description

制造半导体器件的方法、仿形晶圆
技术领域
本申请涉及半导体制造领域，更具体的，涉及一种制造半导体器件的方法，一种仿形晶圆。
背景技术
在半导体领域，晶圆(wafer)是最重要的一种初级产品。半导体厂商基本都要基于晶圆来制造各种类型的半导体器件。
晶圆通常是由拉制的晶棒切片而成，因此晶圆在被制造出的过程中可能具有应力。更重要的是，在晶圆上制造半导体器件时，随着各种结构、叠层的不断制造。这些结构产生的应力作用在晶圆上，进而晶圆在各种应力因素的影响下产生了弯曲(bow)。
使用这样弯曲的晶圆继续制造半导体器件会造成尺寸偏差，形态变化等不良后果。因此需要尽可能的降低晶圆的弯曲，进而使用平整的晶圆来继续制造半导体器件，并且期望克服制造半导体器件的过程中晶圆的弯曲。
发明内容
本申请的实施例提供了一种制造半导体器件的方法，该方法包括：将仿形晶圆的粘接面与待加工晶圆的第一面通过胶层粘接；在所述待加工晶圆的与所述第一面相对的第二面基于所述待加工晶圆形成多个半导体器件；去除所述胶层以从所述待加工晶圆剥离所述仿形晶圆；以及分割所述待加工晶圆以使所述多个半导体器件相互分离。
在一个实施方式中，所述仿形晶圆包括与所述粘接面相对的图形面，所述仿形晶圆在所述图形面包括沿第一方向延伸的图形化结构，以增加所述仿形晶圆在所述第一方向上的抗弯强度，其中，所述第一方向为与形成的所述半导体器件的应力弯曲方向平行的方向。
在一个实施方式中，所述图形化结构包括多条并列的直线沟槽。
在一个实施方式中，所述粘接的步骤包括：在所述待加工晶圆的第一面涂胶形成所述胶层；以及将所述仿形晶圆的粘接面贴合于所述胶层以与所述胶层粘接。
在一个实施方式中，所述仿形晶圆的材质为透光材质，其中，去除所述胶层以从所述待加工晶圆剥离所述仿形晶圆的步骤包括：通过光照使得所述胶层失去粘性以使得所述待加工晶圆从所述仿形晶圆剥离。
在一个实施方式中，所述仿形晶圆的材质为石英。
在一个实施方式中，仿形晶圆的外周尺寸大于或等于所述待加工晶圆的外周尺寸。
在一个实施方式中，方法还包括：酸洗所述分离出的待加工晶圆和半导体器件。
在一个实施方式中，所述待加工晶圆包括：衬底、设置于所述衬底上的第一掩模层、设置于所述第一掩模层上的多个并列延伸的墙形结构以及贴敷于所述多个墙形结构的第二掩模层，其中，所述粘接的步骤包括：将所述墙形结构在所述第一掩模层上设置成使得所述墙形结构的延伸方向与所述第一方向垂直；以及基于所述待加工晶圆形成所述半导体器件的步骤包括：基于所述第二掩模层形成多对设置于所述墙形结构两侧的侧墙；通过所述多对侧墙刻蚀所述第一掩模层以获得掩模图形；以及通过所述掩模图形刻蚀所述衬底。
第二方面，本申请的实施例提供了一种仿形晶圆，该仿形晶圆包括：本体；粘接面，位于所述本体的一侧，适于与待加工晶圆粘接；以及图形面，位于所述主体的与所述粘接面相对的一侧，包括沿第一方向延伸的图形化结构，以增加所述本体在所述第一方向上的抗弯强度。
在一个实施方式中，所述本体的材质为透光材质。
在一个实施方式中，所述本体的材质为石英。
在一个实施方式中，所述仿形晶圆的外周尺寸大于或等于所述待加工晶圆的外周尺寸。
在一个实施方式中，所述图形化结构包括多条并列的直线沟槽。
本申请的实施例提供的制造半导体器件的方法，可以克服待加工晶圆的弯曲，避免弯曲的待加工晶圆在后续工艺造成的尺寸偏差等问题。该方法适应性广，可作为各类半导体的制造方法，而且仿形晶圆可以重复利用，工艺成本较低。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请实施方式的制造半导体器件的方法流程框图；
图2是根据本申请实施方式的仿形晶圆的示意性结构图；
图3至图7是根据本申请实施方式一种制造半导体器件的方法的工艺示意图；以及
图8至图16是根据本申请实施方式一种制造半导体器件的方法的工艺示意图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的第一侧墙也可被称作第二侧墙。反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，胶层的厚度和仿形晶圆的厚度并非按照实际生产中的比例。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
如图1所示，本申请实施例提供的制造半导体器件的方法1000包括如下步骤：
步骤S101，将仿形晶圆的粘接面与待加工晶圆的第一面通过胶层粘接。
步骤S102，在待加工晶圆的与第一面相对的第二面基于待加工晶圆形成多个半导体器件。
步骤S103，去除胶层以从待加工晶圆剥离仿形晶圆。
进一步地，方法1000还包括：步骤S104，分割待加工晶圆以使多个半导体器件相互分离。
如图2所示，仿形晶圆1包括相对的粘接面和图形面101，图2中可见的一面为仿形晶圆1的图形面101。同时，以图2中的横向为第一方向，竖向为第二方向。在示例性实施方式中，仿形晶圆的外周尺寸不小于待加工晶圆的外周尺寸。
示例性地，仿形晶圆1在图形面101包括沿第一方向延伸的图形化结构11。图形化结构11的具体形态可以不同，通常而言在第一方向纵长而在第二方向扁平。图形化结构11在第一方向上可设置为连续的，图形化结构11在第二方向上可以包括具有间隔的子结构。相比于将图形面101设置为平面，图形化结构可以增加仿形晶圆1在第一方向上的抗弯强度。
在示例性实施方式中，图形化结构11包括多条直线沟槽，多条直线沟槽相互并列地设置。在另一个方面可以视为图形化结构11包括多条并列的直线凸条。直线形态的图形化结构11保证了仿形晶圆1在第一方向的截面形态稳定，且有助于提升仿形晶圆1的抗弯截面模量。进而使仿形晶圆1在第一方向的纵垂面(第一方向与第一面101的法线所在的面)内具有较高的抗弯强度。
在示例性实施方式中，第一方向平行于形成的半导体器件41的应力弯曲方向。待加工晶圆2上形成的多个半导体器件41的应力方向，可以是现有工艺下已知的，也可以是基于结构推算出来的。在形成半导体器件41时，安排第一方向平行于加工基准轴线的方向，以使第一方向与形成后的半导体器件41的应力弯曲方向平行。通过如此设置，可以利用仿形晶圆1在第一方向上的抗弯能力来矫正待加工晶圆2的变形，使待加工晶圆2能保持较好的平面形态。
在示例性实施方式中，参考图3和图4，步骤S101包括：
在待加工晶圆2的第一面201涂胶形成胶层3。
将仿形晶圆1的粘接面102贴合于胶层3以与胶层3粘接。
如图3所示，待加工晶圆2的包括相对的第一面201和第二面202。第一面201和第二面202可以相同，在其中的哪一面涂胶皆可。第一面201和第二面202也可不同，例如分别预制了不同的结构。示例性地，在涂胶时，可以将第一面201朝向上侧涂胶。
如图4所示，本实施例中仿形晶圆1具有与待加工晶圆2的外周尺寸相对应的外围尺寸。以图4的横向为第一方向，仿形晶圆1的图形面101中的图形化结构(图4中未示出)沿第一方向延伸。
在一些实施方式中，仿形晶圆的外周尺寸可以大于待加工晶圆，这时先在待加工晶圆上涂胶可以减少胶材的损耗。在另一种示例性实施方式中，粘接的步骤可包括：在仿形晶圆的粘接面涂胶形成胶层；以及将待加工晶圆的第一面贴合于胶层以与胶层粘接。
如图5所示，步骤S102包括：在待加工晶圆2上侧通过刻蚀、沉积、生长、离子注入等工艺形成多个半导体器件41。半导体器件41可包括有待加工晶圆2的一部分。
形成多个半导体器件41的步骤可以包括现有的各种工艺步骤。在一些实施方式中，这些工艺步骤中待加工晶圆2所接触的介质不会影响胶层3和仿形晶圆1的性能。在另一些实施方式中，通过工艺设计，将可能影响胶层3的工艺步骤安排在步骤S103之后。
在一些情况下，半导体器件4引起的应力使待加工晶圆2在一个方向上变形最大。包括沿第一方向延伸的图形化结构11的仿形晶圆1可以更好地适应这种情况。
参考图6，在示例性实施方式中，仿形晶圆1的材质为透光材质，而胶层3的材料在受到对应工作波段的光照射时会失去粘接性能。示例性地，胶层3的材料是UV胶，在受到特定波段的紫外线照射时会分解或变性而失去粘接性能。其中，步骤S103包括：利用对应工作波段的光照射而去除胶层3。
在一些实施方式中，可通过激光刻蚀工艺去除胶层3。
可利用激光刻蚀设备发出激光L。激光L可分散地汇聚至焦点处，这样使得激光刻蚀设备的焦点处具有高温而激光L的传输路径温度不会很高。将焦点设置在胶层3处。利用高温可以刻蚀掉胶层3，进而使得待加工晶圆2和仿形晶圆1分离。
事实上，在形成半导体器件41的工艺步骤中，胶层3具有较好的稳定性以保持待加工晶圆2和仿形晶圆1的粘接，保证待加工晶圆2在收到应力时，能够借助仿形晶圆2来维持平面状态。而通过激光刻蚀的方式能够快速干净的去除胶层3。
在一些实施方式中，也可利用氢氟酸来去除胶层3。
在示例性实施方式中，仿形晶圆1的材质为石英。仿形晶圆1的材质也可以是其他类型的透光材质，例如玻璃。示例性地，仿形晶圆1的材质还可以是在特定波段下具有透光性能的材质，例如硅。
在示例性实施方式中，仿形晶圆1的厚度根据待使用的激光L的波段或紫外线的波段而匹配设计。
如图7所示，去除胶层3后，可以取下仿形晶圆1。仿形晶圆1可以重复使用，以降低工艺成本。
而对于待加工晶圆2和半导体器件41形成的待加工器件整体，本申请提供的方法1000还可包括步骤：酸洗分离出的半导体器件41。
酸洗可以是为了干净地去除残留的胶层3。也可以是半导体器件41后续加工的准备步骤。
在示例性实施方式中，方法1000还可包括：减薄待加工晶圆2。切割待加工晶圆2以将多个半导体器件41相互分离。本申请提供的方法1000可以用于制造3D NAND型闪存等半导体器件。
本申请实施例提供的制造半导体器件的方法，利用胶层将待加工晶圆和仿形晶圆粘接。进而利用了仿形晶圆来限制待加工晶圆。一方面可以将待加工晶圆在应力作用下的变形矫正。另一方面，可以帮助待加工晶圆抵抗在形成半导体器件时所受到的应力。本申请提供的方法可基于硅片等类型的待加工晶圆制造半导体器件，制造出的半导体器件尺寸精确，减小了半导体器件的内部结构的形态、位置变化。提升了制造过程的生产良率，同时可以适用于现有的各种半导体器件的制造工艺。并且所耗费的成本较低。
参考图8至图16，本申请提供另一种实施方式的制造半导体器件的方法。
本实施例提供的方法中，在将仿形晶圆的粘接面与待加工晶圆的第一面通过胶层粘接包括：
基于原料晶圆形成包括待加工结构的带结构晶圆，并将仿形晶圆的粘接面与待加工晶圆的第一侧通过胶层粘接。
如图8所示，待加工晶圆2’包括：衬底晶圆9、设置于衬底晶圆9上的第一掩模层5、设置于第一掩模层5上的多个并列延伸的墙形结构6以及设置于第一掩模层5和墙形结构6上的第二掩模层7。第二掩膜层7贴敷于多个墙形结构6并可覆盖至少一部分第一掩模层5。示例性地，第一掩模层5、墙形结构6以及第二掩模层7的材料互相不同。示例性地，衬底晶圆9下还设置有底部沉积层8。待加工晶圆2’的下面即第一面。
形成待加工晶圆2’的步骤可包括：在衬底晶圆9的一侧形成底部沉积层8。之后在衬底晶圆9的另一侧形成第一掩模层5。接着在第一掩模层5上添加一层不同的材料并刻蚀这一层材料以形成墙形结构6。然后再形成包覆墙形结构6的第二掩模层7。
本实施方式中，待加工晶圆2’的两面的结构不同。示例性地，是将原料晶圆作为衬底晶圆9，进而执行了多步工艺之后形成的待加工晶圆2’。
如图9和图10所示，粘接的步骤包括：在待加工晶圆2’的下面涂胶形成胶层3。将仿形晶圆1的粘接面与胶层3贴合以粘接。实际上也是将仿形晶圆1间接粘接到了衬底晶圆9的第一侧。图10中仿形晶圆1的下侧面为图形面，图形面中的图形结构(未示出)沿横向即第一方向延伸。
进一步地，粘接的步骤包括：将墙形结构6在第一掩模层5上设置成使得墙形结构6的延伸方向与第一方向垂直。
如图11所示，形成半导体器件的步骤包括：基于第二掩模层7形成多对设置于墙形结构6两侧的侧墙71。具体地，包括去除第二掩模层7的多余部分；去除墙形结构6。示例性地，可以使用刻蚀的方式去除第二掩模层7的多余部分和墙形结构6。
如图12所示，第一掩模层5上的多对侧墙71在横向上并列，每个侧墙71在垂直于横向的纵向上延伸。由于侧墙之间具有间隔，并且受应力作用。整体的待加工晶圆2’会在横向上具有强烈的弯曲趋势。由于侧墙71在横向上的厚度很薄，若待加工晶圆2’变形较大，会极大的影响侧墙71的形态及位置。
本申请提供的仿形晶圆1通过胶层粘接在待加工晶圆2’的下侧。并且可在粘接时将图形化结构的延伸方向即第一方向配置为横向，可以帮助待加工晶圆2’较好地抵抗在工艺过程中受应力作用下的变形。使待加工晶圆2’维持平面状态，具体地，主要是为了使衬底晶圆9较好地抵抗应力。
如图13所示，进而通过多对侧墙71刻蚀第一掩模层5以获得掩模图形51。
如图14所示，然后通过掩模图形51刻蚀衬底晶圆9，形成包括半导体器件41’、刻蚀衬底92和底部沉积层8的新的待加工晶圆4’。
如图15和图16所指示，利用激光L刻蚀胶层3。以将仿形晶圆1从新的待加工晶圆4’分离出来。仿形晶圆1可以重复使用。
新的待加工晶圆4’后续可能继续进行包括但不限于酸洗、刻蚀、切割或者裂片等工艺步骤，以加工半导体器件41’，或分割出半导体器件41’。本实施例提供的方法可用于制造例如鳍式场效应晶体管(FIN-FET)等半导体器件。
在另一方面，参考图2、4和10，本申请提供一种用于改善待加工晶圆(2、2’)弯曲的仿形晶圆1。
示例性地，仿形晶圆1包括限定仿形晶圆1的形状的本体，以及位于本体的相对两侧的图形面101与粘接面102。粘接面102适于与待加工晶圆粘接。图形面101与粘接面102相对设置。图形面101包括沿第一方向延伸的图形化结构11，以增加本体在第一方向上的抗弯强度。
本申请提供给的仿形晶圆1，基于本体来提供在第一方向上的抗弯强度，并通过图形化结构11来增加抗弯强度。尤其是使仿形晶圆1在第一方向上的抗弯强度大于在垂直于第一方向的第二方向上的抗弯强度。此外，可通过胶层3来稳定地传递应力。可以适用于各种待加工晶圆。例如SADP(Self-Aligned Double Pattern，自对准双重图形技术)工艺下或者3D NAND工艺下的待加工晶圆。帮助各种待加工晶圆克服弯曲问题，继而制造出尺寸精度高、使用性能好的半导体器件。
示例性地，粘接面102一侧形成有胶层3。胶层3适于粘接于粘接面102，且胶层3的背对仿形晶圆1的一侧用于粘接待加工晶圆，其中，胶层3在粘接后可被去除。
示例性地，仿形晶圆的材质为透光材质，例如石英。
示例性地，仿形晶圆的外周尺寸大于或等于待加工晶圆的外周尺寸。
示例性地，图形化结构包括多条并列的直线沟槽或凸条。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (11)

1.一种制造半导体器件的方法，其特征在于，所述方法包括：
将仿形晶圆的粘接面与待加工晶圆的第一面通过胶层粘接，其中，所述仿形晶圆包括与所述粘接面相对的图形面；所述仿形晶圆在所述图形面包括沿第一方向延伸的图形化结构，以增加所述仿形晶圆在所述第一方向上的抗弯强度；
在所述粘接的步骤后，在所述待加工晶圆的与所述第一面相对的第二面，基于所述待加工晶圆形成多个半导体器件，第一方向平行于所述半导体器件的应力弯曲方向；
去除所述胶层以从所述待加工晶圆剥离所述仿形晶圆；以及
分割所述待加工晶圆以使所述多个半导体器件相互分离。
2.根据权利要求1所述的方法，其中，所述图形化结构包括多条并列的直线沟槽。
3.根据权利要求1所述的方法，所述仿形晶圆的材质为透光材质，其中，去除所述胶层以从所述待加工晶圆剥离所述仿形晶圆的步骤包括：
通过光照使得所述胶层失去粘性以使得所述待加工晶圆从所述仿形晶圆剥离。
4.根据权利要求3所述的方法，其中，所述仿形晶圆的材质为石英。
5.根据权利要求1所述的方法，其中，所述仿形晶圆的外周尺寸大于或等于所述待加工晶圆的外周尺寸。
6.根据权利要求1所述的方法，所述待加工晶圆包括：衬底、设置于所述衬底上的第一掩模层、设置于所述第一掩模层上的多个并列延伸的墙形结构以及贴敷于所述多个墙形结构的第二掩模层，其中，
所述粘接的步骤包括：将所述墙形结构在所述第一掩模层上设置成使得所述墙形结构的延伸方向与所述第一方向垂直；以及
基于所述待加工晶圆形成所述半导体器件的步骤包括：
基于所述第二掩模层形成多对设置于所述墙形结构两侧的侧墙；
通过所述多对侧墙刻蚀所述第一掩模层以获得掩模图形；以及
通过所述掩模图形刻蚀所述衬底。
7.一种仿形晶圆，其特征在于，包括：
本体；
粘接面，位于所述本体的一侧，适于与待加工晶圆粘接；以及
图形面，位于所述本体的与所述粘接面相对的一侧，包括沿第一方向延伸的图形化结构，以增加所述本体在所述第一方向上的抗弯强度，所述第一方向为与基于所述待加工晶圆形成的半导体器件的应力弯曲方向平行的方向。
8.根据权利要求7所述的仿形晶圆，其中，所述本体的材质为透光材质。
9.根据权利要求8所述的仿形晶圆，其中，所述本体的材质为石英。
10.根据权利要求7所述的仿形晶圆，其中，所述仿形晶圆的外周尺寸大于或等于所述待加工晶圆的外周尺寸。
11.根据权利要求7所述的仿形晶圆，其中，所述图形化结构包括多条并列的直线沟槽。
CN202110311890.8A 2021-03-24 2021-03-24 制造半导体器件的方法、仿形晶圆 Active CN113078093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110311890.8A CN113078093B (zh) 2021-03-24 2021-03-24 制造半导体器件的方法、仿形晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110311890.8A CN113078093B (zh) 2021-03-24 2021-03-24 制造半导体器件的方法、仿形晶圆

Publications (2)

Publication Number Publication Date
CN113078093A CN113078093A (zh) 2021-07-06
CN113078093B true CN113078093B (zh) 2022-08-19

Family

ID=76613843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110311890.8A Active CN113078093B (zh) 2021-03-24 2021-03-24 制造半导体器件的方法、仿形晶圆

Country Status (1)

Country Link
CN (1) CN113078093B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1952749A (zh) * 2005-10-21 2007-04-25 三星电子株式会社 伪玻璃基底以及平板显示器的制造方法
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法
CN104253127A (zh) * 2013-06-25 2014-12-31 台湾积体电路制造股份有限公司 具有降低衬底翘曲的背面结构的集成电路
CN105659356A (zh) * 2013-08-01 2016-06-08 国际商业机器公司 使用中波长红外辐射烧蚀的晶片去接合
CN108054177A (zh) * 2017-11-30 2018-05-18 德淮半导体有限公司 半导体结构及其形成方法
CN207517655U (zh) * 2017-09-26 2018-06-19 珠海格力电器股份有限公司 一种硅片
CN108475619A (zh) * 2015-11-20 2018-08-31 Rfhic公司 用于装置加工的钻石底半导体晶圆的安装技术
CN108649021A (zh) * 2018-07-19 2018-10-12 长江存储科技有限责任公司 晶圆翘曲调整结构及其形成方法
CN109524312A (zh) * 2018-11-15 2019-03-26 长江存储科技有限责任公司 半导体结构的表面修正结构以及修正方法
CN109830458A (zh) * 2019-02-15 2019-05-31 长江存储科技有限责任公司 晶圆支撑结构及其形成方法
CN112071762A (zh) * 2020-08-10 2020-12-11 长江存储科技有限责任公司 一种半导体器件制作方法、半导体结构和半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760690B (zh) * 2011-04-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法和晶片
US8642430B2 (en) * 2012-04-09 2014-02-04 GlobalFoundries, Inc. Processes for preparing stressed semiconductor wafers and for preparing devices including the stressed semiconductor wafers
US10818611B2 (en) * 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
CN107304039A (zh) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1952749A (zh) * 2005-10-21 2007-04-25 三星电子株式会社 伪玻璃基底以及平板显示器的制造方法
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法
CN104253127A (zh) * 2013-06-25 2014-12-31 台湾积体电路制造股份有限公司 具有降低衬底翘曲的背面结构的集成电路
CN105659356A (zh) * 2013-08-01 2016-06-08 国际商业机器公司 使用中波长红外辐射烧蚀的晶片去接合
CN108475619A (zh) * 2015-11-20 2018-08-31 Rfhic公司 用于装置加工的钻石底半导体晶圆的安装技术
CN207517655U (zh) * 2017-09-26 2018-06-19 珠海格力电器股份有限公司 一种硅片
CN108054177A (zh) * 2017-11-30 2018-05-18 德淮半导体有限公司 半导体结构及其形成方法
CN108649021A (zh) * 2018-07-19 2018-10-12 长江存储科技有限责任公司 晶圆翘曲调整结构及其形成方法
CN109524312A (zh) * 2018-11-15 2019-03-26 长江存储科技有限责任公司 半导体结构的表面修正结构以及修正方法
CN109830458A (zh) * 2019-02-15 2019-05-31 长江存储科技有限责任公司 晶圆支撑结构及其形成方法
CN112071762A (zh) * 2020-08-10 2020-12-11 长江存储科技有限责任公司 一种半导体器件制作方法、半导体结构和半导体器件

Also Published As

Publication number Publication date
CN113078093A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
US8343871B2 (en) Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning
TW200702903A (en) Multiple mask process with etch mask stack
US10274822B2 (en) Template and method of manufacturing semiconductor device
US20150087153A1 (en) Method of manufacturing howllow-structure metal grating
CN103035489A (zh) 精确控制晶圆减薄厚度的方法
CN104319324A (zh) 一种图形化衬底及图形化衬底的加工方法
CN110021518B (zh) 自对准双重图案方法
CN106298500B (zh) 降低微负载效应的蚀刻方法
JP2015504237A (ja) 屈折性または回折性光学装置を製造するための方法
CN113078093B (zh) 制造半导体器件的方法、仿形晶圆
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP2007101649A (ja) 光学レンズ，および，光学レンズの製造方法
CN103400753B (zh) 双重曝光制作高均匀度栅极线条的方法
US8618604B2 (en) Semiconductor device and method of manufacturing the same
CN103441076B (zh) 一种形成侧墙的制备方法
CN112558219A (zh) 一种光器件及其制造方法
US7974505B2 (en) Method for fabricating selectively coupled optical waveguides on a substrate
US10042246B2 (en) Method of manufacturing photomask
US10649338B2 (en) Stepped wafer and method for manufacturing stepped wafer
KR101088392B1 (ko) 발광소자 칩 및 이의 제조방법
CN112198759A (zh) 压印模具、压印模具的制作方法、纳米压印方法
JP5631179B2 (ja) 半導体装置の製造方法
US20210318611A1 (en) Method for producing optical element and optical element
US9245746B2 (en) Semiconductor composite film with heterojunction and manufacturing method thereof
CN105529322A (zh) 化学机械抛光工艺后光刻对准标记的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant