CN108475619A - 用于装置加工的钻石底半导体晶圆的安装技术 - Google Patents

用于装置加工的钻石底半导体晶圆的安装技术 Download PDF

Info

Publication number
CN108475619A
CN108475619A CN201680065174.3A CN201680065174A CN108475619A CN 108475619 A CN108475619 A CN 108475619A CN 201680065174 A CN201680065174 A CN 201680065174A CN 108475619 A CN108475619 A CN 108475619A
Authority
CN
China
Prior art keywords
diamond
semiconductor
wafer
carrier substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680065174.3A
Other languages
English (en)
Other versions
CN108475619B (zh
Inventor
丹尼尔·法兰西斯
扬蒂斯·劳 法兰克
伊恩·皮尔逊 麦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RFHIC Corp Korea
Original Assignee
RFHIC Corp Korea
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RFHIC Corp Korea filed Critical RFHIC Corp Korea
Publication of CN108475619A publication Critical patent/CN108475619A/zh
Application granted granted Critical
Publication of CN108475619B publication Critical patent/CN108475619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种载体基板上的钻石底半导体晶圆(55)。载体基板上的钻石底半导体晶圆(55)包含：具有钻石侧和半导体侧的钻石底半导体晶圆(40)；设置于钻石底半导体晶圆(40)的钻石侧上，并包括具有低于钻石的热膨胀系数(CTE)的至少一层的载体基板(50)；以及设置于钻石底半导体晶圆(40)的钻石侧和载体基板(50)之间，以结合载体基板(50)和钻石底半导体晶圆(40)的黏附层(48)。载体基板上的钻石底半导体晶圆(55)具有下列特性：总厚度变化不超过40微米；晶圆弯曲度不超过100微米；以及晶圆翘曲度不超过40微米。

Description

用于装置加工的钻石底半导体晶圆的安装技术
技术领域
本发明关于一种安装钻石底半导体晶圆于载体基板上以用于后续钻石底半导体晶圆上的半导体装置制造的方法。本发明也关于使用本文描述的方法制造于载体基板上的钻石底半导体晶圆以及在此种载体基板上的钻石底半导体晶圆的半导体侧上制造一种或多种半导体装置结构的方法。
背景技术
例如钻石底氮化镓(GaN)晶圆的钻石底半导体晶圆在本领域为习知的。举例来说，US7595507、US8283189以及US8283672揭露钻石底氮化镓晶圆及制造方法。
为了在钻石底氮化镓晶圆上制造半导体装置，钻石底氮化镓晶圆需符合某些机械(mechanical)规格。现今，独立式钻石底氮化镓晶圆(free standing GaN-on-diamondwafer)未符合这些规格中的许多规格。为了符合这些规格，已提出安装钻石底氮化镓晶圆在载体基板上。因为安装后钻石底氮化镓晶圆必需满足所有机械规格并同时在暴露在酸、碱、溶剂及热处理时维持不变，还要在装置制造程序的末端可简单拆卸，所以载体安装程序为复杂的(non-trivial)。
WO2014006562描述安装钻石底半导体晶圆在载体基板上，以用于在安装后钻石底半导体晶圆上的后续半导体装置制造的方法。钻石底半导体晶圆结合方便描述为钻石载体板的平坦载体板，以减少钻石底半导体晶圆的弯曲。接着可在安装后晶圆上制造半导体装置结构。接着可移除并再使用载体板。此方法存在一个问题在于钻石载体基板是昂贵的且结合程序可能相当消耗时间。
US20020115263揭露一种使用非硅酸盐玻璃结合层来结合基板和载体的方法。结合包含加热基板、结合层以及载体以结合载体和基板。结合层实质上在超高真空环境中不易受排气影响，并且其在至少高达约500℃以上的温度的热处理期间实质上不受化学降解和结构退化所影响。然而，此方法存在一个问题为若在基板和载体之间的热膨胀系数(CTE)不匹配，则热处理可造成热诱发应力及晶圆弯曲。
本发明的目的在于提供相对便宜及快速的安装钻石底半导体晶圆于载体基板的方法，并且其产生具有高均匀厚度层的高平坦的载体上钻石底半导体晶圆。
发明内容
本说明书提供一种安装钻石底半导体晶圆于载体基板上，以用于在钻石底半导体晶圆上的后续半导体装置制造的方法，方法包括：
朝向光学平板下压钻石底半导体晶圆的半导体侧，以提供钻石底半导体晶圆的前端调整(justification)；
在朝向光学平板下压钻石底半导体晶圆时，结合载体基板和钻石底半导体晶圆的钻石侧，以提供结合后载体基板上的钻石底半导体晶圆；以及
从光学平板移除结合后载体基板上的钻石底半导体晶圆，以暴露结合后载体基板上的钻石底半导体晶圆的半导体侧；
其中载体基板包括具有低于钻石的热膨胀系数(CTE)的至少一层，
其中黏附层用于结合载体基板和钻石底半导体晶圆，且所述的结合是经由在朝向光学平板下压钻石底半导体晶圆时硬化黏附层来达成，以及
其中从光学平板移除结合后载体基板上的钻石底半导体晶圆后，结合后载体基板上的钻石底半导体晶圆具有下列特性：
总厚度变化不超过40微米(μm)，且较佳地不超过30微米、20微米或10微米；
晶圆弯曲度(wafer bow)不超过100微米，且较佳地不超过80微米、60微米、40微米或20微米；
晶圆翘曲度(wafer warp)不超过40微米，且较佳地不超过20微米。
方法提供载体基板上的钻石底半导体晶圆，其包括：
钻石底半导体晶圆；以及
结合于钻石底半导体晶圆的钻石侧的载体基板，
其中载体基板包括具有低于钻石的热膨胀系数(CTE)的至少一层，
其中载体基板经由黏附层与钻石底半导体晶圆的钻石侧结合，以及
其中结合后载体基板上的钻石底半导体晶圆具有下列特性：
总厚度变化不超过40微米，且较佳地不超过30微米、20微米或10微米；
晶圆弯曲度不超过100微米，且较佳地不超过80微米、60微米、40微米或20微米；
晶圆翘曲度不超过40微米，且较佳地不超过20微米。
根据某些实施例，除了具有低于钻石的热膨胀系数(CTE)的层(例如石英)以外，载体基板可包括具有高于钻石的热膨胀系数(CTE)的层(例如硅)。可调整层的热膨胀系数和载体基板的层厚度，使得内部残留应力确保载体基板上的钻石底半导体晶圆的零弯曲。此种安装后钻石底半导体从而适用于标准制造在线的装置制造。在装置制造后，可剥离及再使用载体基板。因此，也提供一种制造半导体装置的方法，方法包括：
制造一个或多个半导装置结构在根据如本文所述的方法形成的载体基板上的钻石底半导体晶圆的半导体侧上，并同时将载体基板上的钻石底半导体晶圆维持在装置制造温度，在装置制造温度中载体基板与钻石底半导体晶圆的结合被维持；且接着
在制造一个或多个半导装置结构之后，经由将载体基板上的钻石底半导体晶圆加热至超过装置制造温度的温度，使得载体基板和钻石底半导体晶圆的结合被破坏，将载体基板从钻石底半导体晶圆剥离。
附图说明
为了本发明的较佳理解及示出其如何付诸实施，本发明的实施例现将参照附图以示例方式来描述，其中：
图1示出呈现晶圆弯曲的独立式钻石底氮化镓晶圆；
图2示出结合载体晶圆但仍呈现晶圆弯曲的钻石底氮化镓晶圆；
图3(a)到图3(c)根据本发明的实施例示出包含安装结合载体晶圆的钻石底氮化镓晶圆的步骤以减少晶圆弯曲，其包括从呈现晶圆弯曲的独立式钻石底氮化镓晶圆开始(图3(a))、朝向光学平板的钻石底氮化镓晶圆的前端调整(图3(b))以及载体晶圆和钻石底氮化镓晶圆的结合使用UV黏附层和具有低于钻石的热膨胀系数的载体基板(图3(c))；
图3(d)根据本发明的实施例示出设置热胶带(thermal tape)于光学平板上的可选步骤；
图4根据本发明的实施例示出用于载体晶圆和钻石底氮化镓晶圆的结合的适合的安装配置；
图5根据本发明的实施例示出使用多层载体基板的用于载体基板和钻石底氮化镓晶圆的结合的其他适合的安装配置；
图6根据本发明的实施例示出阐述安装钻石底氮化镓晶圆于载体晶圆的例示性步骤的流程图。
具体实施方式
所属技术领域的技术人员应知悉：(1)可选择性地执行某些步骤；(2)步骤可不限于本发明列举的特定顺序；以及(3)可以不同顺序执行某些步骤，其包括同时完成。
说明书中提到「一个实施例(one embodiment)」、「优选实施例(preferredembodiment)」、「一实施例(an embodiment)」或「多个实施例(embodiments)」意谓结合实施例描述的特定特征、结构、特性或功能包括于本发明的至少一个实施例中且可包括于多个实施例中。说明书中各处的词组「在一个实施例中(in one embodiment)」、「在一实施例中(in an embodiment)」或「在多个实施例中(in embodiments)」的出现不必然全部指称相同的一或多个实施例。
已发现为了符合后续半导体装置程序的严格的机械和几何要求，安装钻石底半导体晶圆于载体基板为意外困难的问题。(下文中，词汇钻石底氮化镓晶圆和钻石底半导体晶圆可交替使用。再者，钻石底半导体晶圆包括钻石层以及半导体层，而氮化镓为半导体材料的一种。)多年来，许多团体从事解决此问题却未获得令人满意的商业上可行的解决方案。本说明书描述已最终优化的方法以针对此问题提供此种商业上可行的解决方案。特别是当钻石底半导体晶圆相当薄时(例如小于200微米的厚度)，需要此种钻石底半导体晶圆的安装解决方案来用于此种晶圆上的商业化半导体装置制造。如此，这方法是商业上可行的并可被半导体装置制造商使用，以在钻石底半导体晶圆上成功地加工他们的装置而不需大幅的修改他们的制造线。
如在发明内容部分所界定的，为了后续钻石底半导体晶圆上的半导体装置制造，安装钻石底半导体晶圆于载体基板上的基本方法包括：
朝向光学平板下压钻石底半导体晶圆的半导体侧，以提供钻石底半导体晶圆的前端调整(选择性地使用另外的光学平板加压且也使用位于光学平板间的一个或多个间隔件来控制载体基板上的钻石底半导体晶圆的厚度)；
在朝向光学平板下压钻石底半导体晶圆时，结合载体基板和钻石底半导体晶圆的钻石侧，以提供结合后载体基板上的钻石底半导体晶圆；以及
从光学平板移除结合后载体基板上的钻石底半导体晶圆，以暴露结合后载体基板上的钻石底半导体晶圆的半导体侧；
其中载体基板包括具有低于钻石的热膨胀系数(CTE)的至少一层，
其中将黏附层用于结合载体基板和钻石底半导体晶圆，且所述的结合是经由朝向光学平板下压钻石底半导体晶圆时硬化黏附层来达成，以及
其中从光学平板移除结合后载体基板上的钻石底半导体晶圆之后，结合后载体基板上的钻石底半导体晶圆具有下列特性：
总厚度变化不超过40微米，且较佳地不超过30微米、20微米或10微米；
晶圆弯曲度不超过100微米，且较佳地不超过80微米、60微米、40微米或20微米；
晶圆翘曲度不超过40微米，且较佳地不超过20微米。
在多个实施例中，一种方法使用包括前端调整、使用接近但低于钻石的热膨胀系数的载体基板和使用低温黏着剂的许多相关特征的结合。使用当暴露于UV光时在室温结合的例如UV胶的低温黏着剂可将结合期间的温度维持在10℃和40℃之间，且结合程序包括暴露于UV光以结合载体基板和钻石底半导体晶圆的钻石侧。载体基板可由石英层形成。经由无显著加热地结合石英和钻石，可减少由于石英和钻石之间的CTE不匹配而引起的热弯曲。
安装后晶圆应该也能够承受用于在此种晶圆上制造半导体装置的加工步骤，并利于载体晶圆应在后续容易移除及回收利用。举例来说，可在载体基板和钻石底半导体晶圆的钻石侧之间设置热剥离黏附层，以允许使用后载体基板的剥离。在这点上，黏附层应能够在暴露于装置制造温度期间维持载体基板和钻石底半导体晶圆的黏性，装置制造温度依据具体的装置制造程序可等于或大于200℃、220℃、250℃、280℃、300℃、350℃。装置制造后，可将热剥离黏附层暴露在更高的温度(如超过220℃、250℃、280℃、300℃、350℃或400℃)下，以在钻石底半导体晶圆上的半导体装置制造后使载体基板能够移除及再利用。如此，在多个实施例中，装置制造方法可包含：如本发明所述地制造一个或多个半导体装置结构在载体基板上的钻石底半导体晶圆的半导体侧上，并同时将载体基板上的钻石底半导体晶圆维持在小于220℃的温度(或依据热剥离黏附层的剥离温度小于220℃、250℃、280℃、300℃、350℃或400℃)；以及在制造一个或多个半导装置结构之后，经由将载体基板上的钻石底半导体晶圆加热到超过220℃的温度(或依据热剥离黏附层的剥离温度超过250℃、280℃、300℃、350℃或400℃)，从钻石底半导体晶圆剥离载体基板。
图1示出包含附着于钻石层4的氮化镓层2的独立式钻石底氮化镓晶圆。此种独立式钻石底氮化镓晶圆1按照氮化镓的暴露表面以凸面形状的方式弯曲。
参考图2，若载体基板6使用例如环氧树脂、玻璃或陶瓷黏着剂的结合材料8结合此弯曲的钻石底氮化镓晶圆1的钻石侧，则黏附层8倾向于填满钻石底氮化镓晶圆的钻石侧的凹面形状，从而维持晶圆1的暴露氮化镓表面的凸状弯曲。实验表明其可能往40微米的翘曲度降低，但很大程度地由于钻石层内的内部应力而很少更好。
鉴于上述情况，已发觉需要钻石底氮化镓晶圆的前端调整。这描绘在图3(a)至图3(c)中。图3(a)示出典型弯曲的独立式钻石底氮化镓晶圆，其如之前图1所示包括附着于钻石层4的氮化镓层2。在多个实施例中，钻石层4可经由适当钻石沉积技术沉积在氮化镓层2上。
如图3(b)所示，在光学平板5上压平钻石底氮化镓晶圆1的氮化镓侧。接着在朝向光学平板5下压的氮化镓侧时，可透过黏附层8将载体基板6结合于钻石底氮化镓晶圆的钻石侧。更具体而言，如结合图3(c)所讨论的，当硬化黏附层8以固定钻石层4在载体晶圆6时，包括氮化镓层2、钻石层4、黏附层8以及载体基板6的层堆栈朝向光学平板5的顶表面下压。
一旦载体基板6经由黏附层8黏附于钻石底氮化镓晶圆1，载体基板上的钻石底半导体晶圆7可从光学平板5移除，同时氮化镓表面维持光学平板5的平坦特性。即，光学平板5决定结合于载体基板6后的晶圆的形状。
图3(d)根据本发明的实施例示出使用热剥离胶带9(或简称为热胶带)的可选步骤。虽然图3(a)至图3(c)描绘氮化镓层2的底表面是直接朝向光学平板5下压，但已发现热剥离胶带9的供给能应用在光学平板5的顶表面，使得钻石底氮化镓晶圆1在载体基板6的结合程序期间处于适当位置，以确保结合后晶圆保持光学平板5的外形。在完成结合后，结合后晶圆随即可经由施加热以触发热剥离胶带9的剥离而从光学平板5移除。
在多个实施例中，如在图3(a)至图3(c)所示的上述程序可生产具有理想程度的平整度和厚度均匀性的安装后钻石底氮化镓晶圆。在多个实施例中，可添加进一步的特征以确保安装后钻石底半导体晶圆符合半导体装置制造线的严格的机械和几何要求。
足够强到于半导体装置加工期间仍维持载体基板6上的钻石底氮化镓晶圆1的平坦的许多类型的结合需加热。然而，若载体基板6使用非钻石材料，则不可避免地存在钻石层4的钻石和载体基板6的CTE不匹配。已发觉当利用需加热的结合材料时，例如玻璃结合时，载体基板6和钻石之间的热不匹配可导致在冷却(cooling)时应力增大及后续的弯曲或破裂。如此，在多个实施例中，可使用低温(例如室温)黏着剂在某些配置中。适当的黏着剂包括暴露在UV光下固定的UV胶。然而，在多个实施例中，可能利用毋需排气而在室温或接近室温下固定的任何胶。因为钻石层4及载体晶圆6可先以未固定的黏附层8安装于所需配置上，且接着随后暴露于UV光以在相对短时间范围(time frame)中固定黏附层，故UV胶为较佳的。
用于载体基板6的典型的低成本材料包括玻璃、硅及石英，其中最贵的为石英。石英具有低于钻石的CTE。已知的UV胶拆卸是在高温下完成，且许多加工步骤是在高于室温的温度执行，故需要钻石在升温后为稳定的及固态的。安装在硅或玻璃上使钻石在高温下处于拉伸状态，导致其在大于200℃时破裂。安装在石英上使钻石在升温时处于压缩状态。在压缩状态下，钻石造成石英弯曲并最后UV胶剥离而石英未破裂。因为目标是无破裂的剥离，因此已发现需要具有比钻石低的CTE的基板。
图4根据本发明实施例示出适合的安装配置。在多个实施例中，下压钻石底氮化镓晶圆40并使用热剥离胶带44将钻石底氮化镓晶圆40黏附于光学平面石英(optical flatquartz)42。可选地，在钻石底氮化镓晶圆40的氮化镓层上可设置保护涂层56(例如氮化硅(SiN))。在多个实施例中，在钻石底氮化镓晶圆40设置在光学平板42上以用于结合之前，可施加保护涂层56于钻石底氮化镓晶圆40的氮化镓侧。光学平板42在安装程序后可从钻石底氮化镓晶圆40分开(剥离)。
在多个实施例中，可选择性地设置涂布层46于钻石底氮化镓晶圆40的钻石侧上，以帮助黏着及/或平坦化钻石表面及/或允许在钻石底氮化镓晶圆40的氮化镓层上的装置加工后从钻石底氮化镓晶圆40剥离UV胶(黏附层48)。在多个实施例中，涂布层46可由热塑性材料组成。在多个实施例中，黏附层48(例如UV胶)可设置于钻石底氮化镓晶圆40上，且石英载体晶圆50是位于黏附层48上。使用另外的石英平板52将石英载体晶圆50下压至前端调整后钻石底氮化镓晶圆40。使用环状硅间隔晶圆(spacer wafer)54来控制层迭结构的厚度。
图6根据本发明的实施例示出阐述安装钻石底氮化镓晶圆于载体晶圆的例示性步骤的流程图600。程序开始于步骤602。
在步骤602，可选的保护涂层56(如氮化硅)可设置在钻石底氮化镓晶圆40的氮化镓层(或等同地，氮化镓侧或半导体侧)之上。在多个实施例中，钻石底氮化镓晶圆40包括钻石层及半导体(或等同地，氮化镓)层，其中半导体层是在图4的底侧上。
在步骤604，可选地，涂布层46(或简称为涂层)可设置于钻石底氮化镓晶圆40的钻石侧上，其中涂布层46可包括热塑性材料。如下所述，可选择的涂布层46可有助于黏着及/或平坦化钻石表面及/或允许在钻石底氮化镓晶圆40的氮化镓层上的装置加工后从钻石底氮化镓晶圆40剥离UV胶(黏附层48)。
在步骤606，钻石底氮化镓晶圆40可设置于光学平板42(例如石英平板)上，其中氮化镓层面向光学平板。在多个实施例中，热剥离胶带44(例如3195N NittoTM胶带，90℃剥离)可设置于钻石底氮化镓晶圆40和光学平板42之间。或者，可使用热塑性层代替热剥离胶带44，其中例如brewer bond 305的热塑性层可旋转涂布于钻石底氮化镓晶圆40上并烘干以移除溶剂。
在步骤608，黏附层48可设置于钻石底氮化镓晶圆40上且载体基板50(例如石英基板)可设置于黏附层48上，以从而形成晶圆堆栈结构53(或简称为堆栈结构)。在堆栈结构53中，黏附层48位于载体基板50和钻石底氮化镓晶圆40(更明确地，钻石底氮化镓晶圆40的钻石层)之间。在多个实施例中，黏附层48可由UV胶组成，其中UV胶可旋转涂布于载体基板50之上(例如NorlandTM 61UV胶；1500RPM；30秒)。
在步骤610，对齐载体基板50和钻石底氮化镓晶圆，热胶带44的边缘为干净的，且可在晶圆堆栈结构53的周围设置环状硅间隔晶圆54(或简称为间隔件)。
在步骤612，包括载体基板50和钻石底氮化镓晶圆40的层堆栈结构53可使用另一平板(例如石英平板)52一起朝向光学平板42下压，以平坦化石英载体基板50及达到堆栈结构53的正确厚度。在步骤612期间，钻石底氮化镓晶圆40可前端调整至光学平板42，使得钻石底氮化镓晶圆40的氮化镓层的底表面经由光学平板42的顶表面平坦化。
在多个实施例中，在步骤614，钻石底氮化镓晶圆40可结合于载体基板50。在多个实施例中，晶圆堆栈结构53可从加压的结构(the press)移除并硬化黏附层48，使得载体基板50结合于钻石底氮化镓晶圆40。在多个实施例中，黏附层48由可透过将胶暴露于UV光九分钟而硬化的UV胶组成。或者，晶圆堆栈结构53可维持在加压的结构，使得当晶圆堆栈结构53朝向光学平板42下压时硬化黏附层48。举例来说，平板52可由对UV光来说为透明的材料制成，使得入射在平板52的顶表面上的UV光穿透平板52及载体基板50并硬化UV胶，以从而结合载体基板50和钻石底氮化镓晶圆40。在多个实施例中，硬化UV胶的温度可介于10℃和40℃之间。
在步骤616，晶圆堆栈结构53在一温度(例如120℃)烘干以加热剥离热剥离胶带44，使得载体晶圆上的钻石底氮化镓晶圆55和光学平板42分离。于此，载体基板上的钻石底氮化镓晶圆55指钻石底氮化镓晶圆40、黏附层48及载体基板50，以及可选地一个或多个保护涂层56和涂布层46的堆栈。在多个实施例中，热剥离胶带44可在不造成黏附层48软化的温度剥离。
在步骤618，剥除胶带以产生最终的载体基板上的钻石底氮化镓晶圆55(或等同地，安装后晶圆)。
在多个实施例中，在约一小时的加工时间达成受控制的厚度及具有小于20μm的弯曲度及翘曲度的安装后晶圆。此种安装后晶圆适合用于半导体装置加工。再者，在装置加工后，载体基板50可经由在250℃加热安装后晶圆结构55约10分钟而剥离。经由加热安装后晶圆，更明确地为加热黏附层48，拆卸载体基板50是有益的但非安装的必要条件。使胶可支撑于温度200℃但在250℃被拆卸的能力是非常有用的。200℃为许多制造程序所容许的，且250℃也非以难达成的温度。这适当的拆卸温度使程序简单及容易达成。例如在升温时滑动的其他技术也为可行的，但他们需要在室温下被固定。为了这原因，替代实施例是将钻石及石英预先涂布热塑性材料，使得拆卸后留下干净的石英晶圆，其中热塑性层可设置于载体基板50和钻石底氮化镓晶圆40的钻石侧之间。在多个实施例中，热胶带44可由热塑性层取代，其中旋转涂布例如brewer bond 305热塑性层并烘干其至220℃以移除溶剂。已发觉此方法提供一种与使用热剥离胶层44的相比可重复性更高的方法。用热塑性材料涂布钻石允许在250℃以上滑动剥离。
虽然背侧加工的标准安装技术是依靠待加工晶圆的固定厚度及在薄晶圆和载体之间的精准的CTE匹配(举例来说，薄的硅晶圆和硅载体晶圆)，但在多个实施例中，将CTE不匹配的晶圆结合。在多个实施例中，选择热膨胀系数与钻石底氮化镓晶圆的钻石(或简称为钻石)接近于匹配的载体基板，并经由UV感光黏着剂在室温下将其黏附于钻石底氮化镓晶圆的钻石侧。在多个实施例中，载体基板的CTE可与钻石接近匹配但小于或等于钻石的CTE。若载体基板的CTE大于钻石，载体基板则在加热钻石期间处于拉伸状态下并容易破裂。相反地，若载体基板的CTE小于钻石的CTE，钻石则于加热时处于压缩状态下且更加稳定。
在多个实施例中，经由使用UV胶在室温下黏附，安装程序为简单的且载体基板和钻石之间的CTE差不会导致用于光刻步骤的钻石的机械性弯曲。在多个实施例中，可在光刻将发生的温度(或在几度内)执行黏附，使得钻石底氮化镓维持平坦。可使用经由UV暴露而固定的UV胶以在正确温度黏附载体基板。在多个实施例中，也可接受在室温下固定的例如环氧树脂的替代物。在多个实施例中，因为UV胶可在延长时间内重新加工，然后在准备就绪时固定，而非在黏着剂固定前保留固定时间，故UV胶为较佳的。因为热固定黏着剂是在高于光刻温度的温度固定，且除非钻石底半导体的CTE与载体精确地匹配，否则在其冷却到光刻温度时晶圆会弯曲，故热固定黏着剂可能是不可接受的。
在多个实施例中，使用石英载体基板和用于安装钻石底半导体晶圆的低温UV黏着剂的结合，以处理热不匹配问题并最小化晶圆弯曲。在多个实施例中，有助于达成超平坦的安装后钻石底氮化镓晶圆的另一变形例为使用包含具有选定的不同热膨胀系数的层的载体基板，使得内部残留应力确保接近零弯曲。举例来说，除了具有低于钻石的热膨胀系数(CTE)的层(如由先前描述石英载体基板设置)以外，载体基板可包含具有高于钻石的热膨胀系数(CTE)的层(例如硅)。
在多个实施例中，设置包括多于一层的不同材料的载体基板，使得这些层的CTE差导致安装后钻石底氮化镓晶圆在厚度均匀度、弯曲度及翘曲度方面具有所需的机械规格。再者，若适当选择层，则可在室温甚至高温结合程序后达成这些规格。在多个实施例中，经由选定高于钻石的CTE的材料(如硅)及低于钻石的CTE的材料(如石英)以及小心地选择各层的厚度和各层在晶圆堆中的顺序，内部残留应力在冷却至室温时确保接近零弯曲。
在多个实施例中，载体基板可因而包括两层或多层，其中至少两层必需具有不同的CTE。至少一层可具有高于钻石的CTE。在多个实施例中，可选定材料、厚度及层结构使得：
在后续装置制造期间，安装后载体晶圆将经历的所有温度下钻石处于未拉伸状态或压缩状态(通常介在室温和250℃之间)。
各组成层中的应力未超过该层的强度。
系统可为了特定结合温度而进行优化-若晶圆在例如，200℃vs300℃结合，则可改变优化的材料及厚度。
鉴于上述情况，某些实施例包括载体基板，其除了包括具有低于钻石的热膨胀系数(CTE)的层(例如)以外，还包括具有高于钻石的热膨胀系数(CTE)的层(如硅)。此种多层载体基板可使用经由加热硬化的高分子黏着剂黏附于钻石底半导体晶圆。在多个实施例中，可在载体基板和钻石底半导体晶圆的钻石侧之间设置黏附层，并也可在载体基板的多层之间设置黏附层。再者，在多个实施例中，可在载体基板和钻石底半导体晶圆的钻石侧之间设置热剥离黏附层，以允许载体基板在使用后剥离。举例来说，可设置由结合后在暴露超过220℃的温度(或依据装置制造程序的温度超过250℃或更高)时剥离的材料组成的热剥离黏附层，以使载体基板在钻石底半导体晶圆上的半导体装置制造后被移除及再利用。
图5根据本发明的实施例示出用于结合多层载体基板和钻石底氮化镓晶圆的配置。如上所述，图5的载体基板上的钻石底氮化镓晶圆的层结构相似于图4，其不同处在于载体基板70可包括至少两层：具有高于钻石的热膨胀系数(CTE)的单层64(例如硅)及具有低于钻石的CTE的另一层66(例如石英)。图5中载体基板上的钻石底氮化镓晶圆也可包括：设置层64和层66之间的黏附层68，以及热剥离黏附层62。在多个实施例中，结合载体基板70和钻石底氮化镓晶圆60的黏附层67可相似于图4的黏附层48。
值得一提的是，保护涂层74和热剥离胶带72为可选的且分别相似于其对应部分56和44。同样地，在平板69(例如光学平板)将钻石底氮化镓晶圆60和载体基板70朝向光学平板61下压前，相似于环状间隔晶圆54的环状间隔晶圆(未示出在图5)可设置于钻石底氮化镓晶圆60和载体基板70周围。
值得一提的是，将载体基板70安装于钻石底氮化镓晶圆60的步骤相似于图6中的流程图600的步骤。举例来说，在多个实施例中，钻石底氮化镓晶圆60(约120μm的厚度)是朝向光学平板61下压。在多个实施例中，热剥离黏附层62可选择地设置在钻石底氮化镓晶圆60的钻石侧。在多个实施例中，载体基板70可包括硅晶圆64(约295μm的厚度)及经由高温高分子黏附层68结合于硅晶圆64的石英晶圆66(约152μm的厚度)。载体基板70可使用高温高分子黏附层67黏附于钻石底氮化镓晶圆60(结合温度350℃)，其中高温高分子黏附层67可由与高温高分子黏附层68相同的材料组成。在多个实施例中，旋转涂布高温高分子黏附层67和高温高分子黏附层68，在350℃进行结合程序，且在结合期间使用另外的光学板69施加约1000N的压力。在真空下也有利于进行结合，以帮助在高温高分子黏附层67和高温高分子黏附层68之间移除气泡(air pocket)。
已经发展应力模式以帮助设计载体基板。现在认为图5概述的设计是有利的，由于：
容易取得载体基板的晶圆材料(如石英和硅)，其比热匹配钻石载体基板便宜；
已经证实晶圆可研磨(ground)到所需厚度，即晶圆不需太薄以至于不能处理；以及
此设计在室温的弯曲在规格内。
所提出的结构的钻石中应力使得钻石层在其层的整体厚度处于压缩状态(压缩应力)中。硅层64整体处于位于其拉伸强度(>200MPa)之下的程度的拉伸状态中。
模块提出弯曲对于载体晶圆层厚度是高度敏感的，且因此对于任何给定设计而言，将晶圆磨到理想厚度需要高精准度。举例来说，图5所示及上述的配置中，减少12微米的石英晶圆厚度导致弯曲增加而超出规格要求。系统对于层厚度和热应力的敏感度可经由使用具有与钻石的CTE更相近匹配的CTE的材料而减少。然而，符合此需求的便宜且可用的晶圆材料的取用受限于商业应用。再者，应值得一提的是，晶圆厚度的具体结合将取决于所使用材料的结合、钻石底氮化镓晶圆的厚度及结合温度。本发明已证实多层载体基板的方法是可行的且此方法给定教示的变形可轻易地设计出来用于特定实施例及应用。
本文描述的方法能制造载体基板上的钻石底半导体晶圆，其包括：
钻石底半导体晶圆；以及
与钻石底半导体晶圆的钻石侧结合的载体基板，
其中载体基板包括具有低于钻石的热膨胀系数(CTE)的至少一层，
其中载体基板利用黏附层结合于钻石底半导体晶圆的钻石侧，以及
其中结合后载体基板上的钻石底半导体晶圆具有下列特性：
总厚度变化不超过40微米，且较佳地不超过30微米、20微米或10微米；
晶圆弯曲度不超过100微米，且较佳地不超过80微米、60微米、40微米或20微米；
晶圆翘曲度不超过40微米，且较佳地不超过20微米。
在多个实施例中，载体基板(50,70)可由具有低于钻石的热膨胀系数(CTE)的材料的单层(如石英)组成，或替换地可包含多于一层：除了具有低于钻石的热膨胀系数(CTE)的层以外，还包括具有高于钻石的热膨胀系数(CTE)的层(如硅)。再者，载体基板上的钻石底半导体晶圆结构也可包括热剥离黏附层62在载体基板70和钻石底半导体晶圆60的钻石侧之间，以允许载体基板70在使用后剥离。
本文描述的方法能够达成在至少50毫米(mm)、75毫米、100毫米或150毫米的直径的总厚度变化、晶圆弯曲度及晶圆翘曲度的需求。在这点上，将值得一提的是，随着晶圆直径的增加，其变得越难去维持平坦的几何形状，但许多应用需大直径(大面积)的晶圆。如此，本发明实施例的重要特征为即使在大面积晶圆也可达成平坦的几何形状。载体基板上的钻石底半导体晶圆的典型尺寸如下：晶圆厚度在200微米到1毫米的范围内；晶圆的直径在40毫米到200毫米的范围内；钻石底半导体晶圆的厚度在50微米到300微米的范围内。
虽然本发明已参考实施例具体示出及描述，将理解的是所属技术领域的技术人员可进行形式及细节上的各种改变而不悖离由所附权利要求书所界定的本发明的范围。对于所属技术领域的技术人员而言可察知的是，前述示例及实施例为例示性而不限制本发明的范围。意图使对所属技术领域的技术人员在读完说明书以及研究附图后显而易见的所有变更、增强、均等物、结合及改善被包括在本发明的真正精神及范围内。

Claims (20)

1.一种安装钻石底半导体晶圆于载体基板上的方法，所述方法包括：
设置钻石底半导体晶圆于光学平板上，所述钻石底半导体晶圆包括钻石层和半导体层，并配置为使所述半导体层面向所述光学平板；
设置黏附层于所述钻石底半导体晶圆的所述钻石层上；
设置载体基板于所述黏附层上，所述载体基板包括具有低于钻石的热膨胀系数(CTE)的层；
朝向所述光学平板下压所述载体基板，并结合所述载体基板和所述钻石底半导体晶圆，以在朝向所述光学平板下压所述载体基板时形成载体基板上的钻石底半导体晶圆；以及
从所述光学平板分离所述载体基板上的钻石底半导体晶圆。
2.根据权利要求1所述的方法，其中，在从所述光学平板分离所述载体基板上的钻石底半导体晶圆的步骤后，所述载体基板上的钻石底半导体晶圆具有下列特性：
总厚度变化不超过40微米；
晶圆弯曲度不超过100微米；以及
晶圆翘曲度不超过40微米。
3.根据权利要求1所述的方法，其中，结合步骤包括在10℃和40℃之间的温度硬化所述黏附层。
4.根据权利要求1所述的方法，其中，所述黏附层包括暴露于紫外光时硬化的UV胶，而结合步骤包括将所述黏附层暴露于紫外光。
5.根据权利要求1所述的方法，其中，所述黏附层包括热剥离黏附材料，还包含：
加热所述热剥离黏附材料，以从而自所述钻石底半导体晶圆剥离所述载体基板。
6.根据权利要求1所述的方法，其中，所述黏附层包括高分子黏附材料，且结合步骤包括经由加热硬化所述黏附层。
7.根据权利要求1所述的方法，其中，所述载体基板包括具有高于钻石的热膨胀系数(CTE)的附加层。
8.根据权利要求7所述的方法，其中，具有高于钻石的热膨胀系数(CTE)的所述附加层是由硅组成。
9.根据权利要求7所述的方法，其中，于具有低于钻石的热膨胀系数(CTE)的所述层和具有高于钻石的热膨胀系数(CTE)的所述附加层之间设置黏附层。
10.根据权利要求1所述的方法，还包含：
设置热剥离胶带在所述钻石底半导体晶圆的所述半导体层和所述光学平板之间。
11.根据权利要求1所述的方法，还包含：
设置保护涂层在所述钻石底半导体晶圆的所述半导体层上。
12.根据权利要求1所述的方法，还包含：
设置热剥离黏附层在所述载体基板和所述钻石底半导体晶圆之间。
13.一种制造半导体装置结构的方法，其包含：
制造一个或多个半导体装置结构在根据权利要求1所述的方法形成的所述载体基板上的钻石底半导体晶圆的所述半导体层上，同时将所述载体基板上的钻石底半导体晶圆维持在装置制造温度，在所述装置制造温度中所述载体基板和所述钻石底半导体晶圆之间的结合被维持；以及
在制造所述一个或或多个半导体装置结构后，经由加热所述载体基板上的钻石底半导体晶圆至超过所述装置制造温度的温度，使得所述载体基板和所述钻石底半导体晶圆的结合被破坏，将所述载体基板从所述钻石底半导体晶圆剥离。
14.一种载体基板上的钻石底半导体晶圆，其包括：
钻石底半导体晶圆，具有钻石侧和半导体侧；
载体基板，设置在所述钻石底半导体晶圆的所述钻石侧上，并包括具有低于钻石的热膨胀系数(CTE)的至少一层；
黏附层，设置在所述钻石底半导体晶圆的所述钻石侧和所述载体基板之间，以结合所述载体基板和所述钻石底半导体晶圆；
其中，所述载体基板上的钻石底半导体晶圆具有下列特性：
总厚度变化不超过40微米；
晶圆弯曲度不超过100微米；以及
晶圆翘曲度不超过40微米。
15.根据权利要求14所述的载体基板上的钻石底半导体晶圆，其中，所述载体基板包含具有高于钻石的热膨胀系数(CTE)的层。
16.根据权利要求14所述的载体基板上的钻石底半导体晶圆，还包含：
热剥离黏附层，设置于所述载体基板和所述钻石底半导体晶圆之间。
17.根据权利要求14所述的载体基板上的钻石底半导体晶圆，其中，所述黏附层包括经由紫外光硬化的UV胶。
18.根据权利要求14所述的载体基板上的钻石底半导体晶圆，还包含：
保护涂层，设置于所述钻石底半导体晶圆的所述半导体侧上。
19.根据权利要求14所述的载体基板上的钻石底半导体晶圆，其中，所述载体基板上的钻石底半导体晶圆在至少超过50毫米、75毫米、100毫米或150毫米的直径满足总长度变化、晶圆弯曲度以及晶圆翘曲度的特性。
20.根据权利要求14所述的载体基板上的钻石底半导体晶圆，其中，所述钻石底半导体晶圆包括氮化镓。
CN201680065174.3A 2015-11-20 2016-11-10 用于装置加工的钻石底半导体晶圆的安装技术 Active CN108475619B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562257786P 2015-11-20 2015-11-20
US62/257,786 2015-11-20
PCT/US2016/061436 WO2017087255A1 (en) 2015-11-20 2016-11-10 Mounting of semiconductor-on-diamond wafers for device processing

Publications (2)

Publication Number Publication Date
CN108475619A true CN108475619A (zh) 2018-08-31
CN108475619B CN108475619B (zh) 2022-08-23

Family

ID=55274552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680065174.3A Active CN108475619B (zh) 2015-11-20 2016-11-10 用于装置加工的钻石底半导体晶圆的安装技术

Country Status (8)

Country Link
US (2) US20180315637A1 (zh)
JP (1) JP6895957B2 (zh)
KR (1) KR102046405B1 (zh)
CN (1) CN108475619B (zh)
DE (1) DE112016005340T5 (zh)
GB (1) GB2544563B (zh)
TW (2) TWI752624B (zh)
WO (1) WO2017087255A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078093A (zh) * 2021-03-24 2021-07-06 长江存储科技有限责任公司 制造半导体器件的方法、仿形晶圆

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204282B (zh) * 2017-06-26 2019-07-09 北京科技大学 一种基于非自支撑GaN对粘制备金刚石基GaN的方法
CN112599435A (zh) * 2020-12-08 2021-04-02 上海华力集成电路制造有限公司 监测非晶碳膜放电缺陷的方法和结构
KR20230116016A (ko) 2021-02-04 2023-08-03 미쓰비시덴키 가부시키가이샤 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0853765A (ja) * 1994-06-09 1996-02-27 Sumitomo Electric Ind Ltd ウエハ−及びその製造方法
EP0699776A1 (en) * 1994-06-09 1996-03-06 Sumitomo Electric Industries, Limited Wafer and method of producing a wafer
US6659161B1 (en) * 2000-10-13 2003-12-09 Chien-Min Sung Molding process for making diamond tools
WO2005057639A1 (en) * 2003-12-10 2005-06-23 S.O.I. Tec Silicon On Insulator Technologies Surface treatment for multi-layer wafers formed from layers of materials chosen from among semiconducting materials
CN101134301A (zh) * 2000-12-01 2008-03-05 东洋橡膠工业株式会社 研磨垫及其制造方法和研磨垫用缓冲层
WO2010137682A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 貼り合わせウェーハの製造方法
CN102034772A (zh) * 2009-09-30 2011-04-27 宋健民 钻石半导体装置及其相关方法
CN102130077A (zh) * 2010-01-14 2011-07-20 宋健民 具有单层钻石颗粒的均热板及其相关方法
JP2012038948A (ja) * 2010-08-09 2012-02-23 Denki Kagaku Kogyo Kk Ｌｅｄ発光素子用金属基複合材料基板、その製造方法及びｌｅｄ発光素子。
TW201351732A (zh) * 2012-06-15 2013-12-16 Nat Univ Chung Hsing 半導體發光晶片
US20140217436A1 (en) * 2013-02-05 2014-08-07 Cree, Inc. Submount-free light emitting diode (led) components and methods of fabricating same
US20140339684A1 (en) * 2011-12-16 2014-11-20 Element Six Technologies Limited Synthetic diamond coated compound semiconductor substrates
CN104380437A (zh) * 2012-06-29 2015-02-25 应用材料公司 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
US20150200254A1 (en) * 2012-07-03 2015-07-16 Element Six Technologies Us Corporation Handle for semiconductor-on-diamond wafers and method of manufacture

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263586A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 樹脂封止型半導体装置および半導体実装装置
JPH11145437A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US7132309B2 (en) * 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
US20020115263A1 (en) 2001-02-16 2002-08-22 Worth Thomas Michael Method and related apparatus of processing a substrate
US7041579B2 (en) * 2003-10-22 2006-05-09 Northrop Grumman Corporation Hard substrate wafer sawing process
US7595507B2 (en) 2005-04-13 2009-09-29 Group4 Labs Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US20080302481A1 (en) * 2007-06-07 2008-12-11 Tru-Si Technologies, Inc. Method and apparatus for debonding of structures which are bonded together, including (but not limited to) debonding of semiconductor wafers from carriers when the bonding is effected by double-sided adhesive tape
US7935780B2 (en) * 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
JP2010251978A (ja) * 2009-04-14 2010-11-04 Shin-Etsu Chemical Co Ltd 複合化された圧電基板の製造方法および複合化された圧電基板
US9159595B2 (en) * 2010-02-09 2015-10-13 Suss Microtec Lithography Gmbh Thin wafer carrier
TWI557786B (zh) * 2011-02-28 2016-11-11 道康寧公司 晶圓膠合系統及其用來膠合和脫膠的方法
JP2012084913A (ja) * 2011-12-22 2012-04-26 Sharp Corp 半導体積層構造体及びその製造方法
JP5978548B2 (ja) * 2012-02-29 2016-08-24 エレメント シックス テクノロジーズ ユーエス コーポレイション ダイヤモンド上の窒化ガリウム型ウェーハの製造方法
JP2013236016A (ja) * 2012-05-10 2013-11-21 Fuji Electric Co Ltd 半導体装置の製造方法
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
US10439107B2 (en) * 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US10103048B2 (en) * 2013-08-28 2018-10-16 Brewer Science, Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
US10074816B2 (en) * 2014-12-22 2018-09-11 Industrial Technology Research Institute Substrate structure for electronic device and production method thereof
US9412706B1 (en) * 2015-01-29 2016-08-09 Micron Technology, Inc. Engineered carrier wafers

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0853765A (ja) * 1994-06-09 1996-02-27 Sumitomo Electric Ind Ltd ウエハ−及びその製造方法
EP0699776A1 (en) * 1994-06-09 1996-03-06 Sumitomo Electric Industries, Limited Wafer and method of producing a wafer
US6659161B1 (en) * 2000-10-13 2003-12-09 Chien-Min Sung Molding process for making diamond tools
CN101134301A (zh) * 2000-12-01 2008-03-05 东洋橡膠工业株式会社 研磨垫及其制造方法和研磨垫用缓冲层
WO2005057639A1 (en) * 2003-12-10 2005-06-23 S.O.I. Tec Silicon On Insulator Technologies Surface treatment for multi-layer wafers formed from layers of materials chosen from among semiconducting materials
WO2010137682A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 貼り合わせウェーハの製造方法
CN102034772A (zh) * 2009-09-30 2011-04-27 宋健民 钻石半导体装置及其相关方法
CN102130077A (zh) * 2010-01-14 2011-07-20 宋健民 具有单层钻石颗粒的均热板及其相关方法
JP2012038948A (ja) * 2010-08-09 2012-02-23 Denki Kagaku Kogyo Kk Ｌｅｄ発光素子用金属基複合材料基板、その製造方法及びｌｅｄ発光素子。
US20140339684A1 (en) * 2011-12-16 2014-11-20 Element Six Technologies Limited Synthetic diamond coated compound semiconductor substrates
TW201351732A (zh) * 2012-06-15 2013-12-16 Nat Univ Chung Hsing 半導體發光晶片
CN104380437A (zh) * 2012-06-29 2015-02-25 应用材料公司 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
US20150200254A1 (en) * 2012-07-03 2015-07-16 Element Six Technologies Us Corporation Handle for semiconductor-on-diamond wafers and method of manufacture
US20140217436A1 (en) * 2013-02-05 2014-08-07 Cree, Inc. Submount-free light emitting diode (led) components and methods of fabricating same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P.N.TOMLINSON等: "金刚石和立方氮化硼复合材料的发展现状", 《人工晶体学报》 *
徐根等: "不同界面形态聚晶金刚石复合片热残余应力分析", 《超硬材料工程》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078093A (zh) * 2021-03-24 2021-07-06 长江存储科技有限责任公司 制造半导体器件的方法、仿形晶圆
CN113078093B (zh) * 2021-03-24 2022-08-19 长江存储科技有限责任公司 制造半导体器件的方法、仿形晶圆

Also Published As

Publication number Publication date
US11404300B2 (en) 2022-08-02
TW201729336A (zh) 2017-08-16
JP6895957B2 (ja) 2021-06-30
US20180315637A1 (en) 2018-11-01
TWI752624B (zh) 2022-01-11
TW202111855A (zh) 2021-03-16
DE112016005340T5 (de) 2018-08-02
WO2017087255A1 (en) 2017-05-26
GB2544563A (en) 2017-05-24
CN108475619B (zh) 2022-08-23
GB201521836D0 (en) 2016-01-27
TWI706505B (zh) 2020-10-01
JP2018538684A (ja) 2018-12-27
KR102046405B1 (ko) 2019-11-19
GB2544563B (en) 2019-02-06
KR20180067664A (ko) 2018-06-20
US20200227301A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
CN108475619A (zh) 用于装置加工的钻石底半导体晶圆的安装技术
TWI475090B (zh) And a method for manufacturing a wafer and a wafer having a protective film forming layer
EP2860557B1 (en) Curved face diffraction grating fabrication method, curved face diffraction grating cast, and curved face diffraction grating employing same
JP6845135B2 (ja) マスク一体型表面保護フィルム
KR20150063148A (ko) 캐리어 상의 분리 가능한 기판
JP2020178139A (ja) 半導体装置の製造方法
JP2011023438A (ja) 基板接合体の製造方法
JP2006286900A (ja) チップの製造方法
JP2007088292A (ja) 板状部材の切断方法
JP4462940B2 (ja) 半導体装置の製造方法
JP2004253643A (ja) 半導体チップの製造方法
JP5056073B2 (ja) テープの使用方法及び半導体装置の製造方法
CN111679549B (zh) Euv光刻用防尘薄膜组件中适宜的接着剂以及用该接着剂的防尘薄膜组件
JP2005243780A (ja) ウエハ支持部材及びウエハの加工方法
TWI837290B (zh) 擴展方法及半導體裝置之製造方法
KR102321466B1 (ko) 반도체 웨이퍼의 디본딩에 사용되는 접착테이프
KR101930258B1 (ko) 유리기판 척에 대한 유연 기판의 척킹 및 디척킹 방법
JP2017530378A (ja) 微小光学構造を含む光学要素を製造する方法、装置、およびメンブレンユニット
JP2010210735A (ja) 光学物品の製造方法
JP2006177994A (ja) レプリカ光学素子
WO2009041568A1 (ja) 光素子
JP2005150536A (ja) 線材固着材の製造方法
TW201915556A (zh) 用於軟性顯示器之透明聚醯亞胺複合膜及其製造方法
KR20150027189A (ko) 직물 기판에 박막을 형성하기 위한 유리―점착제 척
JP2000102937A (ja) 微細形状の転写方法及びバイナリーレンズの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant