KR102321466B1 - 반도체 웨이퍼의 디본딩에 사용되는 접착테이프 - Google Patents

반도체 웨이퍼의 디본딩에 사용되는 접착테이프 Download PDF

Info

Publication number
KR102321466B1
KR102321466B1 KR1020210018373A KR20210018373A KR102321466B1 KR 102321466 B1 KR102321466 B1 KR 102321466B1 KR 1020210018373 A KR1020210018373 A KR 1020210018373A KR 20210018373 A KR20210018373 A KR 20210018373A KR 102321466 B1 KR102321466 B1 KR 102321466B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
debonding
adhesive
foamed
adhesive layer
Prior art date
Application number
KR1020210018373A
Other languages
English (en)
Other versions
KR20210028168A (ko
Inventor
김기철
박상홍
임환구
김민성
Original Assignee
주식회사 엘비루셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190108572A external-priority patent/KR102228954B1/ko
Application filed by 주식회사 엘비루셈 filed Critical 주식회사 엘비루셈
Priority to KR1020210018373A priority Critical patent/KR102321466B1/ko
Publication of KR20210028168A publication Critical patent/KR20210028168A/ko
Application granted granted Critical
Publication of KR102321466B1 publication Critical patent/KR102321466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본딩된 반도체 웨이퍼와 캐리어 웨이퍼간의 디본딩이 프리디본딩과 메인디본딩의 2단계에 걸쳐 진행되는 본딩 및 디본딩 방법이 개시된다. 반도체 웨이퍼에 발포에 의해 접착력이 약화되는 발포접착층을 구비한 접착테이프로 캐리어 웨이퍼를 접착시킨다. 반도체 웨이퍼의 그라인딩과 스퍼터링 후에 발포접착층을 발포시키고, 반도체 웨이퍼를 링프레임에 실장한다. 그리고 나서, 발포접착층을 가열하여 접착력을 약화시키고 캐리어 웨이퍼를 반도체 웨이퍼로부터 분리한다.

Description

반도체 웨이퍼의 디본딩에 사용되는 접착테이프 {Adhesive Tape used for Debonding Semiconductor Wafer}
본 발명은 반도체 웨이퍼의 디본딩에 사용되는 접착테이프에 관한 것이다.
반도체 칩을 제작하기 위해서는, 먼저 반도체 웨이퍼 상에 포토마스크를 이용한 노광 공정 등을 포함한 회로 형성 과정을 통해 수십 개의 반도체 칩을 제작하고, 이러한 개개의 반도체 칩을 잘라내는 SAW(또는 Dicing) 공정을 수행한다. SAW 공정이 수행된 후의 개개의 반도체 칩에 대해서 별도의 패키징 공정이 수행된다.
SAW 공정을 수행하기 전에, 회로가 형성된 반도체 웨이퍼를 요구되는 사양에 따라 가공을 하여야 하며, 이를 위하여 반도체 웨이퍼는 가공 전에 캐리어 웨이퍼를 본딩하는 공정 및 가공 후에 캐리어 웨이퍼를 디본딩하는 공정을 거친다.
도 1 은 종래의 반도체 웨이퍼의 본딩 및 디본딩 과정을 설명하는 순서도이고, 도 2 내지 도 6 은 도 1 의 각 과정에 따른 반도체 웨이퍼의 상태를 순차 도시한 도면이다.
먼저, 도 2 에 도시된 바와 같이 회로가 형성된 반도체 웨이퍼(10)와 캐리어 웨이퍼(30)를 접합하는 본딩(bonding) 과정이 수행된다.(S10). 접합을 위해서, 반도체 웨이퍼(10)와 캐리어 웨이퍼(20) 사이에는 양면에 접착층을 구비한 접착테이프(30)가 개재된다.
캐리어 웨이퍼(20)가 본딩된 반도체 웨이퍼(10)는 후속되는 반도체 웨이퍼(10)의 가공 공정을 겪는다.(S20) 후속되는 가공은 예컨대 반도체 웨이퍼(10)의 두께를 원하는 두께로 박막화하는 그라인딩(grinding) 공정을 포함한다. 그라인딩된 반도체 웨이퍼(10)는 도 3 에 도시된 바와 같이 원래의 두께보다 얇은 두께가 된다. 그라인딩 공정 후에는 추가의 후속 공정으로서, 예컨대 도 4 에 도시된 바와 같이, 시드메탈 스퍼터링(Seed Metal Sputtering) 공정에 의해 NiV 또는 Ti/Cu 재질의 메탈층(40)이 반도체 웨이퍼(10)의 후면에 도포되고, 또한 플레이팅(Plating) 공정에 의해 Cu 박막과 Ni 박막의 도금층(51, 52)이 메탈층(40)상에 형성된다. 본딩 과정(S10)에서 본딩된 캐리어 웨이퍼(20)는 이와 같은 후속 가공 공정을 위한 이송 과정에서, 그리고 후속 공정이 수행되는 동안 반도체 웨이퍼(10)의 물리적 강도를 유지하는 기능을 한다.
그리고 나서, 반도체 웨이퍼(10)는 도 5 에 도시된 바와 같이 링프레임(60) 상의 접착성 멤브레인(70)에 올려져 링프레임(60) 상에 실장되고(S30), 실장된 상태로 후속되는 SAW 공정을 위해 이송된다. SAW 공정을 수행하기 전에, 반도체 웨이퍼(10)상에 본딩되어 있던 캐리어 웨이퍼(20)를 제거하는 디본딩(deboding) 과정이 수행된다.(S40) 디본딩 과정(S40)은 접착테이프(30)의 접착력을 약화시켜 캐리어 웨이퍼(20)를 제거하기 쉽게 만드는 과정을 포함한다. 접착테이프(30)의 접착력을 약화시키기 위해서는 접착테이프(30)의 종류에 따라 예컨대 열을 가하거나 UV 광을 가하는 방법 등이 사용된다.
디본딩 과정(S40)을 거침에 따라, 도 6 에 도시된 바와 같이 반도체 웨이퍼(10) 상의 캐리어 웨이퍼(20)와 접착테이프(30)가 제거된다. 이와 같이 캐리어 웨이퍼(20)와 접착테이프(30)가 제거된 상태에서 레이저를 이용한 SAW 공정(S50)이 수행되어 반도체 웨이퍼(10)가 개개의 반도체 칩으로 절단된다.
본딩/디본딩 과정에서 사용되는 접착테이프(30)는, 본딩(S10) 후에는 캐리어 웨이퍼(20)에 대해 일정 이상의 접착력을 유지하여야 하며, 디본딩(S40)을 위해서는 접착력이 약해져야 한다. 접착테이프(30)의 접착력을 약화시키기 위해서, 접착테이프(30)는 UV 또는 열에 의해 발포되는 접착층을 포함하도록 제작된다.
UV 경화형 접착제는 아크릴계 접착 수지가 경화되어 접착력이 약화되는 방식으로서, 일반적으로 강도가 높은 캐리어 웨이퍼(20)와 반도체 웨이퍼(10)의 본딩 후 반도체 웨이퍼(10)를 그라인딩에 의해 얇은 박막으로 만든 후에 디본딩하기에는 적합하지 않다. 또한 장비가 복잡하고 디본딩에 많은 시간이 소요된다는 단점이 있다.
열 발포형 접착제는 가열에 의해 발포시켜 접착력을 약화시키는 방식이므로, 디본딩 과정 전에 높은 온도에서 수행되는 스퍼터링이나 플레이팅 공정에서 발포가 유발될 우려가 있다는 단점이 있다.
또한 열 발포형 접착제는 디본딩 과정에서 높은 온도로 가열하므로, 링프레임(60)과 반도체 웨이퍼(10)간을 접착시키는 접착제에 손상이 발생할 수 있다. 즉, 링프레임(60)에는 일반적으로 UV 경화형 접착층이 구비된 멤브레인(70)이 그 내부에 마련되고, 이 멤브레인(70) 상에 반도체 웨이퍼(10)가 실장되는데, 디본딩을 위해 높은 온도로 접착테이프(30)를 가열하는 경우 멤브레인(70)의 변형이나 손상이 발생할 수 있다. 이는 후속되는 SAW 공정이 불가능하게 하거나 SAW 공정에서의 정밀도에 영향을 미치게 된다.
나아가 디본딩 과정에서 열 발포형 접착제에 발포가 유발되기에 충본한 정도의 고온이 가해지므로, 반도체 웨이퍼(10)를 후속 작업에 적합한 상온으로 냉각시키는 과정의 소요 시간이 증가한다는 단점이 있다.
- 한국특허출원 제10-2010-7010414호 - 한국특허출원 제10-1999-0032549호 - 한국특허출원 제10-2008-0125461호 - 한국특허출원 제10-2011-7011823호 - 한국특허출원 제10-2009-7009552호 - 한국특허출원 제10-2014-0061150호 - 한국특허출원 제10-2007-0062512호
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 반도체 웨이퍼와 캐리어 웨이퍼가 디본딩되기 전에 높은 온도에서 수행되는 스퍼터링이나 플레이팅 공정 등에서 접착제의 발포가 유발되지 않고, 디본딩 과정에서 링프레임의 접착용 멤브레인에 손상이 발생하지 않으며, 또한 디본딩 후의 냉각에 소요되는 시간을 줄여 패키징 공정 전체의 시간을 줄일 수 있는 방안을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 웨이퍼의 패키징을 위한 본딩 및 디본딩 방법으로서, a) 반도체 웨이퍼 상의 회로 형성 면인 제1면에, 발포에 의해 접착력이 약화되는 발포접착층을 구비한 접착테이프로 캐리어 웨이퍼를 접착시키는 단계; b) 상기 캐리어 웨이퍼가 접착된 상기 반도체 웨이퍼에 소정의 가공을 가하는 단계; c) 상기 발포접착층을 발포시키는 단계; d) 상기 반도체 웨이퍼의 상기 제1면의 배면인 제2면이 링프레임에 접하도록 상기 반도체 웨이퍼를 상기 링프레임에 실장하는 단계; e) 상기 발포접착층을 소정의 온도로 가열하는 단계; 및 f) 상기 캐리어 웨이퍼를 상기 반도체 웨이퍼로부터 분리하는 단계; 를 포함하는 것을 특징으로 하는 본딩 및 디본딩 방법을 제시한다.
상기 발포접착층은 제1온도 이상으로 가열 시 발포되는 열 발포형 접착제로 구성되며, 상기 c) 단계에서는 상기 접착테이프를 상기 제1온도로 가열하여 발포시키고, 상기 e) 단계에서의 상기 소정의 온도는 상기 제1온도보다 낮은 제2온도이다.
본 발명은 g) 상기 c) 단계 후에 상기 d) 단계를 수행하기 전에 상기 접착테이프를 냉각시키는 단계;를 더 포함할 수 있다.
상기 발포접착층은 상기 접착테이프의 기재와 상기 캐리어 웨이퍼 사이에 배치된다.
상기 b) 단계에서, 상기 소정의 가공은 그라인딩, 시드메탈 스퍼터링, 및 백사이드 플레이팅 중 적어도 어느 하나 이상을 포함힌디/
상기 c) 단계에서의 상기 제1온도는 상기 b) 단계에서 가공 시 상기 접착테이프에 가해지는 온도 이상이다.
상기 제1온도는 90℃ 이상이다.
상기 제1온도는 상기 접착테이프의 손상이 발생하는 온도 이하이다.
상기 제2온도는 상기 링프레임의 접착용 멤브레인에 손상이 발생되는 온도 이하이다.
상기 제2온도는 45~60℃ 이다.
상기 c) 단계와 상기 g) 단계는 동시에 수행되며, 상기 c) 단계에서는 상기 캐리어 웨이퍼 측으로부터 상기 접착테이프가 가열되고, 상기 g) 단계에서는 상기 반도체 웨이퍼 측으로부터 상기 접착테이프가 냉각된다.
본 발명의 다른 측면에 의하면, 접착테이프에 의해 본딩된 케리어 웨이퍼를 반도체 웨이퍼로부터 디본딩하는 공정에 사용되는 프리디본딩 장치로서, 상기 접착테이프는 소정의 온도로 가열 시 발포에 의해 접착력이 약화되는 발포접착층을 구비하며, 상기 접착테이프를 상기 소정의 온도로 가열하여 상기 발포접착층을 발포시키는 가열부; 및 상기 가열부가 가열하는 동안 상기 반도체 웨이퍼와 상기 캐리어 웨이퍼를 상호 접촉되는 방향으로 가압하는 가압부;를 포함하는 것을 특징으로 하는 프리디본딩 장치가 제시된다.
상기 가열부는 상기 캐리어 웨이퍼 측에서 상기 접착테이프를 가열한다.
본 발명은 상기 접착테이프를 냉각시키는 냉각부;를 더 포함할 수 있다.
상기 냉각부는 상기 반도체 웨이퍼 측을 냉각시킨다.
상기 가열부와 상기 냉각부는 동시에 동작한다.
상기 소정의 온도는 상기 반도체 웨이퍼에 대해 가해지는 후속 가공 공정에서 상기 접착테이프에 가해지는 공정온도보다 높다.
상기 소정의 온도는 90℃ 이상이다.
상기 소정의 온도는 상기 접착테이프의 손상이 발생하는 온도 이하이다.
본 발명의 또 다른 측면에 의하면, 제 1 항의 본딩 및 디본딩 방법에 사용되는 접착테이프로서, 테이프의 외형을 이루는 박막 형상의 기재; 및 상기 기재의 적어도 어느 한 면에 형성되며, 발포 전에는 상온에서 접착력이 가장 강하고, 소정의 온도로 가열 시 발포에 의해 접착력이 약화되고, 발포된 후에는 온도가 낮을수록 접착력이 증가하되 상온에서 발포 전에 비해 접착력이 약한 특성을 갖는 발포접착층;을 포함하는 것을 특징으로 하는 디본딩용 접착테이프가 제시된다.
상기 발포접착층 상기 기재의 어느 한 면에 형성되며, 상기 기재의 상기 발포접착층이 형성된 면의 이면에는, 상기 발포접착층보다 낮은 접착력을 갖는 저접착층이 형성된다.
상기 저접착층은 상기 발포접착층이 발포된 후에 가열된 상태에서의 접착력에 비해 높은 접착력을 갖는다.
본 발명에 따르면, 프리디본딩과 메인디본딩의 두 단계에 걸쳐 디본딩 공정이 수행된다. 이때 프리디본딩에서는 발포에 충분한 온도로 가열함으로써 접착테이프 접착력이 약화되므로, 메인디본딩에서는 낮은 온도로 가열하는 것만으로도 접착테이프의 접착력을 디본딩에 충분한 정도로 약화시킬 수 있다. 메인디본딩에서는 낮은 온도로 가열하므로, 캐리어 웨이퍼의 분리가 쉽게 이루어지면서도 링프레임의 접착용 멤브레인에 손상이 발생하지 않으며 또한 SAW 공정 전의 냉각에 소요되는 시간이 짧아진다.
도 1 은 종래의 반도체 웨이퍼의 본딩 및 디본딩 과정을 도시한 순서도.
도 2 내지 도 6 은 도 1 의 각 과정을 순차 도시한 도면.
도 7 은 본 발명에 따른 접착테이프의 단면 구조를 도시한 도면.
도 8 및 도 9 는 도 7 의 접착테이프의 가열 전과 가열 후의 상태를 도시한 도면.
도 10 은 본 발명에 따른 반도체 웨이퍼의 본딩 및 디본딩 과정을 도시한 순서도.
도 11 내지 도 17 은 도 10 의 각 과정에 따른 반도체 웨이퍼의 상태를 순차 도시한 도면.
도 18 은 본 발명에 따른 프리디본딩 장치를 개략적으로 도시한 블록도.
도 19 는 도 18 의 프리디본딩 장치에 의해 수행되는 동작을 도식적으로 보여주는 도면.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 구체적으로 설명한다.
본 발명에 대한 설명에서, "접착"이라는 용어는 점착과 접착 모두를 포함하는 포괄적인 용어로서 사용되었다. 점착과 접착은 엄밀한 의미에서는 차이가 있으며, 일반적으로 점착제는 물리적으로 붙어있는 상태를 의미하며 영어로 adhesive, 일상생활에서 tape(스카치 테이프)/글루 건 등을 의미하고, 접착제는 화학적 변화가 있어　붙어 있는 상태를 의미하며 영어로 bond 로 표현하고, 　경화형 수지, 오공 본드 등으로 구분된다. 그러나 본 발명에서는 엄밀한 의미에서의 점착과 구분되는 접착의 의미로서 접착, 접착제, 접착층 등의 용어가 사용된 것이 아니며, 이러한 점착과 접착을 포괄하는 의미로 사용되었다.
본 발명은, 발포접착층을 구비한 접착테이프를 이용하여 본딩한 캐리어 웨이퍼의 디본딩 공정을 반도체 웨이퍼를 링프레임에 실장시키는 공정 전에 수행되는 프리디본딩(pre-debonding)과 반도체 웨이퍼를 링프레임에 실장시키는 공정 후에 수행되는 메인디본딩(main debonding)의 두 단계로 구분하는 새로운 디본딩 방법을 제시한다.
즉, 본딩 공정에서 접착테이프에 의해 접착된 반도체 웨이퍼와 캐리어 웨이퍼는 2단계의 디본딩 공정을 통해 상호 분리되는데, 먼저 프리디본딩 공정에서는 높은 온도로 가열하여 접착테이프의 접착력을 열발포에 의해 약화시키고 냉각을 통해 다시 접착력을 강화시키며, 메인디본딩 공정에서는 접착테이프의 접착력을 다시 가열에 의해 약화시킨다.
먼저, 본 발명에 따른 본딩 및 디본딩 과정을 상세하게 기술하기에 앞서, 본 발명의 방법에 사용되는 접착테이프의 구조에 대해 기술한다.
도 7 은 본 발명에 따른 접착테이프의 단면 구조를 도시한 도면이다. 본 발명의 접착테이프(30)는 기재(132), 발포접착층(134), 저접착층(136), 및 라이너(138)를 포함하여 구성된다.
기재(132)는 접착테이프(30)의 중간층에 배치되며, 테이프의 외형을 이루는 박막 형상으로 이루어져 그 양면에 접착층들(134, 136)이 도포되기 위한 물리적 틀을 구성한다. 기재(132)는 일반적인 PET 재질로 제작되며, 일 예로서 50㎛ 의 두께를 갖는다. 기재(132)의 재질은 공정 온도 조건 및 탄성율에 따라 선택이 가능하며, PI, PEN, PO 등의 재질로 제작될 수 있다.
발포접착층(134)은 기재(132)의 상면에 도포되고, 저접착층(136)은 기재(132)의 하면에 도포된다. 발포접착층(134)은 그 내부에 열에 의해 발포되는 발포입자가 포함되어 있으며, 발포입자의 열 발포에 의하여 변성되어 접착력이 약화된다. 저접착층(136)은 접착력이 발포접착층(134)보다 약한 접착제의 층이다. 이때 저접착층(136)은 발포접착층(134)이 발포된 후 다시 가열된 상태에서의 접착력에 비해서는 높은 접착력을 갖도록 구성된다. 일 예로서, 발포접착층(134)은 40㎛ 의 두께를 갖고 저접착층(136)은 30㎛ 의 두께를 갖는다. 도 7 에서는 발포접착층(134)과 저접착층(136)이 각각 기재(132)의 상면과 하면에 형성되는 것을 예시하고 있으나, 발포접착층(134)은 기재(132)의 양면에 형성될 수도 있고 하면에만 형성될 수도 있다.
라이너(138)는 발포접착층(134)과 저접착층(136)을 보호하기 위하여 발포접착층(134)의 상면과 저접착층(136)의 하면에 부착되는 일종의 커버이다. 라이너(138)는 일반적으로 PET 재질로 제작된다. 라이너(138)에 의해 발포접착층(134)과 저접착층(136)이 덮여 있으므로, 접착테이프(130)는 연속적으로 긴 띠의 형상으로 제작되어 롤 형태로 감긴 구조로 제작될 수 있다.
이러한 구조의 접착테이프(130)는 라이너(138)가 제거된 후 반도체 웨이퍼와 캐리어 웨이퍼 사이에 개재되어 반도체 웨이퍼와 캐리어 웨이퍼를 본딩하는 데에 사용된다. 도 8 및 도 9 는 도 7 의 접착테이프(130)에 의해 반도체 웨이퍼(110)와 캐리어 웨이퍼(120)가 본딩된 상태를 도시하고 있다. 도 8 은 본딩이 된 후에 디본딩을 위해 가열하기 전의 상태를 도시하며, 도 9 는 가열 후의 상태를 도시하고 있다. 가열 전에는 도 8 과 같이 발포접착층(134) 내의 발포입자가 팽창하지 않은 상태이고, 접착테이프(130)가 가열됨에 따라 도 9 와 같이 발포입자가 발포되어 발포접착층(134)의 두께가 증가함과 동시에 발포접착층(134)의 접착력이 약화된다. 이와 같이 발포접착층(134)의 접착력이 약화되므로, 가열 후에 캐리어 웨이퍼(120)를 반도체 웨이퍼(110)로부터 분리하기 쉬워진다.
본 발명에서 접착테이프(130)의 발포접착층(134)에 대해 요구되는 접착력은 전술한 바와 같은 프리디본딩과 메인디본딩 공정 전후에 각각 상이하다. 즉, 발포접착층(134)은, 발포 전에는 상온에서 접착력이 가장 강하고 소정의 온도로 가열 시 발포에 의해 접착력이 약화된다. 그리고, 발포된 후에는 온도가 낮을수록 접착력이 증가하되, 발포 후의 상온에서는 발포 전의 상온에서와 비교할 때 접착력이 약한 특성을 갖는다. 본 발명에서는 프리디본딩 공정에서는 상기한 소정의 온도로 가열하고, 메인디본딩 공정에서는 다시 그보다 낮은 온도로 재가열한다. 따라서 프리디본딩 공정에서의 가열에 의한 발포에 의해 발포접착층(134)은 가장 낮은 접착력을 갖는 상태가 되며, 본딩 공정에서의 낮은 온도의 가열에 의하여 발포접착층(134)은 두 번째로 낮은 접착력을 갖는 상태가 된다.
한편, 저접착층(136)은 접착력이 발포접착층(134)보다 약하다. 이때, 저접착층(136)의 접착력이 발포접착층(134)보다 낮은 것은 발포접착층(134)이 발포되기 전이거나 발포 후에 상온으로 냉각된 상태일 경우이다. 즉, 발포접착층(134)이 발포된 후이거나 발포 후에 재 가열된 상태에서는 저접착층(136)의 접착력이 발포접착층(134)보다 강하다.
본 발명에서 각각의 단계, 즉 본딩, 프리디본딩, 메인디본딩 단계에서 요구되는 접착력을 구현하기 위하여, 가열에 의한 발포에 의해 접착제의 유동성 높아져서 접착력 작아지는 원리를 이용한다. 프리디본딩 공정에서는 가열에 의해 발포입자를 발포시켜 접착제 표면에 엠보싱을 형성함으로써 접착 면적이 줄어들고, 이로 인하여 접착력이 1/2~1/5 수준 줄어든다. 메인디본딩 공정에서는 온도를 상온에서 작업 가능한 수준의 온도인 약 45~60℃ 로 상승시켜 접착력을 약화시켜 완전 디본딩한다. 이때, 본딩 조건을 좋게 하기 위하여 접착력을 너무 높일 경우(약 2000 gf/25mm 이상) 발포 입자가 발포되어도 표면에 엠보싱이 형성이 되지 않아 디본딩이 어려워질 수 있다.
발포접착층(134)의 조성은, 일반적인 아크릴 점착제의 조성과 같이 알킬메타 아크릴레이트, 아크릴산(혹은 에스터)이 95~90 : 5~10 비율로 구성되고, 약 1000~2500gf/25mm 정도의 접착력을 갖도록 구성된다. 접착력은 아크릴산과 에스터의 양에 의하여 조절이 가능하지만, 약한 결합 구조로 인하여 알킬메타 아크릴레이트과 배합하여 사용한다. 여기에 기능성 첨가제인 가교제, 경화제, 대전방지제 등을 배합하여 접착제의 특성을 부여하게 된다.
발포접착층(134)에 첨가되는 가교제는 발포제(입자)의 응집력을 높이는 기능을 하며, 이소시아네이트계 가교제, 에폭시계 가교제, 옥사졸린계 가교제를 혼합하여 아크릴계 폴리머 100중량부에 대하여 약 10중량부 이하로 사용하는것이 바람직하다. 또한, 프리디본딩 시 발포 입자를 엠보싱 형태로 만들기 위하여 초기 점착력이 약 1000gf/25mm 정도가 되도록 아크릴 산의 중량을 줄여 점착력을 조정한다.
반도체 웨이퍼(110)와 접착되는 면인 저접착층(136)은 낮은 접착력이 요구된다. 약 100gf/25mm 의 접착력을 갖기 위하여 접착력을 높이는 아크릴산 비중을 최소화하고 이형제 성분을 추가적으로 첨가한다. 이때, 접착력이 80gf/25mm 이하일 경우는 공정에서 반도체 웨이퍼(110)와 접착테이프(130)가 떨어지는 문제점이 발생되고, 약 200 gf/25mm 이상으로 높은 접착력을 가질 경우에는 반도체 웨이퍼(110)와 접착테이프(130)의 분리 시 반도체 웨이퍼(110)의 박막에 크랙이 발생할 수 있다.
이하에서는 본 발명에 따른 본딩 및 디본딩 과정에 대해 기술한다.
도 10 은 본 발명에 따른 반도체 웨이퍼의 본딩 및 디본딩 과정을 도시한 순서도이고, 도 11 내지 도 17 은 도 10 의 각 과정에 따른 반도체 웨이퍼의 상태를 순차 도시한 도면이다.
먼저, 도 11 에 도시된 바와 같이 회로가 형성된 반도체 웨이퍼(110)와 캐리어 웨이퍼(130)를 접합하는 본딩(bonding) 과정이 수행된다.(S110). 반도체 웨이퍼(110)는 회로가 형성된 면(도 11 의 상면)인 제1면 및 제1면의 이면인 제2면을 갖는다. 캐리어 웨이퍼(120)는 반도체 웨이퍼(110)의 제1면에 본딩된다.
본딩을 위해서 반도체 웨이퍼(110)와 캐리어 웨이퍼(120) 사이에는 접착테이프(130)가 개재된다. 본딩에 의하여, 반도체 웨이퍼(110)와 캐리어 웨이퍼(120)는 그 단면이 도 9 에 도시된 바와 같은 상태로 접합된다. 이때, 접착테이프(130)의 발포접착층(134)이 상면에 위치되어 캐리어 웨이퍼(120)와 접착되고 저접착층(136)이 하면에 위치되어 반도체 웨이퍼(110)와 접착된다.
캐리어 웨이퍼(120)가 본딩된 반도체 웨이퍼(110)는 후속되는 반도체 웨이퍼(110)의 가공 공정을 겪는다.(S120) 후속되는 가공은 예컨대 반도체 웨이퍼(10)의 두께를 원하는 두께로 박막화하는 그라인딩(grinding) 공정을 포함한다. 그라인딩된 반도체 웨이퍼(10)는 도 12 에 도시된 바와 같이 원래의 두께보다 얇은 두께가 된다. 그라인딩 공정 후에는 추가의 후속 공정으로서, 예컨대 도 13 에 도시된 바와 같이 시드메탈 스퍼터링(Seed Metal Sputtering) 공정에 의해 NiV 또는 Ti/Cu 재질의 메탈층(140)이 반도체 웨이퍼(110)의 후면에 도포되고, 또한 플레이팅(Plating) 공정에 의해 Cu 박막과 Ni 박막의 도금층(151, 152)이 메탈층(140)상에 형성된다. 본딩 과정(S110)에서 본딩된 캐리어 웨이퍼(120)는 이와 같은 후속 가공 공정을 위해 반도체 웨이퍼(110)가 이송되는 과정 및 후속 가공 공정 수행 중에 반도체 웨이퍼(110)의 물리적 강도를 유지하는 기능을 한다.
그리고 나서, 본딩된 반도체 웨이퍼(110)에 대한 프리디본딩 공정이 수행된다.(S125) 프리디본딩 공정에서는 접착테이프(130)를 제1온도 이상으로 가열하여 발포접착층(134)을 발포시킨다. 도 14 는 발포접착층(134)이 발포에 의해 팽창된 상태를 도시하고 있다.
여기에서 제1온도는 발포접착층(134)의 발포온도, 즉 발포가 일어나게 되는 온도이다. 따라서 제1온도 이상으로 가열함으로써 발포접착층(134)에 발포를 유발시킨다. 발포온도는 전술한 바와 같은 발포접착층(134)의 조성물들의 구성이나 각 조성물들의 조성비를 조절함으로써 조절될 수 있다. 이 발포온도는 후속되는 가공 공정을 고려하여 결정되고, 조성물이나 조성비는 결정된 발포온도를 고려하여 조절된다.
프리디본딩에서 발포를 일으키는 공정만을 고려할 때는 발포온도는 낮을수록 좋을 수 있다. 그러나, 만약 발포온도를 낮게 설정하면 프리디본딩 전에 수행되는 본딩 후의 가공 공정에서 의도하지 않은 발포가 유발될 수 있다. 따라서 발포접착층(134)의 발포온도는 프리디본딩 전의 가공 공정에서 접착테이프(130)에 가해지는 온도보다 높게 설정되는 것이 바람직하다. 예컨대 본딩 후의 시드메탈 스퍼터링(Seed Metal Sputtering) 공정에서의 반도체 웨이퍼(110)는 125℃ 정도의 온도에 노출될 수 있다. 따라서 이러한 가공 공정에서 발포가 일어나지 않도록 하기 위해서, 발포온도는 125℃ 이상이 되도록 설정된다. 경우에 따라서는 스퍼터링 공정에서의 온도는 150℃ 에 이를 수 있다. 따라서 이러한 경우에는 발포온도는 150℃ 이상이 되도록 설정되는 것이 바람직하다. 또한, 냉각 칠러(chiller)가 설치된 저온 스퍼터링 장치의 경우 90℃ 이하에서 스퍼터링 공정을 할 수 있다. 이러한 경우 발포 온도는 90℃ 이상으로 설정할 수 있다.
한편, 이와 같이 본딩 후의 가공 공정에서의 원하지 않는 발포를 방지하기 위해서는 발포온도는 높을수록 좋을 수 있을 것이다. 그러나 발포온도가 지나치게 높은 경우 발포를 유발하기 위해 더욱 높은 온도로 가열하여야 하고, 이 경우 접착테이프(130)의 기재(132)가 과한 열에 의해 변형될 우려가 있다. 따라서 발포온도는 기재(132)에 변형이 유발되는 온도보다 낮은 것이 바람직하다. 기재(132)의 일반적인 PET 재질을 고려할 때 기재(132)는 통상적으로 160℃ 이상의 온도에서 변형이 유발되며, 따라서 발포온도는 160℃ 이하인 것이 바람직하다.
이러한 점을 고려할 때, 발포접착층(134)은 150~160℃ 에서 발포되도록 조성 또는 조성비가 조절되는 것이 바람직하다.
그리고 나서, 가열된 반도체 웨이퍼(110)에 대한 냉각 공정이 수행된다. 프리디본딩 공정(S125)은 이러한 냉각 공정을 포함한다. 냉각 공정에 의하여 반도체 웨이퍼(110), 정확하게는 접착테이프(130)의 발포접착층(134)은 상온으로 냉각된다. 발포에 의해 약화되었던 발포접착층(134)의 접착력은 냉각 공정에 의해 다시 강화된다.
냉각된 후에, 반도체 웨이퍼(110)는 도 15 에 도시된 바와 같이 링프레임(160) 상에 실장된다.(S130) 링프레임(160)은 그 내측에 접착용 멤브레인(170)을 구비하고 있으며, 이 멤브레인(170) 상에 반도체 웨이퍼(110)가 놓여짐으로써 반도체 웨이퍼(110)가 링프레임(160) 상에 실장된다. 이때, 반도체 웨이퍼(110)의 제2면, 즉 회로 형성면의 반대측 면이 링프레임(160) 내의 멤브레인(170)에 접촉된다.
냉각 공정에 의하여 발포접착층(134)의 접착력이 강화되어 있는 상태이므로, 반도체 웨이퍼(110)를 링프레임(160)에 장착하는 공정, 즉 캐리어 웨이퍼(130)를 파지하여 반도체 웨이퍼(110)를 링프레임(160)의 상부로 이동하여 링프레임(160)과 반도체 웨이퍼(110)를 본딩하는 공정이, 반도체 웨이퍼(110)와 캐리어 웨이퍼(120)가 분리되는 문제점 없이 원활하게 이루어질 수 있다. 멤브레인(170)은 통상적으로 UV 경화형 접착제가 도포된 접착층을 구비하고 있다. UV 경화형 접착제는 UV 를 조사하면 경화되어 접착력이 약화되며, 이는 열경화형 접착제에 비하여 가열 공정 및 냉각 공정이 불필요하다는 장점이 있다.
반도체 웨이퍼(110)가 링프레임(160)에 장착된 후에, 반도체 웨이퍼(110)는 후속되는 SAW 공정을 위해 이송된다. SAW 공정을 수행하기 전에, 반도체 웨이퍼(110)상에 본딩되어 있던 캐리어 웨이퍼(120)를 제거하는 메인디본딩(main deboding) 공정이 수행된다.(S135) 메인디본딩 공정(S135)은 접착테이프(130)의 접착력을 약화시켜 캐리어 웨이퍼(120)를 제거하기 쉽게 만드는 공정을 포함한다. 접착테이프(130)의 접착력을 약화시키기 위해서, 메인디본딩 공정에서는 제2온도로 접착테이프(130)를 가열한다. 제2온도로 가열함으로써 발포접착층(134)의 접착력은 다시 약화된다.
메인디본딩 공정(S135)에서 가열되는 제2온도는 제1온도보다 낮은 온도이다. 제2온도는 발포접착층(134)의 접착력이 약화되도록 하기 위한 충분한 온도로 설정된다. 아크릴계 접착제를 사용하는 발포접착층(134)의 접착력이 디본딩을 위해 충분히 약화되기 위해서, 제2온도는 45℃ 이상인 것이 바람직하다. 또한 제2온도는 반도체 웨이퍼(110)와 링프레임(160) 사이의 UV 경화형 접착층을 구비한 멤브레인(170)에 손상이 가지 않도록 설정되어야 한다. 따라서 UV 경화형 접착제가 손상되는 일반적인 온도인 80℃ 보다 낮은 온도로 설정된다. 나아가, 제2온도는 메인디본딩 공정 후에 후속되는 공정에서 작업자에 의해 수작업으로 수행될 수 있는 작업의 발생을 고려하는 것이 바람직하다. 예컨대 불량 웨이퍼의 발생 시 작업자가 해당 웨이퍼를 수작업으로 공정에서 제거하는 경우가 있는데, 이때 작업자가 용이하게 작업하기 위해서는 가열된 상태에서 다시 냉각시키는 과정을 거치지 않아도 화상의 우려가 없는 온도의 설정이 필요하다. 이를 고려하여, 제2온도는 60℃ 이하로 설정된다. 따라서 제2온도는 45~60℃ 인 것이 바람직하다.
이와 같은 제2온도로 가열된 상태에서, 캐리어 웨이퍼(120)가 반도체 웨이퍼(110)로부터 분리되어 도 16 과 같은 상태가 된다. 캐리어 웨이퍼(120)를 분리할 때, 발포접착층(134)은 가열된 상태여서 저접착층(136)보다 접착력이 약하므로, 접착테이프(130)는 반도체 웨이퍼(110)에 접착된 상태가 유지되고 캐리어 웨이퍼(120)만 분리된다.
도 16 의 상태에서 접착테이프(130)를 추가로 제거함으로써(S145), 도 17 과 같은 상태가 된다. 접착테이프(130)의 추가 제거는 별도의 추가 제거 장비를 이용하거나 작업자의 수작업에 의해 수행될 수 있다.
접착테이프(130)가 제거된 반도체 웨이퍼(110)는 링프레임(160)에 실장된 상태로 SAW 공정으로 이송되어 개개의 반도체 칩으로 분할된다.(S150)
한편, 상기 실시예에서는 접착테이프(130)가 기재(132)의 상부에 발포접착층(134)을 구비하고 하부에 저접착층(136)을 구비하고 있으나, 기재(132)의 양면에 모두 발포접착층(134)이 구비되도록 구성되거나 기재(132)의 하면에만 발포접착층(134)이 구비되도록 구성될 수 있다. 이 경우 캐리어 웨이퍼(120)를 분리하는 공정에서 접착테이프(130)가 캐리어 웨이퍼(120)와 함께 반도체 웨이퍼(110)로부터 분리될 수 있다.
또한, 상기 실시예에서는 접착테이프(130)의 발포접착층(134)이 열에 의해 발포되는 재질로 구성되어 있으나, 발포접착층(134)은 UV 에 의해 발포되는 UV 경화성 발포 재질로 구성될 수도 있다. 이 경우 프리디본딩 공정에서는 열을 가하는 것이 아니라 UV 를 조사하는 방식으로 발포접착층(134)의 접착력이 약화된다. UV 경화형 발포제의 경우 발포 후 냉각되는 공정이 생략되는 장점이 있다.
또한, 상기 실시예에서는 프리디본딩 공정(S125)에서 접착테이프(130)의 가열 후 냉각시키는 예를 기술하였으나, 냉각시키는 공정은 예컨데 별도의 냉각 장치를 이용하여 적극적으로 냉각시키는 공정일 수 있고 단지 상온에서 일정 시간 이상 대기시킴으로써 자연 발열시키는 공정일 수 있다. 또한 가열 공정과 냉각 공정은 동시에 진행될 수도 있다. 이 경우에는 가열 공정은 캐리어 웨이퍼(120) 측으로부터 수행되고 냉각 공정은 반도체 웨이퍼(110) 측으로부터 수행되는 것이 바람직하다. 캐리어 웨이퍼(120) 측으로부터의 가열에 의해 발포접착층(134)이 발포됨과 동시에 반도체 웨이퍼(110) 측으로부터의 냉각 공정에 의해 열이 냉각된다. 이와 같이가열과 냉각이 동시에 진행되는 경우 공정 시간을 단축시킬 수 있다.
이하에서는, 이와 같은 본딩 및 디본딩 방법에서 프리디본딩 공정의 실행을 위해 사용되는 본 발명에 따른 프리디본딩 장치에 대해 기술한다.
도 18 은 본 발명에 따른 프리디본딩 장치를 개략적으로 도시한 블록도이다.
본 발명의 프리디본딩 장치(200)는 가열부(210), 냉각부(220), 및 가압부(230)를 구비한다.
가열부(210)는 접착테이프(130)를 전술한 제1온도로 가열하여 발포접착층(134)을 발포시킨다. 냉각부(22)는 가열된 접착테이프(130)를 상온에 이르도록 냉각시킨다. 가압부는 가열부(210)가 가열하는 동작이 진행되는 동안 반도체 웨이퍼(110)와 캐리어 웨이퍼(120)가 서로 접촉하는 방향으로 가압한다.
도 19 는 도 18 의 프리디본딩 장치에 의해 수행되는 동작을 도식적으로 보여주는 도면이다.
가열부(210)는 캐리어 웨이퍼(120)가 본딩된 반도체 웨이퍼(110)의 상부, 즉 캐리어 웨이퍼(120)에 접촉되어 캐리어 웨이퍼(120) 측에서 접착테이프(130)를 제1온도로 가열한다. 가열부(210)가 발생시키는 열은 캐리어 웨이퍼(120)를 거쳐 접착테이프(130)에 전달되며, 이에 따라 접착테이프(130) 내의 발포접착층(134)이 발포된다. 가열부(210)는 외부 전원에 의해 열을 가하는 히터척(heater chuck)과 같은 것으로 구현될 수 있다.
냉각부(220)는 하부, 즉 반도체 웨이퍼(110)에 접촉되어 반도체 웨이퍼(110) 측에서 접착테이프(130)를 냉각시킨다. 냉각부(220)의 냉기는 반도체 웨이퍼(110)를 거쳐 접착테이프(130)에 전달되며, 이에 따라 접착테이프(130) 내의 발포접착층(134)이 상온으로 냉각된다. 가열부(210)는 외부 전원에 의해 냉기를 발생시키는 쿨링척(cooling chuck)과 같은 것으로 구현될 수 있다.
이때, 가열부(210)와 냉각부(220)는 동시에 동작하도록 구성될 수 있다. 가열부(210)와 냉각부(220)가 순차적으로 동작하는 경우 프리디본딩의 소요 시간이 증가하나, 동시에 동작하는 경우 가열부(210)의 열에 의해 발포접착층(134)의 발포가 이루어진 직후에 곧바로 냉각부(220) 측으로 발포접착층(134)의 열이 방출되므로, 공정에 소요되는 시간이 단축된다.
한편, 가압부(230)는 가열부(210)가 동작하는 동안 반도체 웨이퍼(110)와 캐리어 웨이퍼(120)를 상호 접촉되는 방향으로 가압한다. 발포접착층(134)이 발포되는 과정에서 가해지는 열 때문에 발포접착층(134)의 접착력이 매우 약한 상태가 되며, 이로 인하여 캐리어 웨이퍼(120)와 반도체 웨이퍼(110)가 분리될 수 있다. 따라서 냉각부(220)에 의한 냉각이 완료될 때까지 가압부(230)를 이용하여 가압함으로써 캐리어 웨이퍼(120)가 반도체 웨이퍼(110)로부터 분리되는 것을 방지하는 것이 바람직하다. 가압부(230)는 가압척(pressing chuck)과 같은 것으로 구현될 수 있다.
이상 설명한 본 발명에 따르면, 프리디본딩과 메인디본딩의 두 단계에 걸쳐 디본딩 공정이 수행된다. 이때 프리디본딩에서는 발포에 충분한 온도로 가열함으로써 접착테이프(130) 접착력이 약화되므로, 메인디본딩에서는 낮은 온도로 가열하는 것만으로도 접착테이프(130)의 접착력을 디본딩에 충분한 정도로 약화시킬 수 있다. 메인디본딩에서는 낮은 온도로 가열하므로, 캐리어 웨이퍼(120)의 분리가 쉽게 이루어지면서도 링프레임(160)의 접착용 멤브레인(170)에 손상이 발생하지 않으며 또한 SAW 공정 전의 냉각에 소요되는 시간이 짧아진다.
이상, 도면을 참조하여 본 발명의 실시예를 통하여 본 발명을 구체적으로 설명하지만, 실시예는 단지 본 발명의 예시 및 설명을 하기 위한 목적에서 사용된 것이며 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 실시예로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이며, 본 발명의 진정한 기술력 보호범위는 특허청구범위의 기술적 사항에 의해 정해져야 할 것이다.
110 : 반도체 웨이퍼 120 : 캐리어 웨이퍼
130 : 접착테이프 134 : 발포접착층
160 : 링프레임 170 : 멤브레인
200 : 프리디본딩 장치 210 : 가열부
220 : 냉각부 230 : 가압부

Claims (3)

  1. 반도체 웨이퍼의 패키징을 위한 디본딩용 접착테이프로서,
    테이프의 외형을 이루는 박막 형상의 기재; 및
    상기 기재의 적어도 어느 한 면에 형성되며, 발포 전에는 상온에서 접착력이 가장 강하고, 제1온도로 가열 시 발포에 의해 접착력이 약화되고, 발포된 후에는 온도가 낮을수록 접착력이 증가하되 상온에서는 발포 전에 비해 접착력이 약한 특성을 갖는 발포접착층;
    상기 기재의 상기 발포접착층이 형성된 면의 이면에 형성되며, 발포 전의 상기 발포접착층보다 낮은 접착력을 가지며, 발포된 후 냉각된 상기 발포접착층을 제2온도로 가열 시의 상기 발포접착층보다 높은 접착력을 갖는 저접착층;
    을 포함하여 구성되며,
    상기 제1온도는 125℃ 이상이고 160℃ 이하이며,
    상기 제2온도는 45℃ 이상이고 80℃ 이하인 것을 특징으로 하는 디본딩용 접착테이프.
  2. 삭제
  3. 삭제
KR1020210018373A 2019-09-03 2021-02-09 반도체 웨이퍼의 디본딩에 사용되는 접착테이프 KR102321466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210018373A KR102321466B1 (ko) 2019-09-03 2021-02-09 반도체 웨이퍼의 디본딩에 사용되는 접착테이프

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190108572A KR102228954B1 (ko) 2019-09-03 2019-09-03 반도체 웨이퍼의 디본딩 방법
KR1020210018373A KR102321466B1 (ko) 2019-09-03 2021-02-09 반도체 웨이퍼의 디본딩에 사용되는 접착테이프

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190108572A Division KR102228954B1 (ko) 2019-09-03 2019-09-03 반도체 웨이퍼의 디본딩 방법

Publications (2)

Publication Number Publication Date
KR20210028168A KR20210028168A (ko) 2021-03-11
KR102321466B1 true KR102321466B1 (ko) 2021-11-04

Family

ID=75142803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210018373A KR102321466B1 (ko) 2019-09-03 2021-02-09 반도체 웨이퍼의 디본딩에 사용되는 접착테이프

Country Status (1)

Country Link
KR (1) KR102321466B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990032549A (ko) 1997-10-18 1999-05-15 정몽규 자동차용 표면 처리 강판의 내가솔린 부식성 시험 장치
US7431502B2 (en) 2004-09-15 2008-10-07 Anchor Lamina America, Inc. Universal cam slide
JP2008125461A (ja) 2006-11-22 2008-06-05 Mitsuwa:Kk 穴掘り装置
US7691225B2 (en) * 2007-01-15 2010-04-06 Nitto Denko Corporation Thermal-release double-coated pressure-sensitive adhesive tape or sheet and method of processing adherend
KR101504275B1 (ko) 2012-11-13 2015-03-19 주식회사 엘지화학 전지팩용 라벨 및 그의 부착 방법
TWI711681B (zh) * 2015-04-10 2020-12-01 日商寺岡製作所股份有限公司 接著片

Also Published As

Publication number Publication date
KR20210028168A (ko) 2021-03-11

Similar Documents

Publication Publication Date Title
JP5823591B1 (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
KR100643450B1 (ko) 점착시트, 반도체 웨이퍼의 표면보호 방법 및 워크의가공방법
JP3784202B2 (ja) 両面粘着シートおよびその使用方法
US9230888B2 (en) Wafer back side coating as dicing tape adhesive
JP6845135B2 (ja) マスク一体型表面保護フィルム
KR20080007120A (ko) 피가공물의 가공 방법
JP6169067B2 (ja) 電子部品加工用粘着テープ
JP2007005530A (ja) チップ体の製造方法
TWI631608B (zh) Mask integrated surface protection tape
JP2015056446A (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
JP6091954B2 (ja) 粘着シート、保護膜形成用フィルム、保護膜形成用複合シート、およびマーキング方法
JP2005048039A (ja) 半導体ウエハ面保護用粘着テープ
TW201933452A (zh) 半導體晶片之製造方法
JP5100902B1 (ja) 半導体ウエハ表面保護用粘着テープ
TW201833271A (zh) 片、膠帶及半導體裝置的製造方法
JP2017224782A (ja) 樹脂膜形成用フィルムの切断方法、半導体装置の製造方法及び積層構造体
KR20140107141A (ko) 반도체 칩의 제조 방법
TWI717654B (zh) 半導體晶片之製造方法
KR102321466B1 (ko) 반도체 웨이퍼의 디본딩에 사용되는 접착테이프
TWI686853B (zh) 附剝離襯墊之遮罩一體型表面保護帶
JP2007088292A (ja) 板状部材の切断方法
KR102228954B1 (ko) 반도체 웨이퍼의 디본딩 방법
TWI750246B (zh) 片、膠帶及半導體裝置的製造方法
JP2004072084A (ja) ウエハの製造方法と粘着テープ
JP2005012177A (ja) 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right