TW201729336A - 用於裝置加工之鑽石底半導體晶圓之安裝技術 - Google Patents

用於裝置加工之鑽石底半導體晶圓之安裝技術 Download PDF

Info

Publication number
TW201729336A
TW201729336A TW105137983A TW105137983A TW201729336A TW 201729336 A TW201729336 A TW 201729336A TW 105137983 A TW105137983 A TW 105137983A TW 105137983 A TW105137983 A TW 105137983A TW 201729336 A TW201729336 A TW 201729336A
Authority
TW
Taiwan
Prior art keywords
diamond
carrier substrate
semiconductor wafer
wafer
bottom semiconductor
Prior art date
Application number
TW105137983A
Other languages
English (en)
Other versions
TWI706505B (zh
Inventor
丹尼爾 法蘭西斯
法蘭克 揚蒂斯 勞
麥克 尹恩 皮爾森
Original Assignee
Rfhic公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rfhic公司 filed Critical Rfhic公司
Publication of TW201729336A publication Critical patent/TW201729336A/zh
Application granted granted Critical
Publication of TWI706505B publication Critical patent/TWI706505B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明揭露一種載體基板之上的鑽石底半導體晶圓。載體基板之上的鑽石底半導體晶圓(55)包括：具有鑽石側和半導體側的鑽石底半導體晶圓(40)；設置於該鑽石底半導體晶圓(40)的該鑽石側之上，並包括至少一具有低於鑽石的熱膨脹係數(CTE)的層之載體基板(50)；以及設置於該鑽石底半導體晶圓(40)的該鑽石側和該載體基板(50)之間，以結合該載體基板(50)和該鑽石底半導體晶圓(40)之黏著劑層(48)。於載體基板之上的鑽石底半導體晶圓具有下列特性：總厚度變化不超過40 mm；晶圓彎曲度不超過100 mm；以及晶圓翹曲度不超過40 mm。

Description

用於裝置加工之鑽石底半導體晶圓之安裝技術
本發明關於一種安裝鑽石底半導體晶圓於載體基板之上以用於後續鑽石底半導體晶圓上的半導體裝置製造之方法。本發明也關於使用本文描述的方法製造於載體基板之上的鑽石底半導體晶圓及在此種載體基板之上的鑽石底半導體晶圓的半導體側之上製造一種或多種半導體裝置結構的方法。
像是鑽石底氮化鎵(GaN)晶圓之鑽石底半導體晶圓在本領域為習知的。舉例來說，US7595507、US8283189和US8283672揭露鑽石底氮化鎵晶圓及製造方法。
為了於鑽石底氮化鎵晶圓之上製造半導體裝置，鑽石底氮化鎵晶圓需符合一些機械(mechanical)規格。現今，獨立式鑽石底氮化鎵晶圓(free standing GaN-on-diamond wafer)未符合這些規格中的許多規格。為了符合這些規格，提出安裝鑽石底氮化鎵晶圓於載體基板之上。因為安裝好的鑽石底氮化鎵晶圓需滿足所有機械規格並同時在暴露在酸、鹼、溶劑及熱處理時維持不變，還要在裝置製造程序的末端可簡單拆卸，所以載體安裝程序為複雜的(non-trivial)。
WO2014006562描述安裝鑽石底半導體晶圓於載體基板上，以用於在安裝好的鑽石底半導體晶圓上的後續半導體裝置製造的方法。鑽石底半導體晶圓結合平坦載體板，其簡便地被描述為鑽石載體板，以減少鑽石底半導體晶圓的彎曲。接著可在安裝好的晶圓上製造半導體裝置結構。接著載體板可移除並再利用。此方法的問題在於鑽石載體基板係昂貴的且結合程序相當消耗時間。
US20020115263揭露一種使用非矽酸鹽玻璃結合層來結合基板於載體的方法。結合包括加熱基板、結合層及載體，以結合載體於基板。結合層實質上在超高真空環境下不易受排氣影響，並且其在至少高達約500℃以上的溫度之熱處理期間無實質上的化學降解和結構退化。然而，此方法的一個問題為若在基板和載體之間的熱膨脹係數(CTE)不匹配，則熱處理可造成熱誘發應力及晶圓彎曲。
本發明的目的在於提供相對便宜及快速的安裝鑽石底半導體晶圓於載體基板之方法，並且其產生具有高均勻厚度層之高平坦的載體上鑽石底半導體晶圓。
本說明書提供一種安裝鑽石底半導體晶圓於載體基板上，以用於在鑽石底半導體晶圓上的後續半導體裝置製造的方法，方法包括：
對著光學平板下壓鑽石底半導體晶圓的半導體側，以提供鑽石底半導體晶圓的前端調整(justification)；
在對著光學平板下壓鑽石底半導體晶圓時，結合載體基板於鑽石底半導體晶圓的鑽石側，以提供結合的載體基板上的鑽石底半導體晶圓；以及
從光學平板移除結合的載體基板上的鑽石底半導體晶圓，以暴露結合的載體基板上的鑽石底半導體晶圓的半導體側；
其中載體基板包括至少一具有低於鑽石的熱膨脹係數(CTE)的層，
其中將黏著劑用於結合載體基板於鑽石底半導體晶圓，且所述之結合係藉由在對著光學平板下壓鑽石底半導體晶圓時硬化黏著劑來達成，以及
其中從光學平板移除結合的載體基板上的鑽石底半導體晶圓之後，結合的載體基板上的鑽石底半導體晶圓具有下列特性：
總厚度變化不超過40 µm，且較佳地不超過30 µm、20 µm或10 µm；
晶圓彎曲度(wafer bow)不超過100 µm，且較佳地不超過80 µm、60 µm、40 µm或20 µm；
晶圓翹曲度(wafer warp)不超過40 µm，且較佳地不超過20 µm。
方法提供載體基板上的鑽石底半導體晶圓，其包括：
鑽石底半導體晶圓；以及
結合於鑽石底半導體晶圓的鑽石側的載體基板，
其中載體基板包括至少一具有低於鑽石的熱膨脹係數(CTE)的層，
其中載體基板經由黏著劑與鑽石底半導體晶圓的鑽石側結合，以及
其中結合的載體基板上的鑽石底半導體晶圓具有下列特性：
總厚度變化不超過40 µm，且較佳地不超過30 µm、20 µm或10 µm；
晶圓彎曲度不超過100 µm，且較佳地不超過80 µm、60 µm、40 µm或20µm；
晶圓翹曲度不超過40 µm，且較佳地不超過20 µm。
根據某些實施例，除了具有低於鑽石的熱膨脹係數(CTE)的層(如石英)以外，載體基板可包括具有高於鑽石的熱膨脹係數(CTE)的層(如矽)。可調整層的熱膨脹係數和載體基板層的厚度，使得內部殘留應力確保載體基板上的鑽石底半導體晶圓之零彎曲。此種安裝好的鑽石底半導體從而適於標準製造線上的裝置製造。在製造裝置後，可剝離及再利用載體基板。因此，也提供一種製造半導體裝置的方法，方法包括：
製造一個或多個半導裝置結構在根據如本文所述的方法形成之載體基板上的鑽石底半導體晶圓之半導體層上，並同時將載體基板上的鑽石底半導體晶圓維持在裝置製造溫度，在裝置製造溫度中載體基板與鑽石底半導體晶圓之結合被維持；且接著
在製造一個或多個半導裝置結構之後，經由將載體基板上的鑽石底半導體晶圓加熱到超過裝置製造溫度之溫度，使得載體基板與鑽石底半導體晶圓之結合被破壞，以將載體基板從鑽石底半導體晶圓剝離。
所屬技術領域中具有通常知識者應知悉：(1)可選擇性地執行某些步驟；(2)步驟不可限於本文提出的特定順序；以及(3)可以不同順序執行某些步驟，其包括同時完成。
說明書中提到「一個實施例(one embodiment)」、「較佳實施例(preferred embodiment)」、「一個實施例(a embodiment)」或「多個實施例(embodiments)」意謂結合實施例描述的具體特徵、結構、特性或功能被包括在本發明的至少一實施例中且可被包括在多個實施例中。說明書中不同處之片語「在一個實施例中(in one embodiment)」、「在一實施例中(in an embodiment)」或「在多個實施例中(in embodiments)」的出現不必然全部指稱相同的一或多個實施例。
發現為了符合後續半導體裝置程序的嚴格的機械和幾何要求，安裝鑽石底半導體晶圓於載體基板為意外(surprising)困難的問題。(下文中，詞彙鑽石底氮化鎵晶圓和鑽石底半導體晶圓可被交替使用。再者，鑽石底半導體晶圓包括鑽石層及半導體層，而氮化鎵為半導體材料的一種。)多年來，許多團體致力於解決此問題卻未獲得令人滿意的商業上可行之解決方案。本說明書描述最終優化的方法以針對此問題提供此種商業上可行之解決方案。特別是當鑽石底半導體晶圓相當薄時(如小於200 µm的厚度) ，需要此種鑽石底半導體晶圓的安裝解決方案以商業化於此種晶圓上的半導體裝置製造。如此，這方法係商業上可行的(connerically enabling)並可被半導體裝置製造商使用，以成功地將他們的裝置加工於鑽石底半導體晶圓上而不需大幅的修改他們的製造線。
如在發明內容部分所界定的，為了後續在鑽石底半導體晶圓上之半導體裝置製造，安裝鑽石底半導體晶圓於載體基板的基本方法包括：
對著光學平板下壓鑽石底半導體晶圓的半導體側，以提供鑽石底半導體晶圓的前端調整(選擇性地使用另外的光學平板加壓且亦使用位於光學平板間的一個或多個間隔件來控制載體基板上的鑽石底半導體晶圓的厚度)；
在對著光學平板下壓鑽石底半導體晶圓時，結合載體基板於鑽石底半導體晶圓的鑽石側，以提供結合的載體基板上的鑽石底半導體晶圓；以及
從光學平板移除結合的載體基板上的鑽石底半導體晶圓，以暴露結合的載體基板上的鑽石底半導體晶圓的半導體側；
其中載體基板包括至少一具有低於鑽石的熱膨脹係數(CTE)的層，
其中將黏著劑用於結合載體基板於鑽石底半導體晶圓，且所述之結合係藉由在對著光學平板下壓鑽石底半導體晶圓時硬化黏著劑來達成，以及
其中從光學平板移除結合的載體基板上的鑽石底半導體晶圓之後，結合的載體基板上的鑽石底半導體晶圓具有下列特性：
總厚度變化不超過40 µm，且較佳地不超過30 µm、20 µm或10 µm；
晶圓彎曲度不超過100 µm，且較佳地不超過80 µm、60 µm、40 µm或20 µm；
晶圓翹曲度不超過40 µm，且較佳地不超過20 µm。
在多個實施例中，一種方法使用包括前端調整、使用接近但低於鑽石的熱膨脹係數的載體基板和使用低溫黏著劑之許多相關特徵的結合。使用當暴露於UV光下時在室溫結合的低溫黏著劑(像是UV膠)可將結合期間的溫度維持在10℃和40℃之間，且結合程序包括暴露於UV光以結合載體基板於鑽石底半導體晶圓的鑽石側。載體基板可由石英層形成。經由無顯著加熱地結合石英和鑽石，可減少由於石英和鑽石之間的CTE不匹配而引起的熱彎曲。
安裝好的晶圓應該也能夠承受用於在此種晶圓上製造半導體裝置之程序步驟，並且有利於載體晶圓應於後續容易移除及回收利用。舉例來說，可在載體基板和鑽石底半導體晶圓的鑽石側之間提供熱剝離黏著劑，以允許載體基板在使用後剝離。在這點上，黏著劑應能夠在暴露於裝置製造溫度期間維持載體基板和鑽石底半導體晶圓的黏性，裝置製造溫度依據具體的裝置製造程序可等於或大於200℃、220℃、250℃、280℃、300℃、350℃。裝置製造後，可將熱剝離黏著劑暴露在更高的溫度(如超過220℃、250℃、280℃、300℃、350℃或400℃)下，以在鑽石底半導體晶圓上之半導體裝置製造後使載體基板能夠被移除及再利用。如此，在多個實施例中，裝置製造方法可包括：如本文所述地製造一個或多個半導體裝置結構在載體基板上的鑽石底半導體晶圓的半導體側上，並同時將載體基板上的鑽石底半導體晶圓維持在小於220℃的溫度(或依據熱剝離黏著劑的剝離溫度小於220℃、250℃、280℃、300℃、350℃或400℃)；以及在製造一個或多個半導裝置結構之後，經由將載體基板上的鑽石底半導體晶圓加熱到超過220℃的溫度(或依據熱剝離黏著劑的剝離溫度超過250℃、280℃、300℃、350℃或400℃)，從鑽石底半導體晶圓剝離載體基板。
第1圖繪示包括附著於鑽石層4的氮化鎵層2之獨立式鑽石底氮化鎵晶圓。此種獨立式鑽石底氮化鎵晶圓1按照氮化鎵的暴露表面呈凸狀之所示的方式彎曲。
參考第2圖，若載體基板6使用如環氧樹脂、玻璃或陶瓷黏著劑之結合材料8結合於此彎曲的鑽石底氮化鎵晶圓1的鑽石側，則黏著劑8傾向於填滿凹狀的鑽石底氮化鎵晶圓的鑽石側，以維持晶圓1的暴露氮化鎵表面的凸狀彎曲。實驗表明其可能往40 µm的翹曲度降低，但很大程度地由於鑽石層內的內部應力而很少更好。
鑑於上述情況，發覺需要鑽石底氮化鎵晶圓的前端調整。這描繪在第3(a)圖到第3(c)圖中。第3(a)圖繪示典型彎曲的獨立式鑽石底氮化鎵晶圓，其如之前第1圖所示的包括附著於鑽石層4的氮化鎵層2。在多個實施例中，鑽石層4可經由適當鑽石沉積技術沉積在氮化鎵層2上。
如第3(b)圖所示，壓平鑽石底氮化鎵晶圓1的氮化鎵側於光學平板5上。接著於對著光學平板5壓鑽石底氮化鎵晶圓1，可透過黏著劑8將載體基板6結合於鑽石底氮化鎵晶圓的鑽石側。更具體而言，如結合第3(c)圖所討論的，當硬化黏著劑8以將鑽石層4固定於載體基板6時，對著光學平板5的頂表面下壓包括氮化鎵層2、鑽石層4、黏著劑8及載體基板6的層堆疊。
一旦載體基板6經由黏著劑8黏著於鑽石底氮化鎵晶圓1，載體基板上的鑽石底半導體晶圓7可以氮化鎵表面維持光學平板5的平坦特性地從光學平板5移除。亦即，光學平板5決定結合於載體基板6後之晶圓的形狀。
第3(d)圖繪示根據本發明的實施例使用熱剝離膠帶9(或簡稱為熱膠帶)的可選步驟。雖然第3(a)圖到第3(c)圖描繪氮化鎵層2的底表面係直接對著光學平板5下壓，但是發現熱剝離膠帶9的供給能用在光學平板5的頂表面，使得鑽石底氮化鎵晶圓1在載體基板6的結合程序期間處於適當位置，以確保結合的晶圓保持光學平板5的外形。在完成結合後，結合之晶圓可經由施加熱以觸發熱剝離膠帶9的剝離而從光學平板5移除。
在多個實施例中，如在第3(a)圖到第3(c)圖所示的上述程序可生產具有所需程度的平整度和厚度均勻性的安裝好的鑽石底氮化鎵晶圓。在多個實施例中，可添加進一步的特徵以確保安裝好的鑽石底半導體晶圓符合半導體裝置製造線的嚴格的機械和幾何要求。
許多類型結合足夠強到在需加熱的半導體裝置加工期間在載體基板6上維持鑽石底氮化鎵晶圓的平坦。然而，若載體基板6使用非鑽石材料，則不可避免地存在鑽石層4的鑽石和載體基板6之CTE不匹配。發現當利用需加熱的結合材料，例如玻璃結合時，載體基板6和鑽石之間的熱不匹配可導致在冷卻(cooling)時應力增大及後續的彎曲或破裂。如此，在多個實施例中，可使用低溫(如室溫)黏著劑在某些結構中。適當的黏著劑包括暴露在UV光下會固定的UV膠。然而，在多個實施例中，可能利用毋需除氣地在室溫或接近室溫下固定的膠。因為鑽石層4及載體晶圓6可先以未固定之黏著劑8安裝於所需結構上，且接著隨後暴露於UV光以在相對短時間範圍(time frame)中固定黏著劑，故UV膠為較佳的。
用於載體基板6的典型的低成本材料包括玻璃、矽及石英，其中最貴的為石英。石英具有低於鑽石的CTE。已知UV膠的剝離是在高溫下完成，且許多程序步驟係在高於室溫的溫度執行，故需要鑽石在升溫後為穩定的及固態的。安裝在矽或玻璃上使鑽石在高溫下處於拉伸狀態，導致其在大於200℃時破裂。安裝在石英上使鑽石在升溫時處於壓縮狀態。在壓縮狀態下，鑽石造成石英彎曲並最後UV膠剝離而石英未破裂。因為目標是無破裂的剝離，因此發現需要具有比鑽石低的CTE的基板。
第4圖繪示根據本發明實施例的適合的安裝配置。在多個實施例中，下壓鑽石底氮化鎵晶圓40並使用熱剝離膠帶44將鑽石底氮化鎵晶圓40黏附於光學平面石英(optical flat quartz)42。可選地，在鑽石底氮化鎵晶圓40的氮化鎵層之上可提供有保護塗層56(如氮化矽(SiN))。在多個實施例中，在鑽石底氮化鎵晶圓40設置在光學平板42之上以用於結合之前，可施加保護塗層56於鑽石底氮化鎵晶圓40的氮化鎵側。光學平板42在安裝程序後可從鑽石底氮化鎵晶圓40分開(剝離)。
在多個實施例中，塗佈層46亦可被可選地提供在鑽石底氮化鎵晶圓40的鑽石側上，以幫助黏著及/或平坦化鑽石表面及/或允許在鑽石底氮化鎵晶圓40的氮化鎵層上的裝置加工之後從鑽石底氮化鎵晶圓40剝離UV膠(黏著劑48)。在多個實施例中，塗佈層46可由熱塑性材料形成。在多個實施例中，黏著劑48(像是UV膠)可提供在鑽石底氮化鎵晶圓40之上且石英載體基板50係位於黏著劑層48上。使用另外的石英平板52將石英載體基板50壓至已前端調整的鑽石底氮化鎵晶圓40。使用環狀矽間隔晶圓(spacer wafer )54來控制層疊結構的厚度。
第6圖繪示根據本發明的實施例闡述安裝鑽石底氮化鎵晶圓於載體基板之例示性步驟的流程圖。程序開始於步驟602。
在步驟602，可選的保護塗層56(如氮化矽)可設置在鑽石底氮化鎵晶圓40的氮化鎵層(或等同地，氮化鎵側或半導體側)之上。在多個實施例中，鑽石底氮化鎵晶圓40包括鑽石層及半導體(或等同地，氮化鎵)層，其中半導體層係在第4圖的底側之上。
在步驟604，可選地，塗佈層46(或簡稱為塗層)可設置於鑽石底氮化鎵晶圓40的鑽石側上，其中塗佈層46可包括熱塑性材料。如下所述，可選地塗佈層46可有助於黏著及/或平坦化鑽石表面及/或允許在鑽石底氮化鎵晶圓40的氮化鎵層上的裝置加工之後從鑽石底氮化鎵晶圓40剝離UV膠(黏著劑48)。
在步驟606，鑽石底氮化鎵晶圓40可設置於光學平板42(例如石英平板)之上，其中氮化鎵層面對光學平板。在多個實施例中，熱剝離膠帶44(例如3195N NittoTM 膠帶，90℃剝離)可設置於鑽石底氮化鎵晶圓40和光學平板42之間。或者，可使用熱塑性層取代熱剝離膠帶44，其中熱塑性層(例如brewer bond 305)可旋轉塗佈於鑽石底氮化鎵晶圓40之上並烘乾以移除溶劑。
在步驟608，黏著劑48可設置於鑽石底氮化鎵晶圓40之上且載體基板50(例如石英基板)可設置於黏著劑48之上，以因此形成堆疊之晶圓結構53(或簡稱為堆疊結構)。在堆疊結構53中，黏著劑48位於載體基板50和鑽石底氮化鎵晶圓40 (更明確地，鑽石底氮化鎵晶圓40的鑽石層) 之間。在多個實施例中，黏著劑層48可由UV膠形成，其中UV膠可旋轉塗佈於載體基板50之上(如NorlandTM 61UV膠；1500 RPM；30秒)。
在步驟610，對齊載體基板50和鑽石底氮化鎵晶圓，熱膠帶44的邊緣為乾淨的，且可在堆疊之晶圓結構53的周圍提供環狀矽間隔晶圓54(或簡稱為間隔件)。
在步驟612，包括載體基板50和鑽石底氮化鎵晶圓40之堆疊之層結構53可對著光學平板42並使用另一平板(例如石英平板)一起加壓，以平坦化石英載體基板50及達到堆疊結構53的正確厚度。在步驟612期間，可前端調整鑽石底氮化鎵晶圓40於光學平板42，使得鑽石底氮化鎵晶圓40的氮化鎵層的底表面經由光學平板42的頂表面平坦化。
在多個實施例中，在步驟614，鑽石底氮化鎵晶圓40可結合於載體基板50。在多個實施例中，堆疊之晶圓結構53可從加壓之結構(the press)移除並硬化黏著劑48，使得載體基板50結合於鑽石底氮化鎵晶圓40。在多個實施例中，黏著劑48由可藉由將膠暴露於UV光九分鐘而硬化的UV膠形成。或者，堆疊之晶圓結構53可維持在加壓之結構，使得當堆疊之晶圓結構53對著光學平板42壓時硬化黏著劑層48。舉例來說，平板52可由對UV光來說為透明的材料製成，使得入射在平板52的頂表面上之UV光穿透平板52及載體基板50並硬化UV膠，以因此結合載體基板50於鑽石底氮化鎵晶圓40。在多個實施例中，硬化UV膠的溫度可介於10℃和40℃之間。
在步驟616，堆疊之晶圓結構53在一溫度(例如120℃) 烘乾以加熱剝離熱剝離膠帶44，使得載體基板上的鑽石底氮化鎵晶圓55和光學平板42分離。此時，載體基板上的鑽石底氮化鎵晶圓55指鑽石底氮化鎵晶圓40、黏著劑層48及載體基板50，以及可選地一個或多個保護塗層56和塗佈層46之堆疊。在多個實施例中，熱剝離膠帶44可在不造成黏著劑層48軟化的溫度剝離。
在步驟618，剝除膠帶以產生最終之載體基板上的鑽石底氮化鎵晶圓55(或等同地，安裝好的晶圓)。
在多個實施例中，在約一小時的加工時間達成受控制的厚度及具有小於20 mm的彎曲度及翹曲度之安裝好的晶圓。此種安裝好的晶圓適合用於半導體裝置加工。再者，在裝置加工後，載體基板50可經由在250℃加熱安裝好的晶圓結構55約10分鐘而剝離。經由加熱安裝好的晶圓，更明確地為加熱黏著劑48，拆卸載體基板50係安裝的有例但非必要條件。讓膠可支持於溫度200℃但在250℃被拆卸之能力係非常有用的。200℃為許多製造程序所容許的，且250℃也不是很難達到的溫度。這適當的拆卸溫度讓程序變簡單及容易達成。像是在升溫時滑動的其他技術為可行的，但他們需要在室溫下被固定。為了這個原因，替代實施例係將鑽石及石英預先塗佈熱塑性材料，使得拆卸後留下乾淨的石英晶圓，其中熱塑性層可設置於載體基板50和鑽石底氮化鎵晶圓40的鑽石側之間。在多個實施例中，可用熱塑性層取代熱膠帶44，其中熱塑性層(例如brewer bond 305)被旋轉塗佈並烘乾到220℃以移除溶劑。發現此方法提供一種與使用熱剝離膠層44的相比可重複性更高的方法。用熱塑性材料塗佈鑽石允許在250℃以上滑動剝離。
雖然背側加工的標準安裝技術係依靠待加工的晶圓的一致的厚度及在薄晶圓和載體之間的精準的CTE匹配(舉例來說，薄的矽晶圓和矽載體晶圓)，但在多個實施例中，將CTE不匹配之晶圓進行結合。在多個實施例中，選擇熱膨脹係數與鑽石底氮化鎵晶圓的鑽石(或簡稱為鑽石)接近於匹配的載體基板，並藉由UV感光黏著劑在室溫下將其黏附於鑽石底氮化鎵晶圓的鑽石側。在多個實施例中，載體基板的CTE可與鑽石接近匹配但小於或等於鑽石的CTE。若載體基板的CTE大於鑽石，則在加熱鑽石期間載體基板處於拉伸狀態下並容易破裂。相反地，若載體基板的CTE小於鑽石的CTE，則加熱時，載體基板處於壓縮狀態且更加穩定。
在多個實施例中，經由使用UV膠在室溫下黏著，安裝程序被簡化且載體基板和鑽石之間的CTE差不會導致用於光刻(lithography)步驟之鑽石的機械性彎曲。在多個實施例中，可在光刻將發生的溫度(或在幾度內) 執行黏著，使得鑽石底氮化鎵維持平坦。可使用經由UV暴露而固定的UV膠以在正確溫度黏附載體基板。在多個實施例中，亦可接受在室溫下固定的替代物，像是環氧樹脂。在多個實施例中，UV膠因為可重複加工用更長的時間，然後在準備好的時候固定，而非在黏著劑固定前須等待固定的時間而為較佳的實施例。熱固定黏著劑因為其係在高於光刻溫度的溫度下固定，並且除非鑽石底半導體的CTE與載體精確地匹配，否則在其冷卻到光刻溫度時晶圓會彎曲，故熱固定黏著劑可能是不可接受的。
在多個實施例中，使用石英載體基板和用於安裝鑽石底半導體晶圓的低溫UV黏著劑的結合，以處理熱不匹配問題並最小化晶圓彎曲。在多個實施例中，有助於達成超平坦的安裝的鑽石底氮化鎵晶圓的另一變形例為使用包括具有選定的不同熱膨脹係數的層之載體基板，使得內部殘留應力確保接近零彎曲。舉例來說，除了具有低於鑽石的熱膨脹係數(CTE)的層(如由先前描述石英載體基板提供)以外，載體基板可包括具有高於鑽石的熱膨脹係數(CTE)的層(如矽)。
在多個實施例中，提供包括多於一層的不同材料之載體基板，使得這些層的CTE差導致安裝的鑽石底氮化鎵晶圓在厚度均勻度、彎曲度及翹曲度方面具有所需的機械規格。再者，若適當選擇層，則可在室溫甚至高溫結合程序後達成這些規格。在多個實施例中，經由選定高於鑽石的CTE之材料(如矽)及低於鑽石的CTE之材料(如石英)以及小心地選擇各層的厚度和各層在晶圓堆中的順序，在冷卻至室溫時內部殘留應力確保接近零彎曲。
在多個實施例中，載體基板可因而包括兩層或多層，其中至少兩層必需具有不同的CTE。至少一層可具有大於鑽石的CTE。在多個實施例中，可選定材料、厚度及層結構使得： a.     在後續裝置製造期間，安裝的載體晶圓將經歷之所有溫度下鑽石處於未拉伸狀態或壓縮狀態(通常介在室溫和250℃之間)。 b.     各組成層中的應力未超過該層的強度。 c.      系統可為了特定結合溫度而進行優化-若晶圓在例如， 200℃ vs 300℃結合，則可改變優化的材料及厚度。
鑑於上述情況，某些實施例包括載體基板，其除了包括具有低於鑽石的熱膨脹係數(CTE)的層(石英)以外，還包括具有高於鑽石的熱膨脹係數(CTE)的層(如矽)。此種多層載體基板可使用經由加熱硬化的高分子黏著劑黏附於鑽石底半導體晶圓。在多個實施例中，可在載體基板和鑽石底半導體晶圓的鑽石側之間提供黏著劑，並也可在載體基板的多層之間提供黏著劑。再者，在多個實施例中，可在載體基板和鑽石底半導體晶圓的鑽石側之間提供熱剝離黏著劑，以允許載體基板在使用後剝離。舉例來說，可提供由結合後在暴露超過220℃的溫度(或依據裝置製造程序的溫度超過250℃或更高)時剝離之材料形成的熱剝離黏著劑，以讓載體基板在鑽石底半導體晶圓上的半導體裝置製造後被移除及再利用。
第5圖繪示根據本發明的實施例之用於結合多層載體基板和鑽石底氮化鎵晶圓的配置。如上所述，第5圖的載體基板上的鑽石底氮化鎵晶圓的層結構相似於第4圖，其不同處在於載體基板70可包括至少兩層：具有高於鑽石的熱膨脹係數(CTE)之單層64(例如矽)及具有低於鑽石的CTE之另一層66(例如石英)。第5圖的載體基板上的鑽石底氮化鎵晶圓也可包括：設置層64和層66之間的黏著劑68，以及熱剝離黏著劑62。在多個實施例中，結合載體基板70於鑽石底氮化鎵晶圓60之黏著劑層67可相似於第4圖的黏著劑層48。
值得一提的是，保護塗層74和熱剝離膠帶72為可選的且分別相似於其對應部分56和44。同樣地，在平板69(例如光學平板)將鑽石底氮化鎵晶圓60和載體基板70對著光學平板61壓之前，相似於環狀間隔晶圓54之環狀間隔晶圓(未繪示在第5圖)可設置於鑽石底氮化鎵晶圓60和載體基板70周圍。
亦值得一提的是，將載體基板70安裝於鑽石底氮化鎵晶圓60的步驟相似於第6圖中的流程圖600的步驟。舉例來說，在多個實施例中，鑽石底氮化鎵晶圓60(約120 mm的厚度)係對著光學平板61下壓。在多個實施例中，熱剝離黏著劑62可選地提供在鑽石底氮化鎵晶圓60的鑽石側。在多個實施例中，載體基板70可包括矽晶圓64(約295 mm的厚度)及經由高溫高分子黏著劑68結合於矽晶圓64的石英晶圓66。載體基板70可使用高溫高分子黏著劑67黏著於鑽石底氮化鎵晶圓60(結合溫度350℃)，其中黏著劑67可由與黏著劑68相同的材料形成。在多個實施例中，旋轉塗佈高溫高分子黏著劑層67和高溫高分子黏著劑層68，在350℃進行結合程序，且在結合期間使用另外的光學板69施加約1000 N的壓力。在真空下也有利於進行結合，以有助在黏著劑層67和黏著劑層68之間移除氣泡(air pocket)。
已經發展應力模式以幫助設計載體基板。現在認為第5圖概述的外型係有利的，由於： a.     容易取得載體基板的晶圓材料(如石英和矽)，其比熱匹配鑽石載體基板便宜； b.     已經證實晶圓可被研磨(ground)到所需厚度，即晶圓不需薄到難以處理；以及 c.      此設計在室溫的彎曲在規格內。
所提出的結構的鑽石中應力使得鑽石層在其層的整體厚度處於壓縮狀態(壓縮應力)中。矽層64整體處於位於其拉伸強度 (＞200 MPa) 之下的程度的拉伸狀態中。
模組提出彎曲對於載體晶圓層厚度係高度敏感的及因此對於任何給定設計而言，將晶圓磨到理想厚度需要高精準度。舉例來說，第5圖所示及上述的配置中，減少12 µm的石英晶圓厚度中導致彎曲增加而超出規格要求。系統對於層厚度和熱應力的敏感度可經由使用具有與鑽石的CTE更相近匹配的CTE的材料而減少。然而，符合此需求之便宜且可用的晶圓材料之取用受限於商業應用。再者，應值得一提的是，晶圓厚度的具體結合將取決於所使用材料的結合、鑽石底氮化鎵晶圓的厚度及結合溫度。本文已證實多層載體基板的方法係可行的且提供此揭露教示此方法之變形可輕易地被設計出以用於特定實施例及應用。
本文描述的方法能製造載體基板上的鑽石底半導體晶圓，其包括： 鑽石底半導體晶圓；以及 與鑽石底半導體晶圓的鑽石側結合的載體基板， 其中載體基板包括至少一具有低於鑽石的熱膨脹係數(CTE)的層， 其中載體基板利用黏著劑結合於鑽石底半導體晶圓的鑽石側，以及 其中結合的載體基板上的鑽石底半導體晶圓具有下列特性： 總厚度變化不超過40 µm，且較佳地不超過30 µm、20 µm或10 µm； 晶圓彎曲度不超過100 µm，且較佳地不超過80 µm、60 µm、40 µm或20 µm； 晶圓翹曲度不超過40 µm，且較佳地不超過20 µm。
在多個實施例中，載體基板(50, 70)可由具有低於鑽石的熱膨脹係數(CTE)的材料的單層(如石英)形成或替換地，可包含多於一層：除了具有低於鑽石的熱膨脹係數(CTE)的層以外，還包括具有高於鑽石的熱膨脹係數(CTE)的層(如矽)且還包括具有低於鑽石的熱膨脹係數(CTE)的層。再者，載體基板上的鑽石底半導體晶圓結構也可包括熱剝離黏著劑62在載體基板70和鑽石底半導體晶圓60的鑽石側之間，以允許載體基板70在使用後剝離。
本文描述的方法能夠達成在至少50 mm、75 mm、100 mm或150 mm的直徑之總厚度變化、晶圓彎曲度及晶圓翹曲度的需求。在這點上，將值得一提的是，隨著晶圓直徑的增加，其變得越難去維持平坦的幾何形狀，但許多應用需大直徑(大面積)的晶圓。如此，本發明實施例的重要特徵為即使在大面積晶圓也可達成平坦的幾何形狀。載體基板上的鑽石底半導體晶圓的典型尺寸如下：晶圓厚度在200 µm到1 mm的範圍內；晶圓的直徑在40 mm到200 mm的範圍內；鑽石底半導體晶圓的厚度在50 µm到300 µm的範圍內。
雖然本發明已參考實施例具體繪示及描述，將理解的是所屬技術領域中具有通常知識者可進行形式及細節上的各種改變而不悖離由所附申請專利範圍所界定的本發明的範圍。對於所屬技術領域中具有通常知識者而言為顯而易見的是，前述示例子及實施例為例示性而不限制本發明的範圍。意圖使對所屬技術領域中具有通常知識者在讀完說明書以及研究圖式後顯而易見的所有變更、增強、均等物、結合及改善被包括在本發明的真正精神及範圍內。
1、40、60‧‧‧鑽石底氮化鎵晶圓
2‧‧‧氮化鎵層
4‧‧‧鑽石層
5、42、61‧‧‧光學平板
6、50、70‧‧‧載體基板
7‧‧‧鑽石底半導體晶圓
8、48、67、68‧‧‧黏著劑
9、44、72‧‧‧熱剝離膠帶
46‧‧‧塗佈層
52、69‧‧‧平板
53‧‧‧堆疊結構
54‧‧‧環狀矽間隔晶圓
55‧‧‧載體基板上的鑽石底氮化鎵晶圓
56、74‧‧‧塗層
64‧‧‧矽晶圓
66‧‧‧石英晶圓
600‧‧‧流程圖
602、604、606、608、610、612、614、616、618‧‧‧步驟
為了本發明的較佳理解及示出其如何產生效用，本發明的實施例現將參照附圖藉由僅為示例之方式來描述，其中：
第1圖繪示呈現晶圓彎曲之獨立式鑽石底氮化鎵晶圓；
第2圖繪示結合載體基板但仍呈現晶圓彎曲之鑽石底氮化鎵晶圓；
第3(a)圖到第3(c)圖根據本發明的實施例繪示包含安裝結合載體基板之鑽石底氮化鎵晶圓的步驟以減少晶圓彎曲，其包括從呈現晶圓彎曲之獨立式鑽石底氮化鎵晶圓開始(第3(a)圖)、對著光學平板之鑽石底氮化鎵晶圓的前端調整(第3(b)圖)及於載體基板和鑽石底氮化鎵晶圓的結合使用UV黏著劑和具有低於鑽石的熱膨脹係數的載體基板 (第3(c)圖)；
第3(d)圖繪示根據本發明的實施例之設置熱膠帶(thermal tape)於光學平板之上的可選步驟；
第4圖繪示根據本發明的實施例之用於載體晶圓至鑽石底氮化鎵晶圓的結合之適合的安裝配置；
第5圖繪示根據本發明的實施例之使用多層載體基板之用於載體基板和鑽石底氮化鎵晶圓的結合之其他適合的安裝配置；
第6圖繪示根據本發明的實施例闡述安裝鑽石底氮化鎵晶圓於載體晶圓之例示性步驟的流程圖。
40‧‧‧鑽石底氮化鎵晶圓
42‧‧‧光學平板
44‧‧‧熱剝離膠層
46‧‧‧塗佈層
48‧‧‧黏著劑
50‧‧‧載體基板
52‧‧‧平板
53‧‧‧堆疊結構
54‧‧‧環狀矽間隔晶圓
55‧‧‧載體基板上的鑽石底氮化鎵晶圓
56‧‧‧塗層

Claims (20)

  1. 一種安裝鑽石底半導體晶圓於載體基板之上的方法，該方法包含： 設置一鑽石底半導體晶圓於一光學平板之上，該鑽石底半導體晶圓包括一鑽石層及一半導體層，並排列為使該半導體層面向該光學平板； 設置一黏著劑層於該鑽石底半導體晶圓的該鑽石層之上； 設置一載體基板於該黏著劑層之上，該載體基板包括一具有低於鑽石的熱膨脹係數(CTE)的層； 對著該光學平板下壓該載體基板，並結合該載體基板於該鑽石底半導體晶圓，以在對著該光學平板下壓該載體基板時形成一載體基板上的鑽石底半導體晶圓；以及 自該光學平板分離該載體基板上的鑽石底半導體晶圓。
  2. 如申請專利範圍第1項所述之方法，其中，在自該光學平板分離該載體基板上的鑽石底半導體晶圓之步驟後，該載體基板上的鑽石底半導體晶圓具有下列特性： 總厚度變化不超過40 µm； 晶圓彎曲度不超過100 µm；以及 晶圓翹曲度不超過40 µm。
  3. 如申請專利範圍第1項所述之方法，其中結合步驟包括在10℃和40℃之間的溫度硬化該黏著劑層。
  4. 如申請專利範圍第1項所述之方法，其中該黏著劑層包括暴露於UV光時會硬化的UV膠，而結合步驟包括將該黏著劑層暴露於UV光。
  5. 如申請專利範圍第1項所述之方法，其中該黏著劑層包括一熱剝離黏著劑材料，進一步包括： 加熱該熱剝離黏著劑材料，以從而自該鑽石底半導體晶圓剝離該載體基板。
  6. 如申請專利範圍第1項所述之方法，其中該黏著劑層包括一高分子黏著劑材料且結合步驟包括經由加熱硬化該黏著劑層。
  7. 如申請專利範圍第1項所述之方法，其中該載體基板包括一具有高於鑽石的熱膨脹係數(CTE)的另外的層。
  8. 如申請專利範圍第7項所述之方法，其中該具有高於鑽石的熱膨脹係數(CTE)的另外的層係由矽形成。
  9. 如申請專利範圍第7項所述之方法，其中於該具有低於鑽石的熱膨脹係數(CTE)的層和該具有高於鑽石的熱膨脹係數(CTE)的另外的層之間提供有一黏著劑層。
  10. 如申請專利範圍第1項所述之方法，其進一步包括： 設置一熱剝離膠帶於該鑽石底半導體晶圓的該半導體層和該光學平板之間。
  11. 如申請專利範圍第1項所述之方法，其進一步包括： 設置一保護塗層於該鑽石底半導體晶圓的該半導體層之上。
  12. 如申請專利範圍第1項所述之方法，其進一步包括： 設置一熱剝離黏著劑層於該載體基板和該鑽石底半導體晶圓之間。
  13. 一種製造半導體裝置結構的方法，其包括： 製造一個或多個半導裝置結構在根據如申請專利範圍的1項所述之方法形成之該載體基板上的鑽石底半導體晶圓之該半導體層上，並同時將該載體基板上的鑽石底半導體晶圓維持在一裝置製造溫度，在該裝置製造溫度中，該載體基板與該鑽石底半導體晶圓之結合被維持；以及 在製造一個或多個半導裝置結構之後，經由將該載體基板上的鑽石底半導體晶圓加熱到超過該裝置製造溫度之溫度，使得該載體基板與該鑽石底半導體晶圓之結合被破壞，以將該載體基板從該鑽石底半導體晶圓剝離。
  14. 一種載體基板上的鑽石底半導體晶圓，其包括： 一鑽石底半導體晶圓，具有一鑽石側和一半導體側； 一載體基板，設置於該鑽石底半導體晶圓的該鑽石側之上，並包括至少一具有低於鑽石的熱膨脹係數(CTE)的層；以及 一黏著劑層，設置於該鑽石底半導體晶圓的該鑽石側和該載體基板之間，以結合該載體基板於該鑽石底半導體晶圓， 其中，該載體基板上的鑽石底半導體晶圓具有下列特性：        總厚度變化不超過40 µm；        晶圓彎曲度不超過100 µm；以及        晶圓翹曲度不超過40 µm。
  15. 如申請專利範圍第14項所述之載體基板上的鑽石底半導體晶圓，其中該載體基板包括一具有高於鑽石的熱膨脹係數(CTE)的層。
  16. 如申請專利範圍第14項所述之載體基板上的鑽石底半導體晶圓，其進一步包括： 一熱剝離黏著劑層，設置於該載體基板和該鑽石底半導體晶圓之間。
  17. 如申請專利範圍第14項所述之載體基板上的鑽石底半導體晶圓，其中該黏著劑層包括藉由UV光硬化的UV膠。
  18. 如申請專利範圍第14項所述之載體基板上的鑽石底半導體晶圓，其進一步包括： 一保護塗層，設置於該鑽石底半導體晶圓的該半導體層之上。
  19. 如申請專利範圍第14項所述之載體基板上的鑽石底半導體晶圓，其中該載體基板上的鑽石底半導體晶圓在至少50 mm、75 mm、100 mm或150 mm的直徑符合總厚度變化、晶圓彎曲度及晶圓翹曲度的特性。
  20. 如申請專利範圍第14項所述之載體基板上的鑽石底半導體晶圓，其中該鑽石底半導體晶圓包括氮化鎵(gallium nitride)。
TW105137983A 2015-11-20 2016-11-18 用於裝置加工之鑽石底半導體晶圓之安裝技術 TWI706505B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562257786P 2015-11-20 2015-11-20
US62/257,786 2015-11-20

Publications (2)

Publication Number Publication Date
TW201729336A true TW201729336A (zh) 2017-08-16
TWI706505B TWI706505B (zh) 2020-10-01

Family

ID=55274552

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109131007A TWI752624B (zh) 2015-11-20 2016-11-18 用於裝置加工之鑽石底半導體晶圓之安裝技術
TW105137983A TWI706505B (zh) 2015-11-20 2016-11-18 用於裝置加工之鑽石底半導體晶圓之安裝技術

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109131007A TWI752624B (zh) 2015-11-20 2016-11-18 用於裝置加工之鑽石底半導體晶圓之安裝技術

Country Status (8)

Country Link
US (2) US20180315637A1 (zh)
JP (1) JP6895957B2 (zh)
KR (1) KR102046405B1 (zh)
CN (1) CN108475619B (zh)
DE (1) DE112016005340T5 (zh)
GB (1) GB2544563B (zh)
TW (2) TWI752624B (zh)
WO (1) WO2017087255A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204282B (zh) * 2017-06-26 2019-07-09 北京科技大学 一种基于非自支撑GaN对粘制备金刚石基GaN的方法
CN112599435A (zh) * 2020-12-08 2021-04-02 上海华力集成电路制造有限公司 监测非晶碳膜放电缺陷的方法和结构
KR20230116016A (ko) 2021-02-04 2023-08-03 미쓰비시덴키 가부시키가이샤 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법
CN113078093B (zh) * 2021-03-24 2022-08-19 长江存储科技有限责任公司 制造半导体器件的方法、仿形晶圆

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263586A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 樹脂封止型半導体装置および半導体実装装置
JP3317094B2 (ja) * 1994-06-09 2002-08-19 住友電気工業株式会社 ウエハ−及びその製造方法
DE69508679T2 (de) * 1994-06-09 1999-08-12 Sumitomo Electric Industries, Ltd., Osaka Wafer und Verfahren zur Herstellung eines Wafers
JPH11145437A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US7132309B2 (en) * 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
US6659161B1 (en) * 2000-10-13 2003-12-09 Chien-Min Sung Molding process for making diamond tools
CN100537147C (zh) * 2000-12-01 2009-09-09 东洋橡膠工业株式会社 研磨垫及其制造方法和研磨垫用缓冲层
US20020115263A1 (en) 2001-02-16 2002-08-22 Worth Thomas Michael Method and related apparatus of processing a substrate
US7041579B2 (en) * 2003-10-22 2006-05-09 Northrop Grumman Corporation Hard substrate wafer sawing process
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
WO2006113539A2 (en) 2005-04-13 2006-10-26 Group4 Labs, Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US20080302481A1 (en) * 2007-06-07 2008-12-11 Tru-Si Technologies, Inc. Method and apparatus for debonding of structures which are bonded together, including (but not limited to) debonding of semiconductor wafers from carriers when the bonding is effected by double-sided adhesive tape
JP5788173B2 (ja) * 2007-06-25 2015-09-30 ブルーワー サイエンス アイ エヌシー． 高温スピンオン仮接合用組成物
JP2010251978A (ja) * 2009-04-14 2010-11-04 Shin-Etsu Chemical Co Ltd 複合化された圧電基板の製造方法および複合化された圧電基板
JP5455445B2 (ja) * 2009-05-29 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
CN102034772B (zh) * 2009-09-30 2013-02-27 宋健民 钻石底半导体装置及其相关方法
CN102130077A (zh) * 2010-01-14 2011-07-20 宋健民 具有单层钻石颗粒的均热板及其相关方法
US9159595B2 (en) * 2010-02-09 2015-10-13 Suss Microtec Lithography Gmbh Thin wafer carrier
JP2012038948A (ja) * 2010-08-09 2012-02-23 Denki Kagaku Kogyo Kk Ｌｅｄ発光素子用金属基複合材料基板、その製造方法及びｌｅｄ発光素子。
WO2012118700A1 (en) * 2011-02-28 2012-09-07 Dow Corning Corporation Wafer bonding system and method for bonding and debonding thereof
GB201121666D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Synthetic diamond coated compound semiconductor substrates
JP2012084913A (ja) * 2011-12-22 2012-04-26 Sharp Corp 半導体積層構造体及びその製造方法
CN104285001A (zh) * 2012-02-29 2015-01-14 六号元素技术美国公司 金刚石载氮化镓晶片以及制造设备和制造方法
JP2013236016A (ja) * 2012-05-10 2013-11-21 Fuji Electric Co Ltd 半導体装置の製造方法
TWI525865B (zh) * 2012-06-15 2016-03-11 Nat Univ Chung Hsing Semiconductor luminescent wafers
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
KR20150023540A (ko) * 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
US9318674B2 (en) * 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
US10439107B2 (en) * 2013-02-05 2019-10-08 Cree, Inc. Chip with integrated phosphor
US10103048B2 (en) * 2013-08-28 2018-10-16 Brewer Science, Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
US10074816B2 (en) * 2014-12-22 2018-09-11 Industrial Technology Research Institute Substrate structure for electronic device and production method thereof
US9412706B1 (en) * 2015-01-29 2016-08-09 Micron Technology, Inc. Engineered carrier wafers

Also Published As

Publication number Publication date
US11404300B2 (en) 2022-08-02
JP6895957B2 (ja) 2021-06-30
GB201521836D0 (en) 2016-01-27
GB2544563B (en) 2019-02-06
WO2017087255A1 (en) 2017-05-26
TWI706505B (zh) 2020-10-01
JP2018538684A (ja) 2018-12-27
US20200227301A1 (en) 2020-07-16
TW202111855A (zh) 2021-03-16
CN108475619B (zh) 2022-08-23
GB2544563A (en) 2017-05-24
CN108475619A (zh) 2018-08-31
DE112016005340T5 (de) 2018-08-02
TWI752624B (zh) 2022-01-11
US20180315637A1 (en) 2018-11-01
KR20180067664A (ko) 2018-06-20
KR102046405B1 (ko) 2019-11-19

Similar Documents

Publication Publication Date Title
US11404300B2 (en) Mounting of semiconductor-on-diamond wafers for device processing
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
KR102167321B1 (ko) 캐리어 상의 분리 가능한 기판
KR101193308B1 (ko) 서포트플레이트의 첩부장치
TWI774671B (zh) 結合兩基材之方法與裝置
TW201104732A (en) Thin wafer structure and method
JP6148532B2 (ja) 貼付装置及び貼付方法
JP6121116B2 (ja) ウェーハの加工方法
KR20060059826A (ko) 서포트플레이트의 첩부방법
JP6067348B2 (ja) ウェーハの加工方法
JP2017092791A (ja) 複合基板の製造方法
JP4462940B2 (ja) 半導体装置の製造方法
JP2014049537A (ja) ウェーハの加工方法
CN112526660B (zh) 在弯曲表面上制造纳米光栅的方法、光学器件及电子设备
TW201320176A (zh) 構件剝離方法及構件剝離裝置
JP6132502B2 (ja) ウェーハの加工方法
JP2010210735A (ja) 光学物品の製造方法
Wuensch et al. Temporary wafer bonding-key technology for MEMS devices
JP2017079439A (ja) 複合基板の製造方法
JP6125170B2 (ja) ウェーハの加工方法
JP2005243780A (ja) ウエハ支持部材及びウエハの加工方法
WO2021251018A1 (ja) 仮接着方法、デバイスウエハ加工方法、仮接着用積層体及びデバイスウエハ加工用積層体
TW202133308A (zh) 襯底支撐構件及其應用方法
CN117684131A (zh) 一种树脂光波导基底的镀膜方法
TW201915556A (zh) 用於軟性顯示器之透明聚醯亞胺複合膜及其製造方法