CN104380437A - 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割 - Google Patents

使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割 Download PDF

Info

Publication number
CN104380437A
CN104380437A CN201380031988.1A CN201380031988A CN104380437A CN 104380437 A CN104380437 A CN 104380437A CN 201380031988 A CN201380031988 A CN 201380031988A CN 104380437 A CN104380437 A CN 104380437A
Authority
CN
China
Prior art keywords
glue
curable
glued membrane
wafer
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380031988.1A
Other languages
English (en)
Inventor
M·K·乔杜里
W-S·类
T·伊根
B·伊顿
M·R·亚拉曼希里
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104380437A publication Critical patent/CN104380437A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B23K26/0661—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks disposed on the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)

Abstract

本发明揭示使用UV可固化胶膜进行激光与等离子体蚀刻的晶圆切割法。形成掩模以覆盖该些形成在晶圆上的集成电路(IC)和任何用于为IC提供连接界面的凸块。利用双面UV可固化胶膜使该半导体晶圆与载体基板耦合。利用激光划线法对该掩模进行图案化以提供具有缝隙的图案化掩模。该图案暴露出位在多个薄膜层(该等薄膜层形成集成电路)下方之该半导体晶圆的多个区域。随后通过该图案化掩模中的缝隙而蚀刻该半导体晶圆以切割该等IC。利用UV照射穿过该载体使该UV可固化胶膜部分固化。接着例如利用取放机个别地使该等已切割的IC脱离该部分固化的胶膜，且该部分固化的胶膜仍附着于该载体基板。随后可进一步固化该UV可固化胶膜以从该载体基板上完全去除该膜。

Description

使用双面UV可固化胶膜的激光与等离子体蚀刻晶圆切割
优先权
此申请案为正式申请案并主张享有2012年6月29号申请的美国专利临时申请案第61/666,566号的优先权，本案以引用方式并入该临时申请案的全部内容以供各项目的之用。
背景
1)领域
本发明实施例是关于半导体处理领域，特别是关于切割半导体晶圆的方法，且在每个晶圆的上方具有多个集成电路。
2)相关技术描述
在半导体晶圆处理中，集成电路是形成在由硅或其它半导体材料所组成的晶圆(亦称为基板)上。通常使用半导电性、导电性或绝缘性的各种材料层来形成集成电路。使用各种已知的工艺掺杂、沉积和蚀刻这些材料以形成集成电路。每个晶圆经过处理而形成数量庞大且包含集成电路的个别区域，这些区域又称为晶粒(dice或dies)。
在集成电路形成工艺之后，将该晶圆“切割成小块(diced)”而使个别的晶粒彼此分开以用于进行封装或以未封装的形式用于较大电路中。晶圆切割的两种主要技术是划线法(scribing)及锯切法(sawing)。使用划线法时，使钻石头刻刀沿着预先形成的划线在晶圆表面上移动。这些划线沿着该等晶粒之间的间隔延伸。此等间隔通常称为“街道(street)”。钻石头刻刀沿该等街道在晶圆表面上形成浅刻痕。在例如利用滚子施加压力之后，该晶圆沿着该等划线分开。该晶圆中的裂缝会顺着晶圆基板的晶格结构行进。划线法可用于厚度约10密耳(mil，千分之一英寸)或以下的晶圆。锯切法是目前用于切割较厚晶圆的较佳方法。
使用锯切法时，钻石头锯片以高转速(rpm)旋转接触该晶圆表面并沿着街道锯切该晶圆。该晶圆安装在支撑构件上(例如安装在紧箍于膜框架上的胶膜上)，且该锯片重复施用于垂直及水平街道。划线法或锯切法的其中一个问题是会沿着晶粒的切割边缘形成碎片(chips)和凿口(gouges)。此外，可能形成裂纹，且裂纹可从晶粒的边缘扩展至基板内并导致集成电路无法运作。由于方形或矩形晶粒仅有一面能依结晶结构的方向划线，故划线法的碎片和裂纹问题尤其明显。因此，使晶粒另一面裂开的动作会产生锯齿状的分割线。由于具有碎片和裂纹，因此晶圆上的该等晶粒之间常常需要额外的间隔(spacing)以避免损伤集成电路。此种额外的间隔能使碎片和裂纹与实际的集成电路保持距离。由于需要间隔，使得在标准尺寸的晶圆上可能无法形成如此多的晶粒，且浪费可能用来形成电路的晶圆实际基板面(wafer real estate)。使用锯片会让半导体晶圆上实际基板面的浪费情况恶化。典型锯片刀刃的厚度大约15微米。也因此，为了确保锯片所造成的切口周围的裂纹和其它损伤不会损害到集成电路，通常需使每个晶粒的电路相隔300至500微米。再者，于切割之后，需要着重清洗每个晶粒以去除锯切工艺中所产生的粒子和其它污染物。
亦曾使用等离子体切割法，但同样具有诸多限制。例如，妨碍实施等离子体切割法的其中一个限制可能是成本。用来图案化光阻的标准微影术可能实施成本过高。可能妨碍实施等离子体切割法的另一个限制是在沿着街道进行切割时使用等离子体处理常遇到的金属(例如，铜)可能发生生产问题或产量限制。
概要
本发明实施例系关于使用UV可固化胶膜进行激光与等离子体蚀刻晶圆切割。在一实施例中，切割包含多个集成电路的晶圆的方法包括在该半导体晶圆上方形成掩模(mask)。该掩模覆盖且保护该等集成电路。该掩模亦可覆盖并保护任何从集成电路突出的凸块。该方法包括使用双面紫外光可固化(UV可固化；UV-curable)胶膜使该已掩模晶圆与载体基板耦合(或将该已掩模晶圆固定于载体基板)。该方法进一步包括使用激光划线工艺对该掩模进行图案化以提供具有缝隙的图案化掩模。该等缝隙暴露出该半导体晶圆介于该等集成电路之间的区域。该方法包括通过该图案化掩模中的缝隙而蚀刻该已激光划线的半导体晶圆以形成已切割的集成电路。该方法进一步包括使用UV光照射该UV可固化胶膜，该UV光足以使该UV可固化胶膜的第一面固化并允许该等已切割的集成电路脱离该UV可固化胶膜。
在一实施例中，切割包含多个集成电路的半导体晶圆的方法包括利用双面UV可固化胶膜使已掩模的结晶硅基板与载体基板耦合。以激光划线工艺将该掩模图案化，且使至少二氧化硅层、低介电常数(K)材料层及铜层图案化以暴露出该硅基板介于该等集成电路之间的区域。该方法包括蚀刻该硅基板以穿透该等暴露出的区域而形成已切割的集成电路。该方法进一步包括在固化第二胶面之前，使用紫外(UV)光照射该UV可固化胶膜以固化第一胶面。该方法包括使该等已切割的集成电路脱离该UV可固化胶膜的已固化面。
在一实施例中，用于切割具有多个集成电路的半导体晶圆的系统包含激光划线设备以图案化配置在该半导体晶圆上的掩模。该激光划线设备是用于进一步对至少二氧化硅层、低介电常数材料层和铜层进行图案化以暴露出该硅基板介于该等集成电路之间的区域。该系统进一步包含等离子体蚀刻腔室以用于蚀刻该硅基板以穿透该等暴露的区域而形成已切割的集成电路。紫外(UV)光源是用于照射该UV可固化胶膜并使该UV可固化胶膜的第一胶面比第二胶面固化得更完全。晶粒采集器是用于使该等已切割的集成电路脱离该部分固化的UV可固化胶膜。该系统进一步包含工厂接口。该激光划线设备可与工厂接口耦合。该等离子体蚀刻腔室亦可与工厂界面耦合。该激光划线设备与该等离子体蚀刻腔室可经调整以例如利用静电吸引方式夹持住该基板载体。
附图简述
所示之本发明实施例是作为示范而非限制之用，且配合图式参阅以下详细描述可更完整地了解本发明实施例，该等图式如下：
图1A为流程图，其图示根据本发明实施例切割含有多个集成电路的半导体晶圆的方法中的操作步骤；
图1B为流程图，其图示根据本发明实施例切割含有多个集成电路的半导体晶圆的方法中的操作步骤；
图2A图示根据本发明实施例执行切割半导体晶圆的方法期间，含有多个集成电路的半导体晶圆对应图1A的操作步骤101时的剖面图；
图2B图示根据本发明实施例执行切割半导体晶圆的方法期间，含有多个集成电路的半导体晶圆对应图1A和图1B的操作步骤104时的剖面图；
图2C图示根据本发明实施例执行切割半导体晶圆的方法期间，含有多个集成电路的半导体晶圆对应图1A和图1B的操作步骤106时的剖面图；
图3根据本发明实施例图示在半导体晶圆或基板的街道区域中可能出现的材料堆叠的剖面图；
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H及图4I根据本发明实施例图示在切割半导体晶圆的方法中的各种操作步骤，对应操作步骤101、102、104、106、107、108、110和112的剖面图；及
图5根据本发明实施例图示用于进行激光与等离子体切割晶圆或基板的工具布局的方块图。
详细描述
本发明描述切割半导体晶圆的方法，在每个晶圆上具有多个集成电路。在以下叙述中，提出诸多特定细节，例如使用UV可固化胶膜(UV-curable adhesivefilm)进行激光及等离子体蚀刻晶圆切割法，藉以彻底了解本发明实施例。所属技术领域技术人员将明白无需遵照此等特定细节也可实施本发明实施例。在其它例子中，并不详细描述已为人所熟知的态样(例如，集成电路制造法)，以避免不必要地模糊本发明实施例。再者，应可了解附图中所示的各种实施例为例示性表示法且未必按比例绘制。
可实施包含最初激光划线及后续等离子体蚀刻的混合式晶圆或基板切割工艺以进行晶粒切割。激光划线工艺可用来干净地去除掩模层、有机和无机介电层及器件层。在露出晶圆或基板或部分蚀刻晶圆或基板之后，则可终止激光蚀刻工艺。接着可使用该切割工艺的等离子体蚀刻部分来蚀刻穿透该晶圆或基板的主体(例如贯穿整块单晶硅)以进行晶粒(die)或芯片(chip)切割或分割。
在混合式晶圆或基板切割工艺中，晶圆会经过特别处理以进行切割和收获已分割的晶粒。通常使用UV可固化胶膜(例如，UV解除性切割用胶带，UV-release dicing tape)将欲切割的晶圆安装在载体基板上。载体基板可让UV照射穿透以允许对该UV可固化胶膜进行后续的可控制固化，且亦能承受在等离子体蚀刻腔室内的机械性操作及夹持动作以用于控制晶圆温度。载体应亦能确保已分割晶粒洁净以利于后续晶粒拾取。相较于将晶圆安装在切割胶带及胶带框架上(此方式可能需要进行接口接口处的专门机械操作以送入等离子体蚀刻腔室中)，本发明实施例包括使用与半导体晶圆具有相似机械性质和电性的坚硬UV透光性晶圆(UV transparent wafer，例如但不限于玻璃)。
在实施例中，半导体晶圆安装在双面UV可固化胶膜的第一胶面上，且该UV可固化胶膜的第二胶面则安装在载体基板上。在此种方式中，胶带框架不参与等离子体蚀刻阶段且可进一步同样避免参与在等离子体蚀刻阶段之前进行的激光划线工艺。经等离子体蚀刻后，使该UV可固化胶膜暴露在UV照射下以使该胶膜安装有该等晶粒的第一胶层固化。随后，可从UV可固化胶膜上拾取独立晶粒，或可使用框架将第二切割胶带贴在该半导体晶圆的正面并从该UV可固化胶膜上一次取下全部晶粒，且接着从该贴有胶带的框架上拾取独立晶粒以供后续操作之用(例如封装或组装操作)。
在实施例中，适合进行上述方法的晶圆厚度约为120微米或更厚。以IC存储芯片为例，当存储容量增加，多芯片功能(multichip functions)及持续地封装微型化可能需要超薄晶圆切割法。对于逻辑器件芯片/处理器而言，主要挑战在于提升IC性能及低介电常数材料和其它材料的采用上。范围约100微米至760微米的晶圆厚度可用于此类用途以确保具有足够的芯片完整性。处理器芯片设计人员/制造厂商可能在晶圆街道中设置测试元件群组(TEG，或测试用图案)及对准图案。因此至少在晶圆的顶表面上可能需要范围约50微米至100微米的切口宽度(kerf width)以分开相邻的芯片并仅去除该测试用图案。主要焦点在于如何达到无分层现象和有效率的切割工艺。
就基于钻石锯片切割法的纯机械式方法而言，当用于切割低介电常数晶圆时，即使大幅降低速度(例如从一般的40～100毫米/秒降到2～3毫米/秒)，在大多数的低介电常数晶圆切割工艺中通常无可避免会因机械应力而产生碎片和分层/裂纹。纯粹基于激光烧蚀作用(Pure laser ablation)的切割技术面临提高产量、维持所需的晶粒强度和侧壁粗糙度及当为解决所需产量而使用高功率时需降低分层与芯片崩裂(chipout)机率的巨大挑战。
有数种混合式技术结合激光与常规切锯法来解决低介电常数晶圆的切割难题。首先，以激光划穿该街道内的顶层钝化结构与金属结构，机械式切割锯片难以切穿该等结构。接着，使用锯片切穿实际的硅(Si)基板。此种混合式工艺可能速度极慢且具有一般的机械式切锯问题。例如，仍然存在钻石锯片切割法产生机械应力本身所带来的晶圆背部碎片问题。
此外，企图减轻低k介电材料堆叠因激光造成正面碎片及分层情形。例如，在一方法中，密封环围绕着每个晶粒以阻止层间介电层与金属层的剥离/分层现象扩大。亦可在该街道中任何没有对准图案或测试用图案的地方，于该街道内的钝化层下方增设方形且为某种铜密度(例如，通常为20～80％)的铜网格(称为假性填充或假性平铺金属)。此种方法有助于抑制分层与碎片剥落现象。对于100微米或更厚的晶圆而言，当进行切割时，晶圆的硬度可能足以将该晶圆直接放置在安装胶带上而无需使用晶粒接着膜(DAF)，因此不会涉及DAF切割工艺。
文中所述实施例可解决厚度范围约100微米至800微米且更佳约100微米至600微米的IC晶圆(尤其是含有处理器芯片)切割应用。此外，本发明实施例可解决在晶圆正面上测得可接受的切口宽度范围约50微米至200微米且更佳约50微米至100微米的IC晶圆切割应用问题。在激光/锯切混合式工艺中，在晶圆正面上测得范围约50～100微米的切口宽度，对应到晶圆背侧所测得的一般切口宽度则约为30～50微米。一或多个实施例是关于使用上述激光划线与等离子体蚀刻混合式方法切割晶圆。
图1A图示根据本发明实施例切割含有多个集成电路的半导体晶圆的方法100中的操作步骤。图1B图示根据本发明实施例切割含有多个集成电路的半导体晶圆的方法140中的操作步骤。图1B的方法140是图1A中较通用的方法100的一个示例性实施例。图2A～2C图示在执行方法100及方法140期间，含有多个集成电路的半导体晶圆的剖面图，同时图4A～4I图示在执行方法100和方法140期间，半导体晶圆与载体基板接合和分离时的剖面图。
参阅流程图100的操作步骤101，且该操作步骤对应图2A，方法包括在半导体晶圆或基板204上方形成掩模202。晶圆或基板204设置在双面UV可固化胶膜214上。双面UV可固化胶膜214可进一步设置在基板上(图2A～2C中未示出基板)，此将配合图4A～4I做更详细描述。如图4A所示，掩模410可能是文中所述用于掩模202的材料中的任一种材料，掩模410设置在半导体晶圆400的主动面402上。在半导体晶圆上方形成图4A的掩模410及图2A的掩模202可能涉及旋涂光阻或其它材料的工艺、碳的气相沉积工艺(CVD)或所述技术领域中已知能够形成掩模层的任何其它工艺。尽管图4A中图示非保角性且已平坦化的掩模(例如，凸块上方的掩模410的厚度小于位于谷中的掩模410的厚度)，但在替代实施例中，掩模410为保角性掩模。保角性掩模的实施例有利于确保在地形结构(例如，20微米的凸块)上方的掩模410具有足够的厚度，以使在等离子体蚀刻切割操作步骤过程中可存留掩模410。可如上述般利用旋涂法或CVD法形成保角性掩模。形成非保角性掩模的步骤可能包含平坦化(亦即，研磨)保角性掩模的额外步骤。
依据半导体晶圆400的材料性质或厚度，可在晶圆400与载体基板接合之前或之后施用掩模410。在图1A和图4A中所示的示例性实施例中，是在半导体晶圆400与载体基板接合之前施用掩模。在某些此类实施例中，晶圆400具有大于350微米的厚度。在一实施例中，是在半导体晶圆400与载体基板接合之后施用该掩模。在某些此类实施例中，晶圆400具有小于350微米的厚度。
如图2B所示，掩模202覆盖并保护形成在半导体晶圆204表面上的集成电路(IC)206且亦保护从半导体晶圆204表面上伸出或突出高达10微米至20微米的凸块。掩模202亦覆盖介于相邻集成电路206之间所形成的街道207。
根据本发明实施例，形成掩模202与掩模410的步骤包括形成诸如(但不限于)光阻层或I-线图案化层之类的层。举例而言，聚合物层(例如光阻层)可由适合用于微影工艺中的材料所组成。在一实施例中，光阻层是由正光阻材料所组成，例如但不限于由248纳米(nm)光阻、193纳米光阻、157纳米光阻、极紫外光(EUV)光阻或含有重氮萘醌(diazonaphthoquinone)感光剂的酚醛树脂基体(phenolic resin matrix)所组成。在其它实施例中，光阻层是由负光阻材料所组成，例如但不限于由聚-顺-异戊二烯(poly-cis-isoprene)及聚肉桂酸乙烯酯(polyvinyl-cinnamate)所组成。
在实施例中，图2A～2C的半导体晶圆或基板204及图4A～4I的半导体晶圆或基板400是由适合承受制造工艺且在材料上方适合配置半导体处理层的材料所形成。例如，在一实施例中，半导体晶圆或基板204是由第IV族材料所形成，例如但不限于，结晶硅、锗或硅/锗。在一特定实施例中，提供半导体晶圆204包含提供单晶硅基板。在一特定实施例中，使用杂原子掺杂单晶硅基板。在另一实施例中，半导体晶圆或基板204是由第III～V族材料所形成，例如用于制造发光二极管(LED)的GaN。
参阅图2A，半导体晶圆或基板204的上方或内部配置半导体器件阵列作为集成电路206的一部分。此种半导体器件的实例包括，但不限于，制造在硅基板中且包在介电层内的存储器件或互补金属-氧化物-半导体(CMOS)晶体管。多个金属互连(metal interconnects)可形成在该等器件或晶体管上方且四周环绕着介电层，且该等金属互连可用来电性连接该等器件或晶体管而形成集成电路206。该等互连层的上方可形成导电凸块和钝化层。形成该等街道207的材料可类似用来形成集成电路206的材料或与之相同。例如，街道207可由介电材料层、半导体材料层及/或金属化层所组成。在一实施例中，该等街道207的其中一者或多者包含与集成电路206的实际器件相似的测试器件。
再次参阅图1A，方法100继续进行操作步骤102，操作步骤102中利用双面UV可固化胶膜使半导体晶圆与载体基板耦合。在一实施例中，图2A～2C中的UV可固化胶膜214及图4A～4I中的UV可固化胶膜406是一种双面切割胶带，该双面切割胶带在第一胶层与第二胶层之间设置有载体膜(carrierfilm)。在此一实施例中，该载体膜是由聚氯乙烯所形成，且该两胶层是丙烯酸系胶层。在一实施例中，第一胶层与第二胶层各自是由一种或数种具有黏性的材料所形成，且在该等材料暴露于UV光下之后其黏性会减弱(亦即，解除黏性)。在该示例性实施例中，第一胶层的固化时间比第二胶层的固化时间要短。可藉由第一胶面与第二胶面之间的黏胶厚度差异(例如，使第一面的厚度小于第二面的厚度)或藉由改变第一面与第二面之间的黏胶黏度、固体含量、化学差异(例如，使第一面对UV光较为敏感)中的任一种方式而达到此种固化时间或固化速度的差异。
如图2B所示，在一实施例中，借着使胶层404A与载体基板408接触以执行晶圆与该载体基板耦合的步骤。在双面胶膜上该等胶层(adhesive)之间固化时间不同的实施例中，具有最长固化时间或最慢固化速度的胶层(例如，最厚的胶层)与载体基板408接触。在所示实施例中，利用常规的晶圆胶带施用器先对载体基板408施用双面UV可固化胶膜(如图4B所示)，随后使该第二胶面与半导体晶圆400接触(如图4C所示)。由于载体基板408与晶圆具有大致相同的直径(例如，300毫米)而能在等离子体蚀刻设备中进行常规尺寸的机械操作，在晶圆与露出的胶层接触之前，可先使晶圆400对准已贴有胶带的载体基板408。在替代实施例中，例如利用常规的晶圆胶带施用器先对半导体晶圆400施用双面UV可固化胶膜，随后使该第二胶面与载体基板408接触。就此种实施例而言，双面UV可固化胶带的第一面黏在晶圆背侧(正面402的相反侧)。随后使已贴胶带的晶圆对准尚未贴胶带的载体基板，并使该晶圆与该载体基板接触。
在实施例中，载体基板408可让UV通过，意指至少某些部分的UV能量能通过载体基板408。在实施例中，载体408材料的能带隙大于吸收UV能量所需的能带隙，且载体408的材料可例如但不限于玻璃(例如，钠钙玻璃、浮式玻璃或其它二氧化硅玻璃，例如硼硅酸盐玻璃(Corning 7740))、熔凝石英(fused quartz)、蓝宝石及陶瓷材料(例如AlN即SiC)。这些材料当中，可提供与硅良好匹配的热膨胀系数(CTE)及相对宽广的UV穿透率范围(UV transparencywindow)的那些材料有助于利用UV敏感型胶层使薄化半导体基板与载体基板进行机械性耦合，以形成如图4C所示的多层式工件，并在玻璃载体的示例性实施例中称为玻璃上覆硅(SiOG)基板。
取决于在指定光线波长下的消光系数而定，载体408可具有够薄而可让UV穿透的厚度。如此，载体厚度变化范围可介于300微米至800微米或更大的广大范围间。通常，载体基板直径与半导体晶圆晶直径可相差在10毫米以内，以例如在切割工艺的等离子体蚀刻阶段期间内允许以机械处理该SiOG基板。因此，根据本发明实施例，300毫米的半导体晶圆将使用至少300毫米(+/-10毫米)的载体基板，及450毫米的半导体晶圆将使用至少450毫米(+/-10毫米)的载体基板，等等。厚度可随着直径按比例缩放，例如，Corning 7740载体基板可具有300毫米的直径及700微米的厚度。
在进一步实施例中，可(例如，使用钠)掺杂该载体基板408，以使载体基板在20℃下具有不超过108欧姆-厘米(Ohm-cm)且较佳小于500百万欧姆/平方面积(Megaohm/square)的电阻。发现此导电性范围足以容许在等离子体蚀刻系统中使用Johnson-Raybeck型吸盘静电吸住该载体基板408(特别是在该静电吸盘上会先将载体基板加热至50℃或更高)。当然，若采用机械性夹持方式时，载体基板的电阻在实际上便不重要了。
如图4C所示，利用胶层404A使该双面胶膜406贴于载体基板408的一面，且半导体基板400固定至另一个胶层404B且露出掩模410。尽管由于半导体晶圆400非常脆弱，故以先将该胶层贴于载体基板上为佳，但在替代实施例中，亦可先将双面胶膜406(例如胶层404B)贴于晶圆400，且随后将胶膜的另一面(例如胶层404A)贴于载体基板408。
回到图1A，为半导体晶圆安装在载体上，图1A的方法100进行至操作步骤102，利用双面UV可固化胶膜使该已掩模的半导体晶圆与载体基板耦合。同样地，图1B的方法140始于操作步骤103，例如可利用到上述步骤为止的方法100制备的所述组装作为起始原料。方法100与方法140两者随后进行至激光划线操作步骤104及等离子体蚀刻操作步骤106。图2B提供利用激光划线工艺对掩模202进行图案化以提供具有缝隙210的图案化掩模208时，该掩模202于初期阶段(proximal)的剖面图。具有缝隙210的图案化掩模208露出该半导体晶圆或基板204介于该等集成电路206之间的区域。图4D提供当利用胶膜406将基板400固定于载体基板408，使用激光划线工艺形成缝隙412的于尾声阶段(distal)时的剖面图。
参阅图2B，该激光划线工艺通常用于去除存在于集成电路206间的街道207的材料。根据本发明实施例，使用激光划线工艺对该掩模202进行图案化的步骤包括形成沟槽212，该等沟槽212部分深入该半导体晶圆204介于该等集成电路206之间的区域内。在实施例中，使用激光划线工艺对该掩模202进行图案化的步骤包括使用具有飞秒范围内的脉冲宽度的激光。特别是可使用波长在可见光谱或UV光谱或红外线(IR)光谱范围内的激光(三种光谱合计涵盖宽广光谱范围)来提供飞秒级激光(亦即，具有飞秒级(10-15秒)脉冲宽度的激光)。在一实施例中，烧蚀作用(ablation)与波长无关或实质无关，因此烧蚀法适合用于诸如掩模202、街道207及可能用于部分半导体晶圆或基板204的复合膜。
激光参数(例如脉冲宽度)的选择对于建立成功的激光划线及切割工艺(其能最小化碎片、微裂痕及分层现象以达到干净激光划线切口)而言可能很重要。激光划线切口越干净，用来进行最终晶粒切割的蚀刻工艺越顺畅。在半导体器件晶圆中，通常可在该半导体晶圆上配置由不同材料种类(例如，导体、绝缘体及半导体)和厚度所形成的诸多功能性膜层。此等材料可包括，但不限于，有机材料(例如，聚合物)、金属或无机介电质(例如，二氧化硅及氮化硅)。
配置在晶圆或基板上的个别集成电路之间的街道所包含的膜层可能与集成电路本身的膜层相似或相同。例如，图3图示根据本发明实施例，半导体晶圆或基板之街道区域中可使用的材料堆叠之剖面图。参阅图3，街道区域300包含硅基板的顶部302(例如，半导体晶圆或基板204的一部分)、第一二氧化硅层304、第一蚀刻终止层306、第一低K介电层308(例如，该介电层308所具有的介电常数小于二氧化硅的介电常数4.0)、第二蚀刻终止层310、第二低K介电层312、第三蚀刻终止层314、无掺杂二氧化硅玻璃(USG)层316、第二二氧化硅层318及光阻层320，且各层具有文中所述的相对厚度。铜金属化层322配置在第一蚀刻终止层306与第三蚀刻终止层314之间且穿过该第二蚀刻终止层310。在特定实施例中，第一蚀刻终止层306、第二蚀刻终止层310及第三蚀刻终止层314是由氮化硅所形成，同时低K介电层308及低K介电层312是由掺杂碳的氧化硅材料所形成。
在常规的激光照射下(例如，纳秒级或皮秒级激光照射下)，街道300的材料可能表现出不同的光吸收作用和烧蚀机制。例如，在一般条件下，市面上可取得的激光波长能实质通过介电层(例如，二氧化硅层)。相较之下，金属、有机物(例如，低K材料)及硅则非常容易与光子耦合，尤其是在纳秒级或皮秒级的激光照射下更易与光子耦合。然而在实施例中，通过在烧蚀低K材料层与铜层之前烧蚀二氧化硅层，可使用飞秒级激光工艺对二氧化硅层、低K材料层及铜层进行图案化。在特定实施例中，在飞秒级激光照射工艺中使用小于或等于约400飞秒的脉冲来去除掩模、街道和一部分的硅基板。
根据本发明实施例，适用的飞秒级激光工艺的特点在于具有高峰值强度(照射度)，该照射度通常可造成不同材料产生非线性的交互作用。在此一实施例中，飞秒激光源具有范围约10飞秒至500飞秒的脉冲宽度，但较佳具有范围介于100飞秒至400飞秒间的脉冲宽度。在一实施例中，该飞秒激光源具有范围约1570纳米至200纳米的波长，但较佳具有范围介于540纳米至250纳米的波长。在一实施例中，该激光与对应的光学系统在工件表面处提供范围在约3微米至15微米间的焦点，但较佳提供范围约5微米至10微米间的焦点。
工件表面处的空间光束轮廓(spacial beam profile)可为单一模式(高斯模式，Gaussian)或具有顶帽型轮廓(shaped top-hat profile)。在实施例中，该激光源具有范围介于约200kHz至10MHz间的脉冲重复频率，但较佳具有范围介于约500kHz至5MHz间的脉冲重复频率。在一实施例中，该激光源输送约0.5微焦耳(μJ)至100μJ范围间的脉冲能量至该工件表面处，但较佳输送约1μJ至5μJ范围间的脉冲能量至该工件表面处。在一实施例中，该激光划线工艺以约500毫米/秒至5米/秒范围间的速度顺着工件表面移动，但较佳以约600毫米/秒至2米/秒范围间的速度顺着工件表面移动。
该划线工艺可仅进行单一次或进行多次，但在一实施例中，该划线工艺较佳可进行一次至二次。在一实施例中，该工件中的划线深度范围约5微米至50微米深，较佳约10微米至20微米深。可以指定脉冲重复频率发射一连串的单一脉冲或以一连串脉冲群的方式施加该激光。在一实施例中，在器件/硅界面处测得该激光束所产生的切口宽度范围约2微米至15微米，但在硅晶圆划线/切割工艺中，该切口宽度范围较佳约6微米至10微米。
可凭借例如能提供够高的激光强度以达到使无机介电质(例如二氧化硅)离子化、或能最小化在直接烧蚀无机介电质之前由于下层损伤导致分层或产生碎片的优点来选择激光参数。亦可选择参数以提供可用在工业用途上且有意义的工艺产量且具有精确控制的烧蚀宽度(例如，切口宽度)和深度。如上述，飞秒级激光远比皮秒级和纳秒级激光烧蚀工艺更适合提供上述优点。然而，即便在飞秒级激光烧蚀的光谱中，相较于其它波长而言，某些波长可能提供更佳效能。例如在一实施例中，相较于波长接近或落在IR范围内的飞秒级激光工艺而言，波长接近或落在UV范围内的飞秒级激光工艺提供较干净的烧蚀工艺。在特定的此类实施例中，适合进行半导体晶圆或基板划线的飞秒级激光工艺是以具有约小于或等于540纳米波长的激光为基础。在特定的此类实施例中，所使用的激光具有约小于或等于400飞秒的脉冲及约小于或等于540纳米的波长。然而，在替代实施例中，可使用两种激光波长(例如，可使用IR激光与UV激光的组合)。
回到图1A和图1B，在操作步骤106，等离子体蚀刻该半导体晶圆以切割该等IC。如图2C所示，该等离子体蚀刻前端前进且通过该图案化掩模208中的缝隙210以形成已切割的集成电路206。根据本发明实施例，蚀刻半导体晶圆的步骤包括蚀刻该些利用激光划线工艺所形成的沟槽而最终完全蚀穿该半导体晶圆。图2C图示基板204的此操作步骤，且在图4E图示基板400的此步骤(且形成穿通沟槽416)。在图4E所示的示例性实施例中，该等离子体蚀刻工艺止于胶膜406上，在该胶膜406上具有被缝隙416隔开的半导体晶圆400的独立部分414A和414B
在一实施例中，该等离子体蚀刻操作步骤采用硅通孔(through-silicon via)式蚀刻工艺。当该蚀刻工艺采用静电吸引(electrostatic chucking)方式时，使该载体基板加热达到一吸引温度。使该载体基板温度升高至该吸引温度可使建立该静电夹持力的速度加速到大于等离子体工艺期间ESC的温度下可能达到的速度。对于使用光阻掩模半导体晶圆的实施例而言，该吸引温度低于约110℃以避免该光阻掩模形成网状结构。对于采用硼硅酸盐玻璃载体基板的实施例而言，该吸引温度高于50℃，较佳介于60℃至90℃，且理想介于70℃至90℃间。可使用任何方式加热该载体基板，该等加热方式可例如但不限于是等离子体加热、辐射(灯)加热或藉由ESC传导加热。在到达该吸引温度之后，该ESC便会夹持住该载体基板。接着使该载体基板从该吸引温度冷却至一工艺温度，且在该工艺温度下，透过该图案化掩模中的缝隙蚀刻该半导体晶圆。于等离子体蚀刻之后，接着可加热该载体基板，而使该载体基板从工艺温度升高到释放温度，并且在到达该释放温度之后，该ESC会松开该载体基板。
在特定实施例中，于蚀刻工艺期间，该半导体晶圆204的材料蚀刻速度大于每分钟25微米。可使用超高密度等离子体源进行该晶粒切割工艺的等离子体蚀刻部分。适合进行此种等离子体蚀刻工艺的工艺腔室范例是AppliedSilviaTM蚀刻系统，其可购自位于美国加州森尼韦尔的应用材料公司。AppliedSilviaTM蚀刻系统结合了电容式RF耦合与感应式RF耦合作用，此种组合方式可比仅电容耦合更独立地控制该离子密度和离子能量，即使所述电容耦合已借着增强磁性而带来改善。此种组合能够有效地使离子密度与离子能量解耦合(decoupling)，即使在极低的压力下也能达到相对高密度的等离子体又无需使用高潜在损害性的直流(DC)偏压。多重射频(RF)来源配置也会造成格外广的工艺容许范围(process window)。然而，可使用任何能够蚀刻硅的等离子体蚀刻腔室，在示例性实施例中，使用硅深蚀刻工艺以比常规硅蚀刻速度(例如，40微米或更高)还高约40％的蚀刻速度来蚀刻单晶硅基板或晶圆204，同时保持实质精确的轮廓控制及实质上不会呈现扇形(scallop-free)的侧壁。在特定实施例中，使用硅通孔式蚀刻工艺。该蚀刻工艺是以反应性气体或任何能以相对较快蚀刻速度来蚀刻硅的反应物气体所生成的等离子体为基础，且该反应性气体通常是含氟气体(fluorine-based gas)，例如SF6、C4F8、CHF3、XeF2。
在图1A与图1B的等离子体蚀刻操作步骤106之后，该等已切割的集成电路与该UV可固化胶膜保持耦合。参阅图1A的操作步骤108，及以下配合图4F～4H所做的更详细描述，藉由UV(光)能量的照射使该UV可固化胶膜固化，藉以使该UV可固化胶膜至少一面的黏性减弱。在图4F所示的示例性实施例中，在进行该切割工艺的激光划线与等离子体蚀刻部分之后，以及在移除该胶膜406之前，去除该图案化掩模。于图2C中亦绘示此步骤。然而，在替代实施例中，可在使用UV照射该UV可固化胶膜期间或之后，去除该图案化掩模。
在实施例中，使该UV可固化胶膜部分固化的步骤可使该双面UV可固化胶膜的第一面固化得比第二面更加完全。如图4G所示，UV光线穿过该载体基板408而照射到该UV可固化胶膜，对于采用UV光420的UV固化设备所发出的UV光波长而言，该载体基板408可让该等UV光波长中的至少某一些波长通过，或载体基板408对于该等UV光波长中的至少某一些波长而言甚至是透明的。该UV光亦可穿过该UV可固化胶膜的基板胶膜，且在较佳实施例中，与该半导体晶圆接触的胶层404B的固化速度比与该载体基板接触的胶层404A的固化速度要快，该部分固化步骤造成该等独立集成电路414A和414B脱离该胶带。例如，如图1B的方法140中的操作步骤107所示，与晶圆接触的胶面完全固化，但与该载体接触的胶面则不完全固化。在一特定实施例中，使UV解除性胶层固化的步骤必需使该UV可固化胶膜其中一面的黏性降低至少90％，且使该不完全固化的另一面具有降低程度不超过90％的黏性。
如图4H进一步图示者，当独立集成电路414A和414B脱离该胶膜及/或载体基板408时，该胶膜因而较佳保留在载体基板408上。尤其是，例如让已切割的晶圆留在载体上并运出IC制造厂之后，可在封装组装厂中进行图1A的操作步骤108。随后，该封装组装厂可使用该载体基板408，且该封装组装厂可使用载体基板408的方式跟胶带框架在常规取放式封装工艺(pick and placepackaging process)中的使用方式差不多。在一此类实施例中，例如图1B的方法140中的操作步骤111所示般，可利用常规取放机(pick-and-place machine)以单颗晶粒的方式取下该等晶粒。
或者，在进行常规切割用胶带/胶带框架(tape frame)应用中的切割步骤之前，可在与该双面UV胶膜406相反的一面施加保护层(例如，常规的保护性切割用胶带)，例如可将保护层贴在半导体的一面上。一旦贴上正面的切割胶带，则可使该UV可固化胶膜406部分固化，而使该UV可固化胶膜406的晶圆侧脱离，且该正面胶带在胶带框架上撑开。在此实施例中，从该UV可固化胶膜406上一次取下全部的独立晶粒414A和414B。
在实施例中，从该胶膜上移除独立晶粒之后，例如使用UV光再次照射该载体基板408而使该胶膜完全固化。如图4I所示，进行附加的UV-固化步骤，且从该载体基板408上移除该完全固化的UV可固化胶膜406。随后该载体基板可再次用于其它切割步骤中。
因此，根据本发明实施例，在器件晶圆上贴附UV可固化胶膜以进行切割工艺。该UV可固化胶膜贴附在载体胶带或载体晶圆上。在激光划线与后续的硅蚀刻工艺之后，切割该等晶粒，同时暴露出该UV可固化胶膜沿着晶圆街道的部分。在一实施例中，在使用UV光照射该UV可固化胶膜之后，使该等已切割的器件晶圆脱离该UV可固化胶膜
再次参阅图2A～2C，可利用宽度约10微米或更小的街道207隔开该多个集成电路206。至少一部分由于可严密控制激光轮廓的缘故，因此使用飞秒级激光划线法能够达到如此紧密的集成电路布局。然而应了解，即便飞秒级激光划线工艺能够达到小于10微米的街道宽度，但非总是希望将街道宽度缩减至小于10微米。例如，某些应用可能需要至少40微米的街道宽度，藉以在该些用来隔开集成电路的街道中制造假器件或测试用器件。在一实施例中，可采用非限制或自由形式的布局将该多个集成电路206配置在半导体晶圆或基板204上。
可构筑单一工艺工具以用来执行包括使用UV可固化胶膜的混合式激光烧蚀与等离子体蚀刻切割工艺中的多个步骤或所有操作步骤。例如，图5图示根据本发明实施例用于进行晶圆或基板的激光与等离子体切割的工具布局方块图。
参阅图5，工艺工具500包含工厂接口(FI)502，工厂接口502耦合有多个装载锁定室(load lock)504。群集工具506与工厂接口502耦合。群集工具506包含等离子体蚀刻腔室508。激光划线设备510亦耦合至工厂接口502。在一实施例中，该工艺工具500的总占地面积可约3500毫米(3.5米)乘约3800毫米(约3.8米)，如图5中所示者。
在一实施例中，激光划线设备510容纳有激光。在一此种实施例中该激光是飞秒级激光。该激光适合进行混合式激光与蚀刻切割工艺(包含使用掩模)中的激光烧蚀部分，例如适合进行上述激光烧蚀工艺。在一实施例中，该激光划线设备500中亦包含活动平台，该活动平台配置成可相对于激光而移动晶圆或基板(或其载体)。在特定实施例中，该激光亦可移动。在一实施例中，该激光划线设备510的总占地面积约2240毫米乘上约1270毫米，如图5中所示者。
在实施例中，等离子体蚀刻腔室508配置成可通过该图案化掩模中的该等缝隙而蚀刻晶圆或基板以切割出多个集成电路。在一此种实施例中，等离子体蚀刻腔室508配置成用于执行硅深蚀刻工艺。在一特定实施例中，等离子体蚀刻腔室508是AppliedSilviaTM蚀刻系统，其可购自位在美国加州森尼韦尔的应用材料公司。等离子体蚀刻腔室508可特别设计成能进行硅深蚀刻(deep silicon etch)而可用于切割位于单晶硅基板或晶圆上或内部的集成电路。在一实施例中，等离子体蚀刻腔室508内含高密度等离子体源而有助于获得高的硅蚀刻速度。在一实施例中，群集工具506是工艺工具500的一部分，且群集工具506内含一个以上的等离子体蚀刻腔室而能使该切割或分割工艺达到高制造产量。
在一实施例中，等离子体蚀刻腔室508包含配置在该腔室内的静电吸盘(electrostatic chuck；ESC)以在等离子体工艺期间用来夹持住载体基板。第一热交换器可进一步耦合至该ESC，且等离子体蚀刻腔室508可进一步包含热源，该热源是用来加热该载体基板达第一温度(该第一温度高于该第一热交换器的设定温度)例如直到工件夹持程序结束。在完成该载体基板夹持程序之后，该第一热交换器接着冷却该ESC至第二温度。在实施例中，该热源为以下至少一者：第二热交换器、灯、射频(RF)等离子体偏压功率产生器。在进一步实施例中，采用一或多个开关阀(switched valve)，以用于例如响应载体基板夹持程序的完成而解耦合第一热交换器与该ESC并使第二热交换器与该ESC耦合以将该ESC从第一温度冷却至第二温度。在实施例中，该第一热交换器的设定温度(setpoint)比第二热交换器的设定温度高出至少35℃。在进一步实施例中，当RF等离子体偏压功率正在加热该工件时，使用控制器降低背侧氦气压力。
工厂接口502可为合适的大气端口(atmospheric port)以作为具有激光划线设备510之外部制造设备与群集工具506之间的接口。工厂接口502可包含机器人，该机器人具有手臂或叶片以用于将晶圆(或晶圆的载具)从储存单元(例如，前开式晶圆传送盒)传送至群集工具506或激光划线设备510的其中一者或两者。
群集工具506可包含额外的蚀刻腔室512及/或适用于执行切割方法中的多项功能的其它腔室。例如，在一实施例中可包含沉积腔室512。沉积腔室512可配置用于在进行晶圆或基板的激光划线步骤之前，先在晶圆或基板的器件层上或上方沉积掩模。在此一实施例中，沉积腔室512适合用于沉积光阻层。
因此，本文描述一种使用UV可固化胶膜进行切割的系统和方法。除文中所述内容之外，可在不偏离本发明实施例与实施方案的范围下，对所揭示的实施例和实施方案做出各种修饰。因此，文中的图解说明及范例应视为示范解说之用，且不应用于限制本发明。应仅由后附权利要求来衡量本发明范围。

Claims (15)

1.一种切割包含多个集成电路的半导体晶圆的方法，所述方法包括以下步骤：
使用双面UV可固化胶膜使所述半导体晶圆与载体基板耦合；
于所述半导体晶圆上方形成掩模，所述掩模覆盖且保护所述集成电路；
使用激光划线工艺对所述掩模进行图案化以提供具有缝隙的图案化掩模，而暴露出所述半导体晶圆介于所述集成电路之间的区域；及
通过所述图案化掩模中的所述缝隙而蚀刻所述半导体晶圆以形成已切割的集成电路；
其中藉由暴露于UV光下使所述UV可固化胶膜的第一面固化而允许所述已切割的集成电路脱离所述UV可固化胶膜的已固化面。
2.如权利要求1所述的方法，其中所述双面UV可固化胶膜包括载体膜，所述载体膜配置在第一胶层与第二胶层之间，所述第一胶层配置在所述第一面上且具有固化时间，所述第一胶层的固化时间比所述第二胶层的固化时间要短；
其中使所述晶圆与所述载体基板耦合的步骤进一步包括以下步骤：使所述第一胶层接触所述晶圆及使所述第二胶层接触所述载体基板；及
其中利用UV光使所述UV可固化胶膜部分固化的步骤包括以下步骤：使所述第一胶层固化得比所述第二胶层更完全。
3.如权利要求2所述的方法，其中在所述第二胶层固化之前，执行使所述已切割的集成电路脱离的步骤，及其中所述方法进一步包括以下步骤：
使用UV光再次照射所述UV可固化胶膜以完全固化所述第二胶层；及
使所述已固化的UV可固化胶膜脱离所述载体基板。
4.如权利要求2所述的方法，其中所述载体膜包括聚氯乙烯，及两胶层为丙烯酸系胶层。
5.如权利要求2所述的方法，其中使所述第一胶层接触所述晶圆及使所述第二胶层接触所述载体基板的步骤进一步包括以下步骤：
使所述第一胶层接触已掩模的半导体晶圆；
使所述已掩模的半导体晶圆对准所述载体基板；及
使所述第二胶层接触所述载体基板。
6.如权利要求1所述的方法，其中UV光能通过所述UV可固化胶膜与所述载体基板；及
其中利用UV光使所述UV可固化胶膜部分固化的步骤包括以下步骤：使UV光照射穿过所述载体基板及穿过所述UV可固化胶膜。
7.如权利要求1所述的方法，其中使用所述激光划线工艺对所述掩模进行图案化的步骤包括以下步骤：使用飞秒级激光划线工艺进行图案化，且其中通过所述图案化掩模中的所述缝隙而蚀刻所述半导体晶圆的步骤包括以下步骤：使用高密度等离子体蚀刻工艺。
8.如权利要求7所述的方法，其中使用高密度等离子体蚀刻工艺的步骤包括以下步骤：
加热所述载体基板达吸引温度；
在达到所述吸引温度之后，将所述载体基板夹持于静电吸盘(ESC)；
使所述载体基板从所述吸引温度冷却至工艺温度；
在所述工艺温度下，通过所述图案化掩模中的所述缝隙而等离子体蚀刻所述半导体晶圆；
加热所述载体基板使所述载体基板从所述工艺温度升高至释放温度；及
在达到所述释放温度之后，使所述ESC松开所述载体基板。
9.如权利要求1所述的方法，其中利用UV光使所述UV可固化胶膜部分固化的步骤包括以下步骤：使所述UV可固化胶膜的第一面的黏性降低至少90％，及使所述UV可固化胶膜的第二面的黏性降低不超过90％。
10.一种用于切割半导体晶圆的系统，所述半导体晶圆包含多个集成电路，所述系统包括：
沉积腔室，用于在所述半导体晶圆上方形成掩模，所述掩模覆盖且保护配置在硅基板层上的所述集成电路，所述半导体晶圆藉由双面UV可固化胶膜与载体基板耦合；
激光划线设备，用于对配置在所述半导体晶圆上的所述掩模及至少二氧化硅层、低介电常数材料层和铜层进行图案化，以暴露所述硅基板介于所述集成电路之间的区域；及
等离子体蚀刻腔室，用于蚀刻所述硅基板而穿透所暴露的区域以形成已切割的集成电路；
其中UV光是用于照射所述UV可固化胶膜，以使所述UV可固化胶膜的第一胶面比第二胶面固化得更完全，而使所述已切割的集成电路脱离部分固化的UV可固化胶膜。
11.如权利要求10所述的系统，进一步包括：
UV光源，以利用所述UV光照射所述UV可固化胶膜，以使所述UV可固化胶膜的所述第一胶面比所述第二胶面固化得更完全；及
晶粒采集器，用于使所述已切割的集成电路脱离所述部分固化的UV可固化胶膜。
12.如权利要求11所述的系统，其中所述双面UV可固化胶膜包括载体膜，所述载体膜配置在第一胶层与第二胶层之间，所述第一胶层配置在第一面上且具有固化时间，所述第一胶层的固化时间比所述第二胶层的固化时间要短，所述系统进一步包括：
胶膜施用器，用于使所述双面UV可固化胶膜的所述第一胶层接触所述半导体晶圆，及使所述双面UV可固化胶膜的所述第二胶层接触所述载体基板；
其中利用所述UV光使所述UV可固化胶膜部分固化的步骤包括使所述第一胶层比所述第二胶层固化得更完全。
13.如权利要求12所述的系统，其中所述晶粒采集器是用于在所述第二胶层固化之前使所述已切割的集成电路脱离，及其中所述UV光源是用来使用UV光再次照射所述UV可固化胶膜以使所述第二胶层完全固化。
14.如权利要求12所述的系统，其中所述载体膜包括聚氯乙烯，且两胶层是丙烯酸系胶层。
15.如权利要求12所述的系统，其中所述胶膜施用器是用于：
使所述第一胶层接触已掩模的半导体晶圆；
使所述已掩模的半导体晶圆对准所述载体基板；及
使所述第二胶层接触所述载体基板。
CN201380031988.1A 2012-06-29 2013-06-27 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割 Pending CN104380437A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261666566P 2012-06-29 2012-06-29
US61/666,566 2012-06-29
US13/917,568 US8969177B2 (en) 2012-06-29 2013-06-13 Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US13/917,568 2013-06-13
PCT/US2013/048336 WO2014004917A1 (en) 2012-06-29 2013-06-27 Laser and plasma etch wafer dicing with a double sided uv-curable adhesive film

Publications (1)

Publication Number Publication Date
CN104380437A true CN104380437A (zh) 2015-02-25

Family

ID=49778553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380031988.1A Pending CN104380437A (zh) 2012-06-29 2013-06-27 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割

Country Status (6)

Country Link
US (2) US8969177B2 (zh)
JP (1) JP2015523731A (zh)
KR (1) KR102156173B1 (zh)
CN (1) CN104380437A (zh)
TW (1) TW201411758A (zh)
WO (1) WO2014004917A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475619A (zh) * 2015-11-20 2018-08-31 Rfhic公司 用于装置加工的钻石底半导体晶圆的安装技术
CN108778737A (zh) * 2016-01-15 2018-11-09 尤尼卡尔塔股份有限公司 放置超小型或超薄型分立组件
CN110546754A (zh) * 2017-04-21 2019-12-06 英帆萨斯邦德科技有限公司 晶粒处理

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201334118A (zh) * 2011-11-16 2013-08-16 Applied Materials Inc 雷射劃線系統、設備及方法
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8912078B1 (en) * 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9601375B2 (en) * 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
JP6469854B2 (ja) * 2015-11-09 2019-02-13 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
TWI622777B (zh) * 2017-07-07 2018-05-01 Electronic component picking test classification equipment
JP7041341B2 (ja) * 2017-09-29 2022-03-24 日亜化学工業株式会社 発光素子の製造方法
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
DE102018200656A1 (de) * 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
KR102563929B1 (ko) * 2018-03-09 2023-08-04 삼성전자주식회사 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
TWI675413B (zh) * 2018-10-08 2019-10-21 華邦電子股份有限公司 切割晶圓的方法
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing
CN110526205A (zh) * 2019-08-27 2019-12-03 西安交通大学 一种等离子体刻蚀辅助激光加工碳化硅的方法
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching
FR3123499A1 (fr) * 2021-05-31 2022-12-02 Aledia Procédé de fabrication d’un dispositif électronique comprenant une phase de liaison

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JP2972215B2 (ja) * 1988-11-17 1999-11-08 山形日本電気株式会社 キャリアテープ
JPH04255776A (ja) * 1991-02-07 1992-09-10 Hitachi Chem Co Ltd 紫外線硬化型接着剤シートその製造法その製造法に用いる装置その接着剤シートを用いて配線板用基板を製造する方法およびその接着剤シートを用いて配線板を製造する方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5670260A (en) * 1995-04-21 1997-09-23 Adhesives Research, Inc. Radiation-cured adhesive film having differential surface adhesion
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
KR100249313B1 (ko) * 1997-07-25 2000-03-15 윤종용 반도체 웨이퍼 테이프 라미네이팅시스템 및 이를 이용한 라미네이팅방법
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
DE19850873A1 (de) * 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
DE10196418B4 (de) 2000-07-12 2010-07-22 Electro Scientific Industries, Inc., Portland Lasersystem zum Bearbeiten von Verbindungen eines IC-Bauelements, Verfahren zum Bearbeiten von Verbindungen eines IC-Bauelements und Verfahren zum Ausrichten eines Laserbearbeitungsstrahls auf eine Verbindung eines IC-Bauelements
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6946366B2 (en) * 2000-12-05 2005-09-20 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6982184B2 (en) * 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
DE10129608A1 (de) * 2001-06-20 2003-05-28 Tesa Ag Stripfähige Systeme auf Basis von Acrylatblockcopolymeren
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP4215998B2 (ja) * 2002-04-30 2009-01-28 リンテック株式会社 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP3991872B2 (ja) 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4381860B2 (ja) * 2004-03-24 2009-12-09 日東電工株式会社 補強半導体ウエハに固定された補強板の分離方法およびその装置
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4401322B2 (ja) * 2005-04-18 2010-01-20 日東電工株式会社 支持板分離装置およびこれを用いた支持板分離方法
US20060286768A1 (en) * 2005-06-16 2006-12-21 Intel Corporation Method of supporting microelectronic wafer during backside processing
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US20070091540A1 (en) * 2005-10-20 2007-04-26 Applied Materials, Inc. Method of processing a workpiece in a plasma reactor using multiple zone feed forward thermal control
JP4972908B2 (ja) * 2005-10-25 2012-07-11 富士電機株式会社 半導体素子の製造方法
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP2007227644A (ja) * 2006-02-23 2007-09-06 Nec Electronics Corp 半導体ウェハのダイシング支持構造、半導体ダイシング装置およびそのダイシング方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
CN102148179B (zh) * 2006-06-23 2012-05-30 日立化成工业株式会社 粘结薄膜的使用方法
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4906518B2 (ja) * 2007-01-15 2012-03-28 日東電工株式会社 粘着テープ貼付け方法およびこれを用いた粘着テープ貼付け装置
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4944642B2 (ja) * 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
KR100878408B1 (ko) 2007-07-04 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키징 방법
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
US20110018127A1 (en) * 2008-03-31 2011-01-27 Byoungchul Lee Multilayer UV-Curable Adhesive Film
KR20110010601A (ko) * 2008-03-31 2011-02-01 헨켈 코포레이션 다중층 ｕｖ-경화성 접착 필름
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
JP2010067697A (ja) * 2008-09-09 2010-03-25 Lemi Ltd プリント配線板の製造方法
US8456856B2 (en) 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
US20110294262A1 (en) * 2010-05-29 2011-12-01 Ping Huang Semiconductor package process with improved die attach method for ultrathin chips
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9129904B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8946057B2 (en) * 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475619A (zh) * 2015-11-20 2018-08-31 Rfhic公司 用于装置加工的钻石底半导体晶圆的安装技术
CN108778737A (zh) * 2016-01-15 2018-11-09 尤尼卡尔塔股份有限公司 放置超小型或超薄型分立组件
US10748802B2 (en) 2016-01-15 2020-08-18 Uniqarta, Inc. Placing ultra-small or ultra-thin discrete components
CN110546754A (zh) * 2017-04-21 2019-12-06 英帆萨斯邦德科技有限公司 晶粒处理
CN110546754B (zh) * 2017-04-21 2024-01-26 艾德亚半导体接合科技有限公司 晶粒处理

Also Published As

Publication number Publication date
KR20150022024A (ko) 2015-03-03
WO2014004917A1 (en) 2014-01-03
KR102156173B1 (ko) 2020-09-15
US20150122419A1 (en) 2015-05-07
US20140004685A1 (en) 2014-01-02
TW201411758A (zh) 2014-03-16
JP2015523731A (ja) 2015-08-13
US8969177B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
CN104380437A (zh) 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
EP3047517B1 (en) Wafer dicing from wafer backside and front side
KR101595916B1 (ko) Uv-경화가능 접착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP6602850B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
CN104412367A (zh) 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法
US9252057B2 (en) Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
CN103650115A (zh) 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割
JP6620091B2 (ja) マスクレスハイブリッドレーザスクライビング及びプラズマエッチングウエハダイシング処理
CN104395988A (zh) 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽
CN103608900A (zh) 用于使用激光划线和等离子体蚀刻的器件裁切的原位沉积掩模层
KR20150109459A (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
TW200834702A (en) Method of manufacturing semiconductor chip
CN104584205A (zh) 用于以激光和等离子体蚀刻的基板切割的遮罩残留物移除
JP2015528211A (ja) ダイシングされたウェハの輸送方法
TWI657540B (zh) 具有晶圓級底部塡料之晶圓的隱形切割
KR20190012268A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JP2017518637A (ja) プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理
US8999816B1 (en) Pre-patterned dry laminate mask for wafer dicing processes
SG11201808400VA (en) Mask-integrated surface protective tape
CN111710646B (zh) 一种多晶圆划片方法及半导体结构
US11158601B2 (en) Laminated element manufacturing method
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150225