JP2015523731A - 両面uv反応性接着フィルムによるレーザ・プラズマエッチングウェハダイシング - Google Patents
両面uv反応性接着フィルムによるレーザ・プラズマエッチングウェハダイシング Download PDFInfo
- Publication number
- JP2015523731A JP2015523731A JP2015520537A JP2015520537A JP2015523731A JP 2015523731 A JP2015523731 A JP 2015523731A JP 2015520537 A JP2015520537 A JP 2015520537A JP 2015520537 A JP2015520537 A JP 2015520537A JP 2015523731 A JP2015523731 A JP 2015523731A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- semiconductor wafer
- carrier substrate
- reactive
- reactive adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
- B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
- B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
- B23K26/0661—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks disposed on the workpiece
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/361—Removing material for deburring or mechanical trimming
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/16—Composite materials, e.g. fibre reinforced
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/16—Composite materials, e.g. fibre reinforced
- B23K2103/166—Multilayered materials
- B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
- High Energy & Nuclear Physics (AREA)
- Drying Of Semiconductors (AREA)
- Electromagnetism (AREA)
Abstract
UV反応性接着フィルムを用いたレーザ・プラズマエッチングによるウェハのダイシング。ウェハ上に形成されたIC、並びにICにインタフェースを提供する任意のバンプを覆うマスクが形成される。半導体ウェハは、両面UV反応性接着フィルムによってキャリア基板に結合される。マスクは、ギャップを有するパターニングされたマスクを提供するために、レーザスクライビングによってパターニングされる。パターニングは、そこからICが形成される薄膜層の下の半導体ウェハの領域を露出させる。その後、半導体ウェハは、パターニングされたマスクのギャップを貫通してエッチングされ、これによってICを個片化する。UV反応性接着フィルムは、キャリアを通してUV照射により部分的に反応する。その後、個片化されたICは、まだキャリア基板に付けられている部分的に反応した接着フィルムから、例えば、個別にピックアンドプレース機によって分離される。その後、UV反応性接着フィルムは、キャリア基板からのフィルムの完全な除去のために更に反応させることができる。
Description
本出願は、2012年6月29日に出願された米国仮特許出願第61/666,566号の非仮出願であり、その優先権を主張し、全目的のためにその全体が参照により組み込まれる。
1)分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
2)関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ(基板ともいう)上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイス又はダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ(基板ともいう)上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイス又はダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される2つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約10ミル(1インチの1000分の1)又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
ソーイングでは、1分当たり高回転数で回転するダイヤモンドが先端に付いた鋸(ソー)が、ウェハ表面に接触し、ストリートに沿ってウェハを切断(ソーイング)する。ウェハは、支持部材(例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム)上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても1つの問題は、チップ(欠け)及びゴージ(削り溝)が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の方向にスクライブ可能であるので、チッピング(欠け)及びクラッキング(割れ)は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がしばしばウェハ上のダイ間に必要となる。このような追加の間隔は、チップ及びクラックを実際の集積回路からある距離に維持することができる。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約15ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、300〜500ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる1つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属(例えば、銅)のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
本発明の実施形態は、UV反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシングに向けられている。一実施形態では、複数の集積回路を含むウェハのダイシング方法は、半導体ウェハの上方にマスクを形成する工程を含む。マスクは、集積回路を覆い保護する。マスクは、集積回路から突出するすべてのバンプも覆い保護することができる。本方法は、両面紫外線(UV)反応接着フィルムによってマスクされたウェハをキャリア基板に結合(固定)する工程を含む。本方法は、ギャップを有するパターニングされたマスクを提供するために、レーザスクライビングプロセスによってマスクをパターニングする工程を更に含む。ギャップは、集積回路間の半導体ウェハの領域を露出させる。本方法は、個片化された集積回路を形成するためにパターニングされたマスク内のギャップを貫通してレーザスクライブされた半導体ウェハをエッチングする工程を含む。本方法は、UV反応性接着フィルムの第1面を反応させ、個片化された集積回路をUV反応性接着フィルムから分離可能にするのに十分なUV光をUV反応性接着フィルムに照射する工程を更に含む。
一実施形態では、複数の集積回路を含む半導体ウェハのダイシング方法は、両面UV反応性接着フィルムによってマスクされた結晶シリコン基板をキャリア基板に結合する工程を含む。レーザスクライビングプロセスは、マスクをパターニングし、少なくとも二酸化ケイ素の層、低K材料の層、及び銅の層をパターニングし、これによって集積回路間のシリコン基板の領域を露出させる。本方法は、個片化された集積回路を形成するために露出した領域を貫通してシリコン基板をエッチングする工程を含む。本方法は、第2接着面を反応させる前に第1接着面を反応させるために紫外(UV)光をUV反応性接着フィルムに照射する工程を更に含む。本方法は、UV反応性接着フィルムの反応した面から個片化された集積回路を分離する工程を含む。
一実施形態では、複数の集積回路を有する半導体ウェハをダイシングするためのシステムは、半導体ウェハ上に配置されたマスクをパターニングするためのレーザスクライブ装置を含む。レーザスクライブ装置は、少なくとも二酸化ケイ素の層、低K材料の層、及び銅の層を更にパターニングし、これによって集積回路間のシリコン基板の領域を露出させることができる。システムは、露出された領域を貫通してシリコン基板をエッチングし、これによって個片化された集積回路を形成するためのプラズマエッチングチャンバを更に含む。紫外(UV)光源は、UV反応性接着フィルムに照射し、UV反応性接着フィルムの第1接着面を第2接着面よりも完全に反応させることができる。ダイハーベスタは、部分的に反応したUV反応性接着フィルムから個片化された集積回路を分離することができる。システムは、ファクトリインタフェースを更に含む。レーザスクライブ装置は、ファクトリインタフェースと結合することができる。プラズマエッチングチャンバもまた、ファクトリインタフェースに結合することができる。レーザスクライブ装置及びプラズマエッチングチャンバは、例えば、静電吸着によって、基板キャリアをクランプするように用いられる。
本発明の実施形態は、例として示され、限定するものではなく、図面に関連して考慮されるとき、以下の詳細な説明を参照して、より完全に理解することができる。
本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。
本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。
本発明の一実施形態に係る、図1Aの操作101に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
本発明の一実施形態に係る、図1A及び図1Bの操作104に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
本発明の一実施形態に係る、図1A及び図1Bの操作106に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内に存在することができる材料のスタックの断面図を示す。
〜
本発明の一実施形態に係る、操作101、102、104、106、107、108、110、112に対応する、半導体ウェハをダイシングする方法の様々な操作の断面図を示す。
本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
各ウェハが複数の集積回路を上に有する半導体ウェハのダイシング方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細(例えば、UV反応性接着フィルムによるレーザ・プラズマエッチングウェハダイシングのアプローチ)が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様(例えば、集積回路の製造)は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
初期のレーザスクライブとその後のプラズマエッチングを含むハイブリッドウェハ又は基板のダイシング工程は、ダイ個片化のために実施することができる。レーザスクライブプロセスはきれいにマスク層、有機及び無機誘電体層と、デバイス層を除去することができる。レーザエッチングプロセスは、その後の暴露、又はウェハ又は基板の部分エッチング時に終了することができる。ダイシング工程のプラズマエッチング部分は、次に、ダイ又はチップ個片化又はダイシングを得、バルク単結晶シリコンを介して、ウェハ又は基板のバルクをエッチングするために使用することができる。
ハイブリッドのウェハ又は基板のダイシングプロセスでは、ウェハは、具体的には、ダイシングと、分離されたダイの採取の両方のためにハンドリングされる。ダイシングされるウェハは、概して、UV反応性接着フィルム(例えば、UV除去ダイシングテープ)によってキャリア基板上に取り付けられる。キャリア基板は、UV反応性接着フィルムのその後の制御された反応を可能にするためにUV照射に透過し、またウェハ温度を制御するためのプラズマエッチングチャンバ内部でのロボットによるハンドリング及びクランピングにも適している。キャリアはまた、その後のダイの採取のために分離されたダイの清浄度を確保すべきである。特殊なロボットハンドリングをプラズマエッチングチャンバにインタフェース接続することを伴う可能性のある、ダイシングテープ及びテープフレーム上へのウェハの載置とは対照的に、本発明の実施形態は、半導体ウェハと同様の機械的及び電気的特性を有するガラスが挙げられるが、これに限定されない硬質のUV透過ウェハの使用を含む。
一実施形態では、半導体ウェハは、両面UV反応性接着フィルムの第1接着面に取り付けられ、第2接着面はキャリア基板上に取り付けられる。このように、テープフレームは、プラズマエッチングフェーズに関与しておらず、更に、同様にプラズマエッチングの前に実行されるレーザスクライビングプロセスを回避することができる。プラズマエッチングに続いて、ダイが取り付けられたUV反応性接着フィルムの第1接着層は、UV放射への曝露によって反応される。その後、個々のダイは、UV反応性接着フィルムから採取することができるか、あるいはフレームを備えた第2ダイシングテープが、UV反応性接着フィルムから除去された半導体ウェハ及びダイの前面にまとめて貼り付けられることができ、個々のダイは、その後、後続の操作(例えば、パッケージング及び組立操作)のためにテープ付けされたフレームから採取される。
一実施形態では、上記のアプローチに適したウェハの厚さは、約120ミクロン以上である。ICメモリチップに対しては、メモリ容量が増加するのに伴い、マルチチップ機能及び連続パッケージングの小型化が、超薄型ウェハダイシングを必要とする可能性がある。ロジックデバイスチップ/プロセッサに対しては、主要な課題は、ICの性能向上、低k材料及び他の材料の採用にある。約100ミクロン〜760ミクロンの範囲内のウェハの厚さは、十分なチップの完全性を確保するためにそのような用途に使用することができる。プロセッサチップの設計者/製造者は、テストエレメントグループ(TEG又はテストパターン)並びにアライメントパターンをウェハストリート内に配置することができる。このため、少なくともウェハの上面で約50ミクロン〜100ミクロンの範囲内のカーフ幅が、隣接するチップを分離し、テストパターンのみを除去するために必要とされる場合がある。主要な焦点は、層間剥離のない、効率的なダイシングプロセスを達成することである。
ダイヤモンドソー切断ベースの純粋に機械的なアプローチにおいて、更に、大幅な速度の低減(例えば、通常40〜100mm/秒から2〜3mm/秒へと低下)を伴った低kウェハのダイシング用に使用された場合、機械的な応力に起因するチッピング及び層間剥離/亀裂の形成が、典型的には多くの低kウェハのダイシングで不可避となる。純粋なレーザアブレーションベースのダイシング技術は、スループットの向上、要求されるダイ強度及び側壁の表面粗さの維持、並びに要求されるスループットに対処するために高出力が使用されたときの層間剥離及びチッピングの可能性の低減において大きな課題に直面する。
いくつかのハイブリッド技術は、レーザと従来のダイシングソーを組み合わせて、これによって低kウェハに対処する。まず、レーザが、ストリート内の最上部のパッシベーション及び金属構造物を貫通してスクライブするが、これを機械的なダイシングソーで貫通して切断するのは難しい。次に、実際のシリコン(Si)基板を切断するためにソー(鋸)が使用される。このようなハイブリッドプロセスは非常に遅い可能性があり、典型的な機械的切断の問題が残っている。例えば、ダイヤモンドソーダイシングからの機械的応力に固有のウェハ裏面のチッピングが、依然として残っている。
更に、低k誘電体スタックに関連したレーザ誘発の前面チッピング及び層間剥離の緩和が試みられてきた。例えば、1つのアプローチにおいて、シールリングが、層間絶縁層及び金属層の剥離/層間剥離の伝播に対するバリアとして各ダイを取り囲む。また、ダミー又はタイリングと呼ばれる正方形の形状で一定の銅の密度(例えば、典型的には20〜80%)の銅グリッドが、アライメントパターン又はテストパターンが存在しないどこにでも、ストリート内のパッシベーション層の下に追加される。このようなアプローチは、層間剥離及びチッピングを抑制するのを助けてきた。100ミクロン以上の厚さのウェハに対しては、ダイシングされるときに、剛性が、ダイアタッチフィルム(DAF)無しに取り付けテープ上にウェハを直接配置するのに十分であり、これによってDAF切断プロセスは含まれない可能性がある。
本明細書内に記載される実施形態は、特に、約100ミクロン〜800ミクロンの範囲内の厚さ、より具体的には、約100ミクロン〜600ミクロンの範囲内の厚さを有するプロセッサチップを備えたICウェハのダイシング用途に対処することができる。更に、実施形態は、約50ミクロン〜200ミクロンの範囲内、より具体的には、約50ミクロン〜100ミクロンの範囲内のウェハ前面で測定された許容できるダイシングカーフ幅を備えたICウェハのダイシング用途に対処することができる。ウェハ前面で測定された50ミクロン〜100ミクロンの範囲は、レーザ/ソーハイブリッドプロセスにおいて、ウェハの裏側から測定された約30〜50ミクロンの典型的なカーフ幅に対応する。1以上の実施形態は、上述のようなウェハをダイシングするためのハイブリッドレーザスクライビング+プラズマエッチングのアプローチに向けられる。
図1Aは、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法100の操作を示す。図1Bは、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法140の操作を示す。図1Bの方法140は、図1Aのより一般的な方法100の1つの例示的な実施形態である。図2A〜2Cは、方法100及び140の実行中における複数の集積回路を含む半導体ウェハの断面図を示し、一方、図4A〜4Iは、方法100及び140の実行中における半導体ウェハのキャリア基板への着脱の断面図を示す。
フローチャート100の操作101及び対応する図2Aを参照すると、方法は、半導体ウェハ又は基板204の上方にマスク202を形成する工程を含む。ウェハ又は基板204は、両面UV反応性接着フィルム214の上に配置される。両面UV反応性接着フィルム214は、図4A〜4Iに関連してより詳細に説明されるように、基板上に更に配置されてもよい(図2A〜2Cには図示せず)。図4Aに示されるように、マスク202用に記載された材料のいずれであってもよいマスク410が、半導体ウェハ400のアクティブ面402上に配置される。半導体ウェハの上に図4Aのマスク410及び図2Aのマスク202を形成する工程は、レジスト又は他の材料のスピンコーティング、炭素蒸着(CVD)、又はマスク層を形成することができる当技術分野で公知の任意の他のプロセスを含むことができる。図4Aには、コンフォーマルでない平坦化されたマスクとして図示されている(例えば、バンプの上方のマスク410の厚さは、谷部におけるマスク410の厚さよりも小さい)が、代替の一実施形態では、マスク410は、コンフォーマルマスクである。コンフォーマルマスクの実施形態は、有利なことに、トポグラフィー(例えば、20μmのバンプ)の上方にマスク410の十分な厚さを確保し、これによってプラズマエッチングダイシング操作の期間を存続する。コンフォーマルマスクの形成は、上述のように、スピンコート法又はCVD法によってすることができる。非コンフォーマルマスクの形成は、コンフォーマルマスクを平坦化(すなわち、研磨)する追加の工程を含むことができる。
半導体ウェハ400の材料特性の厚さに応じて、ウェハ400をキャリア基板に取り付ける前又は後にマスク410を貼り付けることができる。図1A及び図4Aに示される例示的な実施形態では、マスクは、半導体ウェハ400をキャリア基板に取り付ける前に貼り付けられる。このような特定の実施形態では、ウェハ400は、350μmを超える厚さを有する。一実施形態では、マスクは、半導体ウェハ400をキャリア基板に取り付けた後に貼り付けられる。このような特定の実施形態では、ウェハ400は、350μm未満の厚さを有する。
図2Bに示されるように、マスク202は、半導体ウェハ204の表面上に形成された集積回路(IC)206を覆い保護し、また、半導体ウェハ204の表面から10〜20μm上へ突出するバンプも保護する。マスク202はまた、隣接する集積回路206間に形成された介在ストリート207も覆う。
本発明の一実施形態によると、マスク202及び410を形成する工程は、例えば、フォトレジスト層又はI線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層(例えば、フォトレジスト層)は、リソグラフィプロセスで使用するのに適したそれ以外の材料で構成されてもよい。一実施形態では、フォトレジスト層は、例えば、248ナノメートル(nm)レジスト、193nmレジスト、157nmレジスト、極紫外(EUV)レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
一実施形態では、図2A〜2Cの半導体ウェハ又は基板204及び図4A〜4Iの半導体ウェハ又は基板400は、製造プロセスに耐えるのに適しており、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一実施形態では、半導体ウェハ又は基板204は、IV族系材料(例えば、結晶シリコン、ゲルマニウム又はシリコン/ゲルマニウムが挙げられるが、これらに限定されない)で構成される。特定の一実施形態では、半導体ウェハ204を提供する工程は、単結晶シリコン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原子によってドープされる。別の一実施形態では、半導体ウェハ又は基板204は、III−V族材料(例えば、発光ダイオード(LED)の製造に使用されるGaNなど)から構成される。
図2Aを参照すると、半導体ウェハ又は基板204は、半導体デバイスのアレイが集積回路206の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体(CMOS)トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路206を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。導電性バンプ層及びパッシベーション層が相互接続層の上方に形成されてもよい。ストリート207を構成する材料は、集積回路206を形成するために使用される材料と類似又は同じであることができる。例えば、ストリート207は、誘電体材料、半導体材料、及び/又はメタライゼーションの層から構成することができる。一実施形態では、1以上のストリート207は、集積回路206の実際のデバイスと類似のテストデバイスを含む。
図1Aに戻って、方法100は、操作102で、両面UV反応性接着フィルムによって半導体ウェハをキャリア基板に結合する工程によって進む。一実施形態では、図2A〜2C中のUV反応性接着フィルム214及び図4A〜I中のUV反応性接着フィルム406は、第1及び第2の接着層の間に配置されたキャリアフィルムを含む両面ダイシングテープである。このような一実施形態では、キャリアフィルムは、ポリ塩化ビニルで構成され、2つの接着層は、アクリル系接着層である。一実施形態では、第1及び第2の接着層の各々は、UV光への曝露の際に弱化(すなわち、解放)する接着性を有する1以上の材料から構成される。例示的な実施形態では、第1接着層は、第2接着層よりも短い反応時間を有する。反応時間又は反応速度におけるこのような差別化は、(例えば、第1面を第2面よりも小さい厚さにして)第1及び第2面間の接着剤の厚さを異ならせること、又は(例えば、第1面をUV照射に対してより敏感にして)第1及び第2面間の接着剤の化学的性質を異ならせて粘度及び固形分を変化させることのいずれかによって達成することができる。
一実施形態では、図2Bに示されるように、ウェハをキャリア基板に結合する工程は、1つの接着層404Aをキャリア基板408に接触させることによって実行される。両面の膜の接着剤間の反応時間が異なる実施形態では、最も長い反応時間又は最も遅い反応速度を有する接着剤(例えば、最も厚い接着層)が、キャリア基板408上に接触される。図示の実施形態では、両面UV反応接着フィルムは、例えば、従来のウェハテープアプリケータによって、(図4Cに図示されるように)第2接着面を半導体ウェハ400に接触させる前に、(図4Bに図示されるように)まずキャリア基板408に貼り付けられる。キャリア基板408は、プラズマエッチング装置内で、従来の寸法のロボットハンドリングを可能にするために、ウェハ(例えば、300mm)とおよそ同じ直径であるので、ウェハ400は、露出した接着剤と接触する前に、テープ付けされたキャリア基板408に位置合わせすることができる。代替実施形態では、両面UV反応性接着フィルムは、例えば、従来のウェハテープアプリケータによって、第2接着面をキャリア基板408に接触させる前に、まず半導体ウェハ400に貼り付けられる。このような実施形態では、両面UV反応性テープの第1面が、(前面402とは反対の)ウェハ裏面に貼り付けられる。その後、テープ付けされたウェハは、テープ付けされていないキャリア基板と位置合わせされ、キャリア基板と接触する。
実施形態では、キャリア基板408は、UV透過性であり、少なくとも幾分かの量のUVエネルギーがキャリア基板408を通過することができることを意味する。実施形態では、キャリア408は、UVエネルギーを吸収するために必要とされるバンドギャップよりも大きなバンドギャップを有する材料であり、例えば、ガラス(例えば、ソーダ石灰ガラス、フロートガラス、又は他のシリカガラス(例えば、ホウケイ酸ガラス(コーニング7740))、溶融石英、サファイア、及びセラミックス(例えば、AlN及びSiC)が挙げられるが、これらに限定されない。これらの材料の中で、シリコンの熱膨張係数(CTE)とよく一致した熱膨張係数と、比較的広いUV透過窓の両方を提供する材料が、UV反応性接着剤による、薄化された半導体基板のキャリア基板への機械的結合を促進し、これによって図4Cに図示される多層のワークピースを形成し、例示的なガラスキャリアの実施形態ではシリコン・オン・ガラス(SiOG)基板と呼ばれる。
光の特定の波長に対する吸光係数に応じて、キャリア408は、UVを伝えるのに十分薄い厚さを有することができる。このように、キャリアの厚さは、300μmから800μm又はそれ以上に広範囲に変化する可能性がある。一般的に、キャリア基板の直径は、半導体ウェハの直径の10mm以内とすることができ、これによって、例えば、ダイシングプロセスのプラズマエッチングフェーズの間、SiOG基板のロボットハンドリングを可能にする。したがって、本発明の実施形態によれば、キャリア基板は、300mmの半導体ウェハ用には少なくとも300mm(±10mm)、450mmの半導体ウェハ用には450mm(±10mm)等となるだろう。厚さは、直径でスケーリングすることができ、コーニング7740のキャリア基板の一例では、300mmの直径及び700μmの厚さを有する。
更なる実施形態では、キャリア基板408は、20℃で108オーム・cmを超えない、好ましくは20℃で500メガオーム/平方未満の抵抗率を有するように、(例えば、ナトリウムで)ドープされる。このような導電率の範囲は、特に、キャリア基板を最初に50℃以上に加熱する場合、ジョンソン・レイベック型のチャックを用いたプラズマエッチングシステム内でキャリア基板408の静電吸着を可能にするのに十分であることが分かっている。もちろん、機械式クランプを採用した場合、キャリア基板の抵抗率は、実用上重要でない。
図4Cに示されるように、接着剤404Aを手段としてキャリア基板408の一方の面に貼り付けられた両面接着フィルム406によって、半導体ウェハ400は、マスク410を露出して他方の接着層404Bに固定される。半導体ウェハ400は非常に脆い場合、まずキャリア基板に接着剤を塗布することが有利であるが、代替の実施形態では、両面接着フィルム406(例えば、接着層404B)が、まずウェハ400に貼り付けられ、その後、接着フィルムの他方の面(例えば、接着層404A)がキャリア基板408に貼り付けられてもよい。
図1Aに戻ると、キャリア上に取り付けられた半導体ウェハを用いて、図1Aの方法100は、マスクされた半導体ウェハが両面UV反応性接着フィルムによってキャリア基板に結合される操作102へと進む。同様に、図1Bの方法140は、例えば、ここまで方法100によって調製されてきたアセンブリを入力出発物質とする操作103から始まる。その後、方法100及び140の両方は、レーザスクライブ操作104及びプラズマエッチング操作106に移る。図2Bは、パターニングされたマスク208にギャップ210を提供するためにレーザスクライビングプロセスによってパターニングされたマスク202の近位断面図を提供する。ギャップ210を有するパターニングされたマスク208は、集積回路206間に半導体ウェハ又は基板204の領域を露出させる。図4Dは、基板400が接着フィルム406によってキャリア基板408に固定されながら、ギャップ412を形成するレーザスクライブプロセスの遠位断面図を提供する。
図2Bを参照すると、レーザスクライビングプロセスは、概して、集積回路206間に存在するストリート207の材料を除去することである。本発明の一実施形態によれば、レーザスクライビングプロセスでマスク202をパターニングする工程は、集積回路206間の半導体ウェハ204の領域内にトレンチ212を部分的に形成する工程を含む。一実施形態では、レーザスクライビングプロセスによってマスク202をパターニングする工程は、フェムト秒範囲内のパルス幅をもつレーザを使用する工程を含む。具体的には、可視スペクトル又は紫外線(UV)又は赤外線(IR)の波長(これら3つを合わせて、広帯域光スペクトル)を有するレーザが使用され、これによってフェムト秒ベースのレーザ(すなわち、フェムト秒(10−15秒)オーダーのパルス幅を有するレーザ)を提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜(例えば、マスク202、ストリート207、及びひょっとすると半導体ウェハ又は基板204の一部の膜)に適している。
レーザパラメータの選択(例えば、パルス幅)は、クリーンなレーザスクライブ切断を実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザスクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行することができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、異なる材料の種類(例えば、導体、絶縁体、半導体)及び厚さの多くの機能層が、典型的には、その上に配置される。このような材料は、有機材料(例えば、ポリマー)、金属、又は無機誘電体(例えば、二酸化ケイ素及び窒化ケイ素)を含むことができるが、これらに限定されない。
ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類似又は同じ層を含むことができる。例えば、図3は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。図3を参照すると、ストリート領域300は、シリコン基板(例えば、半導体ウェハ又は基板204の一部)の上部302、第1二酸化ケイ素層304、第1エッチストップ層306、(例えば、二酸化ケイ素の誘電率4.0よりも低い誘電率を有する)第1低K誘電体層308、第2エッチストップ層310、第2低K誘電体層312、第3エッチストップ層314、非ドープシリカガラス(USG)層316、第2二酸化ケイ素層318、及びフォトレジスト320の層を、図示の相対的な厚さで含む。銅メタライゼーション322は、第1及び第3のエッチストップ層306及び314の間に、第2エッチストップ層310を貫通して配置される。特定の一実施形態では、第1、第2、第3エッチストップ層306、310、314は、窒化シリコンで構成され、一方、低K誘電体層308及び312は、炭素ドープ酸化シリコン材料で構成される。
従来のレーザ照射(例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射)の下では、ストリート300の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、誘電体層(例えば、二酸化ケイ素)は、通常の条件下では市販されているレーザの波長に対して基本的に透明である。対照的に、金属、有機物(例えば、低K材料)及びシリコンは、(特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答して)非常に容易に光子に結合可能である。しかしながら、一実施形態では、フェムト秒ベースのレーザプロセスは、低K材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、二酸化ケイ素の層、低K材料の層、及び銅の層をパターニングするために使用される。特定の一実施形態では、約400フェムト秒以下のパルスが、マスク、ストリート、及びシリコン基板の一部を除去するフェムト秒ベースのレーザ照射プロセスで使用される。
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度(照度)によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約10フェムト秒〜500フェムト秒の範囲内のパルス幅を有するが、好ましくは100フェムト秒〜400フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約200ナノメートル〜1570ナノメートルの範囲内の波長を有するが、好ましくは250ナノメートル〜540ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約3ミクロン〜15ミクロンの範囲内の焦点を提供するが、好ましくは、約5ミクロン〜10ミクロンの範囲内である。
作業面での空間ビームプロファイルは、シングルモード(ガウシアン)であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、約200kHz〜10MHzの範囲内のパルス繰り返しレートを有するが、好ましくは、約500kHz〜5MHzの範囲内である。一実施形態では、レーザ光源は、作業面で約0.5μJ〜100μJの範囲内のパルスエネルギーを送出するが、好ましくは約1μJ〜5μJの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約500mm/秒〜5m/秒の範囲内の速度で走るが、好ましくは、約600mm/秒〜2m/秒の範囲内である。
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一実施形態では、好ましくは1〜2パスである。一実施形態では、ワークピース内のスクライビング深さは、約5ミクロン〜50ミクロンの深さの範囲内であるが、好ましくは、約10ミクロン〜20ミクロンの深さの範囲内である。レーザは、特定のパルス繰り返しレートの単一パルス列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約2ミクロン〜15ミクロンの範囲内であるが、シリコンウェハのスクライビング/ダイシングでは、デバイス/シリコン界面で測定されたときに、好ましくは約6ミクロン〜10ミクロンの範囲内である。
無機誘電体(例えば二酸化ケイ素)のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅(例えば、カーフ幅)及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約540ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約540ナノメートル以下の波長を有するレーザの、パルスは約400フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長(例えば、赤外線レーザと紫外線レーザの組み合わせ)が使用される。
図1A及び図1Bに戻ると、操作106では、半導体ウェハは、ICを個片化するためにプラズマエッチングされる。図2Cに示されるように、プラズマエッチングの前面は、パターニングされたマスク208内でギャップ210を貫通して進み、これによって個片化された集積回路206を形成する。本発明の一実施形態によれば、半導体ウェハをエッチングする工程は、レーザスクライビングプロセスで形成されたトレンチをエッチングして、これによって最終的に半導体ウェハを貫通して完全にエッチングする工程を含む。これは、基板204に対しては図2C、基板400に対しては(貫通トレンチ416の形態で)図4Eの両方に図示される。図4Eに図示される例示的な実施形態では、プラズマエッチングプロセスは、ギャップ416によって分離された半導体ウェハ400の個別化された部分414A及び414Bによって接着フィルム406上で停止される。
一実施形態では、プラズマエッチング操作は、スルーシリコンビア型のエッチングプロセスを採用する。静電チャッキングがエッチングプロセスによって使用される場合、キャリア基板は、チャッキング温度まで加熱される。チャッキング温度までキャリア基板の温度を上昇させる工程は、静電クランプ力が発現される速度を加速させ、これによってプラズマプロセス中におけるESCの温度で可能な速度よりも大きくなる。半導体ウェハがフォトレジストでマスクされた一実施形態では、チャッキング温度は、約110℃未満であり、これによってフォトレジストマスクの網状化を避ける。ホウケイ酸ガラスのキャリア基板を使用する実施形態では、チャッキング温度は50℃を超え、好ましくは60℃〜90℃であり、理想的には70℃〜90℃である。キャリア基板は、任意の方法で加熱することができ、例えば、プラズマ加熱、放射(ランプ)加熱、又はESCからの伝導加熱が挙げられるが、これらに限定されない。チャッキング温度に到達すると、キャリア基板は、その後、ESCにクランプされる。キャリア基板はその後、チャッキング温度から処理温度まで冷却され、半導体ウェハは、処理温度のままパターニングされたマスク内のギャップを貫通してエッチングされる。プラズマエッチングに続いて、キャリア基板は、その後処理温度からデチャッキング温度まで再び加熱することができ、デチャッキング温度に達するとESCからクランプ解除される。
特定の一実施形態では、半導体ウェハ204の材料のエッチング速度は、毎分25ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ(Applied Materials)から入手可能なApplied Centura(商標名) Silvia(商標名)Etchシステムである。Applied Centura(商標名) Silvia(商標名)Etchシステムは、容量性及び誘導性RF結合を組み合わせ、これによって容量結合のみで可能なものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるDCバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。複数のRF源による構成はまた、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約40%上回るエッチング速度で単結晶シリコン基板又はウェハ204をエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス(例えば、SF6、C4F8、CHF3、XeF2)である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。
図1A及び1Bのプラズマエッチング操作106に続いて、個片化された集積回路は、UV反応性接着フィルムに結合されたままである。図1Aを参照すると、操作108において、そして図4F−4Hに関連してより詳細に後述されるが、UV反応性接着フィルムは、UV(光)エネルギーの照射によって反応し、UV反応性接着フィルムの少なくとも一方の面の接着性を弱める。図4Fによって図示される例示的な実施形態では、パターニングされたマスクは、個片化プロセスのレーザスクライブ・プラズマエッチング部分の後、接着フィルム406の除去の前に除去される。これはまた、図2Cによって示される。しかしながら、代替の実施形態では、パターニングされたマスクは、UV反応性接着フィルムのUV照射中又はUV照射後に除去することができる。
実施形態では、UV反応性接着フィルムを部分的に反応させる工程は、両面UV反応性接着フィルムの第1面を第2面よりも完全に反応させる工程を伴う。図4Gに示されるように、UV反応性接着フィルムは、UV光420を用いたUV反応装置によって照射されるUV光波長の少なくとも一部に透過性がある又は更に透明であるキャリア基板408を通してUV光を照射される。UV光はまた、UV反応性接着フィルムの基板フィルムを通って伝わり、半導体ウェハに接触する接着層404Bがキャリア基板に接触する接着層404Aよりも迅速に反応する有利な実施形態においては、部分的な反応は、個別化されたIC414A及び414Bの接着テープからの分離をもたらす。例えば、図1Bの方法140内の操作107にあるように、ウェハと接触している接着面の完全な反応があるが、キャリアと接触している接着面は不完全に反応する。UV分離接着剤を反応させる工程が、UV反応性接着フィルムの一面の接着性を少なくとも90%低減させる工程を伴う特定の一実施形態では、完全には反応されない他方の面は、90%未満低減された接着性を有する。
更に、図4Hに示されるように、これによって接着フィルムは、個別化されたIC414A及び414Bが、接着フィルム及び/又はキャリア基板408から分離されるとき、キャリア基板408上に優先的に保持される。特に、図1Aの操作108は、例えば、ダイシングされたウェハがIC製造施設からキャリア上で輸送された後、パッケージアセンブリハウスで実行することができる。これによって、パッケージアセンブリハウスは、キャリア基板408を従来のピックアンドプレースパッケージングプロセス内でのテープフレームのように用いることができる。このような一実施形態では、例えば、図1Bの方法140内の操作111によって図示されるように、ダイの分離は、従来のピックアンドプレース機によって個々のダイ毎に行われる。
あるいはまた、保護層(例えば、従来の保護ダイシングテープ)が、例えば、従来のダイシングテープ/テープフレームアプリケーション内でダイシングの前に半導体の面に対して行われるように、両面UV接着フィルム406の反対面に貼り付けられてもよい。前面のダイシングテープが貼り付けられた後、UV反応性接着フィルム406は、部分的に反応し、これによって前面のテープはテープフレーム上で膨張するので、UV反応性接着フィルム406のウェハ面を解放する。このような実施形態では、個別化されたダイ414A及び414Bは、ひとまとめにUV反応性接着フィルム406から分離される。
実施形態では、接着フィルムから個別化されたダイを除去した後、フィルムの完全な反応が、例えば、キャリア基板408にUV光を再度照射することにより、実行される。図4Iに示されるように、追加のUV反応が実行され、完全に反応したUV反応性接着フィルム406は、キャリア基板408から除去される。キャリア基板408は、その後、別のダイシング操作のために再利用することができる。
したがって、本発明の一実施形態によれば、UV反応性接着フィルムは、個片化用のデバイスウェハに貼り付けられる。UV反応性接着フィルムは、キャリアテープ又はキャリアウェハ上に貼り付けられる。レーザスクライビングとその後のシリコンエッチングプロセスの後、ウェハストリートに沿ったUV反応性接着フィルムの一部を露出しながら、ダイは個片化される。その後、個片化されたデバイスウェハは、一実施形態では、UV光をUV反応性接着フィルムに照射するとすぐに、UV反応性接着フィルムから解放される。
図2A〜図2Cを再び参照すると、複数の集積回路206は、約10ミクロン以下の幅を有するストリート207によって分離することができる。フェムト秒ベースのレーザスクライビングのアプローチの使用は、少なくとも部分的にレーザの厳しいプロファイル制御のため、集積回路のレイアウト内にこのような圧縮を可能にすることができる。しかしながら、たとえフェムト秒ベースのレーザスクライビングプロセスによって別なやり方で可能であるにしても、ストリート幅を10ミクロン未満に減らすことが必ずしも常に望ましくはないかもしれないことを理解すべきである。例えば、いくつかのアプリケーションでは、集積回路を分離するストリート内に、ダミー又はテストデバイスを製造するために、少なくとも40ミクロンのストリート幅を必要とする場合がある。一実施形態では、複数の集積回路206は、半導体ウェハ又は基板204上に制約の無い又は自由形式のレイアウトで配置することができる。
単一のプロセスツールは、UV反応性接着フィルムの使用を含むハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス内の多くの又はすべての操作を実行するように構成することができる。例えば、図5は、本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
図5を参照すると、プロセスツール500は、複数のロードロック504が結合されたファクトリインタフェース502(FI)を含む。クラスタツール506は、ファクトリインタフェース502に結合される。クラスタツール506は、プラズマエッチングチャンバ508を含む。レーザスクライブ装置510も又はクトリインタフェース502に結合される。プロセスツール500全体の設置面積は、一実施形態では、図5に示されるように、約3500ミリメートル(3.5メートル)×約3800ミリメートル(3.8メートル)であることができる。
一実施形態では、レーザスクライブ装置510は、レーザを収容する。このような一実施形態では、レーザは、フェムト秒ベースのレーザである。レーザは、マスクの利用を含むハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分(例えば、上述したレーザアブレーションプロセス)を実行するのに適している。一実施形態では、レーザに対してウェハ又は基板(又はそのキャリア)を移動させるために構成された可動ステージもまた、レーザスクライブ装置500に含まれる。特定の一実施形態では、レーザもまた、移動可能である。レーザスクライブ装置510全体の設置面積は、一実施形態では、図5に示されるように、約2240ミリメートル×約1270ミリメートルであることができる。
一実施形態では、プラズマエッチングチャンバ508は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、プラズマエッチングチャンバ508は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、プラズマエッチングチャンバ508は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura(商標名) Silvia(商標名)Etchシステムである。プラズマエッチングチャンバ508は、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ508に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のプラズマエッチングチャンバが、プロセスツール500のクラスタツール506の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
一実施形態では、プラズマエッチングチャンバ508は、プラズマ処理中にキャリア基板をクランプするためにチャンバと共に配置された静電チャック(ESC)を含む。第1熱交換器を更に、ESCに結合してもよく、プラズマエッチングチャンバ508は、例えば、ワークピースチャッキングシーケンスの完了まで、第1熱交換器の設定値よりも大きい第1温度までキャリア基板を加熱するための熱源を更に含むことができる。その後、第1熱交換器は、キャリア基板チャッキングシーケンスの完了後に第2温度までESCを冷却することができる。実施形態では、熱源は、第2熱交換器、ランプ、RFプラズマバイアス電力発生器のうちの少なくとも1つである。更なる実施形態では、1以上の切換バルブが使用され、これによって例えば、キャリア基板チャッキングシーケンスの完了に応答して、ESCから第1熱交換器を分離し、ESCに第2熱交換器を結合し、これによってESCを第1温度から第2温度まで冷却する。実施形態では、第1熱交換器の設定値は、第2の熱交換器の設定値よりも少なくとも35℃高い。更なる実施形態では、コントローラが使用され、これによってRFプラズマバイアス電力がワークピースを加熱している間に、裏面ヘリウム圧力を低減させる。
ファクトリインタフェース502は、レーザスクライブ装置510を有する外部の製造施設とクラスタツール506との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリインタフェース502は、ウェハ(又はそのキャリア)を格納ユニット(例えば、正面開口式カセット一体型搬送・保管箱(FOUP))からクラスタツール506又はレーザスクライブ装置510のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
クラスタツール506は、個片化の方法において機能を実行するのに適した追加のエッチングチャンバ512及び/又は他のチャンバを含むことができる。例えば、一実施形態では、堆積チャンバ512が含まれる。堆積チャンバ512は、ウェハ又は基板のレーザスクライビングの前に、ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成することができる。このような一実施形態では、堆積チャンバ512は、フォトレジスト層を堆積するのに適している。
このように、UV反応性接着フィルムを用いてダイシングする方法及びシステムが本明細書に記載される。本明細書中に記載されているもの以外にも、本発明の開示された実施形態及び実施に対して、それらの範囲から逸脱することなく、種々の変更を行うことができる。したがって、本明細書の図と例は、例示的な意味であり、限定的な意味ではないように解釈されるべきである。本発明の範囲は、以下の特許請求の範囲への参照のみによって評価されるべきである。
Claims (15)
- 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
両面紫外線(UV)反応性接着フィルムでキャリア基板に半導体ウェハを結合する工程と、
集積回路を覆い保護するマスクを半導体ウェハの上方に形成する工程と、
集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、レーザスクライブプロセスでマスクをパターニングする工程と、
個片化された集積回路を形成するために、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングする工程を含み、
UV光への暴露によってUV反応性接着フィルムの第1面を反応させることによって、UV反応性接着フィルムの反応した面から個片化された集積回路を分離することができる方法。 - 両面UV反応性接着フィルムは、第1及び第2接着層間に配置されたキャリアフィルムを含み、第1接着層は、第1面上に配置され、第2接着層よりも短い反応時間を有し、
キャリア基板にウェハを結合する工程は、第1接着層をウェハに接触させ、第2接着層をキャリア基板に接触させる工程を更に含み、
UV光でUV反応性接着フィルムを部分的に反応させる工程は、第1接着層を第2接着層よりもより完全に反応させる工程を含む請求項1記載の方法。 - 個片化された集積回路を分離する工程は、第2接着層を反応させる前に実行され、前記方法は、
第2接着層の反応を完了させるために、UV光をUV反応性接着フィルムに再照射する工程と、
反応したUV反応性接着フィルムをキャリア基板から分離する工程を含む請求項2記載の方法。 - キャリアフィルムは、ポリ塩化ビニルを含み、2つの接着層は、アクリル系接着層である請求項2記載の方法。
- 第1接着層をウェハに接触させ、第2接着層をキャリア基板に接触させる工程は、
第1接着層をマスクされた半導体ウェハに接触させる工程と、
マスクされた半導体ウェハをキャリア基板に位置合わせする工程と、
第2接着層をキャリア基板に接触させる工程を含む請求項2記載の方法。 - UV反応性接着フィルムとキャリア基板は、UV光に対して透明であり、
UV光でUV反応性接着フィルムを部分的に反応させる工程は、キャリア基板を通して、UV反応性接着フィルムを通して照射する工程を含む請求項1記載の方法。 - レーザスクライビングプロセスでマスクをパターニングする工程は、フェムト秒ベースのレーザスクライビングプロセスでパターニングする工程を含み、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングする工程は、高密度プラズマエッチングプロセスを使用する工程を含む請求項1記載の方法。
- 高密度プラズマエッチングプロセスを使用する工程は、
キャリア基板をチャッキング温度まで加熱する工程と、
チャッキング温度に到達したとき、静電チャック(ESC)にキャリア基板をクランプする工程と、
キャリア基板をチャッキング温度から処理温度まで冷却する工程と、
処理温度のままで、パターニングされたマスク内のギャップを貫通して半導体ウェハをプラズマエッチングする工程と、
キャリア基板を処理温度からデチャッキング温度まで加熱する工程と、
デチャッキング温度に到達したとき、ESCからキャリア基板のクランプを解除する工程を含む請求項7記載の方法。 - UV光でUV反応性接着フィルムを部分的に反応させる工程は、第1面の接着性を少なくとも90%低減させ、フィルムの第2面の接着性を90%未満低減させる工程を含む請求項1記載の方法。
- 複数の集積回路を含む半導体ウェハをダイシングするためのシステムであって、
シリコン基板層上に配置された集積回路を覆い保護するマスクを半導体ウェハの上方に形成するための堆積チャンバであって、半導体ウェハは、両面紫外線(UV)反応性接着フィルムによってキャリア基板に結合される堆積チャンバと、
半導体ウェハと、二酸化ケイ素の層、低K材料の層、及び銅の層の上に配置されたマスクをパターニングし、これによって集積回路間のシリコン基板の領域を露出させるためのレーザスクライブ装置と、
露出された領域を貫通してシリコン基板をエッチングし、これによって個片化された集積回路を形成するためのプラズマエッチングチャンバを含み、
紫外(UV)光は、UV反応性接着フィルムの第1接着面を第2接着面よりも完全に反応させるためにUV反応性接着フィルムに照射し、これによって部分的に反応したUV反応性接着フィルムから個片化された集積回路を分離することができるシステム。 - UV反応性接着フィルムにUV光を照射し、これによってUV反応性接着フィルムの第1接着面を第2接着面よりも完全に反応させるための紫外(UV)光源と、
部分的に反応したUV反応性接着フィルムから個片化された集積回路を分離するダイハーベスタを含む請求項10記載のシステム。 - 両面UV反応性接着フィルムは、第1及び第2接着層間に配置されたキャリアフィルムを含み、第1接着層は、第1面に配置され、第2接着層よりも短い反応時間を有し、前記システムは、
両面UV反応性接着フィルムの第1接着層を半導体ウェハに、両面UV反応性接着フィルムの第2接着層をキャリア基板に接触させるための接着フィルムアプリケータを含み、
UV光でUV反応性接着フィルムを部分的に反応させることは、第1接着層を第2接着層よりも完全に反応させることを含むシステム。 - ダイハーベスタは、第2接着層が反応する前に個片化された集積回路を分離することができ、UV光源は、UV光をUV反応性接着フィルムに再照射し、これによって第2接着層の反応を完了させることができる請求項12記載のシステム。
- キャリアフィルムは、ポリ塩化ビニルを含み、2つの接着層は、アクリル系接着層である請求項12記載のシステム。
- 接着フィルムアプリケータは、
第1接着層をマスクされた半導体ウェハに接触させ、
マスクされた半導体ウェハをキャリア基板に位置合わせし、
第2接着層をキャリア基板に接触させることができる請求項12記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261666566P | 2012-06-29 | 2012-06-29 | |
US61/666,566 | 2012-06-29 | ||
US13/917,568 US8969177B2 (en) | 2012-06-29 | 2013-06-13 | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
US13/917,568 | 2013-06-13 | ||
PCT/US2013/048336 WO2014004917A1 (en) | 2012-06-29 | 2013-06-27 | Laser and plasma etch wafer dicing with a double sided uv-curable adhesive film |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015523731A true JP2015523731A (ja) | 2015-08-13 |
Family
ID=49778553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015520537A Pending JP2015523731A (ja) | 2012-06-29 | 2013-06-27 | 両面uv反応性接着フィルムによるレーザ・プラズマエッチングウェハダイシング |
Country Status (6)
Country | Link |
---|---|
US (2) | US8969177B2 (ja) |
JP (1) | JP2015523731A (ja) |
KR (1) | KR102156173B1 (ja) |
CN (1) | CN104380437A (ja) |
TW (1) | TW201411758A (ja) |
WO (1) | WO2014004917A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2780932A4 (en) * | 2011-11-16 | 2015-04-29 | Applied Materials Inc | SYSTEMS, APPARATUS AND METHODS OF LASER WRITING |
US20150287638A1 (en) * | 2014-04-04 | 2015-10-08 | Jungrae Park | Hybrid wafer dicing approach using collimated laser scribing process and plasma etch |
US9076860B1 (en) * | 2014-04-04 | 2015-07-07 | Applied Materials, Inc. | Residue removal from singulated die sidewall |
US8912078B1 (en) * | 2014-04-16 | 2014-12-16 | Applied Materials, Inc. | Dicing wafers having solder bumps on wafer backside |
US9142459B1 (en) * | 2014-06-30 | 2015-09-22 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination |
US9601375B2 (en) * | 2015-04-27 | 2017-03-21 | Applied Materials, Inc. | UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach |
KR20170122185A (ko) * | 2015-11-09 | 2017-11-03 | 후루카와 덴키 고교 가부시키가이샤 | 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프 |
GB2544563B (en) * | 2015-11-20 | 2019-02-06 | Rfhic Corp | Mounting of semiconductor-on-diamond wafers for device processing |
TWI783910B (zh) * | 2016-01-15 | 2022-11-21 | 荷蘭商庫力克及索發荷蘭公司 | 放置超小或超薄之離散組件 |
US10269756B2 (en) * | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
TWI622777B (zh) * | 2017-07-07 | 2018-05-01 | Electronic component picking test classification equipment | |
JP7041341B2 (ja) * | 2017-09-29 | 2022-03-24 | 日亜化学工業株式会社 | 発光素子の製造方法 |
WO2019106846A1 (ja) * | 2017-12-01 | 2019-06-06 | 日立化成株式会社 | 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム |
DE102018200656A1 (de) | 2018-01-16 | 2019-07-18 | Disco Corporation | Verfahren zum Bearbeiten eines Wafers |
KR102563929B1 (ko) * | 2018-03-09 | 2023-08-04 | 삼성전자주식회사 | 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법 |
TWI675413B (zh) * | 2018-10-08 | 2019-10-21 | 華邦電子股份有限公司 | 切割晶圓的方法 |
KR20200133072A (ko) | 2019-05-16 | 2020-11-26 | 삼성전자주식회사 | 이미지 센서 패키지 |
US20210035767A1 (en) * | 2019-07-29 | 2021-02-04 | Applied Materials, Inc. | Methods for repairing a recess of a chamber component |
US11348784B2 (en) | 2019-08-12 | 2022-05-31 | Beijing E-Town Semiconductor Technology Co., Ltd | Enhanced ignition in inductively coupled plasmas for workpiece processing |
CN110526205A (zh) * | 2019-08-27 | 2019-12-03 | 西安交通大学 | 一种等离子体刻蚀辅助激光加工碳化硅的方法 |
US20210247691A1 (en) * | 2020-02-12 | 2021-08-12 | Hutchinson Technology Incorporated | Method For Forming Components Without Adding Tabs During Etching |
FR3123499A1 (fr) * | 2021-05-31 | 2022-12-02 | Aledia | Procédé de fabrication d’un dispositif électronique comprenant une phase de liaison |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324142A (ja) * | 2002-04-30 | 2003-11-14 | Lintec Corp | 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置 |
JP2004014956A (ja) * | 2002-06-11 | 2004-01-15 | Shinko Electric Ind Co Ltd | 微小半導体素子の加工処理方法 |
JP2006253402A (ja) * | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
US20060286768A1 (en) * | 2005-06-16 | 2006-12-21 | Intel Corporation | Method of supporting microelectronic wafer during backside processing |
JP2007116099A (ja) * | 2005-10-20 | 2007-05-10 | Applied Materials Inc | 容量結合プラズマリアクタにおいて、ウェハ支持体を均一な温度で冷却する方法 |
JP2007123357A (ja) * | 2005-10-25 | 2007-05-17 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2007227644A (ja) * | 2006-02-23 | 2007-09-06 | Nec Electronics Corp | 半導体ウェハのダイシング支持構造、半導体ダイシング装置およびそのダイシング方法 |
JP2008172159A (ja) * | 2007-01-15 | 2008-07-24 | Nitto Denko Corp | 粘着テープ貼付け方法およびこれを用いた粘着テープ貼付け装置 |
US20110312157A1 (en) * | 2010-06-22 | 2011-12-22 | Wei-Sheng Lei | Wafer dicing using femtosecond-based laser and plasma etch |
Family Cites Families (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4049944A (en) | 1973-02-28 | 1977-09-20 | Hughes Aircraft Company | Process for fabricating small geometry semiconductive devices including integrated components |
JP2972215B2 (ja) * | 1988-11-17 | 1999-11-08 | 山形日本電気株式会社 | キャリアテープ |
JPH04255776A (ja) * | 1991-02-07 | 1992-09-10 | Hitachi Chem Co Ltd | 紫外線硬化型接着剤シートその製造法その製造法に用いる装置その接着剤シートを用いて配線板用基板を製造する方法およびその接着剤シートを用いて配線板を製造する方法 |
US5476566A (en) * | 1992-09-02 | 1995-12-19 | Motorola, Inc. | Method for thinning a semiconductor wafer |
US5593606A (en) | 1994-07-18 | 1997-01-14 | Electro Scientific Industries, Inc. | Ultraviolet laser system and method for forming vias in multi-layered targets |
US5670260A (en) * | 1995-04-21 | 1997-09-23 | Adhesives Research, Inc. | Radiation-cured adhesive film having differential surface adhesion |
JPH09216085A (ja) | 1996-02-07 | 1997-08-19 | Canon Inc | 基板の切断方法及び切断装置 |
US6426484B1 (en) | 1996-09-10 | 2002-07-30 | Micron Technology, Inc. | Circuit and method for heating an adhesive to package or rework a semiconductor die |
US5920973A (en) | 1997-03-09 | 1999-07-13 | Electro Scientific Industries, Inc. | Hole forming system with multiple spindles per station |
JP3230572B2 (ja) | 1997-05-19 | 2001-11-19 | 日亜化学工業株式会社 | 窒化物系化合物半導体素子の製造方法及び半導体発光素子 |
KR100249313B1 (ko) * | 1997-07-25 | 2000-03-15 | 윤종용 | 반도체 웨이퍼 테이프 라미네이팅시스템 및 이를 이용한 라미네이팅방법 |
US6057180A (en) | 1998-06-05 | 2000-05-02 | Electro Scientific Industries, Inc. | Method of severing electrically conductive links with ultraviolet laser output |
DE19850873A1 (de) * | 1998-11-05 | 2000-05-11 | Philips Corp Intellectual Pty | Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik |
DE19962763C2 (de) * | 1999-07-01 | 2001-07-26 | Fraunhofer Ges Forschung | Verfahren zum Vereinzeln eines Wafers |
JP2001110811A (ja) | 1999-10-08 | 2001-04-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP4387007B2 (ja) | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
JP2001144126A (ja) | 1999-11-12 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2001148358A (ja) | 1999-11-19 | 2001-05-29 | Disco Abrasive Syst Ltd | 半導体ウェーハ及び該半導体ウェーハの分割方法 |
CN1276495C (zh) | 2000-01-10 | 2006-09-20 | 电子科学工业公司 | 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法 |
US6887804B2 (en) | 2000-01-10 | 2005-05-03 | Electro Scientific Industries, Inc. | Passivation processing over a memory link |
US6555908B1 (en) * | 2000-02-10 | 2003-04-29 | Epic Technologies, Inc. | Compliant, solderable input/output bump structures |
TW504425B (en) | 2000-03-30 | 2002-10-01 | Electro Scient Ind Inc | Laser system and method for single pass micromachining of multilayer workpieces |
US6425971B1 (en) * | 2000-05-10 | 2002-07-30 | Silverbrook Research Pty Ltd | Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes |
US6593542B2 (en) | 2000-07-12 | 2003-07-15 | Electro Scientific Industries, Inc. | UV laser system and method for single pulse severing of IC fuses |
US6676878B2 (en) | 2001-01-31 | 2004-01-13 | Electro Scientific Industries, Inc. | Laser segmented cutting |
JP4109823B2 (ja) * | 2000-10-10 | 2008-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
US7022546B2 (en) * | 2000-12-05 | 2006-04-04 | Analog Devices, Inc. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US6982184B2 (en) * | 2001-05-02 | 2006-01-03 | Silverbrook Research Pty Ltd | Method of fabricating MEMS devices on a silicon wafer |
DE10129608A1 (de) * | 2001-06-20 | 2003-05-28 | Tesa Ag | Stripfähige Systeme auf Basis von Acrylatblockcopolymeren |
WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
US6642127B2 (en) | 2001-10-19 | 2003-11-04 | Applied Materials, Inc. | Method for dicing a semiconductor wafer |
JP3910843B2 (ja) | 2001-12-13 | 2007-04-25 | 東京エレクトロン株式会社 | 半導体素子分離方法及び半導体素子分離装置 |
US6706998B2 (en) | 2002-01-11 | 2004-03-16 | Electro Scientific Industries, Inc. | Simulated laser spot enlargement |
KR100451950B1 (ko) | 2002-02-25 | 2004-10-08 | 삼성전자주식회사 | 이미지 센서 소자 웨이퍼 소잉 방법 |
WO2003071591A1 (fr) | 2002-02-25 | 2003-08-28 | Disco Corporation | Procede de subdivision de plaquettes semi-conductrices |
JP2003257896A (ja) | 2002-02-28 | 2003-09-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
JP2005523583A (ja) | 2002-04-19 | 2005-08-04 | エグシル テクノロジー リミテッド | パルスレーザを用いる、基板のプログラム制御ダイシング |
JP2004031526A (ja) | 2002-06-24 | 2004-01-29 | Toyoda Gosei Co Ltd | 3族窒化物系化合物半導体素子の製造方法 |
US6582983B1 (en) | 2002-07-12 | 2003-06-24 | Keteca Singapore Singapore | Method and wafer for maintaining ultra clean bonding pads on a wafer |
JP4286497B2 (ja) | 2002-07-17 | 2009-07-01 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3908148B2 (ja) | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置 |
US20050023260A1 (en) * | 2003-01-10 | 2005-02-03 | Shinya Takyu | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method |
JP3991872B2 (ja) | 2003-01-23 | 2007-10-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2004273895A (ja) | 2003-03-11 | 2004-09-30 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
JP2004322168A (ja) | 2003-04-25 | 2004-11-18 | Disco Abrasive Syst Ltd | レーザー加工装置 |
JP4231349B2 (ja) | 2003-07-02 | 2009-02-25 | 株式会社ディスコ | レーザー加工方法およびレーザー加工装置 |
JP4408361B2 (ja) | 2003-09-26 | 2010-02-03 | 株式会社ディスコ | ウエーハの分割方法 |
US7128806B2 (en) | 2003-10-21 | 2006-10-31 | Applied Materials, Inc. | Mask etch processing apparatus |
JP4471632B2 (ja) | 2003-11-18 | 2010-06-02 | 株式会社ディスコ | ウエーハの加工方法 |
JP2005203541A (ja) | 2004-01-15 | 2005-07-28 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
JP4381860B2 (ja) * | 2004-03-24 | 2009-12-09 | 日東電工株式会社 | 補強半導体ウエハに固定された補強板の分離方法およびその装置 |
US7459377B2 (en) | 2004-06-08 | 2008-12-02 | Panasonic Corporation | Method for dividing substrate |
US7687740B2 (en) | 2004-06-18 | 2010-03-30 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows |
JP4018088B2 (ja) * | 2004-08-02 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法及び半導体素子の製造方法 |
JP4982948B2 (ja) * | 2004-08-19 | 2012-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
US7199050B2 (en) | 2004-08-24 | 2007-04-03 | Micron Technology, Inc. | Pass through via technology for use during the manufacture of a semiconductor device |
JP4018096B2 (ja) | 2004-10-05 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
JP4288229B2 (ja) | 2004-12-24 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
US7875898B2 (en) | 2005-01-24 | 2011-01-25 | Panasonic Corporation | Semiconductor device |
JP4478053B2 (ja) | 2005-03-29 | 2010-06-09 | 株式会社ディスコ | 半導体ウエーハ処理方法 |
JP4401322B2 (ja) * | 2005-04-18 | 2010-01-20 | 日東電工株式会社 | 支持板分離装置およびこれを用いた支持板分離方法 |
JP4285455B2 (ja) | 2005-07-11 | 2009-06-24 | パナソニック株式会社 | 半導体チップの製造方法 |
JP4599243B2 (ja) | 2005-07-12 | 2010-12-15 | 株式会社ディスコ | レーザー加工装置 |
JP4769560B2 (ja) | 2005-12-06 | 2011-09-07 | 株式会社ディスコ | ウエーハの分割方法 |
JP4372115B2 (ja) | 2006-05-12 | 2009-11-25 | パナソニック株式会社 | 半導体装置の製造方法、および半導体モジュールの製造方法 |
JP4480728B2 (ja) | 2006-06-09 | 2010-06-16 | パナソニック株式会社 | Memsマイクの製造方法 |
US8034659B2 (en) * | 2006-06-23 | 2011-10-11 | Hitachi Chemical Company, Ltd. | Production method of semiconductor device and bonding film |
JP5023614B2 (ja) * | 2006-08-24 | 2012-09-12 | パナソニック株式会社 | 半導体チップの製造方法及び半導体ウエハの処理方法 |
JP4544231B2 (ja) * | 2006-10-06 | 2010-09-15 | パナソニック株式会社 | 半導体チップの製造方法 |
JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
JP4944642B2 (ja) * | 2007-03-09 | 2012-06-06 | 株式会社ディスコ | デバイスの製造方法 |
JP4840200B2 (ja) * | 2007-03-09 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
KR100878408B1 (ko) | 2007-07-04 | 2009-01-13 | 삼성전기주식회사 | 웨이퍼 레벨 디바이스 패키징 방법 |
US7859084B2 (en) | 2008-02-28 | 2010-12-28 | Panasonic Corporation | Semiconductor substrate |
KR20110010601A (ko) * | 2008-03-31 | 2011-02-01 | 헨켈 코포레이션 | 다중층 uv-경화성 접착 필름 |
US20110018127A1 (en) * | 2008-03-31 | 2011-01-27 | Byoungchul Lee | Multilayer UV-Curable Adhesive Film |
WO2009126907A2 (en) | 2008-04-10 | 2009-10-15 | Applied Materials, Inc. | Laser-scribing platform and hybrid writing strategy |
US20100015782A1 (en) * | 2008-07-18 | 2010-01-21 | Chen-Hua Yu | Wafer Dicing Methods |
JP2010067697A (ja) * | 2008-09-09 | 2010-03-25 | Lemi Ltd | プリント配線板の製造方法 |
EP2414801B1 (en) | 2009-03-30 | 2021-05-26 | QUALCOMM Incorporated | Chip package with stacked processor and memory chips |
JP2010263041A (ja) * | 2009-05-01 | 2010-11-18 | Nitto Denko Corp | ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法 |
US20110294262A1 (en) * | 2010-05-29 | 2011-12-01 | Ping Huang | Semiconductor package process with improved die attach method for ultrathin chips |
US8507363B2 (en) * | 2011-06-15 | 2013-08-13 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using water-soluble die attach film |
US8557683B2 (en) * | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
US9029242B2 (en) * | 2011-06-15 | 2015-05-12 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
US8557682B2 (en) * | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
US8912077B2 (en) * | 2011-06-15 | 2014-12-16 | Applied Materials, Inc. | Hybrid laser and plasma etch wafer dicing using substrate carrier |
US9129904B2 (en) * | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch |
US8946057B2 (en) * | 2012-04-24 | 2015-02-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using UV-curable adhesive film |
-
2013
- 2013-06-13 US US13/917,568 patent/US8969177B2/en active Active
- 2013-06-27 WO PCT/US2013/048336 patent/WO2014004917A1/en active Application Filing
- 2013-06-27 KR KR1020157002585A patent/KR102156173B1/ko active IP Right Grant
- 2013-06-27 TW TW102123031A patent/TW201411758A/zh unknown
- 2013-06-27 CN CN201380031988.1A patent/CN104380437A/zh active Pending
- 2013-06-27 JP JP2015520537A patent/JP2015523731A/ja active Pending
-
2015
- 2015-01-12 US US14/595,120 patent/US20150122419A1/en not_active Abandoned
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324142A (ja) * | 2002-04-30 | 2003-11-14 | Lintec Corp | 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置 |
JP2004014956A (ja) * | 2002-06-11 | 2004-01-15 | Shinko Electric Ind Co Ltd | 微小半導体素子の加工処理方法 |
JP2006253402A (ja) * | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
US20060286768A1 (en) * | 2005-06-16 | 2006-12-21 | Intel Corporation | Method of supporting microelectronic wafer during backside processing |
JP2007116099A (ja) * | 2005-10-20 | 2007-05-10 | Applied Materials Inc | 容量結合プラズマリアクタにおいて、ウェハ支持体を均一な温度で冷却する方法 |
JP2007123357A (ja) * | 2005-10-25 | 2007-05-17 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2007227644A (ja) * | 2006-02-23 | 2007-09-06 | Nec Electronics Corp | 半導体ウェハのダイシング支持構造、半導体ダイシング装置およびそのダイシング方法 |
JP2008172159A (ja) * | 2007-01-15 | 2008-07-24 | Nitto Denko Corp | 粘着テープ貼付け方法およびこれを用いた粘着テープ貼付け装置 |
US20110312157A1 (en) * | 2010-06-22 | 2011-12-22 | Wei-Sheng Lei | Wafer dicing using femtosecond-based laser and plasma etch |
JP2013535114A (ja) * | 2010-06-22 | 2013-09-09 | アプライド マテリアルズ インコーポレイテッド | フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング |
Also Published As
Publication number | Publication date |
---|---|
CN104380437A (zh) | 2015-02-25 |
KR102156173B1 (ko) | 2020-09-15 |
US20140004685A1 (en) | 2014-01-02 |
US20150122419A1 (en) | 2015-05-07 |
KR20150022024A (ko) | 2015-03-03 |
US8969177B2 (en) | 2015-03-03 |
TW201411758A (zh) | 2014-03-16 |
WO2014004917A1 (en) | 2014-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102156173B1 (ko) | 양면 uv-경화가능 접착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱 | |
JP6509744B2 (ja) | フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング | |
JP6903110B2 (ja) | プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル | |
JP5926448B2 (ja) | Uv反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング | |
US9252057B2 (en) | Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application | |
JP6543466B2 (ja) | 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング | |
US9269604B2 (en) | Wafer edge warp suppression for thin wafer supported by tape frame | |
JP6556759B2 (ja) | プラズマダイシング中にウエハフレーム支持リングを冷却することによるダイシングテープ熱管理 | |
JP2017529702A (ja) | プラズマダイシングのための近接接触カバーリング | |
KR20150032582A (ko) | 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스 | |
TWI607526B (zh) | 切割包含複數個積體電路之基板的方法 | |
TWI667709B (zh) | 用於改良晶圓塗佈處理之烘烤工具 | |
TW202224091A (zh) | 用於電漿蝕刻晶圓單分處理的陰影環套件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170725 |