TW202224091A - 用於電漿蝕刻晶圓單分處理的陰影環套件 - Google Patents

用於電漿蝕刻晶圓單分處理的陰影環套件 Download PDF

Info

Publication number
TW202224091A
TW202224091A TW110136395A TW110136395A TW202224091A TW 202224091 A TW202224091 A TW 202224091A TW 110136395 A TW110136395 A TW 110136395A TW 110136395 A TW110136395 A TW 110136395A TW 202224091 A TW202224091 A TW 202224091A
Authority
TW
Taiwan
Prior art keywords
wafer
diameter
semiconductor wafer
mask
electrostatic chuck
Prior art date
Application number
TW110136395A
Other languages
English (en)
Inventor
卡蒂克 伊魯瑪賴
永勝 白
麥克 索倫森
司瑞斯坎薩羅傑 希魯納弗卡羅蘇
阿魯恩庫瑪爾 塔緹
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202224091A publication Critical patent/TW202224091A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

本案描述了一種陰影環套件及切割半導體晶圓的方法。在實例中，蝕刻設備包括腔室、及在此腔室內或耦接至此腔室的電漿源。靜電卡盤在腔室內，此靜電卡盤包括用於支撐基板載體的導電基座，此基板載體經調整大小以支撐具有第一直徑的晶圓。陰影環組件位於電漿源與靜電卡盤之間，此陰影環組件經調整大小以處理具有第二直徑的晶圓，第二直徑小於第一直徑。

Description

用於電漿蝕刻晶圓單分處理的陰影環套件
本揭示案的實施例係關於半導體處理領域，且特定而言，係關於切割半導體晶圓的設備及方法，每個晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料組成的晶圓（亦稱為基板）上。大體上，各種材料（半導體、導電的或絕緣）的層用以形成積體電路。使用各種已知製程摻雜、沉積及蝕刻這些材料以形成積體電路。每個晶圓經處理以形成大量包含稱為晶粒的積體電路的獨立區域。
在積體電路形成製程之後，「切割」晶圓以將獨立晶粒彼此分隔，以進行封裝或以未封裝形式在更大電路中使用。用於晶圓切割的兩種主要技術為劃線及鋸割。在劃線情況下，沿預形成劃線在整個晶圓上移動金剛石尖端劃線。這些劃線沿晶粒之間的空間延伸。這些空間通常被稱為「道」。金剛石劃線沿道在晶圓表面形成淺劃痕。在施加壓力時，諸如用輥施加壓力，晶圓沿劃線分隔。遵循晶圓基板的晶格結構打斷晶圓。劃線可用於厚度約10密耳（千分之一英吋）或更小的晶圓。對於更厚的晶圓，目前較佳切割方法為鋸割。
在鋸割情況下，以每分鐘高轉速旋轉的金剛石尖端鋸子接觸晶圓表面並沿道鋸割晶圓。晶圓安裝在支撐構件上，諸如跨膜框架伸展的黏著劑膜，並且將對垂直及水平道兩者重複應用鋸子。劃線與鋸割的一個問題為沿晶粒的隔斷邊緣會形成切屑及凹痕。此外，裂紋會形成並從晶粒邊緣傳播進基板中，並使積體電路無法工作。切屑及裂縫為劃線的特定問題，因為在結晶結構的＜110＞方向中只能劃線方形或矩形晶粒的一側。因此，晶粒另一側的開裂導致鋸齒狀的分割線。由於切屑及裂縫，在晶圓上的晶粒之間需要額外間距以防止對積體電路的損壞，例如，將切屑及裂紋保持在距實際積體電路一定距離處。由於間距要求，在標準尺寸的晶圓上不能形成如此多的晶粒，原本可用於電路系統的晶圓空間被浪費了。鋸的使用加劇了半導體晶圓上空間的浪費。鋸刃的厚度為約15至60微米。因此，為了確保鋸子造成的切割周圍的開裂及其他損壞不會損害積體電路，通常必須將每個晶粒的電路系統分隔60至300到500微米。此外，在切割之後，每個晶粒需要大量清理以移除鋸割製程導致的顆粒及其他污染物。
也可使用電漿切割，但仍可能具有局限性。例如，妨礙電漿切割的實施的一個限制可能為成本。用於圖案化抗蝕劑的標準微影操作可能使得實施成本過高。另一個可能妨礙電漿切割實施的限制為，在沿道切割時經常遇到的金屬（例如，銅）的電漿蝕刻會產生生產問題或產量限制。
本揭示案的實施例包括用於切割半導體晶圓的方法及設備。
在實施例中，蝕刻設備包括腔室、及在此腔室內或耦接至此腔室的電漿源。靜電卡盤在腔室內，此靜電卡盤包括用於支撐基板載體的導電基座，此基板載體經調整大小以支撐具有第一直徑的晶圓。陰影環組件位於電漿源與靜電卡盤之間，此陰影環組件經調整大小以處理具有第二直徑的晶圓，第二直徑小於第一直徑。
在另一實施例中，一種切割具有複數個積體電路的半導體晶圓的方法，包括以下步驟：在半導體晶圓上方形成遮罩，此遮罩為覆蓋並保護積體電路的層或包括此層，並且半導體晶圓由一基板載體支撐，此基板載體經調整大小以支撐具有第一直徑的晶圓。方法亦涉及以下步驟：用雷射劃線製程圖案化遮罩以提供具有縫隙的圖案化遮罩，此些縫隙暴露半導體晶圓在積體電路之間的區域。方法亦涉及以下步驟：穿過圖案化遮罩中的縫隙蝕刻半導體晶圓，以在半導體晶圓由基板載體支撐且在基板載體由一陰影環組件部分覆蓋時單分此些積體電路，陰影環組件經調整大小以處理具有一第二直徑的半導體晶圓，第二直徑小於第一直徑。
在另一實施例中，一種切割具有複數個積體電路的半導體晶圓的系統包括工廠介面。雷射劃線設備與工廠介面耦接並包括雷射。蝕刻設備與工廠介面耦接，蝕刻設備包括腔室、在腔室內或耦接至腔室的電漿源、在腔室內的靜電卡盤，靜電卡盤包括導電基座以支撐基板載體，基板載體經調整大小以支撐具有第一直徑的晶圓，以及在電漿源與靜電卡盤之間的陰影環組件，此陰影環組件經調整大小以處理具有第二直徑的晶圓，第二直徑小於第一直徑。
本案描述了切割半導體晶圓的方法及設備。在以下描述中，闡述了眾多細節，諸如靜電卡盤配置、雷射劃線條件、及電漿蝕刻條件及材料範圍，以提供對本揭示案之實施例的透徹理解。對於熟習此項技術者顯而易見的是，本揭示案之實施例可在沒有此等細節之情況下實踐。在其他情況中，並未詳細描述熟知態樣，諸如積體電路製造，以防止不必要地模糊本揭示案之實施例。此外，將理解，隨附圖式中示出之各種實施例為說明性的且不一定按比例繪製。
一或多個實施例特定而言係關於200 mm晶圓電漿切割陰影環套件。實施例可適於在300 mm蝕刻腔室中使用陰影環套件來處理200 mm晶圓的電漿切割。實施例可適於用於單分或切割電子元件晶圓的雷射及蝕刻晶圓切割方法及工具。
為了提供上下文，目前正在使用200 mm蝕刻腔室，使用200 mm晶圓安裝帶框處理200 mm晶圓。本文所述的實施例可經實施為使200 mm晶圓能夠安裝在約400 mm晶圓安裝框架上，並使用300 mm蝕刻電漿切割腔室處理200 mm晶圓。此外，本文所述的陰影環套件可經定製為容納不同厚度的晶圓，以進一步增強製程並提高良率。
一或多個實施例係關於一種陰影環製程套件設計，其使能使用300 mm蝕刻電漿切割腔室運行安裝在帶框上的200 mm晶圓，此帶框經調整大小以支撐300 mm晶圓。本文所述的實施例可經實施為使能在300 mm電漿切割蝕刻腔室中運行200 mm晶圓。本文描述的實施例可以藉由不需要專用的200 mm蝕刻腔室來實施以降低成本及佔地面積。本文所述的實施例可經實施以為200及300 mm晶圓切割及/或處理提供使用「標準400 mm帶框」的靈活性。在實施例中，在300 mm與200 mm晶圓之間切換以進行處理更容易，其中設置更改及工裝停機時間最少。
為了提供進一步的上下文，在將晶圓單分成獨立晶粒期間，晶圓沿著晶粒之間的切割道被切割或剖切。傳統上，用機械鋸進行切割。行動裝置及其他技術驅動器可能需要更進階的單分方法來減少裂縫、分層及切屑缺陷。雷射及蝕刻晶圓切割方法可涉及將水溶性保護塗層施加到基板上，移除藉由雷射劃線移除的道區域中的任何裝置測試層的塗層，以打開通常為矽(Si)的底層基板材料。隨後，對暴露的矽進行整個厚度的電漿蝕刻，以將晶圓單分成獨立晶粒。在基於去離子(DI)水的清洗操作中移除保護塗層。出於環境考慮及易於加工，可能需要水溶性保護塗層。此類水溶性塗層主要可用作電漿蝕刻步驟期間的蝕刻遮罩，並且也可用作收集雷射劃線期間產生的任何碎片的層。
為了提供更進一步的上下文，飛秒雷射可較佳用於製程的雷射劃線部分。與奈秒及其他長脈衝雷射不同，飛秒雷射由於相關的超短脈衝而幾乎沒有熱效應。飛秒雷射的另一個優點可為能夠移除大多數材料，包括吸收性、反射性及透明材料。在典型晶圓上，存在反射及吸收性金屬、透明的介電質、及吸收大部分雷射光的矽基板。水溶性保護塗層完全或大部分透明，或可為部分吸收性，例如，在包括染料添加劑的情況下如此。此些列出的材料可以用飛秒雷射切除。應瞭解，儘管下文所述的許多實施例與飛雷射劃線相關，但在其他實施例中，具有其他雷射光束類型的雷射劃線也可與本文所述的遮蔽材料相容。還應瞭解，儘管下文描述的許多實施例與具有金屬化特徵的劃線道相關聯，但在其他實施例中，也可考慮無金屬劃線道。還應瞭解，儘管下文描述的許多實施例與水溶性切割遮罩相關，但在其他實施例中，也可考慮其他遮罩材料。
根據本揭示案的一或多個實施例，300 mm晶圓安裝架用於安裝200 mm晶圓並在現有300 mm蝕刻電漿切割腔室中處理。實施例可以經實施為能夠以最小的設置時間在200 mm晶圓與300 mm晶圓之間切換。在實施例中，陰影環套件包括載體、插入環及隔熱件。如本文所述的陰影環套件可用於幫助防止蝕刻製程期間的帶加熱及燃燒。插入環可作為獨立的「浮動」部件，在晶圓處理期間不接觸載體及隔熱件（例如，由經處理晶圓或基板的最外部支撐）。這種佈置可以防止從晶圓到載體的熱傳遞。隔熱件有助於在處理時防止熱量傳遞到載體。在實施例中，插入環及隔熱件輪廓在蝕刻處理期間在晶圓上提供邊緣排除。
作為示例性組件，第1A圖根據本揭示案之實施例圖示陰影環套件100的部件的斜視圖。
參考第1A圖，陰影環套件包括隔熱件102、插入環104及載體106。在實施例中，隔熱件102、插入環104及載體106均由固體氧化鋁組成。在實施例中，隔熱件102中包括一凹穴，用於容納插入環104而不接觸插入環104，例如，以避免熱接觸。在實施例中，插入環104經調整大小以容納200 mm晶圓。在一個此類實施例中，插入環104具有直徑約197 mm的內開口，以留下由插入環104覆蓋的200 mm晶圓的最外層約1.5 mm周邊。在一個此類實施例中，插入環104位於由插入環104覆蓋的200 mm晶圓的約1.5 mm周邊上。
第1B圖根據本揭示案之實施例圖示包括陰影環套件的卡盤在升起位置及就位位置的剖視圖，及基板載體的斜視圖。
參考第1B圖的第(i)部分，卡盤組件110A包括處於升起位置的陰影環套件112。在一個實施例中，陰影環套件112為諸如上述陰影環套件100的組件。陰影環套件100位於基板載體組件114上方，基板載體組件114可包括支撐200 mm晶圓的帶框。基板載體組件114由靜電卡盤(electrostatic chuck ; ESC)支撐，諸如經調整大小以通常支撐300 mm晶圓或300 mm晶圓的基板載體的ESC。卡盤組件110A還包括提升環組件118。參考第1B圖的第(ii)部分，卡盤組件110B包括處於就位位置的陰影環套件112。參考第1B圖的第(i)及(ii)部分，包括釘頭升舉銷119，用於在位置110A與位置110B之間上下提升。參考第1B圖的第(iii)部分，示出了示例性基板載體組件114，包括晶圓帶框114A（其可經調整大小以容納300 mm晶圓）、切割帶114B及200 mm晶圓（例如，在通常放置300 mm晶圓的位置）。
第1C圖根據本揭示案之實施例圖示包括陰影環套件的卡盤的斜視圖120及剖視圖122，及陰影環套件的剖視圖。
參考第1C圖，靜電卡盤組件122包括靜電卡盤(ESC)121。陰影環組件位於靜電卡盤組件122的ESC 121上方。陰影環組件包括隔熱件102、插入環104及載體106。在實施例中，如圖所示，當處於處理位置時，插入環104被容納在隔熱件102中的凹穴內，而不接觸隔熱件102。在一個實施例中，如圖所示，插入環104與載體106互鎖。
在第一具體實例中，第1D圖根據揭示案之實施例圖示用於容納200 mm晶圓的陰影環組件的部分的剖視圖。
參考第1D圖，陰影環組件130A包括隔熱件102A、插入環104A及載體106A。在實施例中，如圖所示，當處於處理位置時，插入環104A被容納在隔熱件102A中的凹穴內，而不接觸隔熱件102A。在一個實施例中，如圖所示，插入環104A與載體106A互鎖。
在第二具體實例中，第1E圖根據本揭示案之實施例圖示用於容納200 mm晶圓的陰影環組件的部分的剖視圖。
參考第1E圖，陰影環組件130B包括隔熱件102B、插入環104B及載體106B。在實施例中，如圖所示，當處於處理位置時，插入環104B被容納在隔熱件102B中的凹穴內，而不接觸隔熱件102B。在一個實施例中，如圖所示，插入環104B與載體106B互鎖。與陰影環組件130A的載體106A相比，陰影環組件130B的載體106B的形狀可以在載體106B與基板載體的切割帶之間提供更大的縫隙，這有助於避免膠帶黏附問題。
作為示例性支撐及/或移動機構，第1F圖根據本揭示案之實施例圖示包括提升環組件及受支撐陰影環組件的組件140的斜視圖。
參考第1F圖，提升環組件142包括提升環144、升舉銷146及伺服馬達148。受支撐陰影環組件包括隔熱件102、插入環（在此視圖中未示出）及載體106，諸如結合第1A圖描述的。
在另一態樣中，第2A圖根據本揭示案之實施例圖示靜電卡盤的傾斜剖視圖。靜電卡盤可與陰影環組件配對，諸如結合第1A圖、第1D圖及第1E圖描述的。
參考第2A圖，靜電卡盤組件200包括陰影環或隔熱件202以及相關的陰影環插入件204及陰影環載體206。應瞭解，如圖所示，陰影環或隔熱件202及相關陰影環插入件204及陰影環載體206經調整大小以容納300 mm晶圓處理。然而，在其他實施例中，陰影環或隔熱件102以及相關的陰影環插入件104及陰影環載體106（如第1A圖所述）被替代地包括在內，以容納200 mm晶圓進行處理。在一個實施例中，陰影環或隔熱件202、陰影環插入件204及陰影環載體206均由氧化鋁等陶瓷材料組成。基板載體上的基板可被包括在陰影環下方，並且基板載體的帶框208可被包括在隔熱件下方，如第2A圖所示。帶框208可由不銹鋼組成。包括可調節升舉銷207用於提升陰影環，並且可調節升舉銷207可由鋁組成。
靜電卡盤組件200進一步包括圍繞導電基座212的邊緣絕緣體環210。底部絕緣體環218位於導電基座212下方。邊緣絕緣體環210及底部絕緣體環218可由諸如氧化鋁的陶瓷材料組成，並且導電基座212可由鋁組成。導電基座212可以電耦合接地及/或耦合至DC電壓。
靜電卡盤組件200進一步包括電漿屏蔽段214及電漿屏蔽籃216，兩者均由鋁組成。靜電卡盤組件200進一步包括陰極絕緣體220、設施絕緣體222及陰極襯墊224。陰極絕緣體220可由二氧化矽組成，以及陰極襯墊224可由鋁組成。靜電卡盤組件200進一步包括支撐座226及氣體饋通228，諸如氦饋通。
將升舉銷230及升舉銷指狀物232包括在靜電卡盤組件200中。升舉銷230可由氧化鋁組成，以及升舉銷指狀物232可由鋁組成。應瞭解，可將複數個此類升舉銷230包括在靜電卡盤組件200中。在實施例中，此類複數個升舉銷230位於導電基座212的處理區域的周邊外部。在一個此類實施例中，複數個升舉銷230經佈置用於接觸基板載體的帶框208。
在實施例中，導電基座212的暴露表面260及覆蓋表面270經塗覆有陶瓷材料，諸如氧化鋁。在實施例中，將每個升舉銷230包括在開口250中。在一個此類實施例中，開口250為包括在導電基座212中的孔洞，如第2A圖所示，並在下文結合第2C圖更詳細地描述。孔洞可能沒有塗覆陶瓷材料，並且可為易受來自靜電卡盤組件的電流漏洩影響的位置。在另一此類實施例中，開口250為包括在導電基座的圓周邊緣處的凹口，如下文結合第3A圖至第3C圖更詳細地描述的。第3A圖至第3C圖之實施例的凹口可經塗覆有陶瓷材料，並可相對於第2A圖至第2C圖之實施例的孔洞減輕來自靜電卡盤組件的電流漏洩。
在本揭示案的態樣中，在混合雷射切除及電漿蝕刻單分製程中容納薄基板（例如，厚度為約100微米或更小）。在一個此類實施例中，薄基板被支撐在基板載體上。例如，第2B圖根據本揭示案之實施例圖示適於在單分製程期間支撐薄晶圓的基板載體的平面圖。
參考第2B圖，基板載體280包括由帶環或框架284包圍的背襯帶282層。晶圓或基板286（諸如薄晶圓或基板）由基板載體280的背襯帶282支撐。在一個實施例中，晶圓或基板286藉由晶粒附接膜附接至背襯帶282。如實線所示，晶圓或基板286為300 mm晶圓，即，基板載體280經調整大小以容納300 mm晶圓。然而，根據本揭示案之實施例，200 mm晶圓（虛線287）由基板載體280支撐，即使基板載體280經調整大小以適合300 mm晶圓亦如此。在一個實施例中，帶環或框架284由不銹鋼組成。在實施例中，結合第1B圖、第1C圖、第2A圖、第2C圖或第3A圖至第3C圖描述的靜電卡盤容納諸如基板載體280的組件。
在實施例中，單分製程可容納在一系統中，此系統經調整大小以接收基板載體，例如基板載體280。在一個此類實施例中，諸如下文描述的系統400或500的系統可以容納薄晶圓框架而不影響系統佔地面積，此系統佔地面積可以其他方式調整大小以容納未由基板載體支撐的基板或晶圓。在一個實施例中，系統400或500經調整大小以容納直徑為300毫米的晶圓或基板；然而，在實施例中，在其中加處理200 mm晶圓。如第2B圖所示，同一系統可容納約380毫米寬度乘約380毫米長度的晶圓載體。
第2C圖根據本揭示案之實施例圖示靜電卡盤的各種態樣及部分的斜視圖290。第2A圖中的元件符號如上文結合第2A圖所述。靜電卡盤可與陰影環組件配對，諸如結合第1A圖、第1D圖及第1E圖描述。
參考第2C圖，靜電卡盤包括導電基座212，其圓周邊緣附近有複數個孔洞294。靜電卡盤可容納與複數個孔洞294中的各者相對應的複數個升舉銷。在實施例中，導電基座212經塗覆有陶瓷材料，諸如氧化鋁，但複數個孔洞中的每個孔洞的內表面沒有塗覆陶瓷材料。
在實施例中，靜電卡盤進一步包括橫向圍繞導電基座212的邊緣絕緣體環210。在實施例中，靜電卡盤進一步包括導電基座212下方的底部絕緣體環218，底部絕緣體環218具有第2C圖中對應於複數個升舉銷中的各者的複數個開口246。
在實施例中，複數個升舉銷位於導電基座212的處理區域292的圓周外部，並且複數個升舉銷被佈置用於接觸基板載體。在實施例中，靜電卡盤與位於複數個升舉銷上方的陰影環、陰影環組件或陰影環套件一起被包括在製程腔室中，如第1A圖至第1F圖所述。在一個此類實施例中，陰影環、陰影環組件或陰影環套件經調整大小以用於蝕刻200 mm晶圓。
第3A圖、第3B圖及第3C圖根據本揭示案之另一實施例分別圖示靜電卡盤的各種態樣及部分的平面圖300、剖視圖320及斜視圖340。第2A圖中的元件符號如上文結合第2A圖所述。靜電卡盤可與陰影環組件配對，諸如結合第1A圖、第1D圖及第1E圖描述。
參考第3A圖至第3C圖，靜電卡盤包括導電基座312，其圓周邊緣附近有複數個凹口302。靜電卡盤亦包括與複數個凹口302中的各者相對應的複數個升舉銷230。在實施例中，導電基座312及複數個凹口302的表面經塗覆有陶瓷材料。在一個此類實施例中，其中陶瓷材料為或包括氧化鋁。
在實施例中，靜電卡盤進一步包括橫向圍繞導電基座312的邊緣絕緣體環310。邊緣絕緣體環310具有與複數個凹口302中的各者相對應的複數個內突起362。複數個內突起362中的每一個具有一個貫穿其中的開口，以容納複數個升舉銷230中的相應各者。
在實施例中，靜電卡盤進一步包括導電基座312下方的底部絕緣體環318。底部絕緣體環312具有與複數個升舉銷中的各者相對應的複數個開口（第3B圖中的322及第3C圖中的346）。
在實施例中，邊緣絕緣體環310及底部絕緣體環318由諸如氧化鋁的陶瓷材料組成，以及導電基座312由鋁組成。導電基座312可以電耦合接地及/或耦合至DC電壓。
在實施例中，複數個升舉銷230位於導電基座312的處理區域342的周邊外部。在一個此類實施例中，複數個升舉銷230經佈置用於接觸基板載體。在實施例中，靜電卡盤進一步包括位於複數個升舉銷230上方的陰影環或陰影環組件，如結合第2A圖所述。
在本揭示案之態樣中，在單分製程期間將基板載體容納在蝕刻腔室中。在實施例中，在不影響（例如，蝕刻）膜框（例如，帶環或帶框284）及膜（例如，背襯帶282）的情況下，使包括基板載體上的薄晶圓或基板的組件經受電漿蝕刻設備處理。此外，本揭示案之態樣解決了在蝕刻製程期間傳送及支撐由組合膜及膜框（基板載體）支撐的晶圓或基板的問題。特定而言，蝕刻設備可經配置以容納由基板載體支撐的薄晶圓或基板的蝕刻。例如，第4圖根據本揭示案之實施例圖示蝕刻設備的剖視圖。
參考第4圖，蝕刻設備400包括腔室402。包括末端執行器404，用於將基板載體406傳送至腔室402及從腔室402傳送基板載體406。感應耦合電漿(inductively coupled plasma; ICP)源408位於腔室402上方。腔室402還配備有節流閥410及渦輪分子泵412。在實施例中，蝕刻設備400亦包括靜電卡盤組件414，諸如上述靜電卡盤。在實施例中，如圖所示，蝕刻設備400亦包括升舉銷致動器416及/或陰影遮罩或環形致動器1418。
單個製程工具可經配置以在混合雷射切除及電漿蝕刻單分製程中執行許多或所有操作。例如，第5圖根據本揭示案之實施例圖示用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。應瞭解，根據以下揭示內容，在其他實施例中，塗覆/烘乾/清理(coat/bake/clean; CBC)處理腔室可替代地包括在單獨的工具上或作為單獨的工具。在其他實施例中，電漿蝕刻腔室及雷射劃線設備為獨立工具。
參考第5圖，製程工具500包括工廠介面502(factory interface ; FI)，其具有與其耦合的複數個負載鎖504。群集工具506與工廠介面502耦合。群集工具506包括一或多個電漿蝕刻腔室，諸如電漿蝕刻腔室508。雷射劃線設備510還耦合到工廠介面502。製程工具500之全部佔地面積在一個實施例中可為約3500毫米（3.5公尺）乘以約3800毫米（3.8公尺），如第5圖描繪。在實施例中，雷射劃線設備510配置為執行半導體晶圓的積體電路之間的道的雷射切除，並且電漿蝕刻腔室508用以在雷射切除之後蝕刻半導體晶圓以單分積體電路。
在實施例中，雷射劃線設備510包含配置為提供基於飛秒的雷射光束的雷射組件。在一個此類實施例中，基於飛秒的雷射的波長約小於或等於530奈米，雷射脈衝寬度約小於或等於400飛秒。在實施例中，雷射適於執行混合雷射之雷射切除部分及蝕刻單分製程，諸如上述雷射切除製程。在一個實施例中，可移動平台亦包括在雷射劃線設備510中，此可移動平台用以相對雷射移動晶圓或基板（或其載體）。在特定實施例中，雷射亦為可移動的。如第5圖所示，在一個實施例中，雷射劃線設備510的總佔地面積可為約2240毫米乘以約1270毫米。
在實施例中，一或多個電漿蝕刻腔室508經配置用於穿過圖案化遮罩中之縫隙蝕刻晶圓或基板以單分複數個體積電路。在一個此類實施例中，一或多個電漿蝕刻腔室508經配置以執行深矽蝕刻製程。在特定實施例中，一或多個電漿蝕刻腔室508為可從美國加利福尼亞州Sunnyvale的應用材料有限公司獲得的Applied Centura® Silvia TM蝕刻系統。蝕刻腔室可經特別設計用於深矽蝕刻，深矽蝕刻用於產生容納在單晶矽基板或晶圓上或中的單分體積電路。在實施例中，高密度電漿源包括在（或耦合至）電漿蝕刻腔室508中以促進高矽蝕刻速率。在實施例中，多於一個蝕刻腔室被包括在製程工具500之群集工具506中，以使能單分或切割製程之高製造產量。
電漿蝕刻腔室508中可包括靜電卡盤。在實施例中，如上所述，靜電卡盤包括在其圓周邊緣具有複數個凹口的導電基座，以及與複數個凹口中的各者相對應的複數個升舉銷。在一個實施例中，導電基座及靜電卡盤的複數個凹口的表面經塗覆有陶瓷材料。在一個實施例中，靜電卡盤進一步包括橫向圍繞導電基座（例如，312）的邊緣絕緣體環（例如，310），此邊緣絕緣體環具有與複數個凹口（例如，302）中的各者相對應的複數個內突起（例如，362），複數個內突起中的每一個都有一個貫穿其中的開口，以容納複數個升舉銷中的相應各者。在一個實施例中，靜電卡盤進一步包括導電基座（例如，312）下方的底部絕緣體環（例如，318），此底部絕緣體環具有與複數個升舉銷中的各者相對應的複數個開口（例如，346）。在一個實施例中，電漿蝕刻腔室508的靜電卡盤的複數個升舉銷位於導電基座（例如，312）的處理區域（例如，342）的周邊外部，此些升舉銷被佈置用於接觸基板載體（例如，用於接觸結合第2B圖描述的基板載體組件280的帶環或帶框284）。
工廠介面502可為具有雷射劃線設備510之外部製造設施與群集工具506之間介面的合適大氣埠。工廠介面502可包括具有臂或葉片之機器人，以將晶圓（或其載體）從儲存單元（諸如前開式晶圓盒）傳遞進群集工具506或雷射劃線設備510，或者兩者中。
群集工具506可包括適於在單分方法中執行功能的其他腔室。例如，在一個實施例中，包括沉積及/或烘乾腔室512。沉積及/或烘乾腔室512可經配置為在雷射劃線晶圓或基板之前在晶圓或基板之元件層上或上方進行遮罩沉積。如上所述，可在切割製程之前烘乾此類遮罩材料。如下文所述，此類遮罩材料可為水溶性的。
在實施例中，再次參考第5圖，包括濕站514。濕站可適用於在基板或晶圓的雷射劃線及電漿蝕刻單分製程之後，或在僅雷射劃線單分製程之後，執行室溫或熱水處理以移除水溶性遮罩，如下所述。在實施例中，儘管未描述，但計量站也作為製程工具500的部件包括在內。清理腔室可包括霧化霧及/或超音速噴嘴硬體，其將實體部件添加到清理製程中，增強遮罩的溶解速率。
在另一態樣中，第6A圖至第6C圖根據本揭示案之實施例圖示表示切割半導體晶圓的方法的各種操作的剖視圖。
參考第6A圖，遮罩602形成在半導體晶圓或基板604上方。遮罩602覆蓋並保護形成在半導體晶圓604表面上的積體電路606。遮罩602亦覆蓋形成在每個積體電路606之間的插入道607。
在實施例中，在遮罩602的形成期間，半導體晶圓或基板604由基板載體（例如結合第2B圖描述的基板載體）支撐。在實施例中，在半導體晶圓604上方形成遮罩602的步驟包括在半導體晶圓604上旋塗遮罩602。在特定實施例中，在塗覆之前，執行電漿或化學預處理以實現晶圓的更好潤濕性及塗覆。
在實施例中，遮罩602為水溶性遮罩，因為其在水介質中易於溶解。例如，在一個實施例中，沉積的水溶性遮罩602由可溶於鹼性溶液、酸性溶液或去離子水中的的一或多者的材料組成。在特定實施例中，沉積的水溶性遮罩602在水溶液中的蝕刻或移除速率範圍為約1~15微米/分鐘。在一個實施例中，遮罩602為基於聚乙烯醇(polyvinyl alcohol; PVA)的水溶性遮罩。
在實施例中，半導體晶圓或基板604由適於承受製造製程且可在其上適當設置半導體處理層的材料組成。例如，在一個實施例中，半導體晶圓或基板604由基於IV族的材料組成，諸如但不限於結晶矽、鍺或矽/鍺。在特定實施例中，提供半導體晶圓604的步驟包括提供單晶矽基板。在特定實施例中，單晶矽基板經摻雜有雜質原子。在另一實施例中，半導體晶圓或基板604由III-V族材料組成，例如，用於製造發光二極體(light emitting diodes; LED)的III-V族材料基板。
在實施例中，作為積體電路606的一部分，半導體晶圓或基板604具有在其上或其中設置的一系列半導體元件。此類半導體元件的實例包括但不限於在矽基板中製造並封裝在介電層中的記憶體元件或互補金屬氧化物半導體(complimentary metal-oxide-semiconductor; CMOS)電晶體。複數個金屬互連可在元件或電晶體上方以及周圍介電層中形成，並可用於電耦合元件或電晶體以形成積體電路606。構成道607的材料可為與用於形成積體電路606的彼等材料相似或相同。例如，道607可由介電材料、半導體材料及金屬化層組成。在一個實施例中，道607中的一或多個包括與積體電路606的實際元件相似的測試元件。
在可選實施例中，在雷射圖案化遮罩之前烘乾遮罩602。在實施例中，烘乾遮罩602以增大遮罩602的抗蝕刻性。在特定實施例中，遮罩602在約攝氏50度至攝氏130度範圍內的相對高溫下進行烘乾。此類較高溫度烘乾可使遮罩602交聯以顯著增加抗蝕刻性。在一個實施例中，使用熱板技術或從晶圓正面（例如，在使用基板載體的情況下的非帶安裝側）施加的熱（光）輻射或其他合適的技術執行烘乾。
參考第6B圖，使用雷射劃線製程對遮罩602進行圖案化，以提供具有縫隙610的圖案化遮罩608，暴露積體電路606之間的半導體晶圓或基板604的區域。因此，雷射劃線製程用於移除最初在積體電路606之間形成的道607的材料。根據本揭示案的實施例，利用雷射劃線製程對遮罩602進行圖案化的步驟進一步包括在積體電路606之間的半導體晶圓604的區域中部分形成溝槽612，亦如第6B圖所示。在實施例中，在雷射劃線製程期間，半導體晶圓或基板604由基板載體（諸如結合第2B圖描述的基板載體）支撐。
在實施例中，遮罩602係由高斯雷射光束圖案化，然而，也可以使用非高斯光束。此外，光束可為靜止的或旋轉的。在實施例中，基於飛秒的雷射用作雷射劃線製程的光源。例如，在實施例中，具有在可見光譜加紫外線(ultra-violet; UV)及紅外線(infra-red; IR)範圍（總寬頻帶光譜）中之波長的雷射用於提供基於飛秒雷射，即，其具有飛秒量級（10 -15秒）之脈衝寬度。在一個實施例中，切除不是，或者基本上不是波長相依的並且因而適於複合膜，諸如遮罩602、道607及可能半導體晶圓或基板604之一部分的膜。
應瞭解，藉由使用具有飛秒範圍貢獻的雷射光束輪廓，相對於更長的脈衝寬度（例如，奈秒處理），熱損傷問題被減輕或消除。雷射劃線期間的損傷消除或減輕可能是由於缺乏低能量再耦合或熱平衡。還應瞭解，如光束輪廓的雷射參數選擇對於開發成功的雷射劃線及切割製程可能很關鍵，該製程最小化切屑、微裂紋及分層以實現乾淨的雷射劃線切割。雷射劃線切口越乾淨，可對最終晶粒單分執行的蝕刻製程越平整。在半導體元件晶圓中，不同材料類型（例如，導體、絕緣體、半導體）及厚度的許多功能層通常設置於半導體元件晶圓上。此類材料可包括但不限於有機材料，諸如聚合物、金屬，或無機介電質，諸如二氧化矽及氮化矽。
設置於晶圓或基板上之個別體積電路之間的道可以包括與體積電路本身類似或相同的層。舉例而言，第7圖根據本揭示案之實施例圖示可用於半導體晶圓或基板之道區域中的材料堆疊的剖視圖。
參看第7圖，道區域700包括矽基板之頂部702、第一二氧化矽層704、第一蝕刻終止層706、第一低介電常數介電層708（例如，具有小於二氧化矽的4.0之介電常數的介電常數）、第二蝕刻終止層710、第二低介電常數介電層712、第三蝕刻終止層714、未摻雜矽石玻璃(undoped silica glass; USG)層716、第二二氧化矽層718、及劃線及/或蝕刻遮罩720（諸如上文結合遮罩602描述的遮罩）。銅金屬化722設置在第一蝕刻終止層706與第三蝕刻終止層714之間並且穿過第二蝕刻終止層710。在特定實施例中，第一蝕刻終止層706、第二蝕刻終止層710及第三蝕刻終止層714由氮化矽組成，而低介電常數介電層708及712由碳摻雜氧化矽材料組成。
在習用雷射照射（諸如基於奈秒照射）下，道700之材料的光吸收及切除機制表現地相當不同。例如，在正常條件下，諸如二氧化矽之介電層對所有市售可得的雷射波長基本上為透明的。相反，金屬、有機物（例如，低介電常數材料）及矽可非常容易地耦合光子，尤其回應於基於奈秒照射而耦合光子。在實施例中，使用基於飛秒雷射劃線製程以藉由在切除低介電常數材料層及銅層之前切除二氧化矽層來圖案化二氧化矽層、低介電常數材料層、及銅層。
在實施例中，在雷射光束為基於飛秒雷射光束之情況下，適合的基於飛秒雷射製程的特徵在於高的峰值強度（照射），通常導致各種材料的非線性相互作用。在一個此類實施例中，飛秒雷射源具有約在10飛秒至500飛秒範圍中之脈衝寬度，但在100飛秒至400飛秒範圍中較佳。在一個實施例中，飛秒雷射源具有約在1570奈米至200奈米範圍中之波長，但在540奈米至250奈米範圍中更佳。在一個實施例中，雷射及對應光學系統在工作面提供約在3微米至15微米範圍中之焦點，但約在5微米至10微米範圍中或者在10微米至15微米之間更佳。
在實施例中，雷射源具有約在200 kHz至10 MHz範圍中之脈衝重複率，但約在500 kHz至5 MHz範圍中更佳。在實施例中，雷射源在工作面上傳遞約在0.5 uJ至100 uJ範圍中之脈衝能量，但約在1 uJ至5 uJ範圍中更佳。在實施例中，雷射劃線製程沿工件表面以約在500 mm/秒至5m/秒範圍中之速度運行，但以約在600 mm/秒至2 m/秒範圍中的速度更佳。
劃線製程可僅在單道次或在多道次中運行，但在實施例中在1至2個道次運行更佳。在一個實施例中，工件中之劃線深度範圍為約5微米至50微米深，範圍約10微米至20微米深更佳。在實施例中，產生之雷射光束的鋸口寬度範圍為約2微米至15微米，但在矽晶圓劃線/切割中範圍約6微米至10微米更佳，此係在元件/矽介面量測。
可以選擇具有益處及優勢之雷射參數，諸如提供足夠高的雷射強度以實現無機介電質（例如二氧化矽）的電離，並且最小化在直接切除無機介電質之前由下層損傷引起的剝離和碎屑。此外，可以選擇參數以為具有精確控制的切除寬度（例如，鋸口寬度）和深度的工業應用提供有意義的製程產量。
在可選實施例中，在雷射劃線製程之後且在電漿蝕刻單分製程之前，執行中間遮罩打開後清理操作。在實施例中，遮罩打開後清理操作為基於電漿之清理製程。在實例中，如下所述，基於電漿之清理製程對藉由縫隙610暴露之基板604的溝槽612為非反應性的。
根據一個實施例，基於電漿之清理製程對基板604之暴露區域為非反應性的，因為暴露區域在清理製程期間不被蝕刻到或只是可以忽略的蝕刻到。在一個此類實施例中，僅使用非反應性氣體電漿清理。舉例而言，使用Ar或另一非反應性氣體（或者混合物）執行高偏壓電漿處理，以達遮罩冷凝及清理劃線開口兩者。此方法可適合水溶性遮罩，諸如遮罩602。在另一此類實施例中，使用分離的遮罩冷凝（表面層的緻密化）及劃線溝槽清理操作，例如首先針對遮罩冷凝執行Ar或非反應性氣體（或混合物）高偏壓電漿處理，且隨後執行雷射劃線溝槽之Ar +SF 6電漿清理。此實施例可適於其中由於遮罩材料太厚，Ar清理不足以達成溝槽清理的情況下。在這種情況下，遮罩的金屬鹽可在包括SF 6的電漿清洗操作期間提供抗蝕刻性。
參考第6C圖，透過圖案化遮罩608中的縫隙610蝕刻半導體晶圓604以單分積體電路606。根據本揭示案之實施例，蝕刻半導體晶圓604之步驟包括藉由蝕刻初始利用雷射劃線製程形成之溝槽612，來最終整體地蝕刻穿過半導體晶圓604，如第6C圖所描繪。圖案化遮罩608在電漿蝕刻期間保護積體電路。
在實施例中，在電漿蝕刻製程期間，半導體晶圓或基板602由基板載體（諸如結合第2B圖描述的基板載體）支撐。在一個此類實施例中，如上文結合第3A圖至第3C圖所述，基板載體由靜電卡盤支撐，此靜電卡盤具有在其圓周邊緣處具有複數個凹口的導電基座。在一個此類實施例中，導電基座及複數個凹口的表面經塗覆有陶瓷材料，並且陶瓷材料防止在蝕刻期間電流從靜電卡盤洩漏。
在實施例中，利用雷射劃線製程圖案化遮罩602之步驟涉及在體積電路之間的半導體晶圓區域中形成溝槽，以及電漿蝕刻半導體晶圓之步驟涉及延伸溝槽以形成對應溝槽延伸部。在一個此類實施例中，每個溝槽具有一寬度，並且每個對應溝槽延伸部具有此寬度。
在實施例中，蝕刻半導體晶圓604的步驟包括使用電漿蝕刻製程。在一個實施例中，使用穿矽通孔型蝕刻製程。舉例而言，在特定實施例中，半導體晶圓604之材料的蝕刻速率為大於10微米每分鐘。可針對晶粒單分製程之電漿蝕刻部分使用超高密度電漿源。適於執行此類電漿蝕刻製程之製程腔室的實例為可從美國加利福尼亞州Sunnyvale的應用材料有限公司獲得的 Applied Centura® Silvia TM蝕刻系統。Applied Centura® Silvia TM蝕刻系統結合了電容及電感RF耦合，與僅使用電容耦合所可能達成者相比，即使磁性增強提供了改進，該蝕刻系統可以更加獨立地控制離子密度及離子能量。此組合使得離子密度能夠從離子能量有效去耦，以便在沒有高的潛在損傷、DC偏壓位準的情況下，甚至在非常低的壓力下獲得相對高密度電漿。這產生特別寬的製程窗。然而，可以使用能夠蝕刻矽的任何電漿蝕刻腔室。在示例性實施例中，深矽蝕刻用於以大於習用矽蝕刻速率之約40%的蝕刻速率蝕刻單個晶體矽基板或晶圓604，同時維持基本上精確之輪廓控制及實際上不含凹坑之側壁。在特定實施例中，使用穿矽通孔型蝕刻製程。蝕刻製程基於由反應氣體產生之電漿，其大體為能夠以相對快蝕刻速率蝕刻矽之氟基氣體，諸如SF 6、C 4F 8、CHF 3、XeF 2，或者任何其他反應性氣體。在另一實施例中，結合第6C圖描述之電漿蝕刻操作使用習用Bosch型沉積/蝕刻/沉積製程以蝕刻穿透基板604。一般而言，Bosch型製程由以下三個操作組成：沉積、定向轟擊蝕刻及各向同性化學蝕刻，該各向同性化學蝕刻運行許多迭代（循環）直至蝕刻穿透矽。
如上所述，在一個實施例中，半導體晶圓或基板602在電漿蝕刻製程期間由基板載體（例如結合第2B圖描述的基板載體）支撐，並且基板載體由靜電卡盤支撐，此靜電卡盤具有在其圓周邊緣具有複數個凹口的導電基座。在特定的此類實施例中，在蝕刻之後，使用與導電基座的複數個凹口中的各者相對應的複數個升舉銷從導電基座移除基板載體。
在實施例中，在單分製程之後，移除圖案化遮罩608。在實施例中，圖案化遮罩608為水溶性圖案化遮罩。在實施例中，使用水溶液移除圖案化遮罩608。在一個此類實施例中，藉由熱水性處理（諸如熱水處理）移除圖案化遮罩608。在特定實施例中，圖案化遮罩608在大約攝氏40度~攝氏100度範圍內的溫度下的熱水處理中移除。在特定實施例中，圖案化遮罩608在大約攝氏80度~攝氏90度範圍內的溫度下的熱水處理中移除。應瞭解，水溫越高，熱水處理所需的時間越短。根據本揭示案之實施例，還可以在蝕刻之後執行電漿清理製程，以幫助移除圖案化遮罩608。
應瞭解，其他情況可受益於較低的水處理溫度。例如，在用於切割的晶圓被支撐在切割帶上的情況下，此切割帶可能受到高溫水處理（例如，透過黏附力損失）的影響，可以使用相對較低的水處理溫度，儘管持續時間較長，但水處理溫度相對較高。在一個此類實施例中，水處理在室溫（即，水為未加熱的），但低於約攝氏40度的溫度之間進行。在特定此類實施例中，圖案化遮罩608在大約攝氏35度~攝氏40度範圍內的溫度下的溫水處理中移除。
再參照第6A圖至第6C圖，可藉由初始切除來執行晶圓切割，以切除穿透遮罩、穿透晶圓道（包括金屬化）、並且部分到達矽基板。隨後可藉由後續穿透矽深電漿蝕刻來完成晶粒單分。根據本揭示案之實施例，用於切割之材料堆疊的特殊實例結合第8A圖至第8D圖描述如下。
參看第8A圖，用於混合雷射切除及電漿蝕刻切割之材料堆疊包括遮罩802、元件層804及基板806。遮罩層802、元件層804及基板806設置在晶粒附接膜808上方，晶粒附接膜808黏附至背襯帶810。在其他實施例中，使用與標準切割帶的直接耦合。在實施例中，遮罩802為諸如上文結合遮罩602描述的一個。元件層804包括設置於一或多個金屬層（諸如銅層）及一或多個低介電常數介電層（諸如碳摻雜氧化層）上方之無機介電層（諸如二氧化矽）。元件層804亦包括佈置於體積電路之間的道，道包括與體積電路相同或類似的層。基板806為塊單晶矽基板。在實施例中，如上文所述，使用熱處理或烘乾899製造遮罩802。在實施例中，遮罩802為水遮罩。
在實施例中，塊單晶矽基板806在黏附至晶粒附接膜808之前從背部變薄。變薄可藉由背部研磨製程來執行。在一個實施例中，塊單晶矽基板806變薄至約30至200微米範圍之厚度。值得注意的是，在實施例中，在雷射燒蝕及電漿蝕刻切割製程之前執行變薄。在實施例中，遮罩802具有範圍約3~100微米的厚度及元件層804具有範圍約2至20微米之厚度。在實施例中，晶粒附接膜808（或者能夠將變薄或薄的晶圓或基板接合至背襯帶810之任何適合代替物，諸如由上黏著層及基膜組成的切割帶）的厚度範圍為約10~200微米。
參看第8B圖，利用雷射劃線製程812圖案化遮罩802、元件層804及基板806之一部分以在基板806中形成溝槽814。
參看第8C圖，使用穿透矽深電漿蝕刻製程816將溝槽814向下延伸至晶粒附接膜808，從而暴露晶粒附接膜808的頂部並且單分矽基板806。元件層804在穿透矽深電漿蝕刻製程816期間由遮罩802保護。
參看第8D圖，單分製程可進一步包括以下步驟：圖案化晶粒附接膜808，暴露背襯帶810之頂部及單分晶粒附接膜808。在實施例中，晶粒附接膜藉由雷射製程或蝕刻製程單分。另外實施例可包括後續從背襯帶810移除基板806之單分部分（例如，作為個別體積電路）。在一個實施例中，將單分晶粒附接膜808保持在基板806之單分部分的背側面上。在替代性實施例中，在基板806薄於約50微米之情況下，使用雷射劃線製程812來完全單分基板806，而不使用額外的電漿製程。實施例可以進一步包括從元件層804移除遮罩802。遮罩802的移除可以如上所述，用於移除圖案化遮罩608。
本揭示案之實施例可提供作為電腦程式產品或軟體，電腦程式產品或軟體可包括在其上儲存指令之機器可讀取媒體，指令可用於程式化電腦系統（或其他電子器件）以根據本揭示案執行製程。在一個實施例中，電腦系統與結合第5圖描述的製程工具500或結合第4圖描述的蝕刻腔室400耦合。機器可讀取媒體包括用於以機器（電腦）可讀取之形式儲存或傳遞資訊的任何機構。舉例而言，機器可讀取（例如，電腦可讀取）媒體包括機器（例如，電腦）可讀取儲存媒體（例如，唯讀記憶體(read only memory; 「ROM」)、隨機存取記憶體(random access memory; 「RAM」)、磁盤儲存媒體、光學儲存媒體、快閃記憶體裝置等）、機器（例如，電腦）可讀取傳輸媒體（電學、光學、聽覺或其他形式之傳播訊號（例如，紅外訊號、數字訊號等））等。
第9圖示出示例性形式之電腦系統900中的機器的圖形表示，在電腦系統900內可執行一組指令，以使機器執行本文所述之方法的任何一或多個。在替代實施例中，機器可在區域網路(Local Area Network; LAN)、內部網路、外部網路或網際網路中連接（例如，聯網）至其他機器。機器在用戶端-伺服器網路環境中可以作為伺服器或用戶端操作，或者在同級間（或分佈式）網路環境中作為同級點機器操作。機器可以為個人電腦(personal computer; PC)、平板PC、機上盒(set-top box; STB)、個人數位助理(Personal Digital Assistant; PDA)、行動電話、網路設備、伺服器或網路路由器、交換機或橋接器，或者任何能夠執行一組指令（連續的或以其他方式的）的機器，該等指令指定由機器進行的動作。進一步地，儘管僅示出單個機器，但術語「機器」還可被認為包括單獨地或聯合地執行一組（或多組）指令以執行本文所述方法之任何一個或多個的機器（例如，電腦）的任意集合。
示例性電腦系統900包括處理器902、主記憶體904（例如，唯讀記憶體(ROM)）、快閃記憶體、動態隨機存取記憶體(dynamic random access memory; DRAM)，諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)、靜態記憶體906（例如，快閃記憶體、靜態隨機存取記憶體(static random access memory; SRAM)、MRAM等等）、及輔助記憶體918（例如，資料儲存裝置），上述各者經由匯流排930彼此連通。
處理器902表示一或多個通用處理裝置，諸如微處理器、中央處理單元等等。更特定而言，處理器902可為複雜指令集計算(complex instruction set computing; CISC)微處理器、精簡指令集計算(reduced instruction set computing; RISC)微處理器、超長指令字(very long instruction word; VLIW)微處理器、執行其他指令集之處理器、或執行指令集組合之處理器。處理器902亦可為一或多個專用處理裝置，諸如特殊應用體積電路(application specific integrated circuit; ASIC)、現場可程式化閘陣列(field programmable gate array; FPGA)、數位訊號處理器(digital signal processor; DSP)、網路處理器等等。處理器902經配置以執行處理邏輯926，用於執行本文所述操作。
電腦系統900可進一步包括網路介面裝置908。電腦系統900亦可包括視訊顯示單元910（例如，液晶顯示器(liquid crystal display; LCD)、發光二極體顯示器(light emitting diode display; LED)、或陰極射線管(cathode ray tube; CRT)）、字母數字輸入裝置912（例如，鍵盤）、游標控制裝置914（例如，滑鼠）、及訊號產生裝置916（例如，揚聲器）。
輔助記憶體918可包括機器可存取儲存媒體（或更特定電腦可讀取儲存媒體）932，在其上儲存體現本文所述方法或功能之任何一個或多個的一或多個指令集（例如，軟體922）。在電腦系統900執行軟體922期間，軟體922還可完全或至少部分地駐存在主記憶體904及/或處理器902內，主記憶體904及處理器902亦構成機器可讀取儲存媒體。可進一步經由網路介面裝置908在網路920上發送或接收軟體922。
儘管在示例性實施例中示出機器可存取儲存媒體932為單個媒體，但術語「機器可讀取儲存媒體」應認為包括儲存一或多個指令集之單個媒體或多個媒體（例如，集中式或分佈式資料庫，及/或關聯快取記憶體及伺服器）。術語「機器可讀取儲存媒體」還將認為包括能夠儲存或編碼指令集的任何媒體，此指令集由機器執行且使得機器執行本發明方法的任何一個或多個。因此，應認為術語「機器可讀取儲存媒體」包括但不限於固態記憶體及光學及磁性媒體。
根據本揭示案之實施例，機器可存取儲存媒體具有儲存於其上之指令，此指令使得資料處理系統執行切割具有複數個體積電路之半導體晶圓的方法，諸如本文描述的方法中的一或多個。
因而，本案已經揭示了使用雷射劃線製程及實施陰影環套件的電漿蝕刻製程的混合晶圓切割方法。
100:陰影環套件 102:隔熱件 102A:隔熱件 102B:隔熱件 104:插入環 104A:插入環 104B:插入環 106:載體 106A:載體 106B:載體 110A:卡盤組件 110B:卡盤組件 112:陰影環套件 114:基板載體組件 114A:晶圓帶框 114B:切割帶 118:提升環組件 119:釘頭升舉銷 120:靜電卡盤 121:靜電卡盤 122:靜電卡盤組件 130:陰影環組件 130A:陰影環組件 130B:陰影環組件 140:組件 142:提升環組件 144:提升環 146:升舉銷 148:伺服馬達 200:靜電卡盤組件 202:陰影環/隔熱件 204:陰影環插入件 206:陰影環載體 207:可調節升舉銷 208:帶框 210:邊緣絕緣體環 212:導電基座 214:電漿屏蔽段 216:電漿屏蔽籃 218:底部絕緣體環 220:陰極絕緣體 222:設施絕緣體 224:陰極襯墊 226:支撐座 228:氣體饋通 230:升舉銷 232:升舉銷指狀物 250:開口 260:暴露表面 270:覆蓋表面 280:基板載體 282:背襯帶 284:帶環/框架 286:晶圓/基板 287:虛線 290:靜電卡盤 292:處理區域 294:孔洞 300:靜電卡盤 302:凹口 310:邊緣絕緣體環 312:導電基座 318:底部絕緣體環 320:靜電卡盤 340:靜電卡盤 342:處理區域 346:開口 362:內突起 400:蝕刻設備 402:腔室 404:末端執行器 406:基板載體 408:感應耦合電漿(ICP)源 410:節流閥 412:渦輪分子泵 414:靜電卡盤組件 416:升舉銷致動器 418:環形致動器 500:製程工具 502:工廠介面 504:負載鎖 506:群集工具 508:電漿蝕刻腔室 510:雷射劃線設備 512:沉積及/或烘乾腔室 514:濕站 602:遮罩 604:半導體晶圓 606:積體電路 607:插入道 608:圖案化遮罩 610:縫隙 612:溝槽 700:道區域 702:矽基板之頂部 704:第一二氧化矽層 706:第一蝕刻終止層 708:第一低介電常數介電層 710:第二蝕刻終止層 712:第二低介電常數介電層 714:第三蝕刻終止層 716:純石英玻璃(USG)層 718:第二二氧化矽層 720:劃線及/或蝕刻遮罩 722:銅金屬化 802:遮罩 804:元件層 806:基板 808:晶粒附接膜 810:背襯帶 812:雷射劃線製程 814:溝槽 816:穿透矽深電漿蝕刻製程 899:熱處理/烘乾 900:電腦系統 902:處理器 904:主記憶體 906:靜態記憶體 908:網路介面裝置 910:視訊顯示單元 912:字母數字輸入裝置 914:游標控制裝置 916:訊號產生裝置 918:輔助記憶體 920:網路 922:軟體 926:處理邏輯 930:匯流排 932:機器可存取儲存媒體
第1A圖根據本揭示案之實施例圖示陰影環套件的部件的斜視圖。
第1B圖根據本揭示案之實施例圖示包括陰影環套件的卡盤在升起位置及就位位置的剖視圖，及基板載體的斜視圖。
第1C圖根據本揭示案之實施例圖示包括陰影環套件的卡盤的斜視圖及剖視圖，及陰影環套件的剖視圖。
第1D圖根據本揭示案之實施例圖示用於容納200 mm晶圓的陰影環組件的部分的剖視圖。
第1E圖根據本揭示案之實施例圖示用於容納200 mm晶圓的陰影環組件的部分的剖視圖。
第1F圖根據本揭示案之實施例圖示包括提升環組件及受支撐陰影環組件的組件的斜視圖。
第2A圖根據本揭示案之實施例圖示靜電卡盤的傾斜剖視圖。
第2B圖根據本揭示案之實施例圖示適於在單分製程期間支撐薄晶圓的基板載體的平面圖。
第2C圖根據本揭示案之實施例圖示靜電卡盤的各種態樣及部分的斜視圖。
第3A圖至第3C圖根據本揭示案之實施例圖示靜電卡盤的各種態樣及部分的平面圖、剖視圖及斜視圖。
第4圖根據本揭示案之實施例圖示電漿蝕刻設備的剖視圖。
第5圖根據本揭示案之實施例圖示用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。
第6A圖至第6C圖根據本揭示案之實施例圖示表示一種切割半導體晶圓的方法的各種操作的剖視圖。
第7圖根據本揭示案之實施例圖示可用於半導體晶圓或基板之道區域中的材料堆疊的剖視圖。
第8A圖至第8D圖根據本揭示案之實施例圖示一種切割半導體晶圓的方法中的各種操作的剖視圖。
第9圖根據本揭示案之實施例圖示示例性電腦系統的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:陰影環套件
102:隔熱件
104:插入環
106:載體

Claims (20)

  1. 一種蝕刻設備，包括： 一腔室； 一電漿源，在該腔室內或耦接至該腔室； 一靜電卡盤，在該腔室內，該靜電卡盤包括用於支撐一基板載體的一導電基座，該基板載體經調整大小以支撐具有一第一直徑的一晶圓；以及 一陰影環組件，在該電漿源與該靜電卡盤之間，該陰影環組件經調整大小以處理具有一第二直徑的一晶圓，該第二直徑小於該第一直徑。
  2. 如請求項1所述之蝕刻設備，其中該第一直徑為約300 mm，以及該第二直徑為約200 mm。
  3. 如請求項1所述之蝕刻設備，其中該陰影環組件包括一隔熱件、一插入環、及一載體。
  4. 如請求項3所述之蝕刻設備，其中該隔熱件、該插入環、及該載體包括固體氧化鋁。
  5. 如請求項3所述之蝕刻設備，其中該隔熱件中包括一凹穴以容納該插入環而不接觸該插入環。
  6. 如請求項1所述之蝕刻設備，其中該導電基座具有穿過其中的複數個孔洞，並且該蝕刻設備進一步包括： 複數個升舉銷，對應於該些孔洞中的各者，該些升舉銷經佈置以接觸在該晶圓下方的該基板載體。
  7. 如請求項1所述之蝕刻設備，其中該導電基座在其一圓周邊緣具有複數個凹口，並且該蝕刻設備進一步包括： 複數個升舉銷，對應於該些凹口中的各者，該些升舉銷經佈置以接觸該基板載體的一框架。
  8. 一種切割包括複數個積體電路的一半導體晶圓的方法，該方法包括以下步驟： 在該半導體晶圓上方形成一遮罩，該遮罩包括覆蓋並保護該些積體電路的一層，並且該半導體晶圓由一基板載體支撐，該基板載體經調整大小以支撐具有一第一直徑的一晶圓； 用一雷射劃線製程圖案化該遮罩，以提供具有縫隙的一圖案化遮罩，該些縫隙暴露該半導體晶圓在該些積體電路之間的區域；以及 穿過該圖案化遮罩中的該些縫隙蝕刻該半導體晶圓，以在該半導體晶圓由該基板載體支撐且在該基板載體由一陰影環組件部分覆蓋時單分該些積體電路，該陰影環組件經調整大小以處理具有一第二直徑的該半導體晶圓，該第二直徑小於該第一直徑。
  9. 如請求項8所述之方法，其中該陰影環組件包括一隔熱件、一插入環、及一載體，其中該隔熱件中包括一凹穴以容納該插入環而不接觸該插入環，以避免蝕刻期間的熱接觸。
  10. 如請求項8所述之方法，其中該第一直徑為約300 mm，以及該第二直徑為約200 mm。
  11. 一種切割包括複數個積體電路的一半導體晶圓的系統，該系統包括： 一工廠介面； 一雷射劃線設備，與該工廠介面耦接並包括一雷射；以及 一蝕刻設備，與該工廠介面耦接，該蝕刻設備包括一腔室、在該腔室內或耦接至該腔室的一電漿源、在該腔室內的一靜電卡盤，該靜電卡盤包括一導電基座以支撐一基板載體，該基板載體經調整大小以支撐具有一第一直徑的一晶圓，以及在該電漿源與該靜電卡盤之間的一陰影環組件，該陰影環組件經調整大小以處理具有一第二直徑的一晶圓，該第二直徑小於該第一直徑。
  12. 如請求項11所述之系統，其中該第一直徑為約300 mm，以及該第二直徑為約200 mm。
  13. 如請求項11所述之系統，其中該蝕刻設備之該陰影環組件包括一隔熱件、一插入環、及一載體。
  14. 如請求項13所述之系統，其中該隔熱件、該插入環、及該載體包括固體氧化鋁。
  15. 如請求項13所述之系統，其中該隔熱件中包括一凹穴以容納該插入環而不接觸該插入環。
  16. 如請求項13所述之系統，其中該插入環具有一內開口，該內開口具有約197 mm的一直徑。
  17. 如請求項11所述之系統，其中該雷射劃線設備用以執行一半導體晶圓的積體電路之間的道的雷射切除，並且其中該蝕刻設備用以蝕刻該半導體晶圓以在該雷射切除之後單分該些積體電路。
  18. 如請求項11所述之系統，其中該蝕刻設備容納在與該工廠介面耦接在一起的一群集工具上，該群集工具進一步包括： 一沉積腔室，用以在該半導體晶圓之該些積體電路上方形成一遮罩層。
  19. 如請求項11所述之系統，其中該蝕刻設備容納在與該工廠介面耦接在一起的一群集工具上，該群集工具進一步包括： 一濕/乾站，用以在該雷射切除或該蝕刻之後清理該半導體晶圓。
  20. 如請求項11所述之系統，其中該雷射劃線設備包括一基於飛秒的雷射。
TW110136395A 2020-10-06 2021-09-30 用於電漿蝕刻晶圓單分處理的陰影環套件 TW202224091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/064,470 2020-10-06
US17/064,470 US20220108908A1 (en) 2020-10-06 2020-10-06 Shadow ring kit for plasma etch wafer singulation process

Publications (1)

Publication Number Publication Date
TW202224091A true TW202224091A (zh) 2022-06-16

Family

ID=80931621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136395A TW202224091A (zh) 2020-10-06 2021-09-30 用於電漿蝕刻晶圓單分處理的陰影環套件

Country Status (7)

Country Link
US (1) US20220108908A1 (zh)
EP (1) EP4226414A1 (zh)
JP (1) JP2023547044A (zh)
KR (1) KR20230074277A (zh)
CN (1) CN116250070A (zh)
TW (1) TW202224091A (zh)
WO (1) WO2022076144A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD997894S1 (en) * 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift assembly
USD997893S1 (en) * 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift plate
CN116174435B (zh) * 2023-04-21 2023-07-14 苏州智程半导体科技股份有限公司 一种半导体刻蚀设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262029A (en) * 1988-05-23 1993-11-16 Lam Research Method and system for clamping semiconductor wafers
US5632873A (en) * 1995-05-22 1997-05-27 Stevens; Joseph J. Two piece anti-stick clamp ring
US6051122A (en) * 1997-08-21 2000-04-18 Applied Materials, Inc. Deposition shield assembly for a semiconductor wafer processing system
US5922133A (en) * 1997-09-12 1999-07-13 Applied Materials, Inc. Multiple edge deposition exclusion rings
ATE290252T1 (de) * 1997-12-23 2005-03-15 Unaxis Balzers Ag Haltevorrichtung
US6409896B2 (en) * 1999-12-01 2002-06-25 Applied Materials, Inc. Method and apparatus for semiconductor wafer process monitoring
DE60106577T8 (de) * 2001-05-31 2006-04-27 Alcatel Abnehmbare Schirmvorrichtung für Plasmareaktoren
KR100578129B1 (ko) * 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
US20060225654A1 (en) * 2005-03-29 2006-10-12 Fink Steven T Disposable plasma reactor materials and methods
US9948214B2 (en) * 2012-04-26 2018-04-17 Applied Materials, Inc. High temperature electrostatic chuck with real-time heat zone regulating capability
US9293304B2 (en) * 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
JP2016051876A (ja) * 2014-09-02 2016-04-11 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US10475627B2 (en) * 2016-03-25 2019-11-12 Lam Research Corporation Carrier ring wall for reduction of back-diffusion of reactive species and suppression of local parasitic plasma ignition
WO2018222430A2 (en) * 2017-05-31 2018-12-06 Lam Research Corporation Detection system for tunable/replaceable edge coupling ring
US10199252B2 (en) * 2017-06-30 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal pad for etch rate uniformity
JP6982837B2 (ja) * 2017-10-20 2021-12-17 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support

Also Published As

Publication number Publication date
US20220108908A1 (en) 2022-04-07
CN116250070A (zh) 2023-06-09
KR20230074277A (ko) 2023-05-26
JP2023547044A (ja) 2023-11-09
WO2022076144A1 (en) 2022-04-14
EP4226414A1 (en) 2023-08-16

Similar Documents

Publication Publication Date Title
JP6248033B2 (ja) 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP5926448B2 (ja) Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP6543466B2 (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
TW202224091A (zh) 用於電漿蝕刻晶圓單分處理的陰影環套件
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
KR20230027244A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 방식을 사용한 웨이퍼 다이싱에서 레이저 스크라이빙 트렌치 개구 제어
US10903121B1 (en) Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
JP2023537932A (ja) ウエハ処理モジュール用のメインフレームのないウエハ移送プラットフォーム
TW202147394A (zh) 水溶性有機-無機混合式遮罩配方及其應用