CN108054177A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108054177A CN108054177A CN201711241411.XA CN201711241411A CN108054177A CN 108054177 A CN108054177 A CN 108054177A CN 201711241411 A CN201711241411 A CN 201711241411A CN 108054177 A CN108054177 A CN 108054177A
- Authority
- CN
- China
- Prior art keywords
- stressor layers
- loading end
- device side
- curvature
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 235000012431 wafers Nutrition 0.000 claims abstract description 151
- 239000000463 material Substances 0.000 claims description 30
- 230000006835 compression Effects 0.000 claims description 24
- 238000007906 compression Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims 1
- 230000009467 reduction Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005286 illumination Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003319 supportive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中方法包括：提供器件晶圆，所述器件晶圆包括相对的第一器件面和第二器件面，所述第二器件面具有第一曲率；提供承载晶圆，所述承载晶圆包括相对的第一承载面和第二承载面，所述第二承载面具有第二曲率，所述第二曲率与第一曲率不相等；在所述第一承载面和/或所述第一器件面表面形成应力层，以减小所述第一曲率和第二曲率的差值；通过所述第二器件面和第二承载面对所述承载晶圆和器件晶圆进行键合处理。所述方法能够改善所形成半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
晶圆键合是在一定条件下使两片晶圆直接贴合，通过范德华力、分子力甚至原子力使晶圆键合成为一体的技术。晶圆键合质量对所形成半导体器件的性能具有重要影响，如果键合质量差，容易导致晶圆之间产生气泡或缝隙，从而影响所形成半导体结构的性能。特别是在背照式图像传感器的制造过程中，承载晶圆与器件晶圆的键合质量，容易影响所形成图像传感器的成像质量。
背照式图像传感器包括器件晶圆，所述器件晶圆包括正面和背面，所述器件晶圆中具有感光二极管。在背照式图像传感器中，光从器件晶圆的背面入射到感光二极管上，从而将光能转化为电能。为了减小器件晶圆材料对光的散射和折射作用，所述器件晶圆的厚度很小，需要使器件晶圆的正面与承载晶圆键合，从而防止器件晶圆断裂。
然而，现有的半导体结构的形成方法的使得器件晶圆与承载晶圆的键合质量较差。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够改善键合质量。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供器件晶圆，所述器件晶圆包括相对的第一器件面和第二器件面，所述第二器件面具有第一曲率；提供承载晶圆，所述承载晶圆包括相对的第一承载面和第二承载面，所述第二承载面具有第二曲率，所述第二曲率与第一曲率不相等；在所述第一承载面表面形成应力层，所述应力层与承载晶圆之间产生应力，以减小所述第一曲率和第二曲率的差值；对所述承载晶圆和器件晶圆进行键合处理，固定所述第二器件面与所述第二承载面。
可选的，所述第一曲率大于所述第二曲率；第二器件面朝向第一器件面的方向凹陷，所述应力层中具有垂直于所述第二承载面的压应力；或者，第二器件面向背离第一器件面的方向凸出，所述应力层中具有垂直于所述第二承载面的拉应力。
可选的，所述键合处理之后，去除所述应力层。
可选的，所述应力层的材料与所述承载晶圆的材料不相同。
可选的，去除所述应力层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述应力层的材料为氮化硅、氮氧化硅、氧化硅、硅或硅锗。
可选的，形成应力层之后，所述应力层的厚度为295埃～305埃，所述第二器件面的曲率半径为24μm～28μm，所述应力层中的应力为300MPa～360MPa。
可选的，当所述应力层中具有拉应力时，形成所述应力层的工艺包括次大气压化学气相沉积工艺或高深宽比沉积工艺；当所述应力层中具有压应力时，形成所述应力层的工艺包括高密度等离子体化学气相沉积工艺。
可选的，所述第二曲率半径与第一曲率半径之差的绝对值小于或等于100。
本发明技术方案还提供一种半导体结构，包括：器件晶圆，所述器件晶圆包括相对的第一器件面和第二器件面；承载晶圆，所述承载晶圆包括相对的第一承载面和第二承载面，所述第二承载面与第二器件面贴合；位于第一器件面或第一承载面表面的应力层，所述应力层中具有应力。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，所述应力层中具有应力，在所述第一承载面形成应力层后，所述应力层与所述承载晶圆之间会产生应力，使所述承载晶圆发生变形，从而改变所述第二承载面的第二曲率，使所述第一曲率和第二曲率的差值减小，因此，在后续的键合处理过程中，第二承载面与第二器件面能够紧密贴合，进而能够提高承载晶圆与器件晶圆的键合质量。同时，在第一承载面形成应力层，通过使应力层对承载晶圆施加力的作用，减小第二承载面与第二器件面的曲率差，能够减小器件晶圆的变形，从而能够减小应力层对器件晶圆中半导体器件性能的影响。
进一步，所述键合处理之后，去除所述应力层，能够减小应力层对所形成的半导体结构性能的影响，从而能够改善半导体结构性能。
进一步，所述应力层的材料与所述承载晶圆的材料不相同。所述应力层的材料与所述承载晶圆的材料不相同，有利于在去除应力层的过程中，增加应力层与承载晶圆的去除速率的比值，从而能够减小去除应力层的过程对承载晶圆的损耗。
附图说明
图1至图4是本发明的半导体结构的形成方法一实施例各步骤的结构示意图；
图5至图7是本发明的半导体结构的形成方法另一实施例各步骤的结构示意图；
图8和图9是本发明的半导体结构的形成方法又一实施例各步骤的结构示意图。
具体实施方式
现有的晶圆键合方法容易导致键合质量较差。
现结合一种晶圆键合方法分析键合质量较差的原因：
所述键合方法包括：提供器件晶圆和承载晶圆；对所述器件晶圆和承载晶圆进行键合。
其中，在形成器件晶圆的过程中，由于生产工艺的影响，所述器件晶圆容易发生弯曲。另外，形成器件晶圆的过程需要通过化学机械减薄处理使器件晶圆厚度减小，从而在垂直于所述器件晶圆和承载晶圆接触面的方向上，所述器件晶圆的截面惯性矩减小，则器件晶圆的抗弯能力减弱，导致所述器件晶圆的弯曲程度显著增加。器件晶圆的弯曲容易导致器件晶圆与承载晶圆之间产生气泡或缝隙，使键合质量变差。
为了解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供器件晶圆，所述器件晶圆包括相对的第一器件面和第二器件面，所述第二器件面具有第一曲率；提供承载晶圆，所述承载晶圆包括相对的第一承载面和第二承载面，所述第二承载面具有第二曲率，所述第二曲率与第一曲率不相等；在所述第一承载面表面形成应力层，所述应力层与承载晶圆之间产生应力，以减小所述第一曲率和第二曲率的差值；对所述第二器件面与所述第二承载面进行键合处理。所述方法能够改善键合质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图4是本发明的半导体结构的形成方法一实施例的结构示意图。
请参考图1，提供器件晶圆200，所述器件晶圆200包括相对的第一器件面201和第二器件面202，所述第二器件面202具有第一曲率；提供承载晶圆100，所述承载晶圆100包括相对的第一承载面101和第二承载面102，所述第二承载面102具有第二曲率，所述第二曲率与第一曲率不相等。
本实施例中，所述器件晶圆200包括：衬底，所述衬底中具有半导体器件；位于所述衬底表面的介质层。
所述衬底的材料为单晶硅或单晶锗。所述介质层的材料为氧化硅。
本实施例中，所述半导体器件包括：背照式图像传感器，背照式图像传感器包括位于器件晶圆200中的感光二极管。
本实施例中，形成器件晶圆200的步骤包括：提供初始器件晶圆；对所述初始器件晶圆进行减薄处理，形成器件晶圆200。在其他实施例中，形成器件晶圆的步骤可以不包括减薄处理。
所述减薄处理用于减小初始器件晶圆的厚度，从而减小器件晶圆200材料对入射到感光二极管上的光的散射和反射，进而改善背照式图像传感器的性能。
所述减薄处理的工艺包括化学机械研磨。
所述减薄处理使器件晶圆200的厚度减小，从而导致器件晶圆200的曲率增加。
本实施例中，器件晶圆200的第二器件面202向第一器件面201的方向凹陷。
本实施例中，第二器件面202的曲率为24μm～26μm。
承载晶圆100的材料为硅、硅锗或氧化硅。
本实施例中，承载晶圆100的第一承载面101和第二承载面102为平面，即所述承载晶圆100的第一承载面101和第二承载面102的曲率为0。
请参考图2，在所述第一承载面101表面形成应力层120，所述应力层120与承载晶圆100之间产生应力，以减小所述第一曲率和第二曲率的差值。
“在所述第一承载面101形成应力层120”中的“表面”仅代表承载晶圆100与应力层120的位置关系，所述第一承载面101与应力层120之间可以有其他结构层。
所述应力层120中具有应力，在所述第一承载面101表面形成应力层120后，所述应力层120会对所述承载晶圆100施加力的作用，使所述承载晶圆100发生变形，从而改变所述第二承载面102的第二曲率，使所述第一曲率和第二曲率的差值减小，从而能够在后续的键合处理过程中，第二承载面102与第二器件面202能够紧密贴合，进而提高承载晶圆100与器件晶圆200的键合质量。
同时，在第一承载面101形成应力层120，通过使应力层120对承载晶圆100施加力的作用，减小第二承载面102与第二器件面202的曲率差，能够减小器件晶圆200的变形，从而能够减小应力层120对器件晶圆200中半导体器件性能的影响。
具体的，本实施例中，所述第一曲率大于所述第二曲率，在所述第一承载面101上形成应力层120。第二器件面202向第一器件面201凹陷。所述应力层120中具有垂直于所述第二承载面102的压应力，压应力能够使承载晶圆100第二承载面102向背离第一承载面101的方向凸出，从而能够减小第二器件面202与第二承载面102的曲率差。因此，在后续的键合处理过程中，使第二承载面102与第二器件面202能够紧密贴合，进而能够改善键合质量。
具体的，本实施例中，所述应力层120中具有沿各个方向的压应力。
本实施例中，应力层120的材料为氮化硅。在其他实施例中，应力层的材料还可以为氧化硅、氮氧化硅、硅、锗或硅锗。
需要说明的是，通过调节形成应力层120的工艺参数能够使所述应力层120中具有应力，从而使所述承载晶圆100发生弯曲，进而使所述第二承载面102具有一定的曲率。具体的，本实施例中，通过调节形成应力层120的工艺参数能够使所述应力层120中具有压应力。在其他实施例中，可以通过调节形成应力层的工艺参数能够使所述应力层中具有拉应力。
具体的，本实施例中，所述应力层120中具有压应力，形成应力层120的工艺包括：高密度等离子体化学气相沉积工艺(HDPCVD)。高密度等离子体化学气相沉积工艺能够使所述应力层120中具有压应力。
可以通过调节所述承载晶圆100的温度，调节所形成的应力层120中的应力。本实施例中，所述承载晶圆100的温度为250℃～300℃。
形成所述应力层120的过程中，当射频功率较高时，所述应力层120中的应力为拉应力。随着射频功率的降低，所述应力层120中的拉应力逐渐减小，当射频功率降低到一定值时，所述应力层120中的应力为压应力。随着射频功率的进一步降低，所述应力层120中的压应力逐渐增加。因此，可以通过调节射频功率，调节所形成的应力层120中的应力。具体的，本实施例中，射频功率为60W～80W。
本实施例中，所述形成方法还包括：通过紫外光对所述应力层120进行照射处理。
本实施例中，在形成所述应力层120的过程中，进行所述照射处理。
所述照射处理能够增加所述应力层120中的压应力，且光强越强，照射时间越长，所述应力层120中的压应力越大。因此，可以通过控制照射处理的照射时间和光强，控制所述应力层120中的压应力大小，从而控制所述第二承载面102的曲率半径。
如果所述应力层120中的压应力过小，所述应力层120不容易使所述承载晶圆100发生弯曲，从而不利于改变所述第二承载面102的曲率半径；本实施例中，所述应力层120中的应力为300MPa～360MPa，例如330MPa。
如果所述应力层120的厚度过小，不利于改变所述第二承载面102的曲率半径，从而不利于后续的键合处理；如果所述应力层120的厚度过大，容易增加工艺难度。具体的，本实施例中，所述应力层120的厚度为295埃～305埃，例如300埃。
如果第二器件面202与第二承载面102的曲率半径之差过大，不利于在后续键合处理过程中，使第二器件面202与第二承载面102紧密贴合。具体的，第二器件面202与第二承载面102的曲率半径之差小于等于100μm，例如：30μm、50μm。
具体的，本实施例中，所述第二承载面102的曲率半径与所述应力层120的曲率半径相同，所述第二器件面202的曲率半径为24μm～28μm，例如26μm；第二承载面102的曲率半径为24μm～28μm，例如26μm。
请参考图3，通过所述第二器件面202与所述第二承载面102，对所述承载晶圆100和器件晶圆200进行键合处理。
所述键合处理用于实现承载晶圆100与器件晶圆200的键合，从而使承载晶圆100对器件晶圆200起支撑作用，防止器件晶圆200断裂。
本实施例中，所述键合处理的工艺包括：热键合工艺、静电键合或复合键合工艺。
请参考图4，所述键合处理之后，去除所述应力层120。
去除所述应力层120的工艺包括湿法刻蚀工艺。在其他实施例中，去除所述应力层的工艺包括干法刻蚀工艺。
在其他实施例中，还可以不去除所述应力层，从而能够简化工艺流程。
本实施例中，去除应力层120的工艺参数包括：刻蚀液包括磷酸。
所述键合处理之后，去除所述应力层120，能够减小应力层120对所形成的半导体结构性能的影响，从而能够改善半导体结构性能。
本实施例中，所述应力层120的材料与所述承载晶圆100的材料不相同。所述应力层120的材料与所述承载晶圆100的材料不相同，有利于在去除应力层120的过程中，增加应力层120与承载晶圆100的去除速率的比值，从而能够减小去除应力层120的过程中，承载晶圆100的损耗。
图5至图7是本发明的半导体结构的形成方法另一实施例各步骤的结构示意图。
本实施例与图1至图4所述实施例的相同之处在此不多做赘述，不同之处在于：
请参考图5，提供器件晶圆200，所述器件晶圆200包括相对的第一器件面201和第二器件面202，所述第二器件面202具有第一曲率；提供承载晶圆100，所述承载晶圆100包括相对的第一承载面101和第二承载面102，所述第二承载面102具有第二曲率，所述第二曲率与第一曲率不相等。
本实施例中，所述承载晶圆100与上一实施例相同，所述器件晶圆200与上一实施例的不同之处在于：所述第二器件面202向背离所述第一器件面201的方向凸出。
请参考图6，在所述第一承载面101表面形成应力层120，所述应力层120与承载晶圆100之间产生应力，以减小所述第一曲率和第二曲率的差值。
本实施例中，所述第一曲率大于所述第二曲率，在所述第一承载面101表面形成应力层120。第二器件面202向背离第一器件面201的方向凸出。所述应力层120中具有垂直于所述第二承载面102的拉应力。拉应力能够使承载晶圆100第二承载面102向所述第一承载面101凹陷，从而能够减小第二器件面202与第二承载面102的曲率差。因此，在后续的键合处理过程中，使第二承载面102与第二器件面202能够紧密贴合，进而能够改善键合质量。
具体的，本实施例中，所述应力层120中具有沿各个方向的拉应力。
本实施例中，所述应力层120的材料为氮化硅。在其他实施例中，应力层的材料还可以为氧化硅、氮氧化硅、硅、锗或硅锗。
本实施例中，所述应力层120中具有拉应力。形成所述应力层120的工艺包括次大气压化学气相沉积(SACVD)工艺或高深宽比沉积(HARP DEP)工艺。
可以通过调节所述承载晶圆100的温度，调节所形成的应力层120中的拉应力值。
形成所述应力层120的过程中，当射频功率较低时，所述应力层120中的应力为压应力。随着射频功率的升高，所述应力层120中的压应力逐渐减小，当射频功率降低到一定值时，所述应力层120中的应力为拉应力。因此，可以通过调节射频功率，调节所形成的应力层120中的应力，且所述射频功率不宜过高。
本实施例中，所述形成方法还包括：通过紫外光对所述应力120层进行照射处理。
所述照射处理能够改变所述应力层120中的压应力。光强越强，照射时间越长，所述应力层120中的压应力越小。因此，可以通过控制照射处理的照射时间和光强，控制所述应力层120中的压应力大小，从而控制所述第二承载面102的曲率半径。
请参考图7，通过所述第二器件面202与所述第二承载面102，对所述器件晶圆200和承载晶圆100进行键合处理。
需要说明的是，本实施例与上一实施例均在承载晶圆100上形成应力层120。在承载晶圆100上形成应力层120，能够通过使应力层120对承载晶圆100施加力的作用，改变第二承载面102的曲率，从而减小第二承载面102与第二器件面202的曲率差，能够减小应力层120对器件晶圆200的影响，从而能够减小应力层120对器件晶圆200中半导体器件性能的影响。
图8和图9是本发明的半导体结构的形成方法又一实施例各步骤的结构示意图。
本实施例与图1至图7所示实施例的相同之处在此不多做赘述，不同之处在于：
请参考图8，图8是在图1基础上的后续步骤示意图，在所述第一器件面201表面形成应力层220，减小所述第一曲率和第二曲率的差值。
本实施例中，所述第一曲率大于所述第二曲率，所述应力层220用于减小第二器件面202的曲率。
当第二器件面202向第一器件面201的方向凹陷时，所述应力层220中具有拉应力；当第二器件面202向背离第一器件面201的方向凸出时，所述应力层220中具有压应力。
所述应力层220的材料为氮化硅。在其他实施例中，所述应力层的材料还可以为氧化硅、氮氧化硅、硅、锗或硅锗。
当所述应力层220中的应力为压应力时，形成应力层220的工艺及工艺参数请参考图2所示实施例；当所述应力层220中的应力为拉应力时，形成应力层22的工艺请参考图6所示实施例。
请参考图9，通过所述第二器件面202与所述第二承载面102，对器件晶圆200和承载晶圆100进行键合处理。
需要说书的是，本实施例中，键合处理之后，去除应力层220，从而能够防止应力层220对器件晶圆200中半导体器件的影响。在其他实施例中，可以不去除应力层。
本实施例中，所述应力层220的材料与所述器件晶圆200的材料不相同。所述应力层220的材料与所述器件晶圆200的材料不相同，有利于在去除应力层220的过程中，增加应力层120与器件晶圆200的去除速率之比，从而能够减小去除应力层220的过程对器件晶圆200的影响。
需要说明的是，由于所述承载晶圆100的第二承载面101的曲率较小，小于所述第二器件面202的曲率，因此，通过所述应力层220使所述第二器件面202的曲率发生改变，使所述第二器件面202的曲率减小，能够减小所述第一曲率与第二曲率的差值，从而能够提高键合强度，改善所形成半导体结构的性能。所述第二器件面202和第二承载面102的曲率均较小，有利于降低所述键合处理的难度。
在其他实施例中，还可以在所述第一承载面和第一器件面表面均形成应力层。所述第一曲率大于第二曲率。当第二器件面向第一器件面的方向凹陷时，所述第一器件面表面的应力层中具有拉应力，所述第一承载面表面的应力层中具有压应力；当第二器件面向背离第一器件面的方向凸出时，所述第一承载面表面的应力层具有拉应力，所述第一器件面表面的应力层中具有压应力。
在所述第一承载面和第一器件面表面均形成应力层，能够通过同时改变第一曲率和第二曲率减小第一曲率与第二曲率的差值，从而能够使第一承载面和第一器件面表面应力层中的应力较小，进而降低形成应力层的工艺难度。另外，在所述第一承载面和第一器件面表面均形成应力层，能够使应力层对承载晶圆施加的作用力较小，从而能够减少承载晶圆的损伤，且应力层对器件晶圆施加的作用力较小，能够减小器件晶圆的损伤。
继续参考图3，本发明实施例还提供一种半导体结构，包括：器件晶圆200，所述器件晶圆200包括相对的第一器件面201和第二器件面202；承载晶圆100，所述承载晶圆100包括相对的第一承载面101和第二承载面102，所述第二承载面102与第二器件面202贴合；位于第一器件面201或/和第一承载面101表面的应力层220，所述应力层220中具有应力。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种半导体结构的形成方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆包括相对的第一器件面和第二器件面，所述第二器件面具有第一曲率；
提供承载晶圆，所述承载晶圆包括相对的第一承载面和第二承载面，所述第二承载面具有第二曲率，所述第二曲率与第一曲率不相等；
在所述第一承载面和/或所述第一器件面表面形成应力层，以减小所述第一曲率和第二曲率的差值；
通过所述第二器件面和第二承载面对所述承载晶圆和器件晶圆进行键合处理。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一曲率大于所述第二曲率；
第二器件面朝向第一器件面的方向凹陷，所述应力层中具有垂直于所述第二承载面的压应力；或者，第二器件面向背离第一器件面的方向凸出，所述应力层中具有垂直于所述第二承载面的拉应力。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述键合处理之后，去除所述应力层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述应力层的材料与所述承载晶圆的材料不相同。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述应力层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述应力层的材料为氮化硅、氮氧化硅、氧化硅、硅或硅锗。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成应力层之后，所述应力层的厚度为295埃～305埃，所述第二器件面的曲率半径为24μm～28μm，所述应力层中的应力为300MPa～360MPa。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，当所述应力层中具有拉应力时，形成所述应力层的工艺包括次大气压化学气相沉积工艺或高深宽比沉积工艺；
当所述应力层中具有压应力时，形成所述应力层的工艺包括高密度等离子体化学气相沉积工艺。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二曲率半径与第一曲率半径之差的绝对值小于或等于100。
10.一种半导体结构，其特征在于，包括：
器件晶圆，所述器件晶圆包括相对的第一器件面和第二器件面；
承载晶圆，所述承载晶圆包括相对的第一承载面和第二承载面，所述第二承载面与第二器件面贴合；
位于第一器件面或/和第一承载面表面的应力层，所述应力层中具有应力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711241411.XA CN108054177A (zh) | 2017-11-30 | 2017-11-30 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711241411.XA CN108054177A (zh) | 2017-11-30 | 2017-11-30 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108054177A true CN108054177A (zh) | 2018-05-18 |
Family
ID=62121929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711241411.XA Pending CN108054177A (zh) | 2017-11-30 | 2017-11-30 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054177A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078051A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 制造半导体器件的方法 |
| CN113078093A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 制造半导体器件的方法、仿形晶圆 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008233596A (ja) * | 2007-03-22 | 2008-10-02 | Seiko Epson Corp | 電気光学装置の製造方法 |
| CN102344112A (zh) * | 2010-07-30 | 2012-02-08 | 飞思卡尔半导体公司 | 形成加帽的微机电系统(mems)器件的方法 |
| CN104555907A (zh) * | 2015-01-29 | 2015-04-29 | 苏州晶方半导体科技股份有限公司 | 键合方法以及键合结构 |
| CN106338852A (zh) * | 2016-11-01 | 2017-01-18 | 上海天马微电子有限公司 | 一种可挠式基板、显示面板及可挠式基板的制作方法 |
-
2017
- 2017-11-30 CN CN201711241411.XA patent/CN108054177A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008233596A (ja) * | 2007-03-22 | 2008-10-02 | Seiko Epson Corp | 電気光学装置の製造方法 |
| CN102344112A (zh) * | 2010-07-30 | 2012-02-08 | 飞思卡尔半导体公司 | 形成加帽的微机电系统(mems)器件的方法 |
| CN104555907A (zh) * | 2015-01-29 | 2015-04-29 | 苏州晶方半导体科技股份有限公司 | 键合方法以及键合结构 |
| CN106338852A (zh) * | 2016-11-01 | 2017-01-18 | 上海天马微电子有限公司 | 一种可挠式基板、显示面板及可挠式基板的制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078051A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 制造半导体器件的方法 |
| CN113078093A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 制造半导体器件的方法、仿形晶圆 |
| CN113078051B (zh) * | 2021-03-24 | 2022-02-18 | 长江存储科技有限责任公司 | 制造半导体器件的方法 |
| CN113078093B (zh) * | 2021-03-24 | 2022-08-19 | 长江存储科技有限责任公司 | 制造半导体器件的方法、仿形晶圆 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| CN106829846B (zh) | 半导体器件及其制造方法 | |
| US7390724B2 (en) | Method and system for lattice space engineering | |
| CN103794490B (zh) | 自对准双图形的形成方法 | |
| JP2008300571A (ja) | Ｓｏｉウェーハの製造方法 | |
| CN108054177A (zh) | 半导体结构及其形成方法 | |
| JP2008277501A (ja) | 貼り合わせウエーハの製造方法 | |
| KR101722401B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| WO2015141121A1 (ja) | 貼り合わせウェーハの製造方法 | |
| KR20150093703A (ko) | Soi웨이퍼의 제조방법 | |
| US20170207113A1 (en) | Method for manufacturing semiconductor structure | |
| WO2014080563A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5882579B2 (ja) | 半導体装置の製造方法 | |
| CN116110848A (zh) | 绝缘硅上锗结构衬底的键合方法 | |
| CN110941046B (zh) | 一种soi硅光栅的制作方法 | |
| JP7034186B2 (ja) | 絶縁体上半導体構造の製造方法 | |
| JP2016171307A (ja) | 基板接合方法 | |
| TW202046442A (zh) | 晶圓結合的方法及晶圓結合設備 | |
| CN105938813B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 | |
| TW202002070A (zh) | 利用氟碳化物化學品的等向性矽氧化物蝕刻方法 | |
| TWI840771B (zh) | 處理半導體基板之方法及半導體結構 | |
| CN102487034A (zh) | 浅沟槽隔离结构的制作方法 | |
| TWI734318B (zh) | 絕緣層上覆矽的製造方法 | |
| US20230077578A1 (en) | Chambers and coatings for reducing backside damage | |
| JP2012234911A (ja) | 複合基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180518 |
|
| WD01 | Invention patent application deemed withdrawn after publication |