CN103441076B - 一种形成侧墙的制备方法 - Google Patents
一种形成侧墙的制备方法 Download PDFInfo
- Publication number
- CN103441076B CN103441076B CN201310337524.5A CN201310337524A CN103441076B CN 103441076 B CN103441076 B CN 103441076B CN 201310337524 A CN201310337524 A CN 201310337524A CN 103441076 B CN103441076 B CN 103441076B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- oxide layer
- cell areas
- side wall
- peripheral logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种侧墙的制备方法,包括以下步骤:在刻蚀形成存储单元区的栅极之后,沉积一氧化层覆盖存储单元区的栅极表面及外围逻辑区的上表面,经过刻蚀形成外围逻辑区的栅极;然后对剩余的氧化层进行刻蚀,保留位于存储单元区栅极侧壁的氧化层形成第一侧墙结构;再于第一侧墙结构表面及外围逻辑区栅极侧壁形成第二侧墙结构。本发明采用同步刻蚀的方案,利用不同区域刻蚀图形的不同,同时完成外围逻辑区的多晶硅刻蚀和存储单元区的侧墙刻蚀,相比较传统的制备方法,制备方法更加简单,简化了制备工艺流程,提高了生产效率,进而缩短产品的出货时间。
Description
技术领域
本发明涉及半导体制作领域,具体涉及一种存储器栅极侧墙的制备方法。
背景技术
PolyEtch(多晶硅刻蚀)和SpacerEtch(侧墙刻蚀)都是CMOS器件形成的关键工艺。对于Flash(存储器)产品来说,由于芯片中同时具有Cell(存储单元)和Periphery(外围逻辑)两个区域,而且两个区域的设计和结构有很大不同,所以在半导体制造过程中经常需要针对不同区域和结构进行独立的工艺流程,这就需要增加很多层Photo(光刻)和Etch(刻蚀)工艺,以在存储单元区和外围逻辑区形成不同的栅极侧墙结构。
存储单元区的栅极结构由于具有FG(FloatingGate,浮动栅极)和CG(ControlGate,控制栅极)两层Poly(多晶硅层),而外围逻辑区只有CG一层多晶硅层,所以一般会先对存储单元区的多晶硅层进行刻蚀,然后对外围逻辑区进行多晶硅刻蚀。在刻蚀形成两个区域的栅极后需要在存储单元区和外围逻辑区的栅极形成不同结构的侧墙。由于存储单元区和外围逻辑区后续工艺中的离子注入的条件有很大差别,所以对两个区域的SpacerWidth(侧墙宽度)也有不同的要求。
图1-5为现有技术形成存储器栅极侧墙的流程图,包括以下步骤;
1、提供一半导体器件,该半导体器件包括外围逻辑区1和存储单元2,涂覆光刻胶,利用光刻工艺打开存储单元的窗口,然后剩余光刻胶3对存储单元区2进行刻蚀,完成存储单元2的栅极;形成如图1所示结构后,并去除剩余光刻胶3。
2、在外围逻辑区1的顶部涂覆一层光刻胶,并在存储单元2的栅极的顶部制备一光阻,以保护存储单元区2的栅极;进行光刻工艺在外围逻辑区1的光刻胶内打开窗口,并以该窗口对外围逻辑区1向下进行刻蚀,形成外围逻辑区1的栅极,如图2所示结构并去除剩余光刻胶4。
3、在外围逻辑区1和存储单元区2各自的栅极形成第一侧壁结构5;如图3所示结构;
4、在存储单元区2的栅极顶部形成一光阻,保护存储单元区2的栅极侧壁,然后湿法刻蚀去除外围逻辑区1的栅极侧墙的第一侧壁结构5,如图4所示结构并移除存储单元区2的栅极顶部的光阻;
5、移除存储单元区2的栅极顶部的光刻胶,在存储单元区2和外围逻辑区1的栅极沉积第二侧壁6。
由于在需要存储单元区的栅极形成两次不同材质的侧墙,现有技术是采用先刻蚀形成各自栅极并形成侧墙后,再利用掩膜去除外围逻辑区的栅极侧墙,然后去除掩膜再在栅极沉积一层侧墙。由此可见,现有技术采用的工艺步骤比较繁琐,生产周期较长,同时也成本较高。
中国专利(申请号200810204964.2)揭露了一种掩膜只读存储器的制造方法,包括:提供定义有存储单元区和外围电路区的半导体衬底;于半导体衬底上形成未经掺杂的栅极物质层;刻蚀栅极物质层,形式所需形状的栅极;于半导体衬底上依次形成第一氧化硅层与氮化硅层;于存储单元区填充介质层;于半导体衬底上形成第二氧化硅层;进行氧化硅和氮化硅的刻蚀,于存储单元区去除栅极上的氮化硅层,并于外围电路区形成栅极侧墙;进行栅极掺杂。
该专利是通过未经掺杂的栅极物质层来构造栅极,从而使得该工艺流程与标准的CMOS工艺兼容,避免了前期掺杂好栅极物质层所带来的逻辑工艺不兼容问题;但是在存储器制造工艺中,需要在外围逻辑区和存储单元区的栅极形成不同结构的栅极侧墙,该专利是利用传统的制备方法形成侧墙,而传统的制备方法是刻蚀形成各自栅极并形成侧墙后,再利用掩膜去除外围逻辑区的栅极侧墙,然后去除掩膜再在栅极沉积一层侧墙,制备方法比较繁琐,而且成本也较高。
中国专利(申请号:201210413670.7)公开了一种存储器件及其制作方法,所述存储器件包括:有源区、漏区和栅极,其中,所述栅极至少包括表面具有多个凸起的浮栅。本发明存储器件具有表面有凸起的浮栅,通过增大浮栅的表面积,增加浮栅与控制栅之间的电容值,从而提高了耦合系数,有效的改善了器件性能。此外,本发明存储器件制作方法,通过多次刻蚀工艺,避免了化学机械抛光,提高了产品的均匀性,从而提高了产品良率。
该专利是通过在栅极表面形成凸起的浮栅,进而增加浮栅和控制栅的电容值,改善器件性能。但是在存储器的制造工艺中,需要在外围逻辑区和存储单元区的栅极形成不同结构的侧墙,采用传统的制备方法进行制备比较繁琐,而且成本也较高。
发明内容
本发明提供了一种侧墙的制备方法,对原本需要两次光罩和刻蚀的工艺进行整合,在刻蚀形成存储单元区的栅极后,沉积一层氧化层,然后采用同步刻蚀的方案,利用不同区域刻蚀图形的不同,同时完成外围逻辑区的多晶硅刻蚀和存储单元区的侧墙刻蚀,然后进行后续的工艺流程。本发明能够有效地简化工艺流程,提高生产效率,进而缩短出货时间,进而提高生产效益。
本发明采用的技术方案为:
一种侧墙的制备方法,应用于存储器的制造工艺中,其中,所述方法包括:
步骤1、提供一具有存储单元区和外围逻辑区的半导体结构;
步骤2、于所述存储单元区中形成栅极之后,沉积一第一氧化层覆盖位于所述存储单元区中的栅极表面及覆盖外围逻辑区的上表面和覆盖存储单元区暴露的上表面;
步骤3、刻蚀部分所述第一氧化层,在所述外围逻辑区中形成窗口图案,然后以剩余第一氧化层为掩膜向下进行刻蚀在所述外围逻辑区中形成栅极,且保留位于所述存储单元区中的第一氧化层;
步骤4、部分刻蚀剩余的第一氧化层,于所述存储单元区中栅极侧壁形成第一侧墙;
步骤5、沉积第二氧化层并部分刻蚀该第二氧化层,以形成第二侧墙和第三侧墙,所述第三侧墙覆盖所述外围逻辑区中的栅极侧壁,所述第二侧墙覆盖所述存储单元区栅极的第一侧墙的表面。
上述的方法,其中,步骤3中,采用光刻工艺刻蚀所述第一氧化层,形成所述窗口图案,然后采用干法刻蚀工艺在所述外围逻辑区中形成栅极。
上述的方法,其中,步骤4包括以下步骤:采用高选择比的等离子刻蚀去除部分的剩余第一氧化层,然后再采用湿法刻蚀工艺去除外围逻辑区和存储单元区各自栅极顶部的第一氧化层及暴露于存储单元区上表面的第一氧化层,于所述存储单元区中栅极侧壁形成第一侧墙。
上述的方法,其中,沉积第一氧化层的厚度为300-500埃。
上述的方法,其中,所述第一侧墙结构的厚度为150-250埃。
上述的方法,其中,所述第一氧化层为二氧化硅。
由于本发明采用了以上技术方案,在刻蚀形成外围逻辑区的同时,在存储单元区的栅极形成侧墙,然后经过刻蚀即可完成满足需求的侧墙结构。本发明相比较传统技术存储器栅极侧墙的制备工艺极大缩短了生产所需时间,提高了生产效率,同时降低了生产成本,有利于存储器的制备工艺的发展。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。
图1-5为现有技术中存储器栅极侧墙制备方法的流程图;
图6-12为本发明提供的构侧墙制备方法的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明:
本发明提供了一种存储器侧墙结构的制备方法,包括以下步骤:
步骤1、提供一待处理的半导体结构,该半导体结构包括外围逻辑区1和存储单元区2,底部包括一衬底10,衬底上方有一介质层20,外围逻辑区1和存储单元区2之间有一浅沟槽隔离结构,外围逻辑区1的介质层上表面有一多晶硅层50,存储单元区2的介质层上表面依次形成有多晶硅层30、第二介质层40和多晶硅层60,如图6所示结构。涂覆光刻胶覆盖住外围逻辑区1和存储单元区2的上表面,然后进行曝光显影工艺在存储单元区2的光刻胶开出所需窗口图案,利用剩余光刻胶对存储单元区2的结构进行刻蚀,形成存储单元区2的栅极,如图7所示结构:剩余的多晶硅层30′构成存储单元区2的控制栅,剩余多晶硅层60′构成存储单元区2的浮动栅,然后去除剩余光刻胶3。
步骤2、沉积一层厚度为300-500埃(如300埃,350埃,400埃,450埃,500埃等值)的第一氧化层7覆盖住外围逻辑区1的上表面及存储单元区2暴露的上表面及栅极表面,在本发明优选的实施例中,该氧化层为二氧化硅层,厚度为400埃,如图8所示。
步骤3、采用光刻和干法刻蚀工艺刻蚀去除部分氧化层,移除剩余光刻胶,在外围逻辑区1的顶部形成剩余氧化层7′;然后利用外围逻辑区1的顶部的剩余氧化层7′为掩膜,采用干法刻蚀工艺向下进行刻蚀多晶硅层50,形成剩余多晶硅层50′作为外围逻辑区1的栅极。如图9所示。然后采用高选择比的等离子刻蚀去除一定厚度的氧化层7′,进而在外围逻辑区1的栅极顶部和存储单元区2的栅极表面形成厚度为150-250埃(如150埃,200埃,250埃等值)的剩余氧化层结构7″。在本发明优选的实施例中,经过等离子刻蚀后,剩余氧化层结构7″的厚度为200埃,如图10所示。
步骤4、采用湿法刻蚀工艺去除外围逻辑区1和存储单元区2的各自栅极顶部及暴露于存储单元区2上表面的剩余氧化层结构7″,进而在存储单元区2的栅极侧壁形成第一侧墙结构8,如图11所示结构。
步骤5、再在外围逻辑区1的栅极表面及存储单元区2的第一侧墙结构8表面制备一氧化层,然后刻蚀去除外围逻辑区1和存储单元区各自栅极顶部的氧化层,在存储单元区2栅极的第一侧墙结构8表面形成第二侧墙结构9,在外围逻辑区1的栅极表面形成第三侧墙结构9′,进而在外围逻辑区1和存储单元区2的栅极侧墙形成了不同结构、不同厚度的侧墙结构,构成存储器单元,形成如图12所示结构。
综上所述,由于本发明采用了以上技术方案,刻蚀形成存储单元区的栅极后,沉积一层氧化层,然后采用同步刻蚀的方案,利用不同区域刻蚀图形的不同,同时完成外围逻辑区的多晶硅刻蚀和存储单元区的侧墙刻蚀,然后进行后续的工艺流程。本发明能够有效地简化工艺流程,提高生产效率,进而缩短出货时间,进而提高生产效益。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种侧墙的制备方法,应用于存储器的制造工艺中,其特征在于,所述方法包括:
步骤1、提供一具有存储单元区和外围逻辑区的半导体结构;
步骤2、于所述存储单元区中形成栅极之后,沉积第一氧化层覆盖位于所述存储单元区中的栅极表面及覆盖外围逻辑区的上表面和覆盖存储单元区暴露的上表面;
步骤3、刻蚀部分所述第一氧化层,在所述外围逻辑区中形成窗口图案,然后以剩余第一氧化层为掩膜向下进行刻蚀在所述外围逻辑区中形成栅极,且保留位于所述存储单元区中的第一氧化层;
步骤4、部分刻蚀剩余的第一氧化层,于所述存储单元区中栅极侧壁形成第一侧墙;
其中步骤4包括以下步骤:采用高选择比的等离子刻蚀去除部分的剩余第一氧化层,然后再采用湿法刻蚀工艺去除外围逻辑区和存储单元区各自栅极顶部的第一氧化层及暴露于存储单元区上表面的第一氧化层,于所述存储单元区中栅极侧壁形成第一侧墙;
步骤5、沉积第二氧化层并部分刻蚀该第二氧化层,以形成第二侧墙和第三侧墙,所述第三侧墙覆盖所述外围逻辑区中的栅极侧壁,所述第二侧墙覆盖所述存储单元区栅极的第一侧墙的表面。
2.如权利要求1所述的方法,其特征在于,步骤3中,采用光刻工艺刻蚀所述第一氧化层,形成所述窗口图案,然后再采用干法刻蚀工艺在所述外围逻辑区中形成栅极。
3.如权利要求1所述的方法,其特征在于,沉积第一氧化层的厚度为300-500埃。
4.如权利要求1所述的方法,其特征在于,所述第一侧墙结构的厚度为150-250埃。
5.如权利要求1所述的方法,其特征在于,所述第一氧化层为二氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310337524.5A CN103441076B (zh) | 2013-08-02 | 2013-08-02 | 一种形成侧墙的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310337524.5A CN103441076B (zh) | 2013-08-02 | 2013-08-02 | 一种形成侧墙的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103441076A CN103441076A (zh) | 2013-12-11 |
CN103441076B true CN103441076B (zh) | 2016-01-27 |
Family
ID=49694764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310337524.5A Active CN103441076B (zh) | 2013-08-02 | 2013-08-02 | 一种形成侧墙的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103441076B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104851777B (zh) * | 2014-02-17 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
CN105931992A (zh) * | 2016-05-17 | 2016-09-07 | 上海华力微电子有限公司 | 在不同区域形成两种不同结构侧墙的工艺方法 |
CN108321252A (zh) * | 2018-02-02 | 2018-07-24 | 浙江晶科能源有限公司 | 一种太阳能电池栅线的制备方法 |
CN110890328B (zh) * | 2018-09-11 | 2022-03-18 | 长鑫存储技术有限公司 | 半导体存储器的形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1338114A (zh) * | 1999-07-08 | 2002-02-27 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4451594B2 (ja) * | 2002-12-19 | 2010-04-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びその製造方法 |
JP4583878B2 (ja) * | 2004-10-29 | 2010-11-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-08-02 CN CN201310337524.5A patent/CN103441076B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1338114A (zh) * | 1999-07-08 | 2002-02-27 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103441076A (zh) | 2013-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104425366B (zh) | 半导体结构的形成方法 | |
CN102956563B (zh) | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 | |
CN103441076B (zh) | 一种形成侧墙的制备方法 | |
CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
CN101783349A (zh) | 资料储存结构、记忆装置以及该记忆装置的制造工艺 | |
CN102254867B (zh) | 快闪存储器的制作方法 | |
CN103227143A (zh) | 浅沟槽隔离工艺 | |
CN105118866A (zh) | 浮栅型闪存结构及其制备方法 | |
CN104979292A (zh) | 一种形成不同侧墙结构的方法 | |
CN103441075A (zh) | 浮栅mos晶体管的制造方法 | |
CN103943478A (zh) | 浮栅结构的制备方法 | |
US7494874B2 (en) | Method of manufacturing a flash memory device | |
CN111129021B (zh) | 一种NOR Flash栅极多晶硅工艺方法 | |
CN105097702B (zh) | 闪存制造方法 | |
CN108122989B (zh) | 一种提升mos器件栅控能力的方法 | |
CN105206614A (zh) | 浮栅型闪存结构及其制备方法 | |
CN111106001A (zh) | Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版 | |
CN108630537B (zh) | 一种平坦化方法 | |
CN102420124B (zh) | 一种介质层刻蚀方法 | |
CN103337473B (zh) | 保护浅沟槽隔离区的方法 | |
CN102332433B (zh) | 存储器及其形成方法 | |
US9397183B2 (en) | Semiconductor memory device with ONO stack | |
CN109524406A (zh) | 一种嵌入式闪存结构的形成方法 | |
CN103579075A (zh) | 利用等离子体控制特征尺寸的半导体结构及其制造方法 | |
CN102005374B (zh) | 浮栅的构造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |