CN105931992A - 在不同区域形成两种不同结构侧墙的工艺方法 - Google Patents

在不同区域形成两种不同结构侧墙的工艺方法 Download PDF

Info

Publication number
CN105931992A
CN105931992A CN201610326183.5A CN201610326183A CN105931992A CN 105931992 A CN105931992 A CN 105931992A CN 201610326183 A CN201610326183 A CN 201610326183A CN 105931992 A CN105931992 A CN 105931992A
Authority
CN
China
Prior art keywords
different
side wall
zones
kinds
side walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610326183.5A
Other languages
English (en)
Inventor
秦伟
韩朋刚
许鹏凯
杨渝书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610326183.5A priority Critical patent/CN105931992A/zh
Publication of CN105931992A publication Critical patent/CN105931992A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种在不同区域形成两种不同结构侧墙的工艺方法，包括：执行外围逻辑区的第一多晶硅栅极刻蚀，随后在存储单元区的多晶硅层顶部以及外围逻辑区表面沉积第一侧墙薄膜；对第一侧墙薄膜进行刻蚀，完全去除存储单元区的多晶硅层顶部的第一侧墙薄膜，去除外围逻辑区水平表面上的第一侧墙薄膜，保留外围逻辑区中的侧壁上的侧墙部分；对存储单元区的多晶硅层进行刻蚀，以形成第二多晶硅栅极；在存储单元区和外围逻辑区同时沉积第二侧墙薄膜；在存储单元区和外围逻辑区中，同时对第二侧墙薄膜进行同步刻蚀。

Description

在不同区域形成两种不同结构侧墙的工艺方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种在不同区域形成两种不同结构侧墙的工艺方法。
背景技术
侧墙刻蚀(Spacer Etch)是CMOS器件形成的关键工艺。对于存储器(尤其是闪存存储器)产品来说，由于芯片中同时具有存储单元(Cell)和外围逻辑(Periphery)两个区域，而且两个区域的设计和结构有很大不同，所以在半导体制造过程中经常需要针对不同区域侧墙结构进行独立的工艺流程，这就需要增加很多层光刻(Photo)和刻蚀(Etch)工艺。
由于存储单元区和外围逻辑区的后续工艺中的离子注入的条件有很大差别，所以对两个区域的侧墙宽度(Spacer Width)和材质也有不同的要求。通常的做法是：对两个区域进行分别进行侧墙刻蚀。
具体地说，在现有技术中，一般可以先根据器件要求在外围逻辑区和存储单元区生长氧化硅/氮化硅/氧化硅三层材质。随后，利用光刻胶将外围逻辑区盖住，然后利用高选择比的湿法刻蚀将存储单元区的氧化硅材质去除，并且对存储单元区的氧化硅/氮化硅进行干法刻蚀，此后去除光刻胶。类似地，随后利用光刻胶将存储单元区盖住，并对外围逻辑区的氧化硅/氮化硅/氧化硅进行干法刻蚀，此后去除光刻胶。由此，在两个不同区域得到材质与宽度不同的侧墙。
当然，上述工艺中，可以先盖住存储单元区盖住并处理外围逻辑区，随后再盖住外围逻辑区盖住并处理存储单元区。
然而，对同一芯片的不同区域的不同侧墙结构分别进行制备，造成工艺步骤增加，出货周期延长，机台利用率下降，工艺成本上升的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够以简化的工艺流程以及降低的制造成本在不同区域形成两种不同结构侧墙的工艺方法。
为了实现上述技术目的，根据本发明，提供了一种在不同区域形成两种不同结构侧墙的工艺方法，包括：
第一步骤：执行外围逻辑区的第一多晶硅栅极刻蚀，随后在存储单元区的多晶硅层顶部以及外围逻辑区表面沉积第一侧墙薄膜；
第二步骤：对第一侧墙薄膜进行刻蚀，完全去除存储单元区的多晶硅层顶部的第一侧墙薄膜，去除外围逻辑区水平表面上的第一侧墙薄膜，保留外围逻辑区中的侧壁上的侧墙部分；
第三步骤：对存储单元区的多晶硅层进行刻蚀，以形成第二多晶硅栅极；
第四步骤：在存储单元区和外围逻辑区同时沉积第二侧墙薄膜；
第五步骤：在存储单元区和外围逻辑区中，同时对第二侧墙薄膜进行同步刻蚀。
优选地，所述第一侧墙薄膜的材料是氧化硅和/或氮化硅，而且第二侧墙薄膜的材料是氧化硅和/或氮化硅。
优选地，在第一步骤，存储单元区中未形成多晶硅栅极。
优选地，在第二步骤，所述侧墙部分包括形成在存储单元区与外围逻辑区交界处的侧墙；而且在第三步骤中，去除了形成在存储单元区与外围逻辑区交界处的侧墙。
优选地，在第五步骤中，在所述侧墙部分的外侧形成第一栅极侧壁，在存储单元区的第二多晶硅栅极侧壁上形成第二栅极侧壁。
优选地，第一多晶硅栅极的高度不同于第二多晶硅栅极的高度。
优选地，第一多晶硅栅极的宽度不同于第二多晶硅栅极的宽度。
优选地，第一多晶硅栅极的材质不同于第二多晶硅栅极的材质。
优选地，所述在不同区域形成两种不同结构侧墙的工艺方法用于制造CMOS器件。
优选地，所述在不同区域形成两种不同结构侧墙的工艺方法用于制造存储器。
优选地，所述在不同区域形成两种不同结构侧墙的工艺方法用于制造闪存存储器。
本发明通过调整栅极和侧墙的刻蚀顺序，同时搭配两步干法刻蚀，达到了在不同区域形成不同结构侧墙的目的。具体地，本发明对在芯片不同区域上形成两种不同结构侧墙的工艺流程进行了改进，对原本需要进行两次刻蚀和两次光罩的工艺进行整合，通过同步刻蚀的方法，同时完成两个区域不同结构侧墙的刻蚀，将侧墙刻蚀的光罩全部节省。由此可以看出，本发明通过调整栅极和侧墙的刻蚀顺序，同时搭配两步干法刻蚀，在不同区域形成不同结构的侧墙，简化工艺流程，缩短出货周期。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法的第五步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图5示意性地示出了根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法的各个步骤。
如图1至图5所示，根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法包括：
第一步骤：执行外围逻辑区200的第一多晶硅栅极21刻蚀，随后在存储单元区100的多晶硅层11顶部以及外围逻辑区200表面沉积第一侧墙薄膜300，如图1所示；
例如，所述侧墙薄膜的材料是氧化硅和/或氮化硅。
在第一步骤，存储单元区100中未形成多晶硅栅极。
第二步骤：对第一侧墙薄膜300进行刻蚀，完全去除存储单元区100的多晶硅层顶部的第一侧墙薄膜300，去除外围逻辑区200水平表面上的第一侧墙薄膜300，保留外围逻辑区200中的侧壁上的侧墙部分22，如图2所示。
具体地，在第二步骤，所述侧墙部分22包括形成在存储单元区100与外围逻辑区200交界处的侧墙(图2的最左边的侧墙部分22)。
第三步骤：对存储单元区100的多晶硅层11进行刻蚀，以形成第二多晶硅栅极12，如图3所示。
具体地，在第三步骤中，去除了形成在存储单元区100与外围逻辑区200交界处的侧墙，如图3所示。
第四步骤：在存储单元区100和外围逻辑区200同时沉积第二侧墙薄膜400，如图4所示；
例如，第二侧墙薄膜400的材料是氧化硅和/或氮化硅。
第五步骤：在存储单元区100和外围逻辑区200中，同时对第二侧墙薄膜400进行同步刻蚀，如图5所示。
由此，在第五步骤中，在所述侧墙部分22的外侧形成第一栅极侧壁23。并且在第五步骤中，在存储单元区100的第二多晶硅栅极12侧壁上形成第二栅极侧壁13。
在具体实施例中，例如，第一多晶硅栅极21的高度不同于第二多晶硅栅极12的高度。而且，在具体实施例中，例如，第一多晶硅栅极21的宽度不同于第二多晶硅栅极12的宽度。而且，例如，第一多晶硅栅极21的材质不同于第二多晶硅栅极12的材质。
例如，根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法用于制造CMOS器件。例如，根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法用于制造存储器。更具体地，例如，根据本发明优选实施例的在不同区域形成两种不同结构侧墙的工艺方法用于制造闪存存储器。
本发明对在芯片不同区域上形成两种不同结构的侧墙的工艺流程进行了改进，对原本需要进行两次刻蚀和两次光罩的工艺进行整合，通过同步刻蚀的方法，同时完成两个区域不同结构侧墙的刻蚀，将侧墙刻蚀的光罩全部节省。
本发明通过两步干法刻蚀，同时搭配工艺流程，在不同区域形成不同结构的侧墙，简化工艺流程，两次同步干法刻蚀都属于全面刻蚀(blanket etch)，可以采用同种类型机台，提高了机台的利用效率，缩短出货周期。
具体示例：
对于55nm的闪存存储器(P-Flash)产品，可以首先在外围逻辑区进行多晶硅刻蚀后沉积50A SiO2/130A SiN侧墙薄膜，完成第一层侧墙刻蚀后进行存储单元区多晶硅刻蚀；再次沉积100A SiO2/390A SiN侧墙薄膜，然后对外围逻辑区和cell区域同时进行最外层侧墙刻蚀，这时可以在外围逻辑区得到50A+130A+100A+390A的SiO2/SiN/SiO2/SiN侧墙，存储单元区得到100A+390A的SiO2/SiN侧墙。
本发明通过调整栅极和侧墙的刻蚀顺序，同时搭配两步干法刻蚀，达到了在不同区域形成不同结构侧墙的目的。具体地，本发明对在芯片不同区域上形成两种不同结构侧墙的工艺流程进行了改进，对原本需要进行两次刻蚀和两次光罩的工艺进行整合，通过同步刻蚀的方法，同时完成两个区域不同结构侧墙的刻蚀，将侧墙刻蚀的光罩全部节省。由此可以看出，本发明通过调整栅极和侧墙的刻蚀顺序，同时搭配两步干法刻蚀，在不同区域形成不同结构的侧墙，简化工艺流程，缩短出货周期。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种在不同区域形成两种不同结构侧墙的工艺方法，其特征在于包括：
第一步骤：执行外围逻辑区的第一多晶硅栅极刻蚀，随后在存储单元区的多晶硅层顶部以及外围逻辑区表面沉积第一侧墙薄膜；
第二步骤：对第一侧墙薄膜进行刻蚀，完全去除存储单元区的多晶硅层顶部的第一侧墙薄膜，去除外围逻辑区水平表面上的第一侧墙薄膜，保留外围逻辑区中的侧壁上的侧墙部分；
第三步骤：对存储单元区的多晶硅层进行刻蚀，以形成第二多晶硅栅极；
第四步骤：在存储单元区和外围逻辑区同时沉积第二侧墙薄膜；
第五步骤：在存储单元区和外围逻辑区中，同时对第二侧墙薄膜进行同步刻蚀。
2.根据权利要求1所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，所述第一侧墙薄膜的材料是氧化硅和/或氮化硅，而且第二侧墙薄膜的材料是氧化硅和/或氮化硅。
3.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，在第一步骤，存储单元区中未形成多晶硅栅极。
4.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，在第二步骤，所述侧墙部分包括形成在存储单元区与外围逻辑区交界处的侧墙；而且在第三步骤中，去除了形成在存储单元区与外围逻辑区交界处的侧墙。
5.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，在第五步骤中，在所述侧墙部分的外侧形成第一栅极侧壁，在存储单元区的第二多晶硅栅极侧壁上形成第二栅极侧壁。
6.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，第一多晶硅栅极的高度不同于第二多晶硅栅极的高度。
7.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，第一多晶硅栅极的宽度不同于第二多晶硅栅极的宽度，而且/或者第一多晶硅栅极的材质不同于第二多晶硅栅极的材质。
8.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，所述在不同区域形成两种不同结构侧墙的工艺方法用于制造CMOS器件。
9.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，所述在不同区域形成两种不同结构侧墙的工艺方法用于制造存储器。
10.根据权利要求1或2所述的在不同区域形成两种不同结构侧墙的工艺方法，其特征在于，所述在不同区域形成两种不同结构侧墙的工艺方法用于制造闪存存储器。
CN201610326183.5A 2016-05-17 2016-05-17 在不同区域形成两种不同结构侧墙的工艺方法 Pending CN105931992A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610326183.5A CN105931992A (zh) 2016-05-17 2016-05-17 在不同区域形成两种不同结构侧墙的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610326183.5A CN105931992A (zh) 2016-05-17 2016-05-17 在不同区域形成两种不同结构侧墙的工艺方法

Publications (1)

Publication Number Publication Date
CN105931992A true CN105931992A (zh) 2016-09-07

Family

ID=56841400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610326183.5A Pending CN105931992A (zh) 2016-05-17 2016-05-17 在不同区域形成两种不同结构侧墙的工艺方法

Country Status (1)

Country Link
CN (1) CN105931992A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855425A (zh) * 2005-04-26 2006-11-01 美格纳半导体有限会社 用于制造半导体装置的方法
CN103441076A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 一种形成侧墙的制备方法
CN103985673A (zh) * 2013-02-12 2014-08-13 瑞萨电子株式会社 制造半导体器件的方法
CN104952804A (zh) * 2014-03-31 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种制作嵌入式闪存的方法
CN105374753A (zh) * 2014-07-07 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种存储器的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855425A (zh) * 2005-04-26 2006-11-01 美格纳半导体有限会社 用于制造半导体装置的方法
CN103985673A (zh) * 2013-02-12 2014-08-13 瑞萨电子株式会社 制造半导体器件的方法
CN103441076A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 一种形成侧墙的制备方法
CN104952804A (zh) * 2014-03-31 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种制作嵌入式闪存的方法
CN105374753A (zh) * 2014-07-07 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种存储器的制造方法

Similar Documents

Publication Publication Date Title
US9837273B2 (en) Methods of forming patterns of a semiconductor devices
CN106469730B (zh) 一种半导体结构的制作方法
CN104425366B (zh) 半导体结构的形成方法
KR20120019917A (ko) 반도체 장치의 제조방법
CN107845636B (zh) 一种闪存晶圆的制作方法
CN111223811A (zh) 浅沟槽隔离结构及其制作方法
CN105244261B (zh) 半导体器件的制备方法
CN103441076B (zh) 一种形成侧墙的制备方法
CN110277313B (zh) 侧墙的制造方法
CN112514063B (zh) 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN105633021A (zh) 半导体元件的制造方法
CN105931992A (zh) 在不同区域形成两种不同结构侧墙的工艺方法
CN107768375B (zh) 一种分裂栅的栅极形成方法
CN104934302B (zh) 半导体器件的制作方法
CN103165435A (zh) 一种硅刻蚀工艺
CN110391184A (zh) 第零层层间膜的制造方法
KR101917392B1 (ko) 반도체 소자 및 그 제조방법
CN103996604B (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法
CN102915948A (zh) 浅沟槽隔离结构的形成方法
CN106024590A (zh) 缩小控制栅接触窗区域尺寸的方法
US9293358B2 (en) Double patterning method of forming semiconductor active areas and isolation regions
CN105977150A (zh) 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
CN108122989B (zh) 一种提升mos器件栅控能力的方法
CN104465489A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160907

RJ01 Rejection of invention patent application after publication