CN105977150A - 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法 - Google Patents

减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法 Download PDF

Info

Publication number
CN105977150A
CN105977150A CN201610596394.0A CN201610596394A CN105977150A CN 105977150 A CN105977150 A CN 105977150A CN 201610596394 A CN201610596394 A CN 201610596394A CN 105977150 A CN105977150 A CN 105977150A
Authority
CN
China
Prior art keywords
coating
etching
oxide skin
ono
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610596394.0A
Other languages
English (en)
Inventor
吴亚贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610596394.0A priority Critical patent/CN105977150A/zh
Publication of CN105977150A publication Critical patent/CN105977150A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种减少ONO刻蚀中衬底表面损伤的方法以及半导体制造方法。本发明的减少ONO刻蚀中衬底表面损伤的方法包括：首先，在衬底上沉积依次连续沉积第一氧化物层、氮化物层和第二氧化物层，以在衬底上形成ONO结构；随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；随后，利用形成有光刻胶图案的光刻胶对第二氧化物层进行干法刻蚀，从而形成第二氧化物层的图案，然后去除光刻胶；随后，利用湿法刻蚀对氮化物层和第一氧化物层进行刻蚀，从而在氮化物层和第一氧化物层中形成与第二氧化物层的图案对应的图案，由此暴露出部分衬底表面。

Description

减少ONO刻蚀中衬底表面损伤的方法以及半导体制造方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种减少ONO刻蚀中衬底表面损伤的方法，而且本发明还涉及一种采用了该减少ONO刻蚀中衬底表面损伤的方法的半导体制造方法。
背景技术
ONO(Oxide-Nitride-Oxide，氧化物/氮化物/氧化物)结构是半导体器件制造过程中经常碰到的结构。而且，在半导体器件制造过程中经常需要对ONO结构进行沉积和刻蚀。
图1和图2示意性地示出了根据现有技术的ONO刻蚀步骤。如图1和图2所示，首先在衬底10(一般为硅衬底)上沉积依次连续沉积第一氧化物层21、氮化物层22和第二氧化物层23，以在衬底10上形成ONO结构。随后对ONO结构进行刻蚀，从而暴露出部分衬底表面11。
但是，现在存在的问题是，如果ONO结构底部的第一氧化物层21太薄，则暴露的部分衬底表面11很可能会由于过分的干法刻蚀而被损伤。
由此，希望能够提供一种能够防止或者减少暴露的部分衬底表面被干法刻蚀而损伤的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够防止或者减少暴露的部分衬底表面被干法刻蚀而损伤的方法。
为了实现上述技术目的，根据本发明的第一方面，提供了一种减少ONO刻蚀中衬底表面损伤的方法，包括：
首先，在衬底上沉积依次连续沉积第一氧化物层、氮化物层和第二氧化物层，以在衬底上形成ONO结构；
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶对第二氧化物层进行干法刻蚀，从而形成第二氧化物层的图案，然后去除光刻胶；
随后，利用湿法刻蚀对氮化物层和第一氧化物层进行刻蚀，从而在氮化物层和第一氧化物层中形成与第二氧化物层的图案对应的图案，由此暴露出部分衬底表面。
优选地，第一氧化物层和第二氧化物层是氧化硅层。
优选地，氮化物层是氮化硅层。
根据本发明的第二方面，提供了一种减少ONO刻蚀中衬底表面损伤的方法，包括：
首先，在衬底上沉积依次连续沉积第一氧化物层、氮化物层和第二氧化物层，以在衬底上形成ONO结构；
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶进行干法刻蚀，以便对第二氧化物层进行完全刻蚀，并且对氮化物层进行部分，从而形成与光刻胶图案相对应的图案，然后去除光刻胶；
随后，利用湿法刻蚀对剩余厚度的氮化物层和第一氧化物层进行刻蚀，从而使得ONO结构总体形成与光刻胶图案对应的图案，由此暴露出部分衬底表面。
优选地，第一氧化物层和第二氧化物层是氧化硅层。
优选地，氮化物层是氮化硅层。
根据本发明的第三方面，提供了一种减少ONO刻蚀中衬底表面损伤的方法，包括：
首先，在衬底上沉积依次连续沉积第一氧化物层、氮化物层和第二氧化物层，以在衬底上形成ONO结构，并且在ONO结构上形成附加氮化物层；
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶对附加氮化物层和第二氧化物层进行干法刻蚀，从而形成第二氧化物层的图案，然后去除光刻胶；
随后，利用湿法刻蚀对氮化物层和第一氧化物层进行刻蚀，从而在氮化物层和第一氧化物层中形成与第二氧化物层的图案对应的图案，由此暴露出部分衬底表面。
优选地，第一氧化物层和第二氧化物层是氧化硅层。
优选地，附加氮化物层和氮化物层是氮化硅层。
根据本发明的第四方面，还提供了一种采用了上述减少ONO刻蚀中衬底表面损伤的方法的半导体制造方法。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1和图2示意性地示出了根据现有技术的ONO刻蚀步骤。
图3至图5示意性地示出了根据本发明第一优选实施例的减少ONO刻蚀中衬底表面损伤的方法的各个步骤。
图5至图8示意性地示出了根据本发明第二优选实施例的减少ONO刻蚀中衬底表面损伤的方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<第一优选实施例>
图3至图5示意性地示出了根据本发明第一优选实施例的减少ONO刻蚀中衬底表面损伤的方法的各个步骤。
如图3至图5所示，根据本发明第一优选实施例的减少ONO刻蚀中衬底表面损伤的方法包括：
首先，在衬底10(一般为硅衬底)上沉积依次连续沉积第一氧化物层21、氮化物层22和第二氧化物层23，以在衬底10上形成ONO结构，如图3所示；例如，第一氧化物层21和第二氧化物层23是氧化硅层，而且氮化物层22是氮化硅层。
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶对第二氧化物层23进行干法刻蚀，从而形成第二氧化物层23的图案，然后去除光刻胶，如图4所示；
随后，利用湿法刻蚀对氮化物层22和第一氧化物层21进行刻蚀，从而在氮化物层22和第一氧化物层21中形成与第二氧化物层23的图案对应的图案，由此暴露出部分衬底表面，如图5所示。
在根据本发明第一优选实施例的减少ONO刻蚀中衬底表面损伤的方法中，通过结合使用干法刻蚀和湿法刻蚀来分别进行部分刻蚀，从而能够防止或者减少暴露的部分衬底表面被干法刻蚀损伤。
<第二优选实施例>
图5至图8示意性地示出了根据本发明第二优选实施例的减少ONO刻蚀中衬底表面损伤的方法的各个步骤。
如图5至图8所示，根据本发明第二优选实施例的减少ONO刻蚀中衬底表面损伤的方法包括：
首先，在衬底10(一般为硅衬底)上沉积依次连续沉积第一氧化物层21、氮化物层22和第二氧化物层23，以在衬底10上形成ONO结构，如图6所示；例如，第一氧化物层21和第二氧化物层23是氧化硅层，而且氮化物层22是氮化硅层。
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶进行干法刻蚀，以便对第二氧化物层23进行完全刻蚀，并且对氮化物层22进行部分刻蚀，从而形成与光刻胶图案相对应的图案，然后去除光刻胶，如图7所示；
随后，利用湿法刻蚀对剩余厚度的氮化物层22和第一氧化物层21进行刻蚀，从而使得ONO结构总体形成与光刻胶图案对应的图案，由此暴露出部分衬底表面，如图8所示。
在根据本发明第二优选实施例的减少ONO刻蚀中衬底表面损伤的方法中，通过结合使用干法刻蚀和湿法刻蚀来分别进行部分刻蚀，从而能够防止或者减少暴露的部分衬底表面被干法刻蚀损伤。
而且，根据本发明的第四选实施例，本发明还提供了一种采用了上述实施例中描述的减少ONO刻蚀中衬底表面损伤的方法的半导体制造方法。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种减少ONO刻蚀中衬底表面损伤的方法，其特征在于包括：
首先，在衬底上沉积依次连续沉积第一氧化物层、氮化物层和第二氧化物层，以在衬底上形成ONO结构；
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶对第二氧化物层进行干法刻蚀，从而形成第二氧化物层的图案，然后去除光刻胶；
随后，利用湿法刻蚀对氮化物层和第一氧化物层进行刻蚀，从而在氮化物层和第一氧化物层中形成与第二氧化物层的图案对应的图案，由此暴露出部分衬底表面。
2.根据权利要求1所述的减少ONO刻蚀中衬底表面损伤的方法，其特征在于，第一氧化物层和第二氧化物层是氧化硅层。
3.根据权利要求1或2所述的减少ONO刻蚀中衬底表面损伤的方法，其特征在于，氮化物层是氮化硅层。
4.一种减少ONO刻蚀中衬底表面损伤的方法，其特征在于包括：
首先，在衬底上沉积依次连续沉积第一氧化物层、氮化物层和第二氧化物层，以在衬底上形成ONO结构；
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶进行干法刻蚀，以便对第二氧化物层进行完全刻蚀，并且对氮化物层进行部分，从而形成与光刻胶图案相对应的图案，然后去除光刻胶；
随后，利用湿法刻蚀对剩余厚度的氮化物层和第一氧化物层进行刻蚀，从而使得ONO结构总体形成与光刻胶图案对应的图案，由此暴露出部分衬底表面。
5.根据权利要求4所述的减少ONO刻蚀中衬底表面损伤的方法，其特征在于，第一氧化物层和第二氧化物层是氧化硅层。
6.根据权利要求4或5所述的减少ONO刻蚀中衬底表面损伤的方法，其特征在于，氮化物层是氮化硅层。
7.一种减少ONO刻蚀中衬底表面损伤的方法，其特征在于包括：
首先，在衬底上沉积依次连续沉积第一氧化物层、氮化物层和第二氧化物层，以在衬底上形成ONO结构，并且在ONO结构上形成附加氮化物层；
随后，在ONO结构上涂覆光刻胶，并形成光刻胶图案；
随后，利用形成有光刻胶图案的光刻胶对附加氮化物层和第二氧化物层进行干法刻蚀，从而形成第二氧化物层的图案，然后去除光刻胶；
随后，利用湿法刻蚀对氮化物层和第一氧化物层进行刻蚀，从而在氮化物层和第一氧化物层中形成与第二氧化物层的图案对应的图案，由此暴露出部分衬底表面。
8.根据权利要求7所述的减少ONO刻蚀中衬底表面损伤的方法，其特征在于，第一氧化物层和第二氧化物层是氧化硅层。
9.根据权利要求7或8所述的减少ONO刻蚀中衬底表面损伤的方法，其特征在于，附加氮化物层和氮化物层是氮化硅层。
10.一种采用了根据权利要求1至9所述的减少ONO刻蚀中衬底表面损伤的方法的半导体制造方法。
CN201610596394.0A 2016-07-27 2016-07-27 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法 Pending CN105977150A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610596394.0A CN105977150A (zh) 2016-07-27 2016-07-27 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610596394.0A CN105977150A (zh) 2016-07-27 2016-07-27 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法

Publications (1)

Publication Number Publication Date
CN105977150A true CN105977150A (zh) 2016-09-28

Family

ID=56950824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596394.0A Pending CN105977150A (zh) 2016-07-27 2016-07-27 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法

Country Status (1)

Country Link
CN (1) CN105977150A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047750A (zh) * 2019-03-28 2019-07-23 上海华力微电子有限公司 一种防止ono刻蚀造成衬底损伤的方法
CN111129226A (zh) * 2019-12-26 2020-05-08 中国科学院微电子研究所 锗探测器的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567321A (zh) * 2008-04-25 2009-10-28 印像科技股份有限公司 图像感测装置的封装方法
CN101577250A (zh) * 2008-05-06 2009-11-11 上海华虹Nec电子有限公司 在sonos产品中制备ono结构的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567321A (zh) * 2008-04-25 2009-10-28 印像科技股份有限公司 图像感测装置的封装方法
CN101577250A (zh) * 2008-05-06 2009-11-11 上海华虹Nec电子有限公司 在sonos产品中制备ono结构的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047750A (zh) * 2019-03-28 2019-07-23 上海华力微电子有限公司 一种防止ono刻蚀造成衬底损伤的方法
CN110047750B (zh) * 2019-03-28 2021-07-27 上海华力微电子有限公司 一种防止ono刻蚀造成衬底损伤的方法
CN111129226A (zh) * 2019-12-26 2020-05-08 中国科学院微电子研究所 锗探测器的制造方法

Similar Documents

Publication Publication Date Title
US7972929B2 (en) Method for manufacturing semicondcutor device
US11133374B2 (en) Method for fabricating magnetic core
CN104425567A (zh) 提高钝化完整性的系统和方法
CN106298500B (zh) 降低微负载效应的蚀刻方法
CN105977150A (zh) 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
CN101192011A (zh) 用于自对准蚀刻的系统和方法
US7709949B2 (en) Densely packed metal segments patterned in a semiconductor die
CN103839769A (zh) 形成图案的方法
CN104157553A (zh) 双重图形化形成方法
KR101095078B1 (ko) 반도체 소자의 형성 방법
US6110801A (en) Method of fabricating trench isolation for IC manufacture
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
CN103258795A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
CN104425368A (zh) 通孔限定方案
US10461200B1 (en) Semiconductor structure and manufacturing method thereof
CN105006432A (zh) 一种减少ono刻蚀中衬底表面损伤的方法
CN108122820B (zh) 互连结构及其制造方法
CN108231599B (zh) 改善晶片表面平坦均匀性的方法
CN111129021A (zh) 一种NOR Flash栅极多晶硅工艺方法
US20050093165A1 (en) Semiconductor device and method of manufacturing the same
CN112768351B (zh) 一种图形形成方法
KR20100079576A (ko) 반도체 소자의 제조방법
TWI566297B (zh) 半導體裝置及其製造方法
US11244833B1 (en) Self-aligned two-time forming method capable of preventing sidewalls from being deformed
US11049715B2 (en) Method for manufacturing a semiconductor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160928