CN103337473B - 保护浅沟槽隔离区的方法 - Google Patents
保护浅沟槽隔离区的方法 Download PDFInfo
- Publication number
- CN103337473B CN103337473B CN201310253617.XA CN201310253617A CN103337473B CN 103337473 B CN103337473 B CN 103337473B CN 201310253617 A CN201310253617 A CN 201310253617A CN 103337473 B CN103337473 B CN 103337473B
- Authority
- CN
- China
- Prior art keywords
- voltage device
- nitride layer
- isolation area
- shallow channel
- channel isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及高压集成电路领域，尤其涉及一种保护浅沟槽隔离区的方法。本发明公开了一种保护浅沟槽隔离区的方法，应用于高压集成电路的工艺，在制备高压器件和低压器件时，在生长高压器件的栅氧化物前，通过在低压器件区上制备氮化物作为STI的保护层，以避免STI在后续的湿法工艺形成凹陷缺陷，进而增大产品的良率，且该工艺步骤改动较少，与现有工艺流程兼容性强，容易实现对器件性能的改善。
Description
技术领域
本发明涉及高压集成电路领域，尤其涉及一种保护浅沟槽隔离区的方法。
背景技术
随着IC制造中关键尺寸的缩小，要求晶圆在进入工艺之前必须是洁净的，这就需要经过重复多次的清洗步骤，以去除晶圆表面的污染物如颗粒、有机物、金属及自然氧化层等，而其清洗次数则取决于晶圆设计的复杂性和互连的层数等。半导体IC工业的主要是采用湿法清洗工艺进行晶圆的清洗，如槽式清洗、旋转冲洗甩干、单片腐蚀清洗等。
目前，在高压集成电路的工艺中，为了兼容低压器件和中压器件，其工艺流程相对中压或者低压集成电路的工艺流程更加复杂，尤其是相对于传统的集成电路工艺流程，高压集成电路需要经历更多道的湿法清洗（WET）工艺步骤。
在高压集成电路中的湿法清洗工艺步骤主要是为了去除前期的牺牲层氧化物，氮化物以及对硅片进行预清洗等；但是，在进行湿法清洗工艺步骤时，在去除污染物的同时会对硅片上浅沟槽隔离（STI）造成过度的消耗，特别是低压器件中靠近有源区（AA）的浅沟槽隔离，会形成浅沟槽隔离的凹陷（STIdivot）。
图1是传统的在高压集成电路中湿法清洗工艺形成浅沟槽隔离区凹陷的结构示意图；如图1所示，在进行高压集成电路工艺时，在对制备有浅沟槽隔离13的半导体衬底11进行清洗或是湿法清洗工艺时，都会在低压器件中与氮化物层12接触的浅沟槽隔离13上形成凹陷（divot）14，且该凹陷14的深度和宽度还会随着湿法工艺的剂量和时间增加而增大，进而会造成后续器件漏电流的增大，导致产品的良率降低。
中国专利（公开号：CN1610967A）公开了一种刻蚀期间保持STI的结构和方法，其具体公开了一种保护半导体浅沟槽隔离氧化物不被刻蚀的方法，主题通过将STI氧化物的上表面降低到低于相邻硅有源区以下的水平面，以限定在STI氧化物上的凹陷，并在STI氧化物和相邻的硅有源区上沉积氮化物衬里，以用保护膜填充凹陷处，并从相邻的有源区上除去氮化物层。该专利文献并没有公开有关如何在高压集成电路制备时降低低压器件中STI在湿法工艺中受到的损伤，进而避免形成凹陷导致器件漏电的技术特征。
中国专利（公开号：CN101728306A）公开了一种制造改善寄生漏电流的STI结构的方法，其重要是通过提供一个具有浅沟槽绝缘结构的基底，并在该基底上表面涂覆SiN罩幕层，在对基底和浅沟槽绝缘结构中沉积氧化物后，研磨该氧化物至SiN罩幕层后，再对SiN罩幕层进行研磨，并继续采用湿法清洗去除SiN罩幕层，以改善STI“断皮”现象，减少因磷酸侵蚀造成的微小凹陷，进而改善器件漏电现象。该专利文献也没有公开有关如何在高压集成电路制备时降低低压器件中STI在湿法工艺中受到的损伤，进而避免形成凹陷导致器件漏电的技术特征。
发明内容
本发明公开了一种保护浅沟槽隔离区的方法，应用于兼容低压器件的高压器件的工艺中，其中，包括以下步骤：
提供一具有浅沟槽隔离结构的衬底，且该衬底上设置有高压器件区和低压器件区；
制备一氮化物层覆盖所述衬底的上表面；
去除位于所述高压器件区中所述氮化物层；
继续部分去除位于所述低压器件区中剩余的氮化物层后，使得位于所述低压器件区中浅沟槽隔离结构的侧壁上覆盖有残余的氮化物层。
上述的保护浅沟槽隔离区的方法，其中，还包括：
于一具有高压器件区和低压器件区的衬底上表面依次淀积氧化物层和牺牲氮化物层；
刻蚀所述牺牲氮化物层和所述氧化物层至所述衬底中，分别于所述高压器件区和所述低压器件区形成浅沟槽；
填充绝缘物充满所述浅沟槽后，平坦化工艺去除多余的绝缘物；
去除剩余牺牲氮化物层，于所述衬底中形成所述浅沟槽隔离结构。
上述的保护浅沟槽隔离区的方法，其中，所述氮化物层覆盖剩余的所述氧化物层和暴露的所述浅沟槽隔离结构的表面。
上述的保护浅沟槽隔离区的方法，其中，还包括：去除位于所述高压器件区中所述氮化物层后，采用酸液去除位于所述高压器件区中的氧化物层，并继续部分去除位于所述低压器件区中剩余的氮化物层工艺。
上述的保护浅沟槽隔离区的方法，其中，采用SinGen方式制备所述氮化硅层。
上述的保护浅沟槽隔离区的方法，其中，所述氮化硅物层的材质为氮化硅。上述的保护浅沟槽隔离区的方法，其中，所述氮化物层的厚度为
上述的保护浅沟槽隔离区的方法，其中，还包括：
于所述低压器件区生长栅氧化物前的预清洗工艺中去除所述残余的氮化物层。
上述的保护浅沟槽隔离区的方法，其中，采用HF加入超声波的方式去除所述残余的氮化物层。
上述的保护浅沟槽隔离区的方法，其中，采用等离子体刻蚀工艺去除位于所述高压器件区中所述氮化物层。
综上所述，由于采用了上述技术方案，本发明提出一种保护浅沟槽隔离区的方法，应用于高压集成电路的工艺，在制备高压器件和低压器件时，在生长高压器件的栅氧化物前，通过在低压器件区上制备氮化物作为STI的保护层，以避免STI在后续的湿法工艺形成凹陷缺陷，进而增大产品的良率，且该工艺步骤改动较少，与现有工艺流程兼容性强，容易实现对器件性能的改善。
附图说明
图1是传统的在高压集成电路中湿法清洗工艺形成浅沟槽隔离区凹陷的结构示意图；
图2-9为本发明保护浅沟槽隔离区的方法中一实施例的结构流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图2-9为本发明保护浅沟槽隔离区的方法中一实施例的结构流程示意图；如图2-9所示，一种保护浅沟槽隔离区的方法，应用于兼容低压器件的高压器件的制备工艺中，具体包括以下步骤：
首先，提供具有高压器件区2和低压器件区1的衬底3，并在该衬底3（如硅衬底等）的上表面依次上表面依次淀积厚度为（优选的为 或等）的氧化物层4和厚度为（优选的为 或等）的牺牲氮化物层5；其中，氧化物层4覆盖衬底3的上表面，牺牲氮化物层5覆盖氧化物层4的上表面，进而形成如图2所示的结构。
其次，以上述的氧化物层4和牺牲氮化物层5为掩膜，刻蚀该氧化物层4和牺牲氮化物层5至衬底3中，分别于低压器件区1和高压器件区2中制备多个浅沟槽6，进而形成如图3所示的结构。
然后，采用高深宽比（HARP）填充工艺于浅沟槽6中充满绝缘物7（如SiO2等），形成如图4所示的结构；继续采用平坦化工艺如化学机械研磨工艺（CMP）等对绝缘物7进行平坦化处理后，去除剩余牺牲氮化物层51后，形成如图5中所示的浅沟槽隔离结构71。
优选的，于刻蚀后的衬底31上制备有源区（于浅沟槽隔离结构71之间的刻蚀后的衬底71中制备该有源区）后，采用SinGen方式沉积厚度为如或的氮化物层（如氮化硅等）8，且该氮化物层8覆盖剩余的氧化物层41的上表面和浅沟槽隔离结构71暴露的表面上，形成如图6所示的结构；其中，SinGen是指在AMAT中的单晶圆（SingleWafer）的低压化学汽相淀积（LowPressureChemicalVaporDeposition，简称LPCVD）制备硅氮化物的系统；由于采用SinGen方式制备氮化物层时，其温度条件相对传统的PECVD工艺温度较低，且制备的薄膜的台阶覆盖性和厚度均匀性更好，且薄膜的形貌较好不易在拐角处留有残余，使得覆盖在靠近有源区（AA）的STI上的氮化物层8较厚，尤其是位于STI拐角9处的薄膜厚度更厚（参见图6所示），以便于后续制备STI的保护层。
进一步的，采用光刻、刻蚀工艺去除位于高压器件区2中氮化物层和氧化物层至刻蚀后的衬底31的上表面；具体的，旋涂光刻胶覆盖氮化物层8的上表面，曝光、显影后，去除多余的光刻胶，形成覆盖在位于低压器件区1中的氮化物层的上表面的光阻，并以该光阻为掩膜采用等离子体刻蚀工艺去除位于高压器件区2中的氮化物层，继续采用酸液如HF等去除位于高压器件区2中的氧化物层至刻蚀后的衬底31的上表面，去除该光阻后，形成如图7所示的结构；
之后，采用湿法刻蚀工艺部分去除位于低压器件区1中的剩余氮化物层8，并在清洗的过程中通过控制反应药液的浓度、清洗时间等工艺条件，使得靠近有源区的浅沟槽隔离结构71暴露的侧壁上覆盖有残余的氮化物层82，以使得该残余的氮化物层82在进行后续的栅氧化物生长之前能有效的保护STI结构（如进行高压器件的栅氧制备工艺时，能有效的降低施法刻蚀工艺（WET）对浅沟槽隔离结构71侧壁的损伤），进而减小后续产生的STI凹陷（divot）9的宽度和深度（如图9所示），降低器件漏电流，增大产品的良率。
最后，在生长低压区域的栅氧化物前，将残余的氮化物层82和残余的氧化物层42去除，为了防止边角处有掩膜残留，优选的采用HF酸加入超声波的方式清洗去除该残余的氮化物层82。
优选的，上述实施例中的保护浅沟槽隔离区的方法应用于65/55nm的技术节点，及Logic技术平台上。
综上所述，由于采用了上述技术方案，本发明提出一种保护浅沟槽隔离区的方法，应用于高压集成电路的工艺，在制备高压器件和低压器件时，在生长高压器件的栅氧化物前，通过在低压器件区上制备氮化物作为STI的保护层，以避免STI在后续的湿法工艺形成凹陷缺陷，进而增大产品的良率，且该工艺步骤改动较少，与现有工艺流程兼容性强，容易实现对器件性能的改善。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种保护浅沟槽隔离区的方法，应用于兼容低压器件的高压器件的工艺中，其特征在于，包括以下步骤：
提供一具有浅沟槽隔离结构的衬底，且该衬底上设置有高压器件区和低压器件区；
制备一氮化物层覆盖所述衬底的上表面；
去除位于所述高压器件区中所述氮化物层；
继续部分去除位于所述低压器件区中剩余的氮化物层后，使得位于所述低压器件区中浅沟槽隔离结构的侧壁上覆盖有残余的氮化物层，并于所述低压器件区生长栅氧化物前的预清洗工艺中去除所述残余的氮化物层。
2.如权利要求1所述的保护浅沟槽隔离区的方法，其特征在于，还包括：
于一具有高压器件区和低压器件区的衬底上表面依次淀积氧化物层和牺牲氮化物层；
刻蚀所述牺牲氮化物层和所述氧化物层至所述衬底中，分别于所述高压器件区和所述低压器件区形成浅沟槽；
填充绝缘物充满所述浅沟槽后，平坦化工艺去除多余的绝缘物；
去除剩余牺牲氮化物层，于所述衬底中形成所述浅沟槽隔离结构。
3.如权利要求2所述的保护浅沟槽隔离区的方法，其特征在于，所述氮化物层覆盖剩余的所述氧化物层和暴露的所述浅沟槽隔离结构的表面。
4.如权利要求2所述的保护浅沟槽隔离区的方法，其特征在于，还包括：去除位于所述高压器件区中所述氮化物层后，采用酸液去除位于所述高压器件区中的氧化物层，并继续部分去除位于所述低压器件区中剩余的氮化物层工艺。
5.如权利要求1或2所述的保护浅沟槽隔离区的方法，其特征在于，采用SinGen方式制备所述氮化硅层。
6.如权利要求1所述的保护浅沟槽隔离区的方法，其特征在于，所述氮化硅物层的材质为氮化硅。
7.如权利要求1所述的保护浅沟槽隔离区的方法，其特征在于，所述氮化物层的厚度为
8.如权利要求1所述的保护浅沟槽隔离区的方法，其特征在于，采用HF加入超声波的方式去除所述残余的氮化物层。
9.如权利要求1所述的保护浅沟槽隔离区的方法，其特征在于，采用等离子体刻蚀工艺去除位于所述高压器件区中所述氮化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310253617.XA CN103337473B (zh) | 2013-06-24 | 2013-06-24 | 保护浅沟槽隔离区的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310253617.XA CN103337473B (zh) | 2013-06-24 | 2013-06-24 | 保护浅沟槽隔离区的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103337473A CN103337473A (zh) | 2013-10-02 |
| CN103337473B true CN103337473B (zh) | 2015-11-25 |
Family
ID=49245610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310253617.XA Active CN103337473B (zh) | 2013-06-24 | 2013-06-24 | 保护浅沟槽隔离区的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103337473B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259498A (zh) * | 2020-10-30 | 2021-01-22 | 华虹半导体(无锡)有限公司 | 嵌入式闪存逻辑电路的处理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391739B1 (en) * | 2000-07-19 | 2002-05-21 | Mosel Vitelic, Inc. | Process of eliminating a shallow trench isolation divot |
| CN1825557A (zh) * | 2005-02-22 | 2006-08-30 | 上海集成电路研发中心有限公司 | 减小浅沟槽隔离中边沟深度的方法 |
| CN102456609A (zh) * | 2011-09-08 | 2012-05-16 | 上海华力微电子有限公司 | 一种利用侧向边墙技术提高sti凹陷区特性的方法 |
| CN103000565A (zh) * | 2011-09-14 | 2013-03-27 | 和舰科技(苏州)有限公司 | 一种提升cmos工艺中浅沟槽隔离性能的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437462B1 (ko) * | 2001-10-04 | 2004-06-23 | 삼성전자주식회사 | 저전압 모스 트랜지스터 및 고전압 모스 트랜지스터를갖는 반도체소자의 제조방법 |
| US6890822B2 (en) * | 2003-02-13 | 2005-05-10 | Silterra Malaysia Sdn. Bhd. | Semiconductor device having multiple gate oxide layers and method of manufacturing thereof |
-
2013
- 2013-06-24 CN CN201310253617.XA patent/CN103337473B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391739B1 (en) * | 2000-07-19 | 2002-05-21 | Mosel Vitelic, Inc. | Process of eliminating a shallow trench isolation divot |
| CN1825557A (zh) * | 2005-02-22 | 2006-08-30 | 上海集成电路研发中心有限公司 | 减小浅沟槽隔离中边沟深度的方法 |
| CN102456609A (zh) * | 2011-09-08 | 2012-05-16 | 上海华力微电子有限公司 | 一种利用侧向边墙技术提高sti凹陷区特性的方法 |
| CN103000565A (zh) * | 2011-09-14 | 2013-03-27 | 和舰科技(苏州)有限公司 | 一种提升cmos工艺中浅沟槽隔离性能的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103337473A (zh) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
| CN103117216B (zh) | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 | |
| CN104752363A (zh) | 快闪存储器的形成方法 | |
| CN105280476A (zh) | 一种改善晶圆边缘产品良率的方法 | |
| CN103594337A (zh) | 双重图形化方法 | |
| CN100449729C (zh) | 浅沟槽隔离结构的形成方法 | |
| CN101414573A (zh) | 一种可改善微笑效应的沟槽隔离结构制作方法 | |
| CN104979295A (zh) | 嵌入式分栅闪存器件的制造方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| CN103227143B (zh) | 浅沟槽隔离工艺 | |
| CN103441076B (zh) | 一种形成侧墙的制备方法 | |
| CN103337473B (zh) | 保护浅沟槽隔离区的方法 | |
| CN102437047B (zh) | 一种sti结构cmp方法以及sti结构制作方法 | |
| CN102456609B (zh) | 一种利用侧向边墙技术提高sti凹陷区特性的方法 | |
| CN102361018B (zh) | 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法 | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| US20090004820A1 (en) | Method of Forming Isolation Layer in Flash Memory Device | |
| CN103441075A (zh) | 浮栅mos晶体管的制造方法 | |
| CN110265294B (zh) | 一种提高浮栅厚度均匀性的方法及一种半导体结构 | |
| CN103928290A (zh) | 晶圆边缘的刻蚀方法 | |
| CN104347489A (zh) | 导电插塞的形成方法 | |
| US8642419B2 (en) | Methods of forming isolation structures for semiconductor devices | |
| CN102226988B (zh) | 双沟槽隔离结构的形成方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN113594085B (zh) | 半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |