CN102226988B

CN102226988B - 双沟槽隔离结构的形成方法

Info

Publication number: CN102226988B
Application number: CN201110142019.6A
Authority: CN
Inventors: 高超; 周建华
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-05-27
Filing date: 2011-05-27
Publication date: 2015-02-11
Anticipated expiration: 2031-05-27
Also published as: CN102226988A

Abstract

一种双沟槽隔离结构的形成方法包括：提供包括衬底硅，掩埋绝缘层和顶层硅的绝缘体上硅，在顶层硅上依次形成衬垫层，硬掩膜层和第二掩模层；以图案化的第二掩膜层为掩模，刻蚀硬掩模层，衬垫层以及部分顶层硅达到第二沟槽设定深度，形成第二开口；去除第二掩模层，在所述硬掩膜层上以及第二开口内形成牺牲层；去除部分牺牲层至暴露出硬掩膜层；在所述硬掩膜层以及牺牲层上形成图案化的第一掩膜层，刻蚀硬掩膜层至暴露出衬垫层形成第一开口，第二开口区域与第一开口区域部分重叠；刻蚀衬垫层、顶层硅至暴露出掩埋绝缘层；去除牺牲层，第一掩膜层和硬掩模层，形成设定深度的第一沟槽和第二沟槽。所述方法中的牺牲层保护第二开口下的掩埋绝缘层，避免了在刻蚀第一开口的过程中被刻穿。

Description

双沟槽隔离结构的形成方法

技术领域

本发明涉及半导体制作技术领域，特别涉及一种双沟槽隔离结构的形成方法。

背景技术

以绝缘体上硅(Silicon On Insulator，SOI)为衬底的集成电路具有低压低功耗，高速度，高集成度的特点，是半导体技术向纳米级发展的主流工艺。双极型晶体管是模拟集成电路中非常重要的器件单元，基于绝缘体上硅工艺的双极型晶体管需要使用双沟槽隔离(Dual-STI)结构，其需要特别的制作方法。

现有的形成双沟槽隔离结构的方法参考附图1，1A，1B至附图5，5A，5B。

参考图1，1A，1B，其中，附图1为半导体结构的俯视图，图1A，1B分别为半导体结构在AA，BB方向的截面结构示意图；首先，提供半导体衬底，所述的半导体衬底为绝缘体上硅(Silicon On Insulator，SOI)，包括衬底硅100，以及依次位于衬底硅100上的掩埋绝缘层101，顶层硅102。所述的掩埋绝缘层101厚度例如为1500埃，顶层硅102厚度例如为1000埃。随后在所述顶层硅102上依次形成衬垫层103，硬掩膜层104，所述衬垫层103厚度例如为100埃，硬掩膜层104厚度例如为1100埃，材料例如为氮化硅。

参考图2，2A，2B，其中，附图2为半导体结构的俯视图，图2A，2B分别为半导体结构在AA，BB方向的截面结构示意图，以图案化的第一掩膜层105为掩模，刻蚀所述硬掩模层104，衬垫层103以及顶层硅102至暴露出掩埋绝缘层101，形成第一沟槽，所述的第一沟槽在AA，BB方向的截面形状分别为106a，106b。所述的第一沟槽深度大于1000埃。在刻蚀形成第一沟槽之后，在沟槽内有部分掩埋绝缘层101需要被过刻蚀，在第一沟槽对应位置剩余的掩埋绝缘层101的厚度例如为1300埃。

参考图3，3A，3B，其中，附图3为半导体结构的俯视图，图3A，3B分别为半导体结构在AA，BB方向的截面结构示意图，在所述的硬掩膜层上，以及第一沟槽内形成完全覆盖所述半导体结构的光刻胶层，随后，曝光，显影所述光刻胶层，形成第二掩模层图案107，在AA方向，第一沟槽与第二掩模层图案重叠部分里的光刻胶层被去除，形成光刻胶的开口，在图BB方向，光刻胶层被完全去除，包括第一沟槽与第二掩模层图案重叠部分里光刻胶。

随后，以所述的第二掩模层107为掩膜，刻蚀所述硬掩膜层，至BB方向暴露出衬垫层103，形成所述的第二沟槽。在BB方向，第二沟槽109暴露出衬垫层103，第一沟槽和第二掩模层图案重叠部分，即光刻胶开口暴露出的掩埋绝缘层101被大部分去除，形成附图AA方向的第二沟槽108A和BB方向的108B。形成第二沟槽工艺中采用的刻蚀气体包括CHF₃，由于其对SiN∶SiO₂的刻蚀选择比通常只是稍大于1，掩埋绝缘层101将变得很薄，例如200埃。

参考图4，4A，4B，其中，附图4为半导体结构的俯视图，图4A，4B分别为半导体结构在AA，BB方向的截面结构示意图，沿第二沟槽继续刻蚀所述衬垫层至BB方向暴露出顶层硅，最终形成的第二沟槽的深度例如为400埃。由于刻蚀剂对掩埋绝缘层101继续刻蚀，直至衬底硅100，导致SOI器件被刻穿。

参考图5，5A，5B，去除所述的光刻胶图案107，其中，附图5为半导体结构的俯视图，图5A，5B分别为半导体结构在AA，BB方向的截面结构示意图。从附图中可以看出，在AA方向和BB方向，在刻蚀形成第一沟槽和第二沟槽的工艺中被重复刻蚀的部分，掩埋绝缘层被刻穿。

发明内容

本发明解决的问题是：在现有的双沟槽的刻蚀工艺中，在刻蚀形成第一沟槽和第二沟槽的工艺中被重复刻蚀的部分，掩埋绝缘层被刻穿的缺陷。

一种双沟槽隔离结构的形成方法，包括：

提供包括衬底硅，掩埋绝缘层和顶层硅的绝缘体上硅，在所述的顶层硅上依次形成衬垫层，硬掩膜层和第一掩膜层；

以图案化的第一掩膜层为掩模，刻蚀硬掩膜层，衬垫层以及部分顶层硅达到设定深度，形成第二开口；去除第一掩膜层，在所述硬掩膜层上以及第二开口内形成牺牲层；

去除部分牺牲层至暴露出硬掩膜层；

在所述硬掩膜层以及牺牲层上形成图案化的第二掩膜层，以图案化的第二掩膜层为掩膜，刻蚀硬掩膜层至暴露出衬垫层，形成第一开口，第二开口区域与第一开口区域部分重叠；

沿第一开口继续刻蚀衬垫层、顶层硅至暴露出掩埋绝缘层；

去除所述牺牲层，第二掩膜层和硬掩膜层，形成设定深度的第一沟槽和第二沟槽，其中，第一开口对应位置形成第一沟槽，第二开口对应位置形成第二沟槽。

采用本发明所述的双沟槽隔离结构的形成方法，形成第二开口之后，在第二开口内填充牺牲层，避免了在刻蚀形成第一开口的工艺中继续刻蚀第二开口暴露出的顶层硅和掩埋绝缘层，致使第一沟槽和第二沟槽重叠区域的掩埋绝缘层被刻穿的缺陷。

附图说明

图1至图5为现有的双沟槽隔离工艺各步骤器件结构的俯视图；

图1A至图5A为图1至图5沿AA方向的截面结构示意图；

图1B至图5B为图1至图5沿BB方向的截面结构示意图；

图6至图11为本发明具体实施方式所述的的双沟槽隔离工艺各步骤器件结构的俯视图；

图6A至图11A为图6至图11沿AA方向的截面结构示意图；

图6B至图11B为图6至图11沿BB方向的截面结构示意图；

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

参考图6，6A，6B，其中，附图6为半导体结构的俯视图，图6A，6B分别为半导体结构在AA，BB方向的截面结构示意图；首先，提供半导体衬底，所述的半导体衬底为绝缘体上硅(Silicon On Insulator，SOI)，包括衬底硅200，以及依次位于衬底硅200上的掩埋绝缘层201，顶层硅202。所述的掩埋绝缘层201材料例如为氧化硅，厚度例如为1500埃，顶层硅202厚度例如为1000埃。随后在所述顶层硅202上依次形成衬垫层203，硬掩膜层204，所述衬垫层203材料例如为氧化硅，厚度例如为100埃，硬掩膜层204材料例如为氮化硅，厚度例如为1100埃。形成衬垫层203和硬掩膜层204的工艺例如为热氧化和化学气相沉积工艺。

参考图7，7A，7B，其中，附图7为半导体结构的俯视图，图7A，7B分别为半导体结构在AA，BB方向的截面结构示意图，以图案化的第二掩膜层205为掩模，刻蚀所述硬掩模层204，衬垫层203以及部分顶层硅202，形成第二开口。刻蚀形成第二开口之后开口对应位置剩余的顶层硅的厚度主要由第二沟槽的深度决定。所述的第二沟槽在AA，BB方向的截面形状分别参考图7A，7B中的206a，206b。形成第二开口工艺中采用的刻蚀气体包括CHF₃，Cl₂等。

参考图8，8A，8B，其中，附图8为半导体结构的俯视图，图8A，8B分别为半导体结构在AA，BB方向的截面结构示意图，在所述的硬掩膜层204上，以及第二开口内形成完全覆盖所述半导体结构的牺牲层(sacrificial layer)，所述的牺牲层例如为光刻胶层，氧化物层或者底层抗反射涂层(bottom anti-reflectioncoating；BARC)，所述牺牲层为光刻胶层或者BARC时，可以采用旋涂，并烘干的方法制作。所述牺牲层为氧化物层，例如为氧化硅时，采用低温化学气相沉积工艺制作。

去除部分牺牲层至暴露出硬掩膜层204，当所述的牺牲层为光刻胶层或BARC时，采用干法刻蚀工艺刻蚀所述的牺牲层至暴露出第一掩膜层204。执行完毕所述工艺，只有第二开口内填充有所述的牺牲层，如图207A和207B，用于在后续刻蚀第一开口的工艺中保护第二开口不会被继续刻蚀，从而避免形成第一沟槽之后，第一开口与第二开口重叠的区域被刻穿至掩埋绝缘层(由于第一开口的深度远大于第二开口，因此，如果第二开口不被牺牲层保护，则形成第一开口后，第二开口被继续刻蚀的深度与第一开口的深度相近)。

当所述牺牲层为氧化物层时，采用化学机械研磨工艺去除部分牺牲层至暴露出硬掩膜层204。

参考图9，9A，9B，其中，附图9为半导体结构的俯视图，图9A，9B分别为半导体结构在AA，BB方向的截面结构示意图，在所述的硬掩膜层204以及牺牲层207A和207B上形成第一掩膜层208，所述的第一掩膜层208例如为采用旋涂工艺形成的光刻胶层，随后，曝光，显影所述光刻胶层，形成光刻胶图案。

之后，以所述的第一掩膜层208为掩膜，刻蚀硬掩膜层204至暴露出衬垫层203，形成第一开口，其中，第一开口区域与第二开口区域部分重叠；参考附图9A，9B，在图AA方向，第一开口和第二开口没有重叠的部分，硬掩膜层204被刻蚀至暴露出衬垫层203，形成第一开口210；第一开口与第二开口的重叠部分209A，在形成第一开口的工艺中，填充的牺牲层207A被部分去除，但由于形成第一开口的刻蚀气体对硬掩膜层的刻蚀速率基本等于其对牺牲层的刻蚀速率，因此，第一开口和第二开口重叠区域，牺牲层不会被完全去除。

在BB方向，由于第二开口内牺牲层的存在，因此，部分牺牲层被去除，形成第一开口209B，牺牲层下的顶层硅被保护。

所述的牺牲层材料不同时，第一开口与第二开口重叠的部分牺牲层被去除的程度不同，但刻蚀工艺停止在衬垫层203时，牺牲层不会被完全去除。形成第二开口工艺中采用的刻蚀气体包括CHF₃，Cl₂等。

参考图10，10A，10B，其中，附图10为半导体结构的俯视图，图10A，10B分别为半导体结构在AA，BB方向的截面结构示意图，以所述的第一掩膜层208为掩膜，继续刻蚀第一开口暴露出的衬垫层和顶层硅至暴露出掩埋绝缘层。

在图AA方向，在第一开口与第二开口重叠的部分，填充的牺牲层被去除干净，牺牲层下的顶层硅被刻蚀至暴露出掩埋绝缘层，如图211A。在图BB方向，第一开口内牺牲层被完全去除至暴露出掩埋绝缘层，如图211B。

参考图11，11A，11B，其中，附图11为半导体结构的俯视图，图11A，11B分别为半导体结构在AA，BB方向的截面结构示意图，去除所述的第一掩膜层208和牺牲层。

采用本实施例所述的方法，在刻蚀形成第一开口的工艺中，第二开口暴露出的顶层硅以及第一开口和第二开口重叠部分的牺牲层，延缓了对顶层硅以及掩埋绝缘层的刻蚀，不会导致重叠位置的掩埋绝缘层被刻穿。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种双沟槽隔离结构的形成方法，包括如下步骤：

提供包括衬底硅，掩埋绝缘层和顶层硅的绝缘体上硅，在所述的顶层硅上依次形成衬垫层，硬掩膜层和第二掩膜层；

以图案化的第二掩膜层为掩膜，刻蚀硬掩膜层，衬垫层以及部分顶层硅达到设定深度，形成第二开口；去除第二掩膜层，在所述硬掩膜层上以及第二开口内形成牺牲层；

去除部分牺牲层至暴露出硬掩膜层；

在所述硬掩膜层以及牺牲层上形成图案化的第一掩膜层，以图案化的第一掩膜层为掩膜，刻蚀硬掩膜层至暴露出衬垫层，形成第一开口，第二开口区域与第一开口区域部分重叠，且所述第二开口与第一开口相垂直；

沿第一开口继续刻蚀衬垫层、顶层硅至暴露出掩埋绝缘层；

去除所述牺牲层，第一掩膜层和硬掩模层，形成设定深度的第一沟槽和第二沟槽，其中，第一开口对应位置形成第一沟槽，第二开口对应位置形成第二沟槽。

2.根据权利要求1所述的双沟槽隔离结构的形成方法，其特征在于，所述牺牲层为氧化硅层。

3.根据权利要求2所述的双沟槽隔离结构的形成方法，其特征在于，所述氧化硅层采用低温化学气相沉积法形成。

4.根据权利要求1所述的双沟槽隔离结构的形成方法，其特征在于，去除部分牺牲层至暴露出硬掩膜层的工艺为化学机械抛光工艺。

5.根据权利要求1所述的双沟槽隔离结构的形成方法，其特征在于，所述牺牲层为BARC层。

6.根据权利要求5所述的双沟槽隔离结构的形成方法，其特征在于，所述BARC层采用旋涂并烘烤的工艺形成。

7.根据权利要求5所述的双沟槽隔离结构的形成方法，其特征在于，去除部分牺牲层至暴露出硬掩膜层的工艺为干法刻蚀工艺。