CN113594085B - 半导体结构的制作方法 - Google Patents

半导体结构的制作方法 Download PDF

Info

Publication number
CN113594085B
CN113594085B CN202110784653.3A CN202110784653A CN113594085B CN 113594085 B CN113594085 B CN 113594085B CN 202110784653 A CN202110784653 A CN 202110784653A CN 113594085 B CN113594085 B CN 113594085B
Authority
CN
China
Prior art keywords
substrate
layer
protective layer
forming
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110784653.3A
Other languages
English (en)
Other versions
CN113594085A (zh
Inventor
吴潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110784653.3A priority Critical patent/CN113594085B/zh
Priority to PCT/CN2021/107202 priority patent/WO2023283973A1/zh
Priority to US17/447,191 priority patent/US20230011347A1/en
Publication of CN113594085A publication Critical patent/CN113594085A/zh
Application granted granted Critical
Publication of CN113594085B publication Critical patent/CN113594085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本申请实施例公开了一种半导体结构的制作方法，包括：在半导体衬底上进行图形化刻蚀，形成凹陷区域；在衬底表面形成第一保护层；其中，所述衬底表面为所述凹陷区域以外未被刻蚀的区域表面；在所述凹陷区域内形成隔离结构；去除所述衬底表面的所述第一保护层。通过本申请实施例的方法，可以减少半导体结构制作过程中产生Divot的现象，提升产品性能。

Description

半导体结构的制作方法
技术领域
本申请实施例涉及半导体制造技术，涉及但不限于一种半导体结构的制作方法。
背景技术
在半导体器件的制造技术中，浅槽隔离(Shallow Trench Isolation，STI)技术被广泛应用。STI结构通常在半导体衬底上沉积氮化硅，然后形成具有图案的硬掩膜。通过在硬掩膜的遮挡区域以外刻蚀衬底形成沟槽，并在沟槽中填入氧化物形成隔离结构。然而，在外围电路以及阵列区域等位置形成STI的过程中容易产生凹陷形状的缺陷，称为Divot(边缘缺口)，进而造成产品失效或者产生漏电影响产品性能。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体结构的制作方法，包括：
在半导体衬底上进行图形化刻蚀，形成凹陷区域；
在衬底表面形成第一保护层；其中，所述衬底表面为所述凹陷区域以外未被刻蚀的区域表面；
在所述凹陷区域内形成隔离结构；
去除所述衬底表面的所述第一保护层。
在一些实施例中，所述在所述衬底表面形成第一保护层，包括：
在所述凹陷区域内形成第二保护层；
通过所述第二保护层的隔离，在衬底表面进行氧化处理，形成所述第一保护层。
在一些实施例中，所述在所述凹陷区域内形成第二保护层，包括：
在所述图形化刻蚀后的半导体衬底上形成掩膜层；
刻蚀所述掩膜层使所述衬底表面裸露，其中，保留的所述掩膜层为所述凹陷区域内的第二保护层。
在一些实施例中，所述刻蚀所述掩膜层使所述衬底表面裸露后，裸露的所述衬底表面高于保留的所述掩膜层的表面。
在一些实施例中，所述裸露的衬底表面相对于保留的所述掩膜层表面高度为0.1纳米至5纳米。
在一些实施例中，所述在衬底表面进行氧化处理，形成所述第一保护层，包括：
对所述衬底表面进行快速热氧化RTO处理形成第一富氧层；或者
通过化学气相沉积CVD在所述衬底表面沉积第二富氧层；其中，所述第一富氧层或所述第二富氧层为所述第一保护层。
在一些实施例中，所述在所述凹陷区域内形成隔离结构，包括：
在所述图形化刻蚀后的半导体衬底上依次沉积第一氧化层、氮化硅层以及第二氧化层；其中，所述第二氧化层覆盖所述衬底表面和所述凹陷区域；
通过第一清洗流程去除所述衬底表面上方的第一氧化层、第二氧化层以及氮化硅层，使所述衬底表面的第一保护层裸露；其中，所述凹陷区域内的所述第一氧化层、所述氮化硅层以及所述第二氧化层构成所述隔离结构。
在一些实施例中，所述去除所述衬底表面的所述第一保护层，包括：
通过第二清洗流程去除所述衬底表面的所述第一保护层。
在一些实施例中，所述第二清洗流程，包括：
使用弱酸溶液，对所述衬底表面进行清洗。
在一些实施例中，所述弱酸溶液，包括：
浓度小于或等于1/500的氢氟酸溶液。
通过本申请实施例的技术方案，通过在衬底表面形成第一保护层，再在刻蚀后的凹陷区域内形成隔离结构，在形成隔离结构后再去除第一保护层。如此，可以在形成隔离结构的过程中，通过第一保护层的保护，减少隔离结构边缘位置产生Divot的风险，提升产品性能。
附图说明
图1为本申请实施例的一种半导体结构的制作方法流程图；
图2为本申请实施例的一种半导体结构的制作方法中在半导体衬底上形成凹陷区域的示意图；
图3为本申请实施例的一种半导体结构的制作方法中第一保护层以及隔离结构的示意图；
图4为本申请实施例的一种半导体结构的制作方法中在凹陷区域内形成第二保护层的示意图；
图5为本申请实施例的一种半导体结构的制作方法中在凹陷区域中具有第二保护层时形成第一保护层的示意图；
图6为本申请实施例的一种半导体结构的制作方法中在衬底表面具有第一保护层时形成隔离结构的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请技术方案可以应用于DRAM(Dynamic Random Access Memory，动态随机存储器)、FRAM(Ferroelectric Random Access Memory，铁电随机存储器)或者MRAM(Magnetoresistive Random Access Memory，磁性随机存储器)等存储器产品或者其他半导体器件的外围电路中。
外围电路的底层硅(Sub-Si)从活性刻蚀(ACTIVE EH)后经过中间多步湿法刻蚀(WET)及双栅极(dual gate)结构的制程中会进行氧化反应，使得边缘的Si被部分氧化形成Divot。
本申请实施例提供一半导体结构的制作方法，以减少上述现象。下面结合附图和实施例对本申请的技术方案进一步详细阐述。
本申请实施例提供一种半导体结构的制作方法，如图1所示，该方法包括：
步骤S101、在半导体衬底上进行图形化刻蚀，形成凹陷区域；
步骤S102、在衬底表面形成第一保护层；其中，所述衬底表面为所述凹陷区域以外未被刻蚀的区域表面；
步骤S103、在所述凹陷区域内形成隔离结构；
步骤S104、去除所述衬底表面的所述第一保护层。
在本申请实施例中，如图2所示，在利用晶圆制作半导体器件时，可以对其中至少部分表面的半导体衬底110进行图形化刻蚀。图形化刻蚀的过程中，可以采用掩膜或者光刻胶等覆盖并保护不需要被刻蚀掉的区域即上述衬底表面120的区域，并刻蚀掉需要形成沟槽的区域，即上述凹陷区域130。
如图3所示，隔离结构140是指具有至少一层绝缘材料的绝缘层隔离两个半导体衬底区域的结构，例如STI结构。这种结构被广泛应用于亚微米的半导体集成电路产品的制造工艺中。
凹陷区域130即用于形成隔离结构140的区域，因此，为了避免形成隔离结构的过程中，对衬底表面120的边缘造成损伤，形成Divot，本申请实施例中提出在衬底表面形成第一保护层150。
在凹陷区域130内形成上述隔离结构140的过程中，可能需要各种清洗、刻蚀等过程。上述衬底表面120的边缘在第一保护层150的保护下，可以减少在这些清洗、刻蚀等过程中被氧化的现象，进而减少Divot，提升产品性能，降低生产过程中的不良率。
当完成隔离结构的制程后，可以通过清洗、研磨或者刻蚀等各种方式去除上述第一保护层，从而完成隔离结构的制程。
在一些实施例中，所述在所述衬底表面形成第一保护层，包括：
在所述凹陷区域内形成第二保护层；
通过所述第二保护层的隔离，在衬底表面进行氧化处理，形成所述第一保护层。
上述第一保护层需要覆盖凹陷区域以外的衬底表面，因此，在形成第一保护层之前，可以在凹陷区域内形成第二保护层，使得第一保护层不会覆盖到凹陷区域中。
在本申请实施例中，形成第一保护层的方法可以通过对衬底表面进行氧化处理，使得衬底表面的硅晶体的膜质改变，从而形成氧化膜作为上述第一保护层。通过氧化的方式形成上述第一保护层，工艺简单且易于实现。
在一些实施例中，如图4所述，所述在所述凹陷区域130内形成第二保护层210，包括：
在所述图形化刻蚀后的半导体衬底110上形成掩膜层211；
刻蚀所述掩膜层211使所述衬底表面120裸露，其中，保留的所述掩膜层211为所述凹陷区域130内的第二保护层210。
在半导体衬底上形成的掩膜层可以覆盖整个半导体衬底，使得凹陷区域以及凹陷区域以外的衬底表面均被覆盖。掩膜层可以为旋涂硬掩膜层(SOH，Spin-on Hard-mask)，或者光刻胶等等。
然后再通过刻蚀的方法对掩膜层进行减薄，使得凹陷区域以外的衬底表面裸露出来。该刻蚀的方法可以使用对掩膜层具有腐蚀作用的液体或者气体，使得掩膜层被腐蚀掉一定的厚度。
裸露出的衬底表面可以略高于凹陷区域内剩余的掩膜层即第二保护层，也可以与第二保护层的表面位于同一平面。这样，可以在裸露出的衬底表面形成本申请实施例中的第一保护层。形成第一保护层等方式可以对裸露的衬底表面进行氧化处理，使得衬底表面的硅被氧化形成氧化硅薄膜；也可以在衬底表面通过沉积氧化物的方式覆盖一层氧化膜，从而形成第一保护层。
这样，就可以通过第二保护层使得需要形成第一保护层的区域显露出来，并遮挡住凹陷区域，从而便于后续在衬底表面形成第一保护层且不影响凹陷区域的膜质。
在一些实施例中，所述刻蚀所述掩膜层使所述衬底表面裸露后，裸露的所述衬底表面高于保留的所述掩膜层的表面。
如图5所示，刻蚀掉掩膜层211后保留的第二保护层210的表面低于裸露出的衬底表面120。这样，可以利用衬底表面高出的部分进行氧化处理，形成上述第一保护层150。
需要说明的是，氧化处理后形成的第一保护层的厚度可以等于上述衬底表面高出第二保护层的厚度，也可以略高于或者略低于衬底表面高出第二保护层的厚度，这里不做限定，只要第一保护层能够均匀覆盖衬底表面即可。
在一些实施例中，所述裸露的衬底表面相对于保留的所述掩膜层表面高度为0.1纳米至5纳米。例如，1纳米、3纳米、3.5纳米或者5纳米等。在实际应用中，可以根据产品需求或者设备能力来设定参数。
在一些实施例中，所述在衬底表面进行氧化处理，形成所述第一保护层，包括：
对所述衬底表面进行RTO处理形成第一富氧层；或者
通过CVD在所述衬底表面沉积第二富氧层；其中，所述第一富氧层或所述第二富氧层为所述第一保护层。
上述形成第一保护层的方式包括对衬底表面进行氧化处理，形成氧化薄膜作为第一保护层。这里，氧化处理的方式可以利用RTO，即快速热氧化处理。示例性地，可以在富氧环境下通过加热升温使得衬底表面被快速氧化，形成致密的二氧化硅薄膜，即上述第一富氧层。
此外，还可以利用CVD技术，将氧离子与(O2 Plasma，氧等离子体)沉积在衬底表面，使其与衬底表面的硅快速反应形成二氧化硅薄膜，即上述第二富氧层。
在一些实施例中，如图6所示，所述在所述凹陷区域130内形成隔离结构140，包括：
在所述图形化刻蚀后的半导体衬底110上依次沉积第一氧化层310、氮化硅层320以及第二氧化层330；其中，所述第二氧化层330覆盖所述衬底表面120和所述凹陷区域130；
通过第一清洗流程去除所述衬底表面120上方的第一氧化层310、第二氧化层330以及氮化硅层320，使所述衬底表面120的第一保护层150裸露；其中，所述凹陷区域130内的所述第一氧化层310、所述氮化硅层320以及所述第二氧化层330构成所述隔离结构。
在形成第一保护层后，可以去除凹陷区域内的第二保护层，然后在凹陷区域内形成上述隔离结构。
在本申请实施例中，上述隔离结构可以为由第一氧化层、氮化硅层以及第二氧化层这三层绝缘材料构成的浅槽隔离结构。其中，第一氧化层和第二氧化硅可以为氧化硅，也可以为其他氧化物。
第一氧化层和氮化硅层可以是一层均匀覆盖凹陷区域内表面的薄膜，在成膜的过程中，也可以覆盖到第一保护层上。第二氧化层可以填充整个凹陷区域并覆盖至第一保护层上，从而在凹陷区域内以及凹陷侧壁上形成三层的隔离结构。
然后可以通过第一清洗流程去除覆盖在第一保护层上第一氧化层、氮化硅层以及第二氧化层。裸露出衬底表面的第一保护层，保留凹陷区域内的隔离结构。这样，形成隔离结构的整个过程都不会影响被第一保护层覆盖的衬底表面，从而减少衬底表面与凹陷区域交界的边缘位置产生的Divot。
需要说明的是，第一清洗流程可以为研磨的物理清洗方式，也可以为利用腐蚀性溶液或者气体进行清洗的化学清洗方式。例如，利用酸性溶液使上述第一氧化层、氮化硅层以及第二氧化层被腐蚀掉，从而裸露出上述第一保护层。
在一些实施例中，所述去除所述衬底表面的所述第一保护层，包括：
通过第二清洗流程去除所述衬底表面的所述第一保护层。
在凹陷区域内形成隔离结构后，可以去除第一保护层，重新使得衬底表面裸露出来，以便利用衬底表面形成其他结构，如晶体管结构等。
第二清洗流程可以为针对外围电路区域的外围表面清洗(Peri Clean)流程，针对半导体衬底的外围区域整体进行清洗，去除凹陷区域以外的衬底表面的第一保护层。
在一些实施例中，所述第二清洗流程，包括：
使用弱酸溶液，对所述衬底表面进行清洗。
为了减少上述第二清洗流程对衬底表面的损伤，可以采用弱酸溶液，仅去除第一保护层。
在一些实施例中，所述弱酸溶液，包括：
浓度小于或等于1/500的氢氟酸溶液。
这样，可以减少对隔离结构的损伤，保证外围电路的电性性能。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本申请各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种半导体结构的制作方法，其特征在于，包括：
在半导体衬底上进行图形化刻蚀，形成凹陷区域；
在所述凹陷区域内形成第二保护层；通过所述第二保护层的隔离，在衬底表面进行氧化处理，形成第一保护层；其中，所述衬底表面为所述凹陷区域以外未被刻蚀的区域表面；
在所述凹陷区域内形成隔离结构；
去除所述衬底表面的所述第一保护层。
2.根据权利要求1所述的制作方法，其特征在于，所述在所述凹陷区域内形成第二保护层，包括：
在所述图形化刻蚀后的半导体衬底上形成掩膜层；
刻蚀所述掩膜层使所述衬底表面裸露，其中，保留的所述掩膜层为所述凹陷区域内的第二保护层。
3.根据权利要求2所述的制作方法，其特征在于，所述刻蚀所述掩膜层使所述衬底表面裸露后，裸露的所述衬底表面高于保留的所述掩膜层的表面。
4.根据权利要求3所述的制作方法，其特征在于，所述裸露的衬底表面相对于保留的所述掩膜层表面高度为0.1纳米至5纳米。
5. 根据权利要求1所述的制作方法，其特征在于，所述在衬底表面进行氧化处理，形成所述第一保护层，包括：
对所述衬底表面进行快速热氧化RTO处理形成第一富氧层；或者
通过化学气相沉积CVD在所述衬底表面沉积第二富氧层；其中，所述第一富氧层或所述第二富氧层为所述第一保护层。
6.根据权利要求1至5任一所述的制作方法，其特征在于，所述在所述凹陷区域内形成隔离结构，包括：
在所述图形化刻蚀后的半导体衬底上依次沉积第一氧化层、氮化硅层以及第二氧化层；其中，所述第二氧化层覆盖所述衬底表面和所述凹陷区域；
通过第一清洗流程去除所述衬底表面上方的第一氧化层、第二氧化层以及氮化硅层，使所述衬底表面的第一保护层裸露；其中，所述凹陷区域内的所述第一氧化层、所述氮化硅层以及所述第二氧化层构成所述隔离结构。
7.根据权利要求1所述的制作方法，其特征在于，所述去除所述衬底表面的所述第一保护层，包括：
通过第二清洗流程去除所述衬底表面的所述第一保护层。
8.根据权利要求7所述的制作方法，其特征在于，所述第二清洗流程，包括：
使用弱酸溶液，对所述衬底表面进行清洗。
9.根据权利要求8所述的制作方法，其特征在于，所述弱酸溶液，包括：
浓度小于或等于1/500的氢氟酸溶液。
CN202110784653.3A 2021-07-12 2021-07-12 半导体结构的制作方法 Active CN113594085B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110784653.3A CN113594085B (zh) 2021-07-12 2021-07-12 半导体结构的制作方法
PCT/CN2021/107202 WO2023283973A1 (zh) 2021-07-12 2021-07-19 半导体结构的制作方法
US17/447,191 US20230011347A1 (en) 2021-07-12 2021-09-08 Manufacturing method for semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110784653.3A CN113594085B (zh) 2021-07-12 2021-07-12 半导体结构的制作方法

Publications (2)

Publication Number Publication Date
CN113594085A CN113594085A (zh) 2021-11-02
CN113594085B true CN113594085B (zh) 2023-10-03

Family

ID=78246909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110784653.3A Active CN113594085B (zh) 2021-07-12 2021-07-12 半导体结构的制作方法

Country Status (2)

Country Link
CN (1) CN113594085B (zh)
WO (1) WO2023283973A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433060A (zh) * 2001-12-20 2003-07-30 东部电子株式会社 半导体器件的元件隔离膜的形成方法
CN112234024A (zh) * 2020-11-18 2021-01-15 华虹半导体(无锡)有限公司 浅沟槽隔离结构的顶角圆化方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW533536B (en) * 2002-04-24 2003-05-21 Nanya Technology Corp Manufacturing method of shallow trench isolation
US8227318B2 (en) * 2009-11-19 2012-07-24 International Business Machines Corporation Integration of multiple gate oxides with shallow trench isolation methods to minimize divot formation
US20130122684A1 (en) * 2011-11-10 2013-05-16 Teng-Chun Hsuan Semiconductor process for removing oxide layer
CN104347473A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN105655285A (zh) * 2014-12-02 2016-06-08 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构及其形成方法
CN110911342A (zh) * 2018-09-14 2020-03-24 长鑫存储技术有限公司 浅沟槽隔离结构及其制备方法
CN109524345A (zh) * 2018-10-19 2019-03-26 武汉新芯集成电路制造有限公司 浅沟槽隔离结构及其制造方法和半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433060A (zh) * 2001-12-20 2003-07-30 东部电子株式会社 半导体器件的元件隔离膜的形成方法
CN112234024A (zh) * 2020-11-18 2021-01-15 华虹半导体(无锡)有限公司 浅沟槽隔离结构的顶角圆化方法

Also Published As

Publication number Publication date
CN113594085A (zh) 2021-11-02
WO2023283973A1 (zh) 2023-01-19

Similar Documents

Publication Publication Date Title
US10056469B1 (en) Gate cut integration and related device
US20080081404A1 (en) Recessed STI for wide transistors
JP2005536053A (ja) 金属酸化物を用いてデュアルゲートオキサイドデバイスを形成するための方法および形成されるデバイス
JP2002158278A (ja) 半導体装置およびその製造方法ならびに設計方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR101205066B1 (ko) 반도체 소자의 소자 분리 방법
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
CN113594085B (zh) 半导体结构的制作方法
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
JP2006190937A (ja) 半導体素子の素子分離膜形成方法
US6184116B1 (en) Method to fabricate the MOS gate
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
JP2002373935A (ja) トレンチ素子分離方法
US20230011347A1 (en) Manufacturing method for semiconductor structure
CN107994028B (zh) 三维存储器及其形成方法
JPH04111445A (ja) 半導体装置の製造方法
US7273792B2 (en) Semiconductor device and fabricating method thereof
KR100849077B1 (ko) 시스템 온 칩 소자의 제조방법
KR20040110792A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
US20050112824A1 (en) Method of forming gate oxide layers with multiple thicknesses on substrate
KR20000045374A (ko) 반도체소자의 제조방법
US6482075B1 (en) Process for planarizing an isolation structure in a substrate
KR100561974B1 (ko) 반도체 소자의 제조방법
CN115132648A (zh) 半导体结构的制作方法以及半导体结构
KR100561976B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant