CN105655285A - 沟槽隔离结构及其形成方法 - Google Patents

Abstract

一种沟槽隔离结构及其形成方法，形成方法包括：提供衬底；在所述衬底内形成沟槽；在所述沟槽底部表面形成第一隔离层；在高于所述第一隔离层的沟槽侧壁表面形成半导体层；在所述半导体层和第一隔离层表面形成填充满所述沟槽的第二隔离层。所形成的沟槽隔离结构的质量提高、隔离效果改善。

Description

沟槽隔离结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种沟槽隔离结构及其形成方法。

背景技术

半导体集成电路的发展方向为增加密度与缩小元件。在集成电路制造技术中，隔离结构是一种重要技术，形成在半导体衬底上的元件采用隔离结构进行相互间的绝缘隔离。随着半导体制造技术的进步，浅沟槽隔离(ShallowTrenchIsolation，简称STI)技术由于其隔离效果好、制造工艺简单，已经逐渐取代了传统半导体器件制造技术中，采用例如局部硅氧化工艺(LOCOS)等工艺所形成的常用的隔离结构。

浅沟槽隔离结构在目前的半导体器件制造中用于器件隔离。如图1所示，所述浅沟槽隔离结构包括：位于衬底100内的沟槽；位于沟槽侧壁和底部表面的衬垫氧化层101；以及位于衬垫氧化层101表面、且填充满沟槽的隔离层102。

所述浅沟槽隔离结构的形成工艺包括：在衬底100表面形成掩膜层，所述掩膜层暴露出采用刻蚀工艺在衬底内形成沟槽；在所述沟槽的侧壁和底部表面形成衬垫氧化层101；在所述衬底和衬垫氧化层101表面形成填充满所述沟槽的隔离膜；采用化学机械抛工艺抛光所述隔离膜，直至暴露出衬底100表面为止，形成隔离层102。

然而，随着半导体技术的工艺节点不断缩小，半导体器件的特征尺寸缩小、器件密度提高，导致浅沟槽隔离结构的形成工艺难度增大，且所形成的浅沟槽隔离结构的隔离效果变差。

发明内容

本发明解决的问题是提供一种沟槽隔离结构及其形成方法，提高所形成的沟槽隔离结构的质量、提高沟槽隔离结构的隔离效果。

为解决上述问题，本发明提供一种沟槽隔离结构的形成方法，包括：提供衬底；在所述衬底内形成沟槽；在所述沟槽底部表面形成第一隔离层；在高于所述第一隔离层的沟槽侧壁表面形成半导体层；在所述半导体层和第一隔离层表面形成填充满所述沟槽的第二隔离层。

可选的，所述沟槽的形成工艺包括：在所述衬底表面形成掩膜层，所述掩膜层暴露出部分衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽。

可选的，所述半导体层的形成工艺为外延沉积工艺，所述外延沉积工艺以所述掩膜层和所述第一隔离层为掩膜进行；在形成所述半导体层之后，去除所述掩膜层。

可选的，所述外延沉积工艺包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括材料源气体，所述材料源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H₂，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H₂的流量为0.1标准升/分钟～50标准升/分钟。

可选的，所述材料源气体包括硅源气体、锗源气体、硅源气体和锗源气体、或硅源气体和碳源气体。

可选的，所述硅源气体包括SiH₄、SiH₂Cl₂中的一种或两种；所述锗源气体包括GeH₄；所述碳源气体包括CH₄、CH₃Cl或CH₂Cl₂中的一种或多种。

可选的，所述第一隔离层的形成工艺包括：在所述掩膜层表面、以及沟槽的侧壁和底部表面形成第一隔离膜；在所述沟槽内的第一隔离膜表面形成牺牲层，所述牺牲层的表面低于或齐平于掩膜层上的第一隔离膜表面；以所述牺牲层为掩膜，刻蚀所述第一隔离膜，直至暴露出掩膜层以及沟槽的部分侧壁表面为止，形成第一隔离层；在刻蚀所述第一隔离膜之后，去除所述牺牲层。

可选的，所述第一隔离层的形成工艺包括：在所述衬底表面、以及沟槽的侧壁和底部表面形成第一隔离膜；在所述沟槽内的第一隔离膜表面形成牺牲层，所述牺牲层的材料与第一隔离膜的材料不同，且所述牺牲层的表面低于或齐平于衬底表面上的第一隔离膜表面；以所述牺牲层为掩膜，刻蚀所述第一隔离膜，直至暴露出衬底及沟槽的部分侧壁表面为止，形成第一隔离层；在刻蚀所述第一隔离膜之后，去除所述牺牲层。

可选的，位于所述牺牲层底部的部分第一隔离层表面高于、低于或齐平于所述第一隔离层暴露出的表面。

可选的，所述牺牲层的形成工艺包括：在所述第一隔离膜表面形成填充满所述沟槽的牺牲膜；回刻蚀所述牺牲膜直至暴露出第一隔离膜的顶部表面为止，形成所述牺牲层。

可选的，所述牺牲层的材料为底部抗反射层材料。

可选的，所述半导体层的材料为硅、锗、碳化硅或锗；所述第一隔离层的材料为氧化硅；所述第二隔离层的材料为氧化硅。

可选的，所述第二隔离层的形成工艺包括：在衬底表面、半导体层表面和第一隔离层表面形成填充满所述沟槽的第二隔离膜；平坦化所述第二隔离膜直至暴露出衬底表面和半导体层的顶部表面为止，形成所述第二隔离层。

可选的，所述沟槽的侧壁相对于衬底表面倾斜，且所述沟槽的底部尺寸小于顶部尺寸。

可选的，所述沟槽的侧壁相对于衬底表面倾斜的角度为68°～75°。

可选的，在形成所述第一隔离层之前，所述沟槽顶部的尺寸为0.35μm～0.47μm，所述沟槽的深度为0.35μm～0.45μm。

可选的，所述半导体层的厚度为0.05μm～0.15μm；所述第一隔离层的厚度为0.05μm～0.15μm；在形成所述半导体层和第一隔离层之后，所述沟槽的深宽比为0.3/0.2～0.3/0.25。

相应的，本发明还提供一种采用上述任一项方法所形成的沟槽隔离结构，包括：衬底；位于所述衬底内的沟槽；位于所述沟槽底部表面的第一隔离层；位于高于所述第一隔离层的沟槽侧壁表面的半导体层；位于所述半导体层和第一隔离层表面的第二隔离层，所述第二隔离层填充满所述沟槽。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，在衬底内形成沟槽之后，在沟槽的底部表面形成第一隔离层，所述第一隔离层作为所形成的沟槽隔离结构的底部部分。之后，在高于所述第一隔离层的沟槽侧壁表面形成半导体层，所述半导体层与所连接的衬底共同用于形成衬底内的有源区。而所述第二隔离层形成于所述半导体层和第一隔离层表面、且填充满所述沟槽，所述第二隔离层作为所需形成的浅沟槽隔离结构的一部分；由于所述沟槽的底部形成有第一隔离层，而侧壁表面形成有半导体层，能够使得所述沟槽的深宽比减小，则能够避免所形成的第二隔离层内产生空隙，使得所形成的第一隔离层和第二隔离层内部致密均匀。而且，由于所述第一隔离层位于第二隔离层底部，且所述第一隔离层的尺寸大于第二隔离层的尺寸，能够抑制衬底内阱区或有源区的掺杂离子扩散，使得所形成的沟槽隔离结构底部的隔离效果改善，能够避免在所述第一隔离层底部形成漏电流。因此，所形成的沟槽隔离结构的质量改善、且隔离效果提高。

进一步，所述沟槽通过以形成于衬底表面的掩膜层为掩膜，刻蚀形成所述掩膜层能够于后续形成于沟槽底部的第一隔离层共同作为形成半导体层的掩膜；由于仅所述沟槽高于第一隔离层表面的沟槽侧壁被暴露出，而且，衬底的材料为半导体材料，因此，能够通过外延沉积工艺在高于第一隔离层的沟槽侧壁表面形成半导体层，而由掩膜层覆盖的衬底表面、以及由第一隔离层覆盖的沟槽底部表面不会形成半导体层，从而能够使后续形成于所述半导体层和第一隔离层表面的第二隔离层尺寸小于第一隔离层的尺寸，且所述第一隔离层位于第二隔离层底部，则所述第一隔离层和第二隔离层对于抑制第一隔离层底部的漏电流能力增强；而且，由于所述沟槽底部表面形成有第一隔离层，而高于第一隔离层表面的沟槽侧壁表面形成有半导体层，使得所述沟槽的深宽比降低，则形成第二隔离层的工艺难度降低，能够保证所形成的第二隔离层和第一隔离层致密均匀，则所述第一隔离层和第二隔离层的隔离效果改善。

进一步，在所述第一隔离层的形成方法中，在沟槽的侧壁和底部表面形成第一隔离膜之后，在所述第一隔离膜表面形成牺牲层，以所述牺牲层为掩膜进行刻蚀，即能够形成位于沟槽底部的第一隔离层，而形成所述第一隔离层的过程中，无需进行额外的光刻工艺，使得工艺难度降低，而且所形成的第一隔离层的位置和尺寸更为精确易控。

本发明的结构中，所述衬底内具有沟槽，所述沟槽的底部表面具有第一隔离层，所述第一隔离层作为沟槽隔离结构的底部部分。高于所述第一隔离层的沟槽侧壁表面具有半导体层，所述半导体层与所连接的衬底共同用于作为衬底内的有源区。而所述第二隔离层位于所述半导体层和第一隔离层表面、并填充满所述沟槽，所述第二隔离层作为浅沟槽隔离结构的剩余部分，而所述第一隔离层和第二隔离层内部致密均匀。而且，由于所述第一隔离层位于第二隔离层底部，且所述第一隔离层的尺寸大于第二隔离层的尺寸，能够抑制衬底内阱区或有源区的掺杂离子扩散，使得沟槽隔离结构底部的隔离效果改善，能够避免在所述第一隔离层底部产生漏电流。因此，所述沟槽隔离结构的质量改善、且隔离效果提高。

附图说明

图1是浅沟槽隔离结构的剖面结构示意图；

图2至图4是本发明实施例的形成高深宽比沟槽隔离结构的过程的剖面结构示意图；

图5至图11是本发明实施例的沟槽隔离结构的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，随着半导体技术的工艺节点不断缩小，半导体器件的特征尺寸缩小、器件密度提高，导致浅沟槽隔离结构的形成工艺难度增大，且所形成的浅沟槽隔离结构的隔离效果变差。

经过研究发现，由于所述浅沟槽隔离结构形成于衬底内的相邻有源区之间，用于在相邻有源区之间进行隔离，而且，所述浅沟槽隔离结构两侧的衬底内通常形成有半导体器件的源漏区或阱区，因此，为了提高浅沟槽隔离结构的隔离效果，需要增加所述浅沟槽隔离结构的深度，以避免在所述浅沟槽隔离结构底部的衬底内产生漏电流，致使相邻有源区之间产生漏电流。

然而，随着半导体技术的工艺节点不断缩小，半导体器件的特征尺寸缩小、器件密度提高，则所述浅沟槽隔离结构的顶部尺寸也相应缩小，而所述浅沟槽隔离结构的深度不宜相应缩小，导致用于形成隔离层102(如图1所示)的沟槽深宽比较大，会导致所形成的浅沟槽隔离结构内产生空隙(void)。具体如图2至图4所示，图2至图4是本发明实施例的形成高深宽比沟槽隔离结构的过程的剖面结构示意图。

请参考图2，提供具有开口101的衬底100，所述开口101的深宽比大于3:1，所述开口101的侧壁和底部表面形成有氧化衬垫层102。

请参考图3，采用化学气相沉积工艺在衬底100表面、以及开口101内形成绝缘薄膜103。在形成所述绝缘薄膜103的过程中，绝缘材料容易堆积在靠近开口101顶部的侧壁表面，导致形成于开口101顶部侧壁的绝缘薄膜103厚度较厚，而开口101底部的绝缘薄膜103厚度较薄。

请参考图4，继续采用化学气相沉积工艺增厚绝缘薄膜103，位于开口101顶部的绝缘薄膜103首先闭合，而此时的开口101内任未被填充满，从而形成空隙104。

后续对所述绝缘薄膜103进行化学机械抛光，则能够在所述开口101内形成沟槽隔离结构。由于所形成的沟槽隔离结构内具有空隙104，容易导致所形成的沟槽隔离结构的隔离效果变差，所述空隙104容易俘获载流子，且容易造成寄生电容增大。

为了解决上述问题，本发明提供一种沟槽隔离结构及其形成方法。在其中的形成方法中，在衬底内形成沟槽之后，在沟槽的底部表面形成第一隔离层，所述第一隔离层作为所形成的沟槽隔离结构的底部部分。之后，在高于所述第一隔离层的沟槽侧壁表面形成半导体层，所述半导体层与所连接的衬底共同用于形成半导体器件的有源区。而所述第二隔离层形成于所述半导体层和第一隔离层表面、且填充满所述沟槽，所述第二隔离层作为所需形成的浅沟槽隔离结构的一部分；由于所述沟槽的底部形成有第一隔离层，而侧壁表面形成有半导体层，能够使得所述沟槽的深宽比减小，则能够避免所形成的第二隔离层内产生空隙，使得所形成的第一隔离层和第二隔离致密均匀。而且，由于所述第一隔离层位于第二隔离层底部，且所述第一隔离层的尺寸大于第二隔离层的尺寸，能够抑制衬底内阱区或有源区的掺杂离子扩散，使得所形成的沟槽隔离结构底部的隔离效果改善，能够避免在所述第一隔离层底部形成漏电流。因此，所形成的沟槽隔离结构的质量改善、且隔离效果提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图11是本发明实施例的沟槽隔离结构的形成过程的剖面结构示意图。

请参考图5，提供衬底200；在所述衬底200表面形成掩膜层201，所述掩膜层201暴露出部分衬底200表面。

所述衬底200用于形成半导体器件。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。在本实施例中，所述衬底200为硅衬底。在本实施例中，所述衬底200内需要形成若干有源区，而相邻有源区之间需要形成沟槽隔离结构进行隔离。

所述掩膜层201作为后续刻蚀衬底200的掩膜，所述掩膜层201所暴露出的衬底200表面即需要形成浅沟槽隔离结构的对应区域和位置。所述掩膜层201的形成工艺包括：在衬底200表面形成掩膜薄膜；在所述掩膜薄膜表面形成图形化的光刻胶层，所述图形化的光刻胶层暴露出需要形成浅沟槽隔离结构的对应区域；以所述图形化的光刻胶层为掩膜，采用各向异性的刻蚀工艺刻蚀所述掩膜薄膜，直至暴露出衬底200为止，形成所述掩膜层201。在刻蚀所述掩膜薄膜之后，能够去除所述图形化的光刻胶层，或者保留所述光刻胶层，在本实施例中，所述光刻胶层被去除。

其中，所述掩膜薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述图形化的光刻胶层的形成工艺包括：采用涂布工艺在所述衬底200表面形成光刻胶膜；采用曝光显影工艺对所述光刻胶膜进行图形化，使所述光刻胶膜暴露出需要形成浅沟槽隔离结构的对应区域，形成所述光刻胶层。

所述刻蚀掩膜薄膜的各向异性的刻蚀工艺参数包括：刻蚀气体包括CF₄、C₃F₈、C₄F₈、CHF₃、CH₃F、CH₂F₂、O₂、N₂中的一种或多种，此外，刻蚀气体中还能够包括载气，例如Ar或He，刻蚀气体的流量为50sccm～500sccm，气压为1mtorr～20mtorr，偏置电压为100V～800V，功率为100W～800W，温度为40℃～100℃。

所述掩膜层201的材料包括氧化硅、氮化硅、氮氧化硅、无定形碳、金属化合物中的一种或多种。在本实施例中，所述掩膜层201包括：位于衬底200表面的氧化硅层、以及位于所述氧化硅层表面的氮化硅层；其中，所述氧化硅层211的厚度为1纳米～5纳米；所述氮化硅层的厚度为5纳米～50纳米。

所述氧化硅层用于作为氮化硅层与衬底200之间的过渡层，增强所述氮化硅层和衬底200表面之间的结合强度，能够使所述掩膜层201的结构更为稳定，后续在衬底200内刻蚀形成沟槽时，能够保证所形成的沟槽形貌良好。

在另一实施例中，所述掩膜层的材料仅为氮化硅，所述掩膜层的厚度为10纳米～50纳米，则掩膜薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

请参考图6，以所述掩膜层201为掩膜，刻蚀所述衬底200，在所述衬底200内形成沟槽202。

所述沟槽202用于形成浅沟槽隔离结构。形成所述沟槽202的工艺为各向异性的干法刻蚀工艺，所形成的沟槽202侧壁能够垂直于衬底200表面、或相对于衬底200表面倾斜。

在本实施例中，所形成的沟槽202侧壁相对于衬底200表面倾斜，且所述沟槽202的底部尺寸小于顶部尺寸。在本实施例中，所述沟槽202的侧壁相对于衬底200表面倾斜，且所形成的沟槽202底部尺寸小于顶部尺寸。由于所述沟槽202的顶部尺寸较大，后续在所述沟槽内形成隔离层时，所述沟槽202顶部不易过早闭合，则所形成的隔离层内部致密均匀，使所形成的浅沟槽隔离结构的隔离效果稳定。

在本实施例中，所述沟槽202的侧壁相对于衬底200表面倾斜的角度为68°～75°。由于后续需要在所述沟槽202的底部表面形成第一隔离层，在所述沟槽202高于第一隔离层的表面形成半导体层，在所述半导体层和第一隔离层表面形成第二隔离层，因此，即使所述沟槽202侧壁的倾斜度较大，后续用于形成第二隔离层的沟槽202顶部的尺寸也不会被过渡增大，依旧能够保证后续形成的第二隔离层的顶部尺寸较小，以满足高器件密度的要求。而所述沟槽202侧壁的倾斜度较大时，有利于后续在沟槽202的侧壁和底部表面形成厚度均匀的第一隔离膜，从而使后续有所述第一隔离膜刻蚀形成的第一隔离层的厚度精确易控。

所述沟槽202顶部的尺寸为0.35μm～0.47μm，所述沟槽202的深度为0.35μm～0.45μm。在本实施例中，所述沟槽202顶部的尺寸为0.42*(1±10％)μm，所述沟槽202的深度为0.4*(1±10％)μm。由于后续需要在所述沟槽202的底部表面形成第一隔离层，在所述沟槽202高于第一隔离层的表面形成半导体层，因此，所述沟槽202顶部尺寸大于现有常规的浅沟槽隔离结构的顶部宽度。而且，后续通过调控第一隔离层以及半导体层的厚度，能够对形成第二隔离层的沟槽深宽比进行控制，以降低后续形成第二隔离层的沟槽深宽比，使形成第二隔离层的工艺难度降低，使所形成的第二隔离层和第一隔离层致密均匀，隔离效果提高。同时，所述沟槽202的深度较大，有利于防止所述沟槽202底部产生漏电流，从而提高了所形成的沟槽隔离结构的隔离效果。

在本实施例中，由于所述衬底200为硅衬底，则形成所述沟槽202的各向异性的干法刻蚀工艺包括：刻蚀气体包括Cl₂、HBr中的一种或两种，本实施例中的刻蚀气体包括HBr和Cl₂，HBr的流量为200标准毫升/分钟～800标准毫升/分钟，Cl₂的流量为20标准毫升/分钟～100标准毫升/分钟；所述刻蚀气体还包括碳氟气体、O₂和载气，所述载气为惰性气体，例如N₂、He或Ar；所述载气的流量为50标准毫升/分钟～1000标准毫升/分钟；刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为15秒～60秒。

其中，碳氟气体包括CF₄、C₃F₈、C₄F₈、CHF₃、CH₃F、CH₂F₂中的一种或多种，所述碳氟气体能够在对衬底200进行刻蚀的同时，在刻蚀形成的沟槽侧壁表面形成聚合物层，所述O₂能够用于消耗所述聚合物层。在刻蚀过程中，通过调控所述碳氟气体以及O₂的比例，在形成所述聚合物层的同时消耗所述聚合物层，能够对刻蚀形成的沟槽202的侧壁倾斜度进行调控。

在本实施例中，在形成所述沟槽202之后，需要在所述沟槽202的底部表面形成第一隔离层。而且，在形成所述沟槽202之后，保留所述掩膜层201。

请参考图7，在所述掩膜层201表面、以及沟槽202的侧壁和底部表面形成第一隔离膜203。

所述第一隔离膜203用于形成第一隔离层，所述第一隔离层作为所形成的沟槽隔离结构的底部部分。所述第一隔离膜203的材料为氧化硅、氮氧化硅、氮化硅中的一种或多种；所述第一隔离膜203的厚度为0.05μm～0.15μm，在本实施例中，所述第一隔离膜的厚度为0.1μm；所述第一隔离膜203的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

所述第一隔离膜203的厚度决定了后续形成的第一隔离层的厚度，通过调节所述第一隔离膜203的厚度，能够对后续形成第二隔离层的沟槽深度进行调控，以减小后续形成第二隔离层的沟槽深宽比，降低后续形成第二隔离层的工艺难度，使所形成的第二隔离层内部致密均匀。

在本实施例中，所述第一隔离膜203的材料为氧化硅，所述第一隔离膜的形成工艺为化学气相沉积工艺；所述化学气相沉积工艺的参数包括：沉积气体包括硅源气体、氧源气体和载气，所述硅源气体包括SiH₄或者正硅酸乙酯，所述氧源气体包括O₂、O₃或者H₂O，所述载气包括Ar或He，气压为0.1mtorr～100mtorr，工艺温度为400℃～1000℃。

在本实施例中，由于后续需要在所述沟槽202的底部表面形成第一隔离层，在所述沟槽202高于第一隔离层的表面形成半导体层，所述沟槽的顶部尺寸大于常规的浅沟槽隔离结构的顶部尺寸，且所述沟槽202的侧壁相对于衬底200表面的倾斜角度较大，因此，形成所述第一隔离膜203的难度降低，所述第一隔离膜203易于均匀地覆盖于所述沟槽202的侧壁和底部表面，且能够使所形成的第一隔离膜203的厚度均匀，使得后续形成的第一隔离层的厚度精确易控。

请参考图8，在所述沟槽202内的第一隔离膜203表面形成牺牲层204，所述牺牲层204的表面低于或齐平于掩膜层上的第一隔离膜203表面。

所述牺牲层204作为刻蚀第一隔离膜203以形成第一隔离层的掩膜，所述牺牲层204的材料与第一隔离膜203的材料不同，使所述牺牲层204与第一隔离膜203之间的刻蚀选择比较大，在后续刻蚀所述第一隔离膜时，对所述牺牲层204的形貌损伤较小。在本实施例中，所述牺牲层204的材料为底部抗反射层材料，所述底部抗反射层的材料能够为有机底部抗反射层材料或无机底部抗反射层材料，有机底部抗反射层材料能够为具有抗反射能力的聚合物，所述无机底部抗反射层材料能够为不透光的氮化硅。

所述牺牲层204的形成工艺包括：在所述第一隔离膜203表面形成填充满所述沟槽202的牺牲膜；平坦化所述牺牲膜直至暴露出第一隔离膜203的顶部表面为止，形成所述牺牲层204。

其中，所述牺牲层204的材料能够为有机底部抗反射层材料，则所述牺牲膜能够采用旋涂或喷涂工艺形成；所述牺牲层204的材料还能够为无机底部抗反射层材料，则所述牺牲膜的形成工艺为化学清洗沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述平坦化工艺能够为回刻蚀工艺或化学机械抛光工艺；在本实施例中，所述牺牲层204的表面低于掩膜层上的第一隔离膜203表面，所述平坦化工艺为回刻蚀工艺，所述回刻蚀工艺为各向异性的干法刻蚀工艺、各向同性的干法刻蚀工艺或湿法刻蚀工艺。

由于在形成所述牺牲层204的过程中，无需采用额外的光刻工艺，不仅能够降低工艺步骤和工艺成本，还能够避免因光刻工艺引起的对准误差，能够保证所形成的牺牲层204结构和位置精确，且后续刻蚀第一隔离膜203形成的第一隔离层的尺寸精确。

在另一实施例中，在形成沟槽202之后，即去除所述掩膜层，并暴露出衬底200表面，则所述第一隔离层的形成工艺包括：在所述衬底表面、以及沟槽的侧壁和底部表面形成第一隔离膜；在所述沟槽内的第一隔离膜表面形成牺牲层，所述牺牲层的材料与第一隔离膜的材料不同，且所述牺牲层的表面低于或齐平于衬底表面上的第一隔离膜表面；以所述牺牲层为掩膜，刻蚀所述第一隔离膜，直至暴露出衬底及沟槽的部分侧壁表面为止，形成第一隔离层；在刻蚀所述第一隔离膜之后，去除所述牺牲层。

请参考图9，以所述牺牲层204(如图8所示)为掩膜，刻蚀所述第一隔离膜203(如图8所示)，直至暴露出掩膜层201以及沟槽202的部分侧壁表面为止，在所述沟槽202底部表面形成第一隔离层203a；在刻蚀所述第一隔离膜203之后，去除所述牺牲层204。

所述第一隔离层203a作为所需形成的沟槽隔离结构的底部部分，由于后续需要在所述沟槽202的侧壁表面形成半导体层之后，再于所述第一隔离层203a表面形成第二隔离层，使得第一隔离层203a投影于衬底200表面的尺寸大于第二隔离层底部的尺寸，则所述第一隔离层203a具有更强的隔离效果，有利于避免在所述第一隔离层203a底部产生漏电流。

在本实施例中，在形成所述第一隔离膜203之前，暴露所述衬底200表面的掩膜层201，则所述掩膜层201能够在刻蚀所述第一隔离膜203时，用于保护衬底200表面，所述刻蚀第一隔离膜203的工艺能够暴露出所述掩膜层201以及沟槽202靠近顶部的部分侧壁表面。

所述刻蚀第一隔离膜203的工艺为各向异性的干法刻蚀工艺、各向同性的干法刻蚀工艺或湿法刻蚀两工艺。在本实施例中，刻蚀所述第一隔离膜203的工艺为各向异性的干法刻蚀工艺，由于所述第一隔离膜203的材料为氧化硅，所述刻蚀工艺的参数包括：刻蚀气体包括CF₄、C₃F₈、C₄F₈、CHF₃、CH₃F、CH₂F₂、O₂、N₂中的一种或多种，此外，刻蚀气体中还能够包括惰性气体，例如Ar或He，刻蚀气体的流量为50sccm～500sccm，气压为1mtorr～20mtorr，偏置电压为100V～800V，功率为100W～800W，温度为40℃～100℃。

经过所述刻蚀工艺之后，位于所述牺牲层204底部的部分第一隔离层203a表面高于、低于或齐平于所述第一隔离层203a暴露出的表面。在本实施例中，所述位于所述牺牲层204底部的部分第一隔离层203a表面齐平于所述第一隔离层203a暴露出的表面。而所形成的第一隔离层203a的厚度即所述第一隔离膜203的厚度，所述第一隔离层203a的厚度为0.05μm～0.15μm，在本实施例中为0.1μm。

所述第一隔离层203a的厚度决定了后续形成第二隔离层的沟槽深度，而后续形成于沟槽202侧壁表面的半导体层决定了后续沟槽的顶部尺寸，因此，通过调孔所述第一隔离层203a以及后续形成的半导体层的厚度，能够控制后续形成第二隔离层的沟槽深宽比，使后续的沟槽深宽比减小，以降低形成第二隔离层的工艺难度，使所形成的第二隔离层致密均匀。

请参考图10，在高于所述第一隔离层203a的沟槽202侧壁表面形成半导体层205。

所述半导体层205与衬底200共同利用与作为形成半导体器件的有源区，所述半导体层205的材料为硅、锗、碳化硅或锗。形成所述半导体层205之后，能够缩小所述沟槽202投影于衬底200表面的尺寸，则使得后续形成于沟槽202内的第二隔离层投影于衬底200表面的尺寸、小于所述第一隔离层203a投影于衬底200表面的尺寸，则所形成的沟槽隔离结构底部的隔离效果得到增强，能够抑制所述沟槽隔离结构底部发生掺杂离子扩散，或产生漏电流。

所述半导体层205的形成工艺为外延沉积工艺；在本实施例中，由于保留了衬底200表面的掩膜层201，则所述外延沉积工艺以所述掩膜层201和所述第一隔离层203a为掩膜进行。在所述外延沉积工艺中，所暴露出的沟槽202侧壁表面能够作为生长半导体层205的种子层。

所述外延沉积工艺包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括材料源气体，所述材料源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H₂，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H₂的流量为0.1标准升/分钟～50标准升/分钟。

其中，所述材料源气体包括硅源气体、锗源气体、硅源气体和锗源气体、或硅源气体和碳源气体。所述硅源气体包括SiH₄、SiH₂Cl₂中的一种或两种；所述锗源气体包括GeH₄；所述碳源气体包括CH₄、CH₃Cl或CH₂Cl₂中的一种或多种。

在所述工艺气体中，所述材料源气体用于生长材料膜，而所述HCl和H₂用于消耗材料膜，通过调节所述HCl和H₂气体的方向和比例，能够对所形成的半导体层205的生长方向、以及生长速率进行控制，使得所述半导体层205仅在平行于衬底200表面的方向上具有生长速率，而在平行于衬底200表面的方向上生长速率极小，乃至能够忽略不计，从而能够在所述沟槽202的侧壁表面形成半导体层，而所述掩膜层201和第一隔离层203a表面不会生长所述半导体层205。

所述半导体层205的厚度为0.05μm～0.15μm，在本实施例中，所述半导体层205的厚度为0.1um。所述半导体层205的厚度决定了后续形成第二隔离层的沟槽顶部尺寸，从而决定了后续形成第二隔离层的沟槽深宽比，因此，通过调控所述半导体层205的厚度、以及所述第一隔离层203a的厚度，能够对后续用于形成对第二隔离层的沟槽深宽比进行控制，以降低形成第二隔离层的工艺难度，提高所形成的第二隔离层的质量。在形成所述半导体层205和第一隔离层203a之后，所述沟槽202的深宽比为0.3/0.2～0.3/0.25，在本实施例中为0.3/0.22。

请参考图11，在所述半导体层205和第一隔离层203a表面形成填充满所述沟槽202(如图10所示)的第二隔离层206。

所述第二隔离层206用于作为所形成的沟槽隔离结构的顶部部分，所述第二隔离层206与第一隔离层203a共同用于构成所述沟槽隔离结构。由于所述第二隔离层206底部的尺寸小于所述第一隔离层203a投影于衬底200表面的图形尺寸，能够使所形成的沟槽隔离结构底部的隔离能力增强，防止所述沟槽隔离结构底部发生掺杂离子扩散或产生漏电流。

所述第二隔离层206的形成工艺包括：在衬底200表面、半导体层205表面和第一隔离层203a表面形成填充满所述沟槽202的第二隔离膜；平坦化所述第二隔离膜直至暴露出衬底200表面和半导体层205的顶部表面为止，形成所述第二隔离层206。

所述第二隔离层206的材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。在本实施例中，所述第二隔离层206的材料为氧化硅；形成所述第二隔离膜的工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；平坦化所述第二隔离膜的工艺为化学机械抛光工艺。在本实施例中，在形成所述第二隔离层206之后，以所述化学机械抛光工艺或刻蚀工艺去除所述掩膜层201。在其它实施例中，还能够在形成所述半导体层205之后，形成所述第二隔离层206之前，去除所述掩膜层201。

在本实施例中，采用高纵宽比(HARP)化学气相沉积工艺形成所述第二隔离膜，能够进一步避免所形成的第二隔离膜内部的产生空隙。在所述高纵宽比的化学气相沉积工艺中，沉积气体包括Si(OC₂H₅)₄和O₃，所述Si(OC₂H₅)₄的流量为500毫克/分钟～8000毫克/分钟，O₃的流量为5000标准毫升/分钟～3000标准毫升/分钟，气压为300托～600托，温度为400摄氏度～600摄氏度；此外，沉积气体还包括：N₂、O₂和He，N₂的流量为1000标准毫升/分钟～10000标准毫升/分钟，O₂的流量为0标准毫升/分钟～5000标准毫升/分钟，He的流量为5000标准毫升/分钟～20000标准毫升/分钟。

综上，本实施例中，在衬底内形成沟槽之后，在沟槽的底部表面形成第一隔离层，所述第一隔离层作为所形成的沟槽隔离结构的底部部分。之后，在高于所述第一隔离层的沟槽侧壁表面形成半导体层，所述半导体层与所连接的衬底共同用于形成衬底内的有源区。而所述第二隔离层形成于所述半导体层和第一隔离层表面、且填充满所述沟槽，所述第二隔离层作为所需形成的浅沟槽隔离结构的一部分；由于所述沟槽的底部形成有第一隔离层，而侧壁表面形成有半导体层，能够使得所述沟槽的深宽比减小，则能够避免所形成的第二隔离层内产生空隙，使得所形成的第一隔离层和第二隔离层内部致密均匀。而且，由于所述第一隔离层位于第二隔离层底部，且所述第一隔离层的尺寸大于第二隔离层的尺寸，能够抑制衬底内阱区或有源区的掺杂离子扩散，使得所形成的沟槽隔离结构底部的隔离效果改善，能够避免在所述第一隔离层底部形成漏电流。因此，所形成的沟槽隔离结构的质量改善、且隔离效果提高。

相应的，本发明的实施例还提供一种采用上述方法所形成的沟槽隔离结构，请继续参考图11，包括：衬底200；位于所述衬底200内的沟槽；位于所述沟槽底部表面的第一隔离层203a；位于高于所述第一隔离层203a的沟槽侧壁表面的半导体层205；位于所述半导体层205和第一隔离层203表面的第二隔离层206，所述第二隔离层206填充满所述沟槽。

所述衬底200用于形成半导体器件。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。在本实施例中，所述衬底200为硅衬底。在本实施例中，所述衬底200内具有若干有源区，而相邻有源区之间具有沟槽隔离结构进行隔离。

在本实施例中，所形成的沟槽202侧壁相对于衬底200表面倾斜，且所述沟槽202的底部尺寸小于顶部尺寸。在本实施例中，所述沟槽202的侧壁相对于衬底200表面倾斜的角度为68°～75°。所述沟槽202顶部的尺寸为0.35μm～0.47μm，所述沟槽202的深度为0.35μm～0.45μm。在本实施例中，所述沟槽202顶部的尺寸为0.42*(1±10％)μm，所述沟槽202的深度为0.4*(1±10％)μm。

所述第一隔离层203a的材料为氧化硅、氮氧化硅、氮化硅中的一种或多种；述第一隔离层203a的厚度为0.05μm～0.15μm，在本实施例中为0.1μm；在本实施例中，所述第一隔离层203a的材料为氧化硅。

所述半导体层205与衬底200共同利用与作为半导体器件的有源区，所述半导体层205的材料为硅、锗、碳化硅或锗。所述半导体层205的厚度为0.05μm～0.15μm，在本实施例中，所述半导体层205的厚度为0.1um。

所述第二隔离层206用于作为沟槽隔离结构的顶部部分，所述第二隔离层206与第一隔离层203a共同用于构成所述沟槽隔离结构。所述第二隔离层206的材料包括氧化硅、氮化硅、氮氧化硅中的一种或多种。在本实施例中，所述第二隔离层206的材料为氧化硅。

综上，本实施例中，所述衬底内具有沟槽，所述沟槽的底部表面具有第一隔离层，所述第一隔离层作为沟槽隔离结构的底部部分。高于所述第一隔离层的沟槽侧壁表面具有半导体层，所述半导体层与所连接的衬底共同用于作为衬底内的有源区。而所述第二隔离层位于所述半导体层和第一隔离层表面、并填充满所述沟槽，所述第二隔离层作为浅沟槽隔离结构的剩余部分，而所述第一隔离层和第二隔离层内部致密均匀。而且，由于所述第一隔离层位于第二隔离层底部，且所述第一隔离层的尺寸大于第二隔离层的尺寸，能够抑制衬底内阱区或有源区的掺杂离子扩散，使得沟槽隔离结构底部的隔离效果改善，能够避免在所述第一隔离层底部产生漏电流。因此，所述沟槽隔离结构的质量改善、且隔离效果提高。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种沟槽隔离结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底内形成沟槽；

在所述沟槽底部表面形成第一隔离层；

在高于所述第一隔离层的沟槽侧壁表面形成半导体层；

在所述半导体层和第一隔离层表面形成填充满所述沟槽的第二隔离层。

2.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述沟槽的形成工艺包括：在所述衬底表面形成掩膜层，所述掩膜层暴露出部分衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽。

3.如权利要求2所述的沟槽隔离结构的形成方法，其特征在于，所述半导体层的形成工艺为外延沉积工艺，所述外延沉积工艺以所述掩膜层和所述第一隔离层为掩膜进行；在形成所述半导体层之后，去除所述掩膜层。

4.如权利要求3所述的沟槽隔离结构的形成方法，其特征在于，所述外延沉积工艺包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括材料源气体，所述材料源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H₂，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H₂的流量为0.1标准升/分钟～50标准升/分钟。

5.如权利要求4所述的沟槽隔离结构的形成方法，其特征在于，所述材料源气体包括硅源气体、锗源气体、硅源气体和锗源气体、或硅源气体和碳源气体。

6.如权利要求5所述的沟槽隔离结构的形成方法，其特征在于，所述硅源气体包括SiH₄、SiH₂Cl₂中的一种或两种；所述锗源气体包括GeH₄；所述碳源气体包括CH₄、CH₃Cl或CH₂Cl₂中的一种或多种。

7.如权利要求2所述的沟槽隔离结构的形成方法，其特征在于，所述第一隔离层的形成工艺包括：在所述掩膜层表面、以及沟槽的侧壁和底部表面形成第一隔离膜；在所述沟槽内的第一隔离膜表面形成牺牲层，所述牺牲层的表面低于或齐平于掩膜层上的第一隔离膜表面；以所述牺牲层为掩膜，刻蚀所述第一隔离膜，直至暴露出掩膜层以及沟槽的部分侧壁表面为止，形成第一隔离层；在刻蚀所述第一隔离膜之后，去除所述牺牲层。

8.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述第一隔离层的形成工艺包括：在所述衬底表面、以及沟槽的侧壁和底部表面形成第一隔离膜；在所述沟槽内的第一隔离膜表面形成牺牲层，所述牺牲层的材料与第一隔离膜的材料不同，且所述牺牲层的表面低于或齐平于衬底表面上的第一隔离膜表面；以所述牺牲层为掩膜，刻蚀所述第一隔离膜，直至暴露出衬底及沟槽的部分侧壁表面为止，形成第一隔离层；在刻蚀所述第一隔离膜之后，去除所述牺牲层。

9.如权利要求7或8所述的沟槽隔离结构的形成方法，其特征在于，位于所述牺牲层底部的部分第一隔离层表面高于、低于或齐平于所述第一隔离层暴露出的表面。

10.如权利要求7或8所述的沟槽隔离结构的形成方法，其特征在于，所述牺牲层的形成工艺包括：在所述第一隔离膜表面形成填充满所述沟槽的牺牲膜；回刻蚀所述牺牲膜直至暴露出第一隔离膜的顶部表面为止，形成所述牺牲层。

11.如权利要求7或8所述的沟槽隔离结构的形成方法，其特征在于，所述牺牲层的材料为底部抗反射层材料。

12.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述半导体层的材料为硅、锗、碳化硅或锗；所述第一隔离层的材料为氧化硅；所述第二隔离层的材料为氧化硅。

13.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述第二隔离层的形成工艺包括：在衬底表面、半导体层表面和第一隔离层表面形成填充满所述沟槽的第二隔离膜；平坦化所述第二隔离膜直至暴露出衬底表面和半导体层的顶部表面为止，形成所述第二隔离层。

14.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述沟槽的侧壁相对于衬底表面倾斜，且所述沟槽的底部尺寸小于顶部尺寸。

15.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述沟槽的侧壁相对于衬底表面倾斜的角度为68°～75°。

16.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，在形成所述第一隔离层之前，所述沟槽顶部的尺寸为0.35μm～0.47μm，所述沟槽的深度为0.35μm～0.45μm。

17.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述半导体层的厚度为0.05μm～0.15μm，所述第一隔离层的厚度为0.05μm～0.15μm；在形成所述半导体层和第一隔离层之后，所述沟槽的深宽比为0.3/0.2～0.3/0.25。

18.一种采用如权利要求1至17任一项方法所形成的沟槽隔离结构，其特征在于，包括：

衬底；

位于所述衬底内的沟槽；

位于所述沟槽底部表面的第一隔离层；

位于高于所述第一隔离层的沟槽侧壁表面的半导体层；

位于所述半导体层和第一隔离层表面的第二隔离层，所述第二隔离层填充满所述沟槽。