JP6723227B2 - 自己整合代替フィン形成 - Google Patents

自己整合代替フィン形成 Download PDF

Info

Publication number
JP6723227B2
JP6723227B2 JP2017514337A JP2017514337A JP6723227B2 JP 6723227 B2 JP6723227 B2 JP 6723227B2 JP 2017514337 A JP2017514337 A JP 2017514337A JP 2017514337 A JP2017514337 A JP 2017514337A JP 6723227 B2 JP6723227 B2 JP 6723227B2
Authority
JP
Japan
Prior art keywords
fin
fin structure
substrate
mandrel
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017514337A
Other languages
English (en)
Other versions
JP2017532779A (ja
Inventor
イング ザング
イング ザング
フア チャング
フア チャング
ジャミニ サマンタライ
ジャミニ サマンタライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017532779A publication Critical patent/JP2017532779A/ja
Application granted granted Critical
Publication of JP6723227B2 publication Critical patent/JP6723227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

背景
（分野）
本開示の実施形態は、概して、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）構造を形成するための方法及び装置に関する。より具体的には、本明細書に記載された実施形態は、自己整合代替フィン構造の形成に関する。
（関連技術の説明）
より高密度の回路を有するより小さな電子デバイスに対する必要性の増大に対応して、三次元（３Ｄ）構造を有するデバイスが開発されてきた。そのようなデバイスの一例は、水平方向に延在する基板の上方に鉛直方向に持ち上げられた導電性フィン様構造を有するＦｉｎＦＥＴを含むことができる。従来のＦｉｎＦＥＴは、基板（例えば、半導体基板又はシリコン・オン・インシュレータ基板）上に形成することができる。基板は、半導体基板と、半導体基板上に配置された酸化物層を含むことができる。
ＦｉｎＦＥＴを製造する場合、高いアスペクト比を有するフィン構造を有することが望ましい。フィン構造に対するより高いアスペクト比は、同じ量のトポグラフィー領域を介してより大量の電流を供給することを可能にする。 高アスペクト比のＦｉｎＦＥＴの作製は、サブ１０ｎｍノードに必要とされるクリティカルディメンジョンの縮小の結果として困難である。サブ１０ｎｍノードのＦｉｎＦＥＴ構造を形成することは、様々なパターニングプロセス及びリソグラフィプロセスの制限及び複雑性の増加によって更に複雑になる。例えば、多重パターニングプロセス（例えば、自己整合二重パターニング（ＳＡＤＰ）プロセス及び自己整合四重パターニング（ＳＡＱＰ）プロセス）は、サブ１０ｎｍノードＦｉｎＦＥＴ構造の形成に関連する小さなピッチサイズの要件を考慮すると、信頼性のあるパターニングを適切に提供することはできない。更に、現在のリソグラフィプロセス及びパターニングプロセスは時間がかかり、デバイス処理のスループットを低下させる。
したがって、当該技術分野で必要とされるのは、ＦｉｎＦＥＴ構造を製造するための方法及び装置である。
概要
一実施形態では、ＦｉｎＦＥＴ構造を形成する方法が提供される。本方法は、基板上に第１ピッチサイズを有する少なくとも第１マンドレル構造及び第２マンドレル構造を形成する工程を含む。第１マンドレル構造及び第２マンドレル構造は、凹部を画定することができ、第１フィン材料層が凹部内にコンフォーマルに堆積されることができる。第１マンドレル構造及び第２マンドレル構造を除去して、少なくとも第１フィン構造及び第２フィン構造を形成することができる。第１フィン構造及び第２フィン構造は、第１ピッチサイズより小さい第２ピッチサイズを有することができる。誘電体層をまた、第１フィン材料層及び基板の上に堆積することができる。
別の一実施形態では、半導体デバイスを形成する方法が提供される。本方法は、基板上に側壁を有する複数のマンドレル構造を形成する工程と、複数のマンドレル構造の側壁上に第１フィン材料を堆積させて複数の第１フィン構造を形成する工程を含む。複数のマンドレル構造は除去されることができ、第２フィン材料が複数の第１フィン構造の側壁上に堆積され、複数の第２フィン構造を形成することができる。複数の第１フィン構造は除去されることができ、複数の第２フィン構造の領域上にマスクを堆積することができる。マスクされていない領域内の複数の第２フィン構造の側壁上に第３フィン材料を堆積させて複数の第３フィン構造を形成することができる。マスクされていない領域から複数の第２フィン構造を除去することができ、マスクもまた除去することができる。
更に別の一実施形態では、半導体デバイスを形成する方法が提供される。本方法は、第１材料除去チャンバ内で基板をエッチングして複数のマンドレル構造を形成する工程と、第１材料堆積チャンバ内で基板上に第１フィン材料を堆積する工程を含む。第１材料除去チャンバ内では、複数のマンドレル構造を除去することができ、第２材料堆積チャンバ内では、基板上に酸化物材料を堆積させることができる。第１材料除去チャンバ内では、酸化物材料の一部を除去することができ、第１材料堆積チャンバ内では、基板上に第２フィン材料を堆積させることができる。第２材料除去チャンバ内では、第１フィン材料を除去することができ、第３材料堆積チャンバ内では、基板上にマスク材料を堆積させることができる。第１材料堆積チャンバ内では、基板上に第３フィン材料を堆積させることができ、第２材料除去チャンバ内では、第２フィン材料を除去することができる。第３材料除去チャンバ内では、マスク材料を除去することができる。
本開示の上述した構成を詳細に理解することができるように、上記に簡単に要約した本開示のより具体的な説明を、実施形態を参照して行う。実施形態のいくつかは添付図面に示されている。しかしながら、添付図面は例示的な実施形態を示しているに過ぎず、したがってその範囲を制限していると解釈されるべきではなく、他の等しく有効な実施形態を含み得ることに留意すべきである。
本開示の実施形態を実施することができる例示的な処理システムの概略平面図を示す。 基板の部分断面図を示す。 １以上の第１フィン構造が上に形成された基板の部分断面図を示す。 マンドレル構造の除去後の、第１フィン構造が上に形成された基板の部分断面図を示す。 誘電体堆積プロセス後の、第１フィン構造が上に形成された基板の部分断面図を示す。 誘電体エッチングプロセス後の、第１フィン構造が上に形成された基板の部分断面図を示す。 第２フィン構造堆積プロセス後の、第１フィン構造が上に形成された基板の部分断面図を示す。 第１フィン構造エッチングプロセス後の、第２フィン構造が上に形成された基板の部分断面図を示す。 ハードマスク堆積プロセス後の、第２フィン構造が上に形成された基板の部分断面図を示す。 第３フィン構造堆積プロセス後の、第２フィン構造が上に形成された基板の部分断面図を示す。 第２フィン構造エッチングプロセス後の、第２フィン構造及び第３フィン構造が上に形成された基板の部分断面図を示す。 ハードマスク除去プロセス後の、第２フィン構造及び第３フィン構造が上に形成された基板の部分断面図を示す。 第２フィン構造堆積プロセス後の、第１フィン構造が上に形成された基板の部分断面図を示す。 第１フィン構造エッチングプロセス後の、第２フィン構造が上に形成された基板の部分断面図を示す。 ハードマスク堆積プロセス後の、第２フィン構造が上に形成された基板の部分断面図を示す。 第３フィン構造堆積プロセス後の、第２フィン構造が上に形成された基板の部分断面図を示す。 第２フィン構造エッチングプロセス後の、第２フィン構造及び第３フィン構造が上に形成された基板の部分断面図を示す。 ハードマスク除去プロセス及び誘電体堆積プロセス後の、第２フィン構造及び第３フィン構造が上に形成された基板の部分断面図を示す。 誘電体エッチングプロセス後の、第２フィン構造及び第３フィン構造が上に形成された基板の部分断面図を示す。
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一実施形態の要素及び構成を更なる説明なしに他の実施形態に有益に組み込んでもよいと理解される。
詳細な説明
本開示は、概して、ＦｉｎＦＥＴ構造を形成するための方法及び装置に関する。本明細書に記載される選択的エッチング及び堆積プロセスは、多重パターニングプロセスを利用することなくＦｉｎＦＥＴの製造を提供することができる。本明細書に記載の実施形態はまた、利用される様々な材料の許容される結晶格子の向きを維持しながら、シリコンからＩＩＩ−Ｖ材料に移行（遷移）するためのフィン構造製造方法を提供する。更なる実施形態は、本明細書に記載の方法を実施するために利用することができるエッチング装置を提供する。
図１は、本明細書で説明される方法を実行するために利用することができる処理システム１０１の概略平面図を示す。処理システム１０１は、様々なプロセス（とりわけ、堆積プロセス、エッチングプロセス、及びベーキング・硬化プロセスなど）を実行することができる。システム１０１は、一対の正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ）１０２を含む。基板は、一般的に、ＦＯＵＰ１０２から提供される。１以上の第１ロボット１０４は、ＦＯＵＰ１０２から基板を取り出し、低圧保持領域１０６内に基板を配置する。１以上の第２ロボット１１０は、基板を低圧保持領域１０６から１以上の処理チャンバ１０８ａ〜１０８ｆに輸送する。処理チャンバ１０８ａ〜１０８ｆの各々は、多数の基板処理操作（例えば、乾式エッチング、エピタキシャル層堆積、原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、前洗浄、脱ガス、オリエンテーション（方向付け）、及び他の基板プロセス）を実行するように構成することができる。
基板処理チャンバ１０８ａ〜１０８ｆは、基板上に堆積された材料を堆積、アニーリング、硬化及び／又はエッチングするための１以上のシステムコンポーネントを含むことができる。１つの構成では、二対の処理チャンバ（例えば、１０８ｃ〜１０８ｄ及び１０８ｅ〜１０８ｆ）を用いて、基板上に材料を堆積させることができ、第３の対の処理チャンバ（例えば、１０８ａ〜１０８ｂ）を用いて、基板から材料を除去することができる。別の構成では、処理チャンバ１０８ａ〜１０８ｆのすべてを、基板から材料を除去するように構成することができる。この構成では、各対の処理チャンバ１０８ａ〜１０８ｂ、１０８ｃ〜１０８ｄ、１０８ｅ〜１０８ｆは、選択的エッチングプロセスを実行するように構成することができる。
一実施形態では、処理チャンバ１０８ａ〜１０８ｂは、乾式プラズマエッチングプロセスを利用して、シリコン及び様々なハードマスク材料を選択的にエッチングするように構成することができる。処理チャンバ１０８ｃ〜１０８ｄは、乾式プラズマエッチングプロセスを利用して、半導体材料（例えば、シリコン、シリコンゲルマニウム、ゲルマニウム、及びＩＩＩ−Ｖ材料）を選択的にエッチングするように構成することができる。処理チャンバ１０８ｅ〜１０８ｆは、低温プロセスにおいてマスク材料を選択的に除去するように構成することができる。一実施形態では、処理チャンバ１０８ｅ〜１０８ｆは、電子ビームを利用してプラズマを形成する。本明細書に記載の処理システム１０１を利用して、本明細書に記載のプロセスを実行することができる。更に、本明細書に記載のプロセスのうちの任意の１以上は、処理システム１０１から分離されたチャンバ内で実行されてもよい。
図２は、基板２０２の部分断面図を示す。基板２０２は、半導体材料（例えば、シリコン）を含み、シリコン・オン・インシュレータ基板とすることができる。基板２０２は、真性（ドープされていない）シリコン材料又は外因性（ドープされた）シリコン材料のいずれかである単結晶シリコン材料を含むことができる。外因性シリコン材料が利用される場合、ドーパントは、ｐ型ドーパント（例えば、ホウ素）とすることができる。
図２に示される例では、基板２０２は、予めパターン化されている。パターニングプロセス（例えば、１９３ｎｍ液浸リソグラフィプロセス又は指向性自己組織化（ＤＳＡ）プロセス）では、基板２０２をパターニングし、ハードマスク層２１２を１以上のマンドレル構造２０４上に配置したままにする。マンドレル構造２０４は、基板２０２と同じ材料（例えば、シリコン）から形成される。一例では、ハードマスク層２１２は窒化ケイ素材料を含むが、エッチストップとして機能することができる他のハードマスク層も利用することができる。例えば、ピッチサイズ及び実行されるリソグラフィプロセスに依存して、より複雑なスタック層がハードマスク層２１２として利用されてもよい。ハードマスク層２１２は、約２０ｎｍ〜約４０ｎｍ（例えば、約３０ｎｍ）の厚さを有することができるが、任意の適切な厚さを利用してもよい。
エッチングプロセスの後に形成されたマンドレル構造２０４は、概して、隣接するマンドレル構造２０４の間に１以上の第１凹部２０８を画定する。エッチングプロセスは、第１材料除去チャンバ（例えば、チャンバ１０８ｅ〜１０８ｆ）で実行することができる。上記のエッチングプロセスを実行するために利用することができるチャンバの別の一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．）から入手可能なＭＥＳＡ（商標名）エッチングチャンバである。第１凹部２０８は、マンドレル構造２０４の側壁２０６及び底面２１０によって画定される。第１凹部２０８の各々の幅２２０は、約２０ｎｍ〜約４０ｎｍ（例えば、約３０ｎｍ）とすることができる。マンドレル構造２０４の各々の幅２２４は、約５ｎｍ〜約１５ｎｍ（例えば、約１０ｎｍ）とすることができる。第１ピッチサイズ２２２（第１凹部幅とマンドレル構造幅の和）は、約２５ｎｍ〜約５５ｎｍ（例えば、約４０ｎｍ）とすることができる。マンドレル構造２０４及び凹部２０８の寸法は、上述したような単一のパターニングプロセスによって形成することができ、後続のリソグラフィパターニングプロセスは必要ではなく、以下の実施形態で説明されるようなＦｉｎＦＥＴ構造を形成することができると考えられる。
図３は、１以上の第１フィン構造３０２が上に形成された基板２０２の部分断面図を示す。第１フィン構造３０２は、第１凹部２０８内にコンフォーマルに堆積される。このように、第１フィン構造３０２は、凹部２０８の側壁２０６及び底面２１０から成長される。一例では、第１フィン構造３０２は、エピタキシャル堆積プロセスによって形成される。エピタキシャル堆積プロセスを実行するのに適したチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（商標名）ＲＰ ＥＰＩチャンバである。しかしながら、他の製造業者からの他のチャンバもまた、記載されたプロセスを実行可能であると考えられる。
第１フィン構造３０２の材料は、基板２０２及びマンドレル構造２０４の材料と適合するように選択することができる。第１フィン構造の材料は、一般的に、第１フィン構造３０２と基板２０２及びマンドレル構造２０４との界面で生成される可能性のある格子の不整合及び転位を最小にするように選択される。例えば、基板２０２及びマンドレル構造２０４がシリコンから形成される場合、第１フィン構造３０２は、シリコンゲルマニウム（ＳｉＧｅ）材料から形成することができるが、他の適切な材料を利用することもできる。
第１フィン構造３０２は、結果として生じる第１フィン構造３０２の寸法が、高度なノードのＦｉｎＦＥＴ構造を形成するのに適しているように堆積させることができる。第１フィン構造３０２は、一般的に、規定された寸法を有する鉛直方向に延びるフィンとして画定される。単一の第１フィン構造３０２の幅３１０は、約５ｎｍ〜約１５ｎｍ（例えば、約１０ｎｍ）とすることができる。隣接する第１フィン構造３０２の間の距離３１２は、約５ｎｍ〜約１５ｎｍ（例えば、約１０ｎｍ）とすることができる。
図４は、マンドレル構造２０４を除去した後の、第１フィン構造３０２が上に形成された基板２０２の部分断面図を示す。図３に示されるマンドレル構造２０４は、選択的エッチングプロセスによって除去することができる。ハードマスク層２１２及びマンドレル構造２０４は、単一のエッチングプロセス又は別々のエッチングプロセスで除去することができる。一例では、ハードマスク層２１２及びマンドレル構造は、単一のチャンバ（例えば、チャンバ１０８ｅ〜１０８ｆのうちの１つ）の中で単一のエッチングプロセスで除去される。別の一例では、ハードマスク層２１２は、第１チャンバ（例えば、チャンバ１０８ｅ〜１０８ｆのうちの１つ）の中で除去され、マンドレル構造２０４は、第２チャンバチャンバ（例えば、チャンバ１０８ａ〜１０８ｂのうちの１つ）の中で除去される。
ハードマスク層２１２のエッチングプロセスは、湿式エッチングプロセス又は乾式エッチングプロセスとすることができる。一例では、ハードマスク層２１２は、乾式プラズマエッチングプロセスによって除去される。プラズマを形成するのに適した処理ガスには、フルオロカーボンガス（例えば、ＣＦ４、ＣＨＦ３）などが含まれる。一例では、ハードマスクエッチングプロセスは、約２０ミリトール未満の圧力を有する環境内で、約５００Ｗのソース電力及び約１００Ｗのバイアス電力で実行することができる。
マンドレル構造２０４はまた、所望の処理ガス（例えば、塩素ガス又は臭素ガス）を利用して適切なエッチングプラズマを形成する選択的乾式プラズマエッチングプロセスで除去することができる。マンドレル構造のエッチングプロセスは、時間依存異方性エッチングプロセスとすることができる。一例では、マンドレル構造のエッチングプロセスは、約２０ミリトール未満の圧力を有する環境内において、約１ｋＷのソース電力及び約１００Ｗ〜約１０００Ｗ（例えば、約２００Ｗ〜約６００Ｗ）のバイアスによって実行することができる。このように、マンドレル構造２０４は、主に除去され、その結果、基板２０２から鉛直に延びる第１フィン構造３０２が得られる。マンドレル構造のエッチングプロセスは、マンドレル構造２０４の一部が隣接する第１フィン構造３０２の間に残るような時間量の間、継続させることができる。マンドレル構造２０４は、オプションで、側壁のパッシベーションプロセスにおいて、酸素に曝露させることができる。
マンドレル構造２０４の除去は、１以上の第２凹部４０２の形成をもたらす。第２凹部４０２は、一般的に隣接する第１フィン構造３０２の間に画定される。第１フィン構造３０２によって画定される第２ピッチサイズ４０４は、約１０ｎｍ〜約３０ｎｍの間（例えば、約２０ｎｍ）とすることができる。第２ピッチサイズ４０４は、幅３１０と距離３１２との合計である。一実施形態では、第２ピッチサイズ４０４は、第１ピッチサイズ２２２の約半分である。
図５は、第１フィン構造３０２が上に形成された基板２０２及び基板２０２上に配置された誘電体層５０２の部分断面図を示す。図５〜図１２は、ＣＭＯＳ（相補型金属酸化物半導体）デバイス用の代替フィン構造を形成する一実施形態を示す。誘電体層５０２は、酸化物材料とすることができ、基板２０２及び第１フィン構造３０２の上に堆積することができ、誘電体層５０２は第２凹部４０２を充填する。誘電体層の堆積プロセスは、流動性又は流れのようなＣＶＤプロセスによって形成させることができる。誘電体層５０２は、典型的にはブランケット堆積技術を用いて形成され、第２凹部４０２を充填し、第１フィン構造３０２を覆う。
流動性ＣＶＤプロセスの一例では、約１００℃以下の温度で有機ケイ素前駆体及び酸素前駆体が供給され、流動性酸化物層を形成することができる。適切な有機ケイ素前駆体は、ケイ素原子に対する炭素原子の比が８未満である。適切な有機ケイ素化合物はまた、ケイ素原子に対する酸素原子の比が０〜約６とすることができ、炭素及びヒドロキシル基からの汚染が低減されたＳｉＯｘ膜の形成を促進するＳｉ−Ｏ−Ｓｉ結合を含むことができる。適切な酸素前駆体は、分子状酸素（Ｏ２）、オゾン（Ｏ３）、窒素酸素化合物（例えば、ＮＯ、ＮＯ２、又はＮ２Ｏ）、水素酸素化合物（例えば、水、又は過酸化物）、炭素酸素化合物（例えば、一酸化炭素、又は二酸化炭素）、及び他の酸素含有前駆体を含むことができる。
キャリアガス（例えば、不活性ガス）もまた、有機ケイ素前駆体及び酸素前駆体と共に供給することができる。酸素前駆体は、（例えば、熱解離、紫外光解離、ＲＦ、ＤＣ、及び／又はマイクロ波解離を含むことができる遠隔プラズマ発生器を使用して）チャンバへの導入前に活性化させることができる。一実施形態では、約４〜６ｋＷのＲＦ電力を、約９００〜１８００ｓｃｃｍのアルゴン及び約６００〜１２００ｓｃｃｍの分子状酸素の流れの中に結合させることができる。有機ケイ素前駆体は、酸素前駆体とは別にチャンバに供給され、チャンバ外での反応を防止することができる。有機ケイ素前駆体は、約８００ｍｇｍ〜約１６００ｍｇｍの液体等価流速で、チャンバに気体として導入することができる。ヘリウムが、約６００ｓｃｃｍ〜約２４００ｓｃｃｍの流速でキャリアガスとして含まれてもよい。活性化された酸素前駆体は、約３ｓＬｍ〜約２０ｓＬｍの流速でチャンバに導入することができる。
前駆体は反応して、基板２０２上に流動性酸化物層又は誘電体層５０２を堆積させる。上記のＣＶＤプロセスは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＰＲＯＤＵＣＥＲ（商標名）ＣＶＤシステムで実行することができる。しかしながら、他の製造業者からの他のチャンバもまた、記載されたプロセスを実行可能であると考えられる。
図５は、更に、第１フィン構造３０２の上面５０４と同一平面上にある誘電体層５０２を示している。流動性誘電体堆積プロセスは、一般的に、誘電体層５０２の一部を除去して誘電体層５０２を平坦化する平坦化プロセスを実行する前に、上面５０４を覆う。ＣＭＰプロセスを利用して誘電体層５０２を平坦化することができる。ＣＭＰプロセスを実行して、基板２０２の上面を研磨して、誘電体層５０２は第１フィン構造３０２の上面５０４と実質的に同一平面になる。この実施形態では、第１フィン構造３０２の上面５０４は、ＣＭＰプロセスのためのハードストップとして利用され、研磨終点を決定することができる。ＣＭＰプロセスは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＲＥＦＬＥＸＩＯＮ ＧＴ（商標名）システム又は他の同様のシステムで実施することができる。しかしながら、他の製造業者からの他のチャンバもまた、記載されたプロセスを実行することができると考えられる。
図６は、誘電体層エッチングプロセス後の、基板２０２及びその上に形成された第１フィン構造３０２の部分断面図を示す。図示のように、誘電体層５０２は、第２凹部４０２内で第１フィン構造３０２の上面５０４の下に窪んでいる。図示の実施形態では、誘電体層５０２の一部は、隣接する第１フィン構造３０２間において第２凹部４０２内の基板２０２上に残っている。誘電体層エッチングプロセスは、第２凹部４０２を画定する第１フィン構造３０２の側壁６０２を露出させる。
誘電体層エッチングプロセスは、湿式エッチング又は乾式エッチングのいずれであってもよい。誘電体層エッチングプロセスは、一般的に、誘電体層５０２の材料に対して選択的であり、誘電体層５０２が主に除去される。誘電体層エッチングプロセスは、時間依存異方性エッチングプロセスとすることができる。一例では、誘電体層５０２は、フルオロカーボン含有プラズマによる乾式エッチングプロセスを利用してエッチングされる。約７ｍＴの圧力を有する環境内で、約５００ｓｃｃｍの速度でＣＦ４処理ガスを流すことができる。ＣＦ４は、約５００ＷのＲＦ電力及び約２００Ｗ未満のバイアスでプラズマに励起することができ、エッチングプロセスは約４５秒間継続することができる。誘電体層エッチングプロセスは、一般的に、誘電体層５０２の材料に対して選択的であり、誘電体層５０２が主に除去される。
図７は、第２フィン構造堆積プロセスの後の、第１フィン構造体３０２が上に形成された基板２０２の部分断面図を示す。第２凹部４０２（図６参照）は、第２フィン材料で充填され、１以上の第２フィン構造７０２を形成する。第２フィン構造７０２は、第１フィン構造３０２の側壁６０２から成長して、第２凹部４０２を充填する。このように、第２フィン材料は、側壁６０２上で核形成し、横方向に成長して、第１フィン構造３０２の間の第２凹部４０２を充填することができる。
第２フィン構造材料は、概して、第１フィン構造３０２（すなわち、側壁６０２）と第２フィン構造７０２の界面で生成される可能性のある格子の不整合及び転位を最小化するように選択される。例えば、第１フィン構造３０２がシリコンゲルマニウム材料から形成される場合、第２フィン構造７０２はゲルマニウム（Ｇｅ）材料から形成することができるが、他の適切な材料も利用可能である。一例では、第２フィン構造材料の核形成は、単結晶材料とすることができるＳｉＧｅ材料上のＧｅ材料の成長速度に起因して第１フィン構造３０２の側壁６０２に制限される。誘電体層５０２上の第２フィン構造材料の核形成は、酸化物材料とすることができる誘電体層５０２上の第２フィン構造材料のアモルファス又はナノ結晶相の結果として減少又は排除されることができると考えられる。塩素材料（例えば、ＣＬ２）は、単結晶材料とすることができる第１フィン構造３０２上にＧｅ材料の成長速度よりも速い速度で、誘電体層５０２からアモルファス及びナノ結晶Ｇｅ材料の除去をもたらす第２フィン構造材料堆積プロセス中に処理チャンバ内に供給することができる。一実施形態では、第２フィン構造７０２は、選択的エピタキシャル堆積プロセスによって形成される。第２フィン構造７０２を形成するのに適した前駆体は、Ｇｅ含有ガス（例えば、ＧｅＨ４）を含む。エピタキシャル堆積プロセスを実施するのに適したチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（商標名）ＲＰ ＥＰＩチャンバである。しかしながら、他の製造業者からの他のチャンバもまた、記載されたプロセスを実行可能であると考えられる。
図８は、第１フィン構造エッチングプロセス後の、第２フィン構造７０２が上に形成された基板２０２の部分断面図を示す。第１フィン構造３０２は、選択的にエッチングされ、第２フィン構造７０２の上面８０６の下に窪めることができる。第１フィン構造３０２の選択的エッチングの結果、第２フィン構造７０２の側壁８０４によって概して画定される１以上の第３凹部８０２の形成をもたらす。
第１フィン構造３０２は選択的にエッチングされ、第１フィン構造３０２の残りの部分の上面５０４は、誘電体層５０２と同一平面になることができる。第１フィン構造エッチングプロセスは、乾式プラズマエッチングプロセスによって実行することができ、時間依存異方性エッチングプロセスとすることができる。第１フィン構造３０２を選択的にエッチングするプラズマを形成するのに適した前駆体には、フルオロカーボン含有ガス（例えば、ＣＦ４、ＣＨＦ３）などが含まれる。一実施形態では、第１フィン構造３０２は、選択的エッチングチャンバ（例えば、チャンバ１０８ａ〜１０８ｂのうちの１つ）の中でエッチングすることができる。
図９は、ハードマスク堆積プロセス後の、第２フィン構造７０２が上に形成された基板２０２の部分断面図を示す。ハードマスク層９０２は、基板２０２の一部の上に堆積され、第２フィン構造７０２の１以上をマスクすることができる。したがって、マスク領域９０４及び非マスク領域９０６を基板上に画定することができる。マスク領域９０４内に配置された第２フィン構造７０２は、ハードマスク層９０２が上に配置され、非マスク領域９０６内の第２フィン構造７０２は、マスクされない。ハードマスク層９０２は、任意の適切なハードマスク材料（例えば、窒化ケイ素など）から形成することができる。
図１０は、第３フィン構造堆積プロセス後の、第２フィン構造７０２が上に形成された基板２０２の部分断面図を示す。非マスク領域９０６内の第３凹部８０２（図９参照）は、第３フィン材料で充填され、１以上の第３フィン構造１００２を形成する。第３フィン構造１００２は、第２フィン構造７０２の側壁８０４から成長して、第３凹部８０２を充填する。このように、第３フィン材料は、側壁８０４上に核を形成し、横方向に成長して、非マスク領域９０６内の第２フィン構造７０２の間の第３凹部８０２を充填することができる。図示のように、ハードマスク層９０２によって覆われているマスク領域９０４内の第３凹部８０２は、第３フィン構造材料で充填されていない。
第３フィン構造材料は、概して、第２フィン構造３０２（すなわち、側壁８０４）と第３フィン構造１００２の界面で生成される可能性のある格子の不整合及び転位を最小化するように選択される。例えば、第２フィン構造７０２がゲルマニウム材料から形成される場合、第３フィン構造１００２はＩＩＩ−Ｖ材料から形成することができるが、他の適切な材料も利用可能である。このように、第３フィン構造１００２の材料は、第２フィン構造７０２の側壁８０４に主に制限される。誘電体層５０２上の第３フィン構造材料の核形成は、酸化物材料とすることができる誘電体層５０２上の第３フィン構造材料のアモルファス又はナノ結晶相の結果として減少又は排除されることができると考えられる。塩素材料（例えば、ＣＬ２）は、単結晶材料とすることができる第２フィン構造７０２上にＩＩＩ−Ｖ材料の成長速度よりも速い速度で、誘電体層５０２からアモルファス及びナノ結晶ＩＩＩ−Ｖ材料の除去をもたらす第３フィン構造材料堆積プロセス中に処理チャンバ内に供給することができる。一例では、第３フィン構造１００２は、選択的エピタキシャル堆積プロセスによって形成される。エピタキシャル堆積プロセスを実施するのに適したチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（商標名）ＲＰ ＥＰＩチャンバである。しかしながら、他の製造業者からの他のチャンバもまた、記載されたプロセスを実行可能であると考えられる。
図１１は、第２フィン構造エッチングプロセス後の、第２フィン構造７０２及び第３フィン構造１００２が上に形成された基板２０２の部分断面図を示す。第２フィン構造７０２は選択的にエッチングされ、非マスク領域９０６内の第３フィン構造１００２の上面１１０４の下に窪めることができる。マスク領域９０４内の第２フィン構造７０２を覆うハードマスク層９０２は、マスク領域９０４内の第２フィン構造７０２をエッチングするのを防止する。第２フィン構造７０２の選択的エッチングの結果、第３フィン構造１００２の側壁１１０６によって概して画定される１以上の第４凹部１１０２の形成をもたらす。
非マスク領域９０６内の第２フィン構造７０２は選択的にエッチングされ、第４凹部１１０２内に配置された誘電体層５０２を露出させることができる。第２フィン構造エッチングプロセスは、乾式プラズマエッチングプロセスによって実行することができ、時間依存異方性エッチングプロセスとすることができる。誘電体層５０２はまた、第２フィン構造エッチングプロセスを停止させるための終点材料としても機能することができる。第１フィン構造３０２を選択的にエッチングするプラズマを形成するのに適した前駆体には、フルオロカーボン含有ガス（例えば、ＣＦ４、ＣＨＦ３）、及び塩素含有ガス（例えば、ＣＬ２）が含まれる。酸素含有ガス（例えば、Ｏ２）及び窒素含有ガス（例えば、Ｎ２）もまた、エッチングの選択性を高めるために利用することができる。一実施形態では、非マスク領域９０６内の第２フィン構造７０２は、選択的エッチングチャンバ（例えば、チャンバ１０８ａ〜１０８ｂのうちの１つ）の中でエッチングすることができる。
図１２は、ハードマスク除去プロセス後の、第２フィン構造７０２及び第３フィン構造１００２が上に形成された基板２０２の部分断面図を示す。ハードマスク層９０２（図１１参照）は除去され、第２フィン構造７０２を露出させることができる。ハードマスク層９０２は、選択的乾式プラズマエッチングプロセスによって除去することができる。ハードマスク層除去プロセスは、電子ビームを利用してプラズマを形成する低温エッチングプロセスとすることができる。ハードマスク層９０２を除去するのに適した様々な前駆体には、フッ素及び酸素含有ガス（例えば、ＣＨ２Ｆ２、Ｏ２）などが含まれる。プラズマは、一般的に、ハードマスク層材料（例えば、窒化ケイ素）に対して選択的であり、第２フィン構造７０２をエッチストップとして利用することができる。一実施形態では、ハードマスク層９０２は、低電子温度チャンバ（例えば、チャンバ１０８ｃ〜１０８ｄのうちの１つ）の中で除去することができる。
ハードマスク層除去プロセスの結果として、基板２０２は、第３凹部８０２を画定する上に形成された第２フィン構造７０２と、第４凹部１１０２を画定する上に形成された第３フィン構造１００２とを有する。第２フィン構造７０２は、Ｐｆｅｔ構造を形成するのに適している可能性があり、第３フィン構造１００２は、ＣＭＯＳデバイス内にＮｆｅｔ構造を形成するのに適している可能性がある。図示のように、第２ピッチサイズ４０４は、第２フィン構造７０２及び第３フィン構造１００２の両方に対して、多重パターニングリソグラフィ技術を利用することなく維持される。更に、フィン構造を形成するために利用される材料は、適切なＰｆｅｔ及びＮｆｅｔ構造を形成する間に、結晶学的転位及び不整合を最小化又は防止するように、シリコン材料からＩＩＩ−Ｖ材料に移行することができる。
図１３〜図１９は、ＣＭＯＳデバイス用の代替フィン構造を形成する別の一実施形態を示す。図１３は、第２フィン構造堆積プロセスと、図４に関連して説明した操作の直後に実行された処理操作との後の、第１フィン構造３０２が上に形成された基板２０２の部分断面図を示す。図１３に図示されるように、第２フィン構造材料は、基板２０２及び第１凹部２０８内の第１フィン構造３０２の上に堆積させることができる。
第２フィン構造材料は、概して、第１フィン構造３０２（すなわち、側壁６０２）と第２フィン構造７０２の界面で生成される可能性のある格子の不整合及び転位を最小化するように選択される。例えば、第１フィン構造３０２がシリコン材料から形成される場合、第２フィン構造７０２はゲルマニウム材料から形成することができるが、他の適切な材料も利用可能である。したがって、窪んだマンドレル構造２０４上の第２フィン構造材料の核生成は制限されており、むしろ、第２フィン構造の核生成は主として、第１フィン構造３０２の側壁６０２上にある。一例では、第２フィン構造７０２は、エピタキシャル堆積プロセスによって形成される。エピタキシャル堆積プロセスを実施するのに適したチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（商標名）ＲＰ ＥＰＩチャンバである。しかしながら、他の製造業者からの他のチャンバもまた、記載されたプロセスを実行可能であると考えられる。
図１４は、第１フィン構造エッチングプロセス後の、第２フィン構造７０２が上に形成された基板２０２の部分断面図を示す。第１フィン構造３０２は、選択的にエッチングされ、第２フィン構造７０２の上面８０６の下に窪めることができる。第１フィン構造３０２の選択的エッチングの結果、第２フィン構造７０２の側壁８０４によって概して画定される１以上の第３凹部８０２の形成をもたらす。
第１フィン構造３０２は選択的にエッチングされ、第１フィン構造３０２の残りの部分の上面５０４は、マンドレル構造２０４の残りの部分と同一平面になることができる。第１フィン構造エッチングプロセスは、乾式プラズマエッチングプロセスによって実行することができ、時間依存異方性エッチングプロセスとすることができる。第１フィン構造３０２を選択的にエッチングするプラズマを形成するのに適した前駆体には、フルオロカーボン含有ガス（例えば、ＣＦ４、ＣＨＦ３）及び塩素含有ガス（例えば、ＣＬ２）が含まれる。酸素含有ガス（例えば、Ｏ２）及び窒素含有ガス（例えば、Ｎ２）もまた、エッチングの選択性を高めるために供給することができる。一実施形態では、第１フィン構造３０２は、選択的エッチングチャンバ（例えば、チャンバ１０８ａ〜１０８ｂのうちの１つ）の中でエッチングすることができる。
図１５は、ハードマスク堆積プロセス後の、第２フィン構造７０２が上に形成された基板２０２の部分断面図を示す。ハードマスク層９０２は、基板２０２の一部の上に堆積され、１以上の第２フィン構造７０２をマスクすることができる。したがって、マスク領域９０４及び非マスク領域９０６を基板２０２上に画定することができる。マスク領域９０４内に配置された第２フィン構造７０２は、ハードマスク層９０２が上に配置され、非マスク領域９０６内の第２フィン構造７０２は、マスクされない。ハードマスク層９０２は、任意の適切なハードマスク材料（例えば、窒化ケイ素など）から形成することができる。
図１６は、第３フィン構造堆積プロセス後の、第２フィン構造７０２が上に形成された基板２０２の部分断面図を示す。非マスク領域９０６内の第３凹部８０２（図１５に示される）は、第３フィン材料で充填され、１以上の第３フィン構造１００２を形成する。第３フィン構造１００２は、第２フィン構造７０２の側壁８０４から成長して、第３凹部８０２を充填する。このように、第３フィン材料は、側壁８０４上に核を形成し、横方向に成長して、非マスク領域９０６内の第２フィン構造７０２の間の第３凹部８０２を充填する。図示のように、ハードマスク層９０２によって覆われているマスク領域９０４内の第３凹部８０２は、第３フィン構造材料で充填されていない。
第３フィン構造材料は、概して、第２フィン構造７０２（すなわち、側壁８０４）と第３フィン構造１００２の界面で生成される可能性のある格子の不整合及び転位を最小化するように選択される。例えば、第２フィン構造７０２がゲルマニウム材料から形成される場合、第３フィン構造１００２はＩＩＩ−Ｖ材料から形成することができるが、他の適切な材料も利用可能である。図１０に関して説明した実施形態と同様に、第３フィン構造１００２の材料は核生成せず、第１フィン構造３０２の残りの部分から成長するのではなく、第３フィン構造材料の核生成は、第２フィン構造７０２の側壁８０４に制限される。一例では、第３フィン構造１００２は、エピタキシャル堆積プロセスによって形成される。エピタキシャル堆積プロセスを実施するのに適したチャンバは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（商標名）ＲＰ ＥＰＩチャンバである。しかしながら、他の製造業者からの他のチャンバもまた、記載されたプロセスを実行可能であると考えられる。
図１７は、第２フィン構造エッチングプロセス後の、第２フィン構造７０２及び第３フィン構造１００２が上に形成された基板２０２の部分断面図を示す。第２フィン構造７０２は選択的にエッチングされ、非マスク領域９０６内の第３フィン構造１００２の上面１１０４の下に窪めることができる。マスク領域９０４内の第２フィン構造７０２を覆うハードマスク層９０２は、マスク領域９０４内の第２フィン構造７０２のエッチングを防止する。第２フィン構造７０２の選択的エッチングの結果、第３フィン構造１００２の側壁１１０６によって概して画定される１以上の第４凹部１１０２の形成をもたらす。
非マスク領域９０６内の第２フィン構造７０２は選択的にエッチングされ、第４凹部１１０２内に配置された第１フィン構造３０２の残りの部分を露出させることができる。第２フィン構造エッチングプロセスは、乾式プラズマエッチングプロセスによって実行することができ、時間依存異方性エッチングプロセスとすることができる。第１フィン構造３０２は、第２フィン構造エッチングプロセスを停止させるための終点材料としても機能することができる。第１フィン構造３０２を選択的にエッチングするプラズマを形成するのに適した前駆体には、フルオロカーボン含有ガス（例えば、ＣＦ４、ＣＨＦ３）、及び塩素含有ガス（例えば、ＣＬ２）などが含まれる。一実施形態では、非マスク領域９０６内の第２フィン構造７０２は、選択的エッチングチャンバ（例えば、チャンバ１０８ａ〜１０８ｂのうちの１つ）の中でエッチングすることができる。
図１８は、ハードマスク除去プロセス及び誘電体堆積プロセス後の、第２フィン構造７０２及び第３フィン構造１００２が上に形成された基板２０２の部分断面図を示す。ハードマスク層９０２（図１７に示される）は除去され、第２フィン構造７０２を露出させることができる。ハードマスク層９０２は、図１２に関して説明したハードマスク層除去プロセスと同様の選択的乾式プラズマエッチングプロセスによって除去することができる。ハードマスク層９０２を除去した後、図５に関して説明したプロセスを利用して、誘電体層５０２を第３凹部８０２及び第４凹部の中に堆積させることができる。
図１９は、誘電体エッチングプロセス後の、第２フィン構造７０２及び第３フィン構造１００２が上に形成された基板２０２の部分断面図を示す。誘電体エッチングプロセスは、図６に関して説明したプロセスと同様である。第２フィン構造７０２は、Ｐｆｅｔ構造を形成するのに適している可能性があり、第３フィン構造１００２は、ＣＭＯＳデバイス内にＮｆｅｔ構造を形成するのに適している可能性がある。図示のように、第２ピッチサイズ４０４は、第２フィン構造７０２及び第３フィン構造１００２の両方に対して、多重パターニングリソグラフィ技術を利用することなく維持される。更に、フィン構造を形成するために利用される材料は、適切なＰｆｅｔ及びＮｆｅｔ構造を形成する間に、結晶学的転位及び不整合を最小化又は防止するように、シリコン材料からＩＩＩ−Ｖ材料に移行することができる。
上記は本開示の実施形態を対象としているが、本開示の他の及び更なる実施形態は本開示の基本的範囲を逸脱することなく創作することができ、その範囲は以下の特許請求の範囲に基づいて定められる。

Claims (15)

  1. ＦｉｎＦＥＴ構造を形成する方法であって、
    基板上に第１ピッチサイズを有する少なくとも第１マンドレル構造及び第２マンドレル構造を形成する工程であって、第１マンドレル構造及び第２マンドレル構造は、間に第１凹部を画定する工程と、
    第１凹部内に第１フィン材料層をコンフォーマルに堆積する工程と、
    第１マンドレル構造及び第２マンドレル構造を除去して、第１ピッチサイズより小さい第２ピッチサイズを有する少なくとも第１フィン構造及び第２フィン構造を形成する工程であって、第１マンドレル構造及び第２マンドレル構造を除去することで、１つ以上の第２凹部が形成される工程と、
    第１フィン材料層及び基板の上に誘電体層を堆積する工程であって、誘電体層が１つ以上の第２凹部を充填するように、誘電体層は流動性ＣＶＤプロセスによって形成されている工程と、
    誘電体層が第１フィン構造の上面と実質的に同一平面になるように、誘電体層を研磨する工程であって、第１フィン構造の上面をハードストップとして利用して、研磨終点を決定している工程とを含む方法。
  2. 第１ピッチサイズは２５ｎｍ〜５５ｎｍである、請求項１記載の方法。
  3. 第２ピッチサイズは１０ｎｍ〜３０ｎｍである、請求項２記載の方法。
  4. 第１マンドレル構造及び第２マンドレル構造は、シリコン、シリコンゲルマニウム、ゲルマニウム、及びＩＩＩ−Ｖ材料からなる群から選択される材料から形成される、請求項１記載の方法。
  5. 第１フィン材料は、シリコン、シリコンゲルマニウム、ゲルマニウム、及びＩＩＩ−Ｖ材料からなる群から選択される、請求項４記載の方法。
  6. 第１フィン材料はシリコンゲルマニウム材料である、請求項５記載の方法。
  7. 半導体デバイスを形成する方法であって、
    基板上に側壁を有する複数のマンドレル構造を形成する工程と、
    複数のマンドレル構造の側壁上に第１フィン材料を堆積させて複数の第１フィン構造を形成する工程と、
    複数のマンドレル構造を除去する工程と、
    複数の第１フィン構造の側壁上に第２フィン材料を堆積させて複数の第２フィン構造を形成する工程と、
    複数の第１フィン構造を除去する工程と、
    複数の第２フィン構造の領域上にマスクを堆積する工程と、
    非マスク領域内の複数の第２フィン構造の側壁上に第３フィン材料を堆積させて複数の第３フィン構造を形成する工程と、
    非マスク領域から複数の第２フィン構造を除去する工程と、
    マスクを除去する工程とを含む方法。
  8. 複数のマンドレル構造はシリコンから形成される、請求項７記載の方法。
  9. 第１フィン材料はシリコンゲルマニウムを含む、請求項８記載の方法。
  10. 第２フィン材料はゲルマニウムを含む、請求項９記載の方法。
  11. 第３フィン材料はＩＩＩ−Ｖ材料を含む、請求項１０記載の方法。
  12. マスクは窒化ケイ素材料を含む、請求項７記載の方法。
  13. 半導体デバイスを形成する方法であって、
    第１材料除去チャンバ内で基板をエッチングして複数のマンドレル構造を形成する工程と、
    第１材料堆積チャンバ内で基板上に第１フィン材料を堆積する工程と、
    第１材料除去チャンバ内で複数のマンドレル構造を除去する工程と、
    第２材料堆積チャンバ内で基板上に酸化物材料を堆積する工程と、
    第１材料除去チャンバ内で酸化物材料の一部を除去する工程と、
    第１材料堆積チャンバ内で基板上に第２フィン材料を堆積する工程と、
    第２材料除去チャンバ内で第１フィン材料を除去する工程と、
    第３材料堆積チャンバ内で基板上にマスク材料を堆積する工程と、
    第１材料堆積チャンバ内で基板上に第３フィン材料を堆積する工程と、
    第２材料除去チャンバ内で第２フィン材料を除去する工程と、
    第３材料除去チャンバ内でマスク材料を除去する工程とを含む方法。
  14. 基板は、真空を破ることなく、第１材料除去チャンバ、第２材料除去チャンバ、及び第３材料除去チャンバの間で搬送される、請求項１３記載の方法。
  15. 第１材料除去チャンバ、第２材料除去チャンバ、及び第３材料除去チャンバは、乾式プラズマエッチングプロセスを介して材料を選択的に除去するように構成され、第１フィン材料を堆積する工程、第２フィン材料を堆積する工程、及び第３フィン材料を堆積する工程は、エピタキシャル堆積チャンバ内で実行される、請求項１３記載の方法。
JP2017514337A 2014-09-12 2015-07-27 自己整合代替フィン形成 Active JP6723227B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/484,645 US9209279B1 (en) 2014-09-12 2014-09-12 Self aligned replacement fin formation
US14/484,645 2014-09-12
PCT/US2015/042196 WO2016039869A1 (en) 2014-09-12 2015-07-27 Self aligned replacement fin formation

Publications (2)

Publication Number Publication Date
JP2017532779A JP2017532779A (ja) 2017-11-02
JP6723227B2 true JP6723227B2 (ja) 2020-07-15

Family

ID=54708391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017514337A Active JP6723227B2 (ja) 2014-09-12 2015-07-27 自己整合代替フィン形成

Country Status (6)

Country Link
US (2) US9209279B1 (ja)
JP (1) JP6723227B2 (ja)
KR (1) KR102370595B1 (ja)
CN (1) CN107078060B (ja)
TW (2) TWI649878B (ja)
WO (1) WO2016039869A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530701B2 (en) * 2014-12-18 2016-12-27 International Business Machines Corporation Method of forming semiconductor fins on SOI substrate
WO2017052905A1 (en) * 2015-09-22 2017-03-30 Applied Materials, Inc. Apparatus and method for selective deposition
US9779943B2 (en) 2016-02-25 2017-10-03 Globalfoundries Inc. Compensating for lithographic limitations in fabricating semiconductor interconnect structures
US9818623B2 (en) 2016-03-22 2017-11-14 Globalfoundries Inc. Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
TWI699885B (zh) * 2016-03-22 2020-07-21 聯華電子股份有限公司 半導體結構與其製作方法
US9691626B1 (en) 2016-03-22 2017-06-27 Globalfoundries Inc. Method of forming a pattern for interconnection lines in an integrated circuit wherein the pattern includes gamma and beta block mask portions
KR102272315B1 (ko) * 2016-04-25 2021-07-01 어플라이드 머티어리얼스, 인코포레이티드 수평 게이트 올어라운드 디바이스 나노와이어 에어 갭 스페이서 형성
US9691775B1 (en) * 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same
KR102328551B1 (ko) * 2016-04-29 2021-11-17 도쿄엘렉트론가부시키가이샤 복수의 재료의 층을 이용하여 기판을 패터닝하는 방법
US10559501B2 (en) 2016-09-20 2020-02-11 Qualcomm Incorporated Self-aligned quadruple patterning process for Fin pitch below 20nm
US9818640B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines
US9786545B1 (en) 2016-09-21 2017-10-10 Globalfoundries Inc. Method of forming ANA regions in an integrated circuit
US9818641B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines
US20180114699A1 (en) * 2016-10-20 2018-04-26 Tokyo Electron Limited Method for Self-Aligned Cutting of Single Fins
US9852986B1 (en) 2016-11-28 2017-12-26 Globalfoundries Inc. Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit
US10002786B1 (en) 2016-12-15 2018-06-19 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
US9887127B1 (en) 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10043703B2 (en) 2016-12-15 2018-08-07 Globalfoundries Inc. Apparatus and method for forming interconnection lines having variable pitch and variable widths
US9812351B1 (en) 2016-12-15 2017-11-07 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned continuity cuts
US10439047B2 (en) 2018-02-14 2019-10-08 Applied Materials, Inc. Methods for etch mask and fin structure formation
US10204781B1 (en) 2018-02-14 2019-02-12 Applied Materials, Inc. Methods for bottom up fin structure formation
US10629436B2 (en) 2018-04-12 2020-04-21 International Business Machines Corporation Spacer image transfer with double mandrel
TW201946112A (zh) * 2018-04-24 2019-12-01 美商應用材料股份有限公司 移除高深寬比結構中的ⅲ-v材料的方法
US10636911B1 (en) * 2018-11-20 2020-04-28 Nanya Technology Corporation Fin structure and method for manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
JP2007123827A (ja) * 2005-09-30 2007-05-17 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR20080023814A (ko) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR101368544B1 (ko) * 2007-05-14 2014-02-27 마이크론 테크놀로지, 인크. 간이화한 피치 더블링 프로세스 플로우
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US8937353B2 (en) * 2010-03-01 2015-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Dual epitaxial process for a finFET device
US8450833B2 (en) * 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
US8633076B2 (en) * 2010-11-23 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for adjusting fin width in integrated circuitry
US8513131B2 (en) * 2011-03-17 2013-08-20 International Business Machines Corporation Fin field effect transistor with variable channel thickness for threshold voltage tuning
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
JP2013183085A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
US8586449B1 (en) * 2012-08-14 2013-11-19 International Business Machines Corporation Raised isolation structure self-aligned to fin structures
US9177820B2 (en) * 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US9431267B2 (en) * 2012-12-03 2016-08-30 Applied Materials, Inc. Semiconductor device processing tools and methods for patterning substrates
US8828839B2 (en) * 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US9331201B2 (en) * 2013-05-31 2016-05-03 Globalfoundries Inc. Multi-height FinFETs with coplanar topography background
US9224654B2 (en) * 2013-11-25 2015-12-29 International Business Machines Corporation Fin capacitor employing sidewall image transfer

Also Published As

Publication number Publication date
KR102370595B1 (ko) 2022-03-03
WO2016039869A1 (en) 2016-03-17
JP2017532779A (ja) 2017-11-02
TW201836155A (zh) 2018-10-01
KR20170051518A (ko) 2017-05-11
TWI649878B (zh) 2019-02-01
US9209279B1 (en) 2015-12-08
TW201613103A (en) 2016-04-01
CN107078060A (zh) 2017-08-18
TWI663735B (zh) 2019-06-21
US9373546B2 (en) 2016-06-21
US20160079126A1 (en) 2016-03-17
CN107078060B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
JP6723227B2 (ja) 自己整合代替フィン形成
US9530637B2 (en) Fin structure formation by selective etching
US20210050451A1 (en) Method for manufacturing semiconductor device
US9287386B2 (en) Method for fabricating vertically stacked nanowires for semiconductor applications
TWI713120B (zh) 製造半導體元件與鰭式場效應電晶體的方法
US9553147B2 (en) Trench formation with CD less than 10nm for replacement fin growth
US10741393B2 (en) Methods for bottom up fin structure formation
CN106960796A (zh) 形成半导体结构的方法
KR102135769B1 (ko) 에칭 마스크 및 핀 구조 형성을 위한 방법들
TWI854431B (zh) 半導體裝置及其形成方法
TWI841173B (zh) 半導體裝置及其形成方法
US20240321641A1 (en) Fabrication of high aspect ratio electronic devices with minimal sidewall spacer loss
TW202349493A (zh) 多晶半導體的蝕刻
TW202333204A (zh) 半導體裝置及其形成方法
TW202337033A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6723227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250