CN107078060A - 自对准置换鳍片的形成 - Google Patents

自对准置换鳍片的形成 Download PDF

Info

Publication number
CN107078060A
CN107078060A CN201580059711.9A CN201580059711A CN107078060A CN 107078060 A CN107078060 A CN 107078060A CN 201580059711 A CN201580059711 A CN 201580059711A CN 107078060 A CN107078060 A CN 107078060A
Authority
CN
China
Prior art keywords
fin
substrate
fin structure
chamber
mandrel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580059711.9A
Other languages
English (en)
Other versions
CN107078060B (zh
Inventor
张郢
仲华
J·沙曼特瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107078060A publication Critical patent/CN107078060A/zh
Application granted granted Critical
Publication of CN107078060B publication Critical patent/CN107078060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在此提供用于形成FinFET结构的方法与设备。本文所述的选择性蚀刻与沉积工艺可提供于FinFET的制造而无需利用多重图案化工艺。本文所述的实施例也提供鳍片材料的制造方法，该方法用于从硅转变成三五族材料，同时维持所用的各种材料的可接受的晶格取向。进一步的实施例提供蚀刻设备，该蚀刻设备可用于执行本文所述的方法。

Description

自对准置换鳍片的形成
技术领域
本公开的实施例大体上关于用于形成鳍式场效晶体管(FinFET)结构的方法与设备。更详细而言，本文所述的实施例关于自对准置换鳍片结构的形成。
背景技术
响应于对具更密集电路的更小电子器件的与日俱增的需求，已开发具三维(3D)结构的器件。此类器件的示例可包括具有导电性鳍片状结构的FinFET，所述导电性鳍片状结构垂直抬升于水平延伸的基板上方。常规FinFET可形成于诸如半导体基板或绝缘体上覆硅基板之类的基板上。该基板可包括半导体基板与安置在该半导体基板上的氧化物层。
当制造FinFET时，期望具有高深宽比的鳍片结构。鳍片结构的高深宽比允许有较大量的电流被提供通过相同量的形貌区域。由于次10nm节点所要求的临界尺寸缩小，所以高深宽比FinFET的制造是困难的。形成次10nm节点的FinFET结构因各种图案化与光刻工艺的限制及增加的复杂度而变得更为复杂。例如，倘若有与形成次10nm节点FinFET结构相关的小节距尺寸要求，则多重图案化工艺(诸如自对准双重图案化(SADP)与自对准四重图案化(SAQP)工艺)可能不会适当地提供可靠的图案化。此外，当前的光刻与图案化工艺是耗时的，这减少了器件处理的生产率。
因此，本技术领域中所需要的是用于制造FinFET结构的方法与设备。
发明内容
一个实施例中，提供一种用于形成FinFET结构的方法。该方法包括在基板上形成至少第一心轴结构与第二心轴结构，该第一心轴结构与该第二心轴结构具有第一节距尺寸。该第一心轴结构与该第二心轴结构可限定凹部，且第一鳍片材料层可共形地(conformally)沉积在该凹部内。可移除该第一心轴结构与该第二心轴结构而形成至少第一鳍片结构与第二鳍片结构。该第一鳍片结构与该第二鳍片结构可具有第二节距尺寸，该第二节距尺寸小于该第一节距尺寸。介电层也可沉积于该第一鳍片材料层与该基板上。
另一实施例中，提供一种形成半导体器件的方法。该方法包括于基板上形成具有侧壁的多个心轴结构，且将第一鳍片材料沉积在该多个心轴结构的所述侧壁上，以形成多个第一鳍片结构。可移除该多个心轴结构，且可在该多个第一鳍片结构的侧壁上沉积第二鳍片材料，以形成多个第二鳍片结构。可移除该多个第一鳍片结构，且可在该多个第二鳍片结构的区域上沉积掩模。可于未掩蔽的区域中将第三鳍片材料沉积在该多个第二鳍片结构的侧壁上，以形成多个第三鳍片结构。可从该未掩蔽的区域移除该多个第二鳍片结构且也可移除该掩模。
尚有另一实施例中，提供一种形成半导体器件的方法。该方法包括在第一材料移除腔室中蚀刻基板以形成多个心轴结构，以及在第一材料沉积腔室中在该基板上沉积第一鳍片材料。可在该第一材料移除腔室中移除该多个心轴结构，且在第二材料沉积腔室中于该基板上沉积氧化物材料。可在该第一材料移除腔室中移除该氧化物材料的一部分，且可在该第一材料沉积腔室中于该基板上沉积第二鳍片材料。可于第二材料移除腔室中移除该第一鳍片材料，且可在第三材料沉积腔室中于该基板上沉积掩模材料。可在该第一材料沉积腔室中于该基板上沉积第三鳍片材料，且可在该第二材料移除腔室中移除该第二鳍片材料。可在第三材料移除腔室移除该掩模材料。
附图说明
通过参考其中一些描绘于附图中的实施例，可得到上文简要总结的本公开的更详细的叙述，如此可得到详细地理解本公开的上述特征的方式。然而，应注意附图仅描绘示例性实施例，因此不应被视为限制本公开的范围，因为本公开可允许其他等效实施例。
图1描绘其中可施行本公开的实施例的示例性处理系统的示意性平面图。
图2描绘基板的部分剖面视图。
图3描绘基板的部分剖面视图，该基板具有一或多个第一鳍片结构，所述第一鳍片结构形成于该基板上。
图4描绘基板的部分剖面视图，该基板具有在移除心轴结构后的该基板上形成的第一鳍片结构。
图5描绘基板的部分剖面视图，该基板具有在电介质沉积工艺后的该基板上形成的第一鳍片结构。
图6描绘基板的部分剖面视图，该基板具有在电介质蚀刻工艺后的该基板上形成的第一鳍片结构。
图7描绘基板的部分剖面视图，该基板具有在第二鳍片结构沉积工艺后的该基板上形成的第一鳍片结构。
图8描绘基板的部分剖面视图，该基板具有在第一鳍片结构蚀刻工艺后的该基板上形成的第二鳍片结构。
图9描绘基板的部分剖面视图，该基板具有在硬掩模沉积工艺后的该基板上形成的第二鳍片结构。
图10描绘基板的部分剖面视图，该基板具有在第三鳍片结构沉积工艺后的该基板上形成的第二鳍片结构。
图11描绘基板的部分剖面视图，该基板具有在第二鳍片结构蚀刻工艺后的该基板上形成的第二鳍片结构与第三鳍片结构。
图12描绘基板的部分剖面视图，该基板具有在硬掩模移除工艺后的该基板上形成的第二鳍片结构与第三鳍片结构。
图13描绘基板的部分剖面视图，该基板具有在第二鳍片结构沉积工艺后的该基板上形成的第一鳍片结构。
图14描绘基板的部分剖面视图，该基板具有在第一鳍片结构蚀刻工艺后的该基板上形成的第二鳍片结构。
图15描绘基板的部分剖面视图，该基板具有在硬掩模沉积工艺后的该基板上形成的第二鳍片结构。
图16描绘基板的部分剖面视图，该基板具有在第三鳍片结构沉积工艺后的该基板上形成的第二鳍片结构。
图17描绘基板的部分剖面视图，该基板具有在第二鳍片结构蚀刻工艺后的该基板上形成的第二鳍片结构与第三鳍片结构。
图18描绘基板的部分剖面视图，该基板具有在硬掩模移除工艺及电介质沉积工艺后的该基板上形成的第二鳍片结构与第三鳍片结构。
图19描绘基板的部分剖面视图，该基板具有在电介质蚀刻工艺后的该基板上形成的第二鳍片结构与第三鳍片结构。
为了助于理解，已尽可能使用相同的附图标记来指明各图共通的相同要素。应考虑到一个实施例的要素与特征可有益地并入其他实施例中而无需赘述。
具体实施方式
本公开大体上关于用于形成FinFET结构的方法与设备。本文所述的选择性蚀刻与沉积工艺可提供FinFET的制造而无需利用多重图案化工艺。本文所述的实施例也提供鳍片结构的制造方法，该方法用于从硅转变成三五族(III-V)材料，同时维持所用的各种材料的可接受的晶格取向。进一步的实施例提供蚀刻设备，该蚀刻设备可用于执行本文所述的方法。
图1描绘处理系统101的示意性平面图，该处理系统101可用于执行本文所述的方法。处理系统101可执行各种工艺，尤其是诸如沉积工艺、蚀刻工艺、以及烘烤及固化工艺。系统101包括成对前开式晶片传送盒102。基板一般从前开式晶片传送盒102提供。一或多个第一机器人104将基板从前开式晶片传送盒102取回，且将所述基板放进低压保持区域106。一或多个第二机器人110将基板从低压保持区域106输送到一或多个处理腔室108a-108f。所述处理腔室108a-108f的每一者可配置成执行许多基板处理操作，诸如干法蚀刻、外延层沉积、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、预清洁、脱气、取向、以及其他基板工艺。
基板处理腔室108a-108f可包括一或多个系统部件，所述系统部件用于沉积、退火、固化、和/或蚀刻在基板上所沉积的材料。在一种配置中，两对处理腔室(例如108c-108d与108e-108f)可用于在基板上沉积材料，而第三对处理腔室(例如108a-108b)可用于从基板移除材料。在另一配置中，处理腔室108a-108f的所有处理腔室可配置成从基板移除材料。在此配置中，处理腔室的每一对处理腔室(108a-108b、108c-108d、108e-108f)可配置成执行选择性蚀刻工艺。
一个实施例中，处理腔室108a-108b可配置成利用干法等离子体蚀刻工艺选择性蚀刻硅与各种硬掩模材料。处理腔室108c-108d可配置成利用干法等离子体蚀刻工艺选择性蚀刻半导体材料，所述半导体材料诸如硅、硅锗、锗、以及三五族材料。处理腔室108e-108f可配置成于低温工艺中选择性移除掩模材料。一个实施例中，处理腔室108e-108f利用电子束形成等离子体。本文所述的处理系统101可用于执行本文所述的工艺。此外，本文所述的工艺中的任何一或多个工艺可在与处理系统101分开的腔室中执行。
图2描绘基板202的部分剖面视图。基板202包括半导体材料(诸如硅)且可以是绝缘体上覆硅基板。基板202可包括单晶硅材料，该单晶硅材料是本质型(无掺杂)硅材料或外来型(掺杂)硅材料。若利用外来型硅材料，则掺杂剂可以是p型掺杂剂，诸如硼。
图2所描绘的示例中，基板202已先前经图案化。图案化工艺(诸如193nm的浸润式光刻工艺或定向自组装(DSA)工艺)中，基板202经图案化且硬掩模层212维持被安置在一或多个心轴结构204上。心轴结构204由与基板202相同的材料形成，例如硅。一个示例中，硬掩模层212包括氮化硅材料，但也可利用能够用作蚀刻停止件的其他硬掩模层。例如，取决于节距尺寸与所执行的光刻工艺，可利用更复杂的堆栈层作为硬掩模层212。硬掩模层212可具有约20nm与约40nm之间的厚度，诸如约30nm，但可利用任何适合的厚度。
蚀刻工艺之后形成的心轴结构204一般地限定相邻心轴结构204之间的一或多个第一凹部208。该蚀刻工艺可在第一材料移除腔室中执行，该第一材料移除腔室诸如腔室108e-108f。可用于执行上文所述的蚀刻工艺的腔室的另一示例是MESATM蚀刻腔室，该蚀刻腔室可自美国加州Santa Clara的应用材料公司获得。第一凹部208由心轴结构204的侧壁206与底部表面210所限定。每一第一凹部208的宽度220可介于约20nm与约40nm之间，诸如约30nm。每一心轴结构204的宽度224可介于约5nm与约15nm之间，诸如约10nm。第一节距尺寸222(第一凹部宽度与心轴结构宽度的总和)可介于约25nm与约55nm之间，诸如约40nm。应考虑到心轴结构204与凹部208的尺寸可由上文所提及的单一图案化工艺形成，且可能不一定需要后续的光刻图案化工艺来形成FinFET结构，如下文的实施例中所述。
图3描绘基板202的部分剖面视图，该基板202具有一或多个第一鳍片结构302，所述第一鳍片结构302形成于该基板202上。第一鳍片结构302共形地沉积在第一凹部208内。就此而言，第一鳍片结构302从凹部208的侧壁206及底部表面210生长。一个示例中，第一鳍片结构302由外延沉积工艺形成。适合用于执行外延沉积工艺的腔室是可自应用材料公司(位于美国加州Santa Clara)获得的RP EPI腔室。然而，应考虑到来自其他制造商的其他腔室也可执行所述工艺。
可选择第一鳍片结构302的材料以与基板202及心轴结构204的材料兼容。第一鳍片结构的材料一般被选择以将晶格不匹配与位错减至最小，该晶格不匹配与位错可能在第一鳍片结构302与基板202及心轴结构204之间的界面处生成。例如，若基板202与心轴结构204由硅形成，则第一鳍片结构302可由硅锗(SiGe)材料形成，然而也可利用其他适合的材料。
第一鳍片结构302可用一方式沉积，使得第一鳍片结构302的所得尺寸适合于形成先进节点的FinFET结构。第一鳍片结构302一般限定成具有所限定的尺寸的垂直延伸鳍片。单一第一鳍片结构302的宽度310可介于约5nm与约15nm之间，诸如约10nm。相邻第一鳍片结构302之间的距离312可介于约5nm与约15nm之间，诸如约10nm。
图4描绘基板202的部分剖面视图，该基板202具有在移除心轴结构204之后形成于该基板202上的第一鳍片结构302。描绘于图3中的心轴结构204可通过选择性蚀刻工艺移除。硬掩模层212与心轴结构204可于单一蚀刻工艺中或分开的多个蚀刻工艺中移除。一个示例中，硬掩模层212与心轴结构于单一腔室(诸如腔室108e-108f中的一个)中在单一蚀刻工艺中移除。另一示例中，硬掩模层212于第一腔室(诸如腔室108e-108f中的一个)中移除，而心轴结构204在第二腔室(诸如腔室108a-108b中的一个)中移除。
硬掩模层212蚀刻工艺可以是湿法蚀刻工艺或干法蚀刻工艺。一个示例中，硬掩模层212是由干法等离子体蚀刻工艺所移除。用于形成等离子体的适合的工艺气体包括氟碳化合物气体，诸如CF4、CHF3、以及类似物。一个示例中，可用约500W的源功率及约100W的偏压功率在压力低于约20毫托的环境中执行硬掩模蚀刻工艺。
心轴结构204也可以用选择性干法等离子体蚀刻工艺移除，该工艺利用期望的工艺气体(诸如氯气或溴气)来形成适合的蚀刻等离子体。心轴结构蚀刻工艺可以是取决于时间的各向异性蚀刻工艺。一个示例中，可以用约1kW的源功率与介于约100W至约1000W之间(诸如介于约200W与约600W之间)的偏压于压力低于约20毫托的环境中执行心轴结构蚀刻工艺。就此而言，显著地移除心轴结构204，从而造成第一鳍片结构302从基板202垂直延伸。心轴结构蚀刻工艺可进行达一定的时间量，而使得心轴结构204的一部分留在相邻第一鳍片结构302之间。心轴结构204可任选地暴露至氧而处于侧壁钝化工艺中。
心轴结构204的移除造成一或多个第二凹部402的形成。第二凹部402一般限定在相邻的第一鳍片结构302之间。由第一鳍片结构302限定的第二节距尺寸404可介于约10nm与约30nm之间，诸如约20nm。第二节距尺寸404是宽度310与距离312的总和。一个实施例中，第二节距尺寸404为大约第一节距尺寸222的一半。
图5描绘基板202的部分剖面视图，该基板具有形成在该基板202上的第一鳍片结构302以及安置在该基板202上的介电层502。图5至图12描绘用于CMOS(互补金属氧化物半导体)器件的形成置换鳍片结构的一个实施例。介电层502可以是氧化物材料且可安置在基板202与第一鳍片结构302上，使得该介电层502填充第二凹部402。介电层沉积工艺可通过可流动或类似流动的CVD工艺形成。介电层502通常使用毯覆式(blanket)沉积技术形成，填充第二凹部402且覆盖第一鳍片结构302。
可流动CVD工艺的一个示例中，可提供在约100℃或更低的温度的有机硅前体与氧前体而形成可流动氧化物层。适合的有机硅前体具有小于8的碳原子对硅原子的比值。适合的有机硅化合物也可具有0至约6的氧原子对硅原子的比值，且该适合的有机硅化合物可包括Si-O-Si键，所述Si-O-Si键有助于形成SiOx膜而来自碳与羟基基团的污染减少。适合的氧前体可包括分子氧(O2)、臭氧(O3)、氮氧化合物(诸如NO、NO2、或N2O)、氢氧化合物(诸如水或过氧化物)、碳氧化合物(诸如一氧化碳或二氧化碳)、及其他的含氧前体。
也可与有机硅前体及氧前体一起提供载气(例如惰气)。氧前体可在引入腔室前例如使用远程等离子体产生器来活化，该远程等离子体产生器可包括热分解、紫外线光分解、RF、DC、和/或微波分解。一个实施例中，可将约4kW至6kW的RF功率耦合至约900至1800sccm的氩流与约600至1200sccm的分子氧流中。可与氧前体分开地提供有机硅前体至腔室，以防止腔室外的反应。可在约800mgm至约1600mgm的液体等效流速将有机硅前体作为气体引入腔室。可在约600sccm至约2400sccm的流速将氦气纳入作为载气。可在介于约3sLm与约20sLm之间的流速将活化的氧前体引入腔室。
前体反应而在基板202上沉积可流动氧化物层或介电层502。上文所述的CVD工艺可于CVD系统上实施，该系统可自美国加州Santa Clara的应用材料公司获得。然而，应考虑到来自其他制造商的其他腔室也可执行所述的工艺。
图5额外描绘介电层502，该介电层502与第一鳍片结构302的顶部表面504共平面。可流动电介质沉积工艺会一般在执行平坦化工艺之前覆盖顶部表面504，该平坦化工艺移除介电层502的一部分以平坦化该介电层502。可利用CMP工艺来平坦化介电层502。执行CMP工艺以研磨基板202的顶部表面，使得介电层502实质上与第一鳍片结构302的顶部表面504共平面。此实施例中，第一鳍片结构302的顶部表面504可用作为CMP工艺的硬停止件，以确定研磨终点。CMP工艺可于REFLEXION GTTM系统或其他类似系统上实施，该系统可自美国加州Santa Clara的应用材料公司获得。然而，应考虑到来自其他制造商的其他腔室也可执行所述工艺。
图6描绘介电层蚀刻工艺后形成在基板202上的第一鳍片结构302与基板202的部分剖面视图。如图所描绘，介电层502陷入至第二凹部402中且在第一鳍片结构302的顶部表面504的下方。所描绘的实施例中，介电层502的一部分留在基板202上而位于相邻的第一鳍片结构302之间的第二凹部402中。介电层蚀刻工艺暴露第一鳍片结构302的侧壁602，所述侧壁602限定第二凹部402。
介电层蚀刻工艺可以是湿法蚀刻或干法蚀刻。介电层蚀刻工艺一般对介电层502的材料具选择性，使得显著地移除介电层502。介电层蚀刻工艺可以是取决于时间的各向异性蚀刻工艺。一个示例中，介电层502利用干法蚀刻工艺以含氟等离子体蚀刻。CF4工艺气体可于压力为约7毫托的环境中以约500sccm的速率流动。可用约500W的RF功率以及低于约200W的偏压将CF4激励成等离子体，且该蚀刻工艺可进行约45秒。介电层蚀刻工艺一般对介电层502的材料具选择性，使得显著地移除介电层502。
图7描绘基板202的部分剖面视图，该基板202具有在第二鳍片结构沉积工艺之后形成在该基板202上的第一鳍片结构302。第二凹部402(见图6)以第二鳍片材料填充，而形成一或多个第二鳍片结构702。第二鳍片结构702自第一鳍片结构302的侧壁602生长，以填充第二凹部402。就此而言，第二鳍片结构可于侧壁602上成核，且侧向生长以填充第一鳍片结构302之间的第二凹部402。
第二鳍片结构材料一般经选择以使晶格不匹配及位错减至最小，该晶格不匹配及位错可能在第一鳍片结构302(即侧壁602)与第二鳍片结构702的界面处生成。例如，若第一鳍片结构302是由硅锗材料形成，则第二鳍片结构702可由锗(Ge)材料形成，然而，也可利用其他适合的材料。一个示例中，第二鳍片结构材料的成核限制在第一鳍片结构302的侧壁602，这是由于SiGe材料上Ge材料的生长速率所致，该SiGe材料可以是单晶材料。相信由于介电层502(可以是氧化物材料)上第二鳍片结构材料的非晶相或纳米晶相，而可减少或消除介电层502上的第二鳍片结构材料成核。可于处理腔室中在第二鳍片结构材料沉积工艺期间提供氯材料(诸如Cl2)，而造成非晶形及纳米晶形锗材料从介电层502以比第一鳍片结构302(可以是单晶材料)上的锗材料生长速率还要快的速率移除。一个实施例中，第二鳍片结构702是由选择性外延沉积工艺所形成。用于形成第二鳍片结构702的适合前体包括含锗气体，诸如GeH4。适合用于执行外延沉积工艺的腔室是RP EPI腔室，该腔室可由美国加州Santa Clara的应用材料公司获得。然而，应考虑到来自其他制造商的其他腔室也可执行所述工艺。
图8描绘基板202的部分剖面视图，该基板202具有第一鳍片结构蚀刻工艺之后形成于该基板202上的第二鳍片结构702。可选择性蚀刻第一鳍片结构302，并且使该第一鳍片结构302陷入至第二鳍片结构702的顶部表面806下方。第一鳍片结构302的选择性蚀刻造成一或多个第三凹部802的形成，所述第三凹部802一般由第二鳍片结构702的侧壁804限定。
可选择性蚀刻第一鳍片结构302，使得第一鳍片结构302的剩余部分的顶部表面504与介电层502共平面。第一鳍片结构蚀刻工艺可通过干法等离子体蚀刻工艺执行，且可以是取决于时间的各向异性蚀刻工艺。用于形成等离子体以选择性蚀刻第一鳍片结构302的适合的前体包括含氟碳化合物气体，诸如CF4、CHF3、以及类似气体。一个实施例中，第一鳍片结构302可于选择性蚀刻腔室中被蚀刻，该选择性蚀刻腔室诸如腔室108a-108b中的一个。
图9描绘基板202的部分剖面视图，该基板具有硬掩模沉积工艺之后形成于该基板202上的第二鳍片结构702。硬掩模层902可沉积于基板202的一部分上，以掩蔽第二鳍片结构702中的一或多者。从而可在基板上限定受掩蔽的区域904与未掩蔽的区域906。安置在受掩蔽的区域904中的第二鳍片结构702具有安置在该第二鳍片结构702上的硬掩模层902，且未掩蔽的区域906中的第二鳍片结构702未被掩蔽。硬掩模层902可由任何适合的硬掩模材料形成，诸如氮化硅或类似物。
图10描绘基板202的部分剖面视图，该基板202具有第三鳍片结构沉积工艺之后形成在该基板202上的第二鳍片结构702。未掩蔽的区域906中的第三凹部802(见图9)以第三鳍片材料填充，以形成一或多个第三鳍片结构1002。第三鳍片结构1002从第二鳍片结构702的侧壁804生长，以填充第三凹部802。就此而言，第三鳍片材料可于侧壁804上成核，且侧向生长，以填充未掩蔽的区域906中的第二鳍片结构702之间的第三凹部802。如图所描绘，被硬掩模层902覆盖的受掩蔽的区域904中的第三凹部802并未被第三鳍片结构材料所填充。
第三鳍片结构材料一般经选择以使晶格不匹配及位错减至最小，该晶格不匹配及位错可能在第二鳍片结构702(即侧壁804)与第三鳍片结构1002的界面处生成。例如，若第二鳍片结构702是由锗材料形成，则第三鳍片结构1002可由三五族材料形成，然而，也可利用其他适合的材料。就此而言，第三鳍片结构1002的材料主要限制在第二鳍片结构702的侧壁804。相信由于介电层502(可以是氧化物材料)上第三鳍片结构材料的非晶相或纳米晶相，而可减少或消除介电层502上的第三鳍片结构材料成核。可于处理腔室中在第三鳍片结构材料沉积工艺期间提供氯材料(诸如Cl2)，而造成非晶形及纳米晶形三五族材料从介电层502以比第二鳍片结构702(可以是单晶材料)上的三五族材料生长速率还要快的速率移除。一个示例中，第三鳍片结构1002是由选择性外延沉积工艺所形成。适合用于执行外延沉积工艺的腔室是RP EPI腔室，该腔室可由美国加州Santa Clara的应用材料公司获得。然而，应考虑到来自其他制造商的其他腔室也可执行所述工艺。
图11描绘基板202的部分剖面视图，该基板202具有第二鳍片结构蚀刻工艺之后于该基板202上形成的第二鳍片结构702与第三鳍片结构1002。可选择性蚀刻第二鳍片结构702，且使该第二鳍片结构702陷入至未掩蔽的区域906中且在第三鳍片结构1002的顶部表面1104下方。于受掩蔽的区域904中覆盖第二鳍片结构702的硬掩模层902防止受掩蔽的区域904中第二鳍片结构702的蚀刻。第二鳍片结构702的选择性蚀刻造成一或多个第四凹部1102的形成，所述第四凹部1102一般由第三鳍片结构1002的侧壁1106所限定。
可选择性蚀刻未掩蔽的区域906中的第二鳍片结构702，使得第四凹部1102内安置的介电层502暴露。第二鳍片结构蚀刻工艺可通过干法等离子体蚀刻工艺执行，且可以是取决于时间的各向异性蚀刻工艺。介电层502也可作为用于停止第二鳍片结构蚀刻工艺的终点材料。用于形成等离子体以选择性蚀刻第一鳍片结构302的适合前体包括含氟碳化合物气体(诸如CF4、CHF3)与含氯气体(诸如Cl2)。含氧气体(诸如O2)与含氮气体(诸如N2)也可用于增强蚀刻选择性。一个实施例中，未掩蔽的区域906中的第二鳍片结构702可于选择性蚀刻腔室中被蚀刻，该选择性蚀刻腔室诸如腔室108a-108b中的一个。
图12描绘基板202的部分剖面视图，该基板202具有硬掩模移除工艺之后形成在该基板202上的第二鳍片结构702与第三鳍片结构1002。可移除硬掩模层902(见图11)，以暴露第二鳍片结构702。硬掩模层902可由选择性干法等离子体蚀刻工艺移除。硬掩模层移除工艺可以是低温蚀刻工艺，该低温蚀刻工艺利用电子束以形成等离子体。各种适合用于移除硬掩模层902的前体包括含氟气体与含氧气体，诸如CH2F2、O2、以及类似物。等离子体一般对硬掩模材料(诸如氮化硅)有选择性，且可利用第二鳍片结构702作为蚀刻停止件。一个实施例中，硬掩模层902可于低电子温度腔室中移除，该低电子温度腔室诸如腔室108c-108d中的一个。
硬掩模层移除工艺的结果是，基板202具有形成在该基板202上的第二鳍片结构702以及形成在该基板202上的第三鳍片结构1002，该第二鳍片结构702限定第三凹部802，而该第三鳍片结构1002限定第四凹部1102。第二鳍片结构702可适合用于形成CMOS器件中的Pfet结构且第三鳍片结构1002可适合用于形成CMOS器件中的Nfet结构。如图所描绘，第二鳍片结构702与第三鳍片结构1002两者都无需利用多重图案化光刻技术而维持第二节距尺寸404。此外，用于形成鳍片结构的材料可用最小化或防止结晶位错与不匹配的方式从硅材料转变成三五族材料，同时形成适合的Pfet结构与Nfet结构。
图13至图19描绘形成用于CMOS器件的置换鳍片结构的另一实施例。图13描绘基板202的部分剖面视图，该基板202具有在第二鳍片结构沉积工艺与参考图4所述的操作之后立刻执行的处理操作之后形成在该基板202上的第一鳍片结构302。如图13所绘，第二鳍片结构材料可沉积于基板202及第一凹部208内的第一鳍片结构302上。
第二鳍片结构材料一般经选择以使晶格不匹配及位错减至最小，该晶格不匹配及位错可能在第一鳍片结构302(即侧壁602)与第二鳍片结构702的界面处生成。例如，若第一鳍片结构302是由硅材料形成，则第二鳍片结构702可由锗材料形成，然而，也可利用其他适合的材料。就此而言，陷入的心轴结构204上的第二鳍片结构材料的成核受到限制；第二鳍片结构材料的成核毋宁是主要在第一鳍片结构302的侧壁602上进行。一个示例中，第二鳍片结构702由外延沉积工艺形成。适合用于执行外延沉积工艺的腔室是RP EPI腔室，该腔室可由美国加州Santa Clara的应用材料公司获得。然而，应考虑到来自其他制造商的其他腔室也可执行所述工艺。
图14描绘基板202的部分剖面视图，该基板202具有在第一鳍片结构蚀刻工艺之后形成于该基板202上的第二鳍片结构702。可选择性蚀刻第一鳍片结构302，并且使该第一鳍片结构302陷入至第二鳍片结构702的顶部表面806下方。第一鳍片结构302的选择性蚀刻造成一或多个第三凹部802的形成，所述第三凹部802一般由第二鳍片结构702的侧壁804所限定。
可选择性蚀刻第一鳍片结构302，使得第一鳍片结构302的剩余部分的顶部表面504与心轴结构204的剩余部分共平面。第一鳍片结构蚀刻工艺可通过干法等离子体蚀刻工艺执行，且可以是取决于时间的各向异性蚀刻工艺。用于形成等离子体以选择性蚀刻第一鳍片结构302的适合前体包括含氟碳化合物气体(诸如CF4、CHF3)与含氯气体(诸如Cl2)。也可提供含氧气体(诸如O2)与含氮气体(诸如N2)以增强蚀刻选择性。一个实施例中，第一鳍片结构302可于选择性蚀刻腔室中被蚀刻，该选择性蚀刻腔室诸如腔室108a-108b中的一个。
图15描绘基板202的部分剖面视图，该基板202具有在硬掩模沉积工艺后形成于该基板202上的第二鳍片结构702。硬掩模层902可沉积于基板202的一部分上，以掩蔽第二鳍片结构702的一或多者。从而可在基板202上限定受掩蔽的区域904与未掩蔽的区域906。安置在受掩蔽的区域904中的第二鳍片结构702具有安置在该第二鳍片结构702上的硬掩模层902，且未掩蔽的区域906中的第二鳍片结构702未被掩蔽。硬掩模层902可由任何适合的硬掩模材料形成，诸如氮化硅或类似物。
图16描绘基板202的部分剖面视图，该基板202具有第三鳍片结构沉积工艺之后形成于该基板202上的第二鳍片结构702。未掩蔽的区域906中的第三凹部802(显示于图15中)以第三鳍片材料填充，以形成一或多个第三鳍片结构1002。第三鳍片结构1002从第二鳍片结构702的侧壁804生长，以填充第三凹部802。就此而言，第三鳍片材料可于侧壁804上成核，且侧向生长，以填充未掩蔽的区域906中的第二鳍片结构702之间的第三凹部802。如图所描绘，被硬掩模层902覆盖的受掩蔽的区域904中的第三凹部802并未被第三鳍片结构材料所填充。
第三鳍片结构材料一般经选择以使晶格不匹配及位错减至最小，该晶格不匹配及位错可能在第二鳍片结构702(即侧壁804)与第三鳍片结构1002的界面处生成。例如，若第二鳍片结构702是由锗材料形成，则第三鳍片结构1002可由三五族材料形成，然而，也可利用其他适合的材料。类似关于图10所述的实施例，第三鳍片结构1002的材料不会成核及从第一鳍片结构302的剩余部分生长，反而第三鳍片结构材料的成核被限制在第二鳍片结构702的侧壁804。一个示例中，第三鳍片结构1002是由选择性外延沉积工艺所形成。适合用于执行外延沉积工艺的腔室是RP EPI腔室，该腔室可由美国加州Santa Clara的应用材料公司获得。然而，应考虑到来自其他制造商的其他腔室也可执行所述工艺。
图17描绘基板202的部分剖面视图，该基板202具有第二鳍片结构蚀刻工艺之后形成在该基板202上的第二鳍片结构702与第三鳍片结构1002。可选择性蚀刻第二鳍片结构702且使第二鳍片结构702陷入至未掩蔽的区域906中且在第三鳍片结构1002的顶部表面1104下方。于受掩蔽的区域904中覆盖第二鳍片结构702的硬掩模层902防止受掩蔽的区域904中第二鳍片结构702的蚀刻。第二鳍片结构702的选择性蚀刻造成一或多个第四凹部1102的形成，所述第四凹部1102一般由第三鳍片结构1002的侧壁1106所限定。
可选择性蚀刻未掩蔽的区域906中的第二鳍片结构702，使得第四凹部1102内安置的第一鳍片结构302的剩余部分暴露。第二鳍片结构蚀刻工艺可通过干法等离子体蚀刻工艺执行，且可以是取决于时间的各向异性蚀刻工艺。第一鳍片结构302也可作为用于停止第二鳍片结构蚀刻工艺的终点材料。用于形成等离子体以选择性蚀刻第一鳍片结构302的适合前体包括含氟碳化合物气体(诸如CF4、CHF3)与含氯气体(诸如Cl2与类似物)。一个实施例中，未掩蔽的区域906中的第二鳍片结构702可于选择性蚀刻腔室中被蚀刻，该选择性蚀刻腔室诸如腔室108a-108b中的一个。
图18描绘基板202的部分剖面视图，该基板202具有硬掩模移除工艺与电介质沉积工艺之后形成于该基板202上的第二鳍片结构702与第三鳍片结构1002。可移除硬掩模层902(显示于图17中)，以暴露第二鳍片结构702。硬掩模层902可通过选择性干法等离子体蚀刻工艺移除，该选择性干法等离子体蚀刻工艺类似关于图12所述的硬掩模层移除工艺。硬掩模层902已移除后，可利用关于图5所述的工艺将介电层502沉积在第三凹部802与第四凹部中。
图19描绘基板202的部分剖面视图，该基板202具有电介质蚀刻工艺之后形成于该基板202上的第二鳍片结构702与第三鳍片结构1002。该电介质蚀刻工艺类似关于图6所述的工艺。第二鳍片结构702可适合用于形成CMOS器件中的Pfet结构且第三鳍片结构1002可适合用于形成CMOS器件中的Nfet结构。如图所描绘，第二鳍片结构702与第三鳍片结构1002两者都无需利用多重图案化光刻技术而维持第二节距尺寸404。此外，用于形成鳍片结构的材料可用最小化或防止结晶位错与不匹配的方式从硅材料转变成三五族材料，同时形成适合的Pfet结构与Nfet结构。
虽然前述内容涉及本公开的实施例，但可不背离本公开的基本范围设计本公开的其他与进一步的实施例，且本公开的范围由随后的权利要求确定。

Claims (15)

1.一种用于形成FinFET结构的方法，包括下述步骤：
在基板上形成至少第一心轴结构与第二心轴结构，所述第一心轴结构与所述第二心轴结构具有第一节距尺寸，其中所述第一心轴结构与所述第二心轴结构限定凹部，所述凹部位于所述第一心轴结构与所述第二心轴结构之间；
将第一鳍片材料层共形地沉积在所述凹部内；
移除所述第一心轴结构与所述第二心轴结构，而形成至少第一鳍片结构与第二鳍片结构，所述第一鳍片结构与所述第二鳍片结构具有小于所述第一节距尺寸的第二节距尺寸；以及
将介电层沉积于所述第一鳍片材料层与所述基板上。
2.如权利要求1所述的方法，其中所述第一节距尺寸介于25nm与55nm之间。
3.如权利要求2所述的方法，其中所述第二节距尺寸介于10nm与30nm之间。
4.如权利要求1所述的方法，其中所述第一心轴结构与所述第二心轴结构是由一材料形成，所述材料选自由硅、硅锗、锗、以及三五族材料所构成的群组。
5.如权利要求4所述的方法，其中所述第一鳍片材料选自由硅、硅锗、锗、以及三五族材料所构成的群组。
6.如权利要求5所述的方法，其中所述第一鳍片材料是硅锗材料。
7.一种形成半导体器件的方法，包括下述步骤：
于基板上形成具有侧壁的多个心轴结构；
将第一鳍片材料沉积在所述多个心轴结构的所述侧壁上，以形成多个第一鳍片结构；
移除所述多个心轴结构；
在所述多个第一鳍片结构的侧壁上沉积第二鳍片材料，以形成多个第二鳍片结构；
移除所述多个第一鳍片结构；
在所述多个第二鳍片结构的区域上沉积掩模；
于未掩蔽的区域中将第三鳍片材料沉积在所述多个第二鳍片结构的侧壁上，以形成多个第三鳍片结构；
从所述未掩蔽的区域移除所述多个第二鳍片结构；以及
移除所述掩模。
8.如权利要求7所述的方法，其中所述多个心轴结构是由硅形成。
9.如权利要求8所述的方法，其中所述第一鳍片材料包括硅锗。
10.如权利要求9所述的方法，其中所述第二鳍片材料包括锗。
11.如权利要求10所述的方法，其中所述第三鳍片材料包括三五族材料。
12.如权利要求7所述的方法，其中所述掩模包括氮化硅材料。
13.一种形成半导体器件的方法，包括下述步骤：
在第一材料移除腔室中蚀刻基板以形成多个心轴结构；
在第一材料沉积腔室中在所述基板上沉积第一鳍片材料；
在所述第一材料移除腔室中移除所述多个心轴结构；
在第二材料沉积腔室中于所述基板上沉积氧化物材料；
在所述第一材料移除腔室中移除所述氧化物材料的一部分；
在所述第一材料沉积腔室中于所述基板上沉积第二鳍片材料；
于第二材料移除腔室中移除所述第一鳍片材料；
在第三材料沉积腔室中于所述基板上沉积掩模材料；
在所述第一材料沉积腔室中于所述基板上沉积第三鳍片材料；
在所述第二材料移除腔室中移除所述第二鳍片材料；以及
在第三材料移除腔室中移除所述掩模材料。
14.如权利要求13所述的方法，其中所述基板于所述第一材料移除腔室、所述第二材料移除腔室、以及所述第三材料移除腔室之间不打破真空地移送。
15.如权利要求13所述的方法，其中所述第一材料移除腔室、所述第二材料移除腔室、以及所述第三材料移除腔室被配置成通过干法等离子体蚀刻工艺选择性移除材料，以及其中沉积所述第一鳍片材料、沉积所述第二鳍片材料、及沉积所述第三鳍片材料在外延沉积腔室中执行。
CN201580059711.9A 2014-09-12 2015-07-27 自对准置换鳍片的形成 Active CN107078060B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/484,645 US9209279B1 (en) 2014-09-12 2014-09-12 Self aligned replacement fin formation
US14/484,645 2014-09-12
PCT/US2015/042196 WO2016039869A1 (en) 2014-09-12 2015-07-27 Self aligned replacement fin formation

Publications (2)

Publication Number Publication Date
CN107078060A true CN107078060A (zh) 2017-08-18
CN107078060B CN107078060B (zh) 2021-04-02

Family

ID=54708391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059711.9A Active CN107078060B (zh) 2014-09-12 2015-07-27 自对准置换鳍片的形成

Country Status (6)

Country Link
US (2) US9209279B1 (zh)
JP (1) JP6723227B2 (zh)
KR (1) KR102370595B1 (zh)
CN (1) CN107078060B (zh)
TW (2) TWI649878B (zh)
WO (1) WO2016039869A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199885A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 鳍片结构及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530701B2 (en) * 2014-12-18 2016-12-27 International Business Machines Corporation Method of forming semiconductor fins on SOI substrate
WO2017052905A1 (en) * 2015-09-22 2017-03-30 Applied Materials, Inc. Apparatus and method for selective deposition
US9779943B2 (en) 2016-02-25 2017-10-03 Globalfoundries Inc. Compensating for lithographic limitations in fabricating semiconductor interconnect structures
US9818623B2 (en) 2016-03-22 2017-11-14 Globalfoundries Inc. Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
TWI699885B (zh) * 2016-03-22 2020-07-21 聯華電子股份有限公司 半導體結構與其製作方法
US9691626B1 (en) 2016-03-22 2017-06-27 Globalfoundries Inc. Method of forming a pattern for interconnection lines in an integrated circuit wherein the pattern includes gamma and beta block mask portions
KR102272315B1 (ko) * 2016-04-25 2021-07-01 어플라이드 머티어리얼스, 인코포레이티드 수평 게이트 올어라운드 디바이스 나노와이어 에어 갭 스페이서 형성
US9691775B1 (en) * 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same
KR102328551B1 (ko) * 2016-04-29 2021-11-17 도쿄엘렉트론가부시키가이샤 복수의 재료의 층을 이용하여 기판을 패터닝하는 방법
US10559501B2 (en) 2016-09-20 2020-02-11 Qualcomm Incorporated Self-aligned quadruple patterning process for Fin pitch below 20nm
US9818640B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines
US9786545B1 (en) 2016-09-21 2017-10-10 Globalfoundries Inc. Method of forming ANA regions in an integrated circuit
US9818641B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines
US20180114699A1 (en) * 2016-10-20 2018-04-26 Tokyo Electron Limited Method for Self-Aligned Cutting of Single Fins
US9852986B1 (en) 2016-11-28 2017-12-26 Globalfoundries Inc. Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit
US10002786B1 (en) 2016-12-15 2018-06-19 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
US9887127B1 (en) 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10043703B2 (en) 2016-12-15 2018-08-07 Globalfoundries Inc. Apparatus and method for forming interconnection lines having variable pitch and variable widths
US9812351B1 (en) 2016-12-15 2017-11-07 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned continuity cuts
US10439047B2 (en) 2018-02-14 2019-10-08 Applied Materials, Inc. Methods for etch mask and fin structure formation
US10204781B1 (en) 2018-02-14 2019-02-12 Applied Materials, Inc. Methods for bottom up fin structure formation
US10629436B2 (en) 2018-04-12 2020-04-21 International Business Machines Corporation Spacer image transfer with double mandrel
TW201946112A (zh) * 2018-04-24 2019-12-01 美商應用材料股份有限公司 移除高深寬比結構中的ⅲ-v材料的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075380A1 (en) * 2005-09-30 2007-04-05 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device
CN102479754A (zh) * 2010-11-23 2012-05-30 台湾积体电路制造股份有限公司 调节集成电路中鳍片宽度的方法
US20130230953A1 (en) * 2012-03-02 2013-09-05 Gaku Sudo Method for manufacturing semiconductor device
US8586449B1 (en) * 2012-08-14 2013-11-19 International Business Machines Corporation Raised isolation structure self-aligned to fin structures
US20140213033A1 (en) * 2013-01-29 2014-07-31 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finfet semiconductor devices
CN104218086A (zh) * 2013-05-31 2014-12-17 国际商业机器公司 具有共面形貌的多高度finfet

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
KR20080023814A (ko) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR101368544B1 (ko) * 2007-05-14 2014-02-27 마이크론 테크놀로지, 인크. 간이화한 피치 더블링 프로세스 플로우
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US8937353B2 (en) * 2010-03-01 2015-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Dual epitaxial process for a finFET device
US8450833B2 (en) * 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
US8513131B2 (en) * 2011-03-17 2013-08-20 International Business Machines Corporation Fin field effect transistor with variable channel thickness for threshold voltage tuning
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
US9177820B2 (en) * 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US9431267B2 (en) * 2012-12-03 2016-08-30 Applied Materials, Inc. Semiconductor device processing tools and methods for patterning substrates
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US9224654B2 (en) * 2013-11-25 2015-12-29 International Business Machines Corporation Fin capacitor employing sidewall image transfer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075380A1 (en) * 2005-09-30 2007-04-05 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device
CN102479754A (zh) * 2010-11-23 2012-05-30 台湾积体电路制造股份有限公司 调节集成电路中鳍片宽度的方法
US20130230953A1 (en) * 2012-03-02 2013-09-05 Gaku Sudo Method for manufacturing semiconductor device
US8586449B1 (en) * 2012-08-14 2013-11-19 International Business Machines Corporation Raised isolation structure self-aligned to fin structures
US20140213033A1 (en) * 2013-01-29 2014-07-31 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finfet semiconductor devices
CN104218086A (zh) * 2013-05-31 2014-12-17 国际商业机器公司 具有共面形貌的多高度finfet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199885A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 鳍片结构及其制造方法
CN111199885B (zh) * 2018-11-20 2023-05-16 南亚科技股份有限公司 鳍片结构及其制造方法

Also Published As

Publication number Publication date
KR102370595B1 (ko) 2022-03-03
WO2016039869A1 (en) 2016-03-17
JP2017532779A (ja) 2017-11-02
TW201836155A (zh) 2018-10-01
JP6723227B2 (ja) 2020-07-15
KR20170051518A (ko) 2017-05-11
TWI649878B (zh) 2019-02-01
US9209279B1 (en) 2015-12-08
TW201613103A (en) 2016-04-01
TWI663735B (zh) 2019-06-21
US9373546B2 (en) 2016-06-21
US20160079126A1 (en) 2016-03-17
CN107078060B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN107078060A (zh) 自对准置换鳍片的形成
JP7266068B2 (ja) 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
JP6950096B2 (ja) 半導体装置の製造方法及びプラズマ処理装置
US9530637B2 (en) Fin structure formation by selective etching
CN109643639B (zh) 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
JP7241705B2 (ja) 半導体製造における金属ドープ炭素系ハードマスクの除去
EP2378543B1 (en) Method of forming semiconductor patterns
CN109923642A (zh) 用于自对准图案化的方法
TWI352387B (en) Etch methods to form anisotropic features for high
US10366928B2 (en) Hybridization fin reveal for uniform fin reveal depth across different fin pitches
US20160049307A1 (en) Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques
CN107278324A (zh) 用于图案化的掩模蚀刻
CN103210480A (zh) 超高选择性的掺杂非晶碳可剥除硬掩模的开发与集成
CN108231759A (zh) 半导体结构
CN107731666A (zh) 双重图形化的方法
US10741393B2 (en) Methods for bottom up fin structure formation
CN102034704B (zh) 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法
US9991129B1 (en) Selective etching of amorphous silicon over epitaxial silicon
US9095995B2 (en) Method of forming multiple patterning spacer structures
JP2023017773A (ja) Ｄｒａｍ ｓｔｉアクティブカットパターニングへのマルチカラーアプローチ
CN115732459A (zh) 具有不同尺寸的接触点的半导体元件及其制备方法
CN106960796A (zh) 形成半导体结构的方法
KR102135769B1 (ko) 에칭 마스크 및 핀 구조 형성을 위한 방법들
TW202349493A (zh) 多晶半導體的蝕刻
JP2010093158A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhang Cheng

Inventor after: Zhong Hua

Inventor before: Zhang Cheng

Inventor before: Zhong Hua

Inventor before: J - Zalman Terry

GR01 Patent grant
GR01 Patent grant