CN102479754A - 调节集成电路中鳍片宽度的方法 - Google Patents

调节集成电路中鳍片宽度的方法 Download PDF

Info

Publication number
CN102479754A
CN102479754A CN2011103507527A CN201110350752A CN102479754A CN 102479754 A CN102479754 A CN 102479754A CN 2011103507527 A CN2011103507527 A CN 2011103507527A CN 201110350752 A CN201110350752 A CN 201110350752A CN 102479754 A CN102479754 A CN 102479754A
Authority
CN
China
Prior art keywords
mandrel
fin
distance piece
type
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103507527A
Other languages
English (en)
Other versions
CN102479754B (zh
Inventor
王建勋
张智胜
林以唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102479754A publication Critical patent/CN102479754A/zh
Application granted granted Critical
Publication of CN102479754B publication Critical patent/CN102479754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种方法包括在半导体衬底的表面上生长多个平行的芯轴，每个芯轴具有至少两个横向上相对的侧壁和预定的宽度。方法还包括在芯轴的侧壁上形成第一类型的间隔件，其中两个相邻芯轴之间的第一类型间隔件通过间隙分离。调节预定的芯轴宽度至合并相邻第一类型间隔件之间的间隙以形成第二类型间隔件。除去芯轴以由第一类型间隔件形成第一类型鳍片，而且由两个相邻芯轴之间的间隔件形成第二类型鳍片。第二类型鳍片比第一类型鳍片更宽。

Description

调节集成电路中鳍片宽度的方法
本发明是关于以下普通申请的美国专利申请，其全部内容通过引用结合到本文中作为参考：2010年11月19日提交的名称为“从集成电路中的鳍片形成计量结构的方法”的美国专利申请第12/949,881号(代理人卷号24061.1573)；和2010年11月23日提交的名称为“形成集成电路中鳍片的器件和方法”的美国专利申请第12/952,376(代理人卷号24061.1574)。
技术领域
本发明涉及调节集成电路中鳍片宽度的方法。
背景技术
本发明是大体上关于半导体生产，更具体地说，是关于集成电路器件和形成这些器件的方法。
半导体产业的目标仍然是更高的密度，更高的性能，和更低的成本。器件尺寸的按比例缩小是达到这些目标的主要工具。然而，按比例缩小超过100nm工艺技术代本身具有许多困难，如栅极氧化物厚度，源极和漏极掺杂深度，和电流密度。这些困难带来了新的器件结构以改进现有的金属氧化物半导体场效应晶体管(MOSFET)器件。一些这些新的器件包括多栅极MOSFET器件。鳍片场效应晶体管(FinFET)是一种沟道形成为垂直鳍片的多栅极器件。多个栅极形成在垂直鳍片的上方并且沿着垂直鳍片的边。FinFET允许沟道长度的范围并且为栅极结构提供更宽的工艺窗口。FinFET器件一般包括高纵横比半导体鳍片，其中形成了晶体管的沟道和源极/漏极区域。FinFET中沟道和源极/漏极区域的增加的表面积带来了更快，更可靠和更好控制的半导体晶体管器件。这些优点在各个类型的半导体器件中发现了许多新应用。
制造FinFET器件的工艺使用严格的工艺控制，包括在接触着陆的领域。例如，需要利用薄垂直鳍片沟道或凸起的源极/漏极阱增强线重叠接触孔。当水平的和垂直的栅极线共存在多栅极FinFET结构中时，接触着陆的工艺控制变得更难。
因此，需要改进鳍片结构和FinFET集成电路的其它方面。
发明内容
针对现有技术的缺陷，本发明提供了一种形成半导体FinFET器件中鳍片的方法。在一个实施例中，方法包括生长多个平行的芯轴在半导体衬底的表面上，每个芯轴具有至少两个横向上相对的侧壁和预定的宽度。方法还包括在芯轴的侧壁上形成第一类型的间隔件，其中两个相邻的芯轴之间的第一类型间隔件通过间隙分离。调节预定的芯轴宽度以合并相邻第一类型间隔件之间的间隙从而形成第二类型的间隔件。除去芯轴以从第一类型的间隔件形成第一类型的鳍片，并且从两个相邻芯轴之间的间隔件形成第二类型的鳍片。第二类型的鳍片比第一类型的鳍片更宽。
根据本发明所述的方法，还包括：在所述第一类型的鳍片上形成栅极介电层；以及在所述栅极介电层上形成栅极电极，其中所述栅极电极的方向与所述栅极电极下方的所述第一类型鳍片的方向垂直。
根据本发明所述的方法，还包括：在所述第二类型鳍片的上方形成接触介电层；以及在所述接触介电层中形成接触孔，其中所述接触孔与所述第二类型鳍片之一连接。
根据本发明所述的方法，还包括：在所述半导体衬底中提供源极区域和漏极区域，其中所述源极区域和漏极区域与所述第一类型鳍片连接。
根据本发明所述的方法，还包括：在所述半导体衬底中提供源极区域和漏极区域，其中所述源极区域和漏极区域与所述第二类型鳍片连接。
根据本发明所述的方法，还包括：在所述半导体衬底中提供阱连接线，其中所述阱连接线与所述第二类型鳍片连接。
根据本发明所述的方法，其中每个所述芯轴在第一方向上延伸并且在垂直于所述第一方向的第二方向上与另一个芯轴间隔分离。
根据本发明所述的方法，还包括在第二方向上延伸的芯轴，其中所述第二方向与所述第一方向垂直。
在另一个实施例中，方法包括在半导体衬底的表面上形成第一芯轴，第二芯轴，和第三芯轴，每个芯轴具有至少两个横向上相对地侧壁和第一宽度。第一芯轴和第二芯轴互相邻近，第三芯轴远离第一芯轴或第二芯轴。方法还包括在三个芯轴的侧壁上形成间隔件，其中第一邻近芯轴和第二邻近芯轴之间的间隔件通过间隙分离。调节第一宽度以合并第一相邻芯轴和第二相邻芯轴之间的间隔件之间的间隙。移去芯轴以从第一芯轴和第二芯轴之间的间隔件形成第一鳍片，和从第三芯轴的间隔件形成第二鳍片。
根据本发明所述的方法，其中所述第一鳍片的尺寸是所述第二鳍片的尺寸的两倍。
根据本发明所述的方法，还包括：在所述第一鳍片上形成栅极介电层；以及在所述栅极介电层上形成栅极电极，其中所述栅极电极的方向与所述第一鳍片的方向垂直。
根据本发明所述的方法，还包括：在所述第二鳍片上方形成介电层；在所述介电层中形成孔；以及形成与所述第二鳍片的电连接并且穿过所述孔。
根据本发明所述的方法，还包括：在所述半导体衬底中提供源极区域和漏极区域，其中所述源极区域和漏极区域与所述第一鳍片连接。
根据本发明所述的方法，还包括：在所述半导体衬底中提供源极区域和漏极区域，其中所述源极区域和漏极区域与所述第二鳍片连接。
根据本发明所述的方法，还包括：在所述半导体衬底中提供阱连接线，其中所述阱连接线与所述第二鳍片连接。
根据本发明所述的方法，其中每个所述第一芯轴和所述第二芯轴在第一方向上延伸并且互相平行，而且其中所述第三芯轴在垂直于所述第一方向的第二方向上延伸。
本发明也描述了一种集成电路器件。在一个实施例中，器件包括衬底和衬底上的第一鳍片和第二鳍片。第一鳍片的宽度是第二鳍片的宽度的约两倍。器件也包括第一鳍片上的栅极介电层和栅极介电层上的栅极电极。栅极电极的方向与第一鳍片的方向垂直。
根据本发明所述的集成电路器件，还包括：在所述第二鳍片上方的介电层；在所述介电层中的孔；和与所述第二鳍片的电连接，并且所述电连接穿过所述孔。
根据本发明所述的集成电路器件，还包括：在所述半导体衬底中的第一源极区域和第二源极区域和第一漏极区域和第二漏极区域，其中所述第一源极和所述第一漏极区域与所述第一鳍片连接，并且所述第二源极和所述第二漏极区域与所述第二鳍片连接。
根据本发明所述的集成电路器件，还包括：在所述半导体衬底中的阱连接线，其中所述阱连接线与所述第二鳍片连接。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A是FinFET器件中使用的芯轴和间隔件阵列的横截面。图1B示出了对应于图1A的芯轴和间隔件阵列的顶视图。图1C是由图1A和图1B所示芯轴和间隔件的阵列带来的鳍片结构阵列的顶视图。
图2A和图2B是根据本发明的特定实施例的，当应用合并的间隔件技术时平行的芯轴和间隔件的阵列的横截面和顶视图。
图3A和图3B是由图2A和图2B所示芯轴和合并的间隔件阵列导致的更宽鳍片结构阵列的横截面和顶视图。
图4A是带有FinFET器件中使用的L形阵列和T形阵列的接触互连的顶视图。图4B示出沿着图4A中X-X’切割线所截取的带有L形和T形鳍片阵列的接触连接的横截面视图。
图5A是根据本发明的一些实施例，示出当应用合并的间隔件技术时带有FinFET器件中使用的L形和T形阵列的接触互连的顶视图，而图5B是沿着图5A中Y-Y’切割线所截取的带有L形和T形鳍片阵列的接触连接的横截面视图。
图6根据本发明的一些实施例，比较了具有薄鳍片结构的接触互连结构和当应用合并的间隔件技术时具有较宽鳍片结构的另一个接触互连结构。
图7根据本发明的各种实施例，比较了建立在薄鳍片结构上的双极结晶体管(BJT)发射极环和另一个当应用合并的间隔件技术时建立在拓宽的鳍片结构上的BJT发射极环。
具体实施方式
据了解为了实施本发明的不同部件，以下描述提供了许多不同的实施例。以下描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。另外，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成在第一部件和第二部件之间的实施例，使得第一和第二部件不直接接触。为了简明可以以不同的比例任意地绘制各个部件。另外，本发明可能在各个实例中重复参考数字和/或字母。这种重复只是为了简明的目的且其本身并不指定各个实施例和/或所讨论的结构之间的关系。所讨论的具体实施例仅仅是说明性的且并不限定本发明的范围。
鳍片场效应晶体管(FinFETs)使用可以以多种方法形成的基本矩形的鳍片结构。在第一方法中，通过首先沉积硬掩模层在体硅上将衬底上的体硅蚀刻成矩形鳍片形状。硬掩模形成覆盖鳍片顶部的图案。然后蚀刻体硅以形成被硬掩模层覆盖的区域之间的沟槽。通过沉积介电材料(通常是氧化硅)到沟槽中将沟槽形成为浅沟槽隔离(STI)部件。通常过量地沉积介电材料以完全覆盖鳍片和部分地覆盖未被除去的硬掩模层。平坦化介电材料降低到鳍片/硬掩模的顶表面，然后蚀刻到低于鳍片顶部的水平使得一部分鳍片突出在STI之上。
在第二方法中，通过沉积STI层和在STI层中蚀刻沟槽首先将STI部件形成在体硅材料上。STI部件之间的沟槽底部是暴露的体硅。通过使用例如外延工艺将硅生长在沟槽中从而形成鳍片。一旦达到所需的鳍片高度，则蚀刻STI到低于鳍片顶部的水平从而暴露一部分鳍片。体硅材料可以是硅衬底或沉积的硅，如在SOI和下层硅衬底之间具有阻挡氧化物(BOX)层的绝缘体上硅(SOI)。
以上两种方法都使用了处于所需鳍片尺寸的光掩模工艺，所述所需鳍片尺寸通常处于或超过了目前光刻技术的限制。随着降低器件尺寸的需求增加，发展了第一方法的变化，其中将拉长的芯轴用作用于蚀刻到体硅中的硬掩模，移去芯轴后在芯轴的两个侧边处留下成为鳍片的薄间隔件。图1A和图1B中描述了芯轴/间隔件工艺。
参考图1A-1C，半导体衬底110，如硅衬底，或硅上氧化物衬底。衬底包括芯轴阵列。通过光刻和蚀刻工艺形成芯轴121，122，123，124，和125。芯轴以节距101隔开并且具有宽度102。然后围绕每个芯轴121，122，123，124和125沉积共形的间隔件材料以形成间隔件阵列。在本实施例中，间隔件阵列由硬掩模材料制成，并且间隔件侧壁131，132a，132b，133a，133b，134a，134b，135a，135b和136比芯轴121，122，123，124和125的宽度薄。在本实施例中，选择芯轴阵列的间距和宽度使得一对相邻的芯轴结构的相对侧壁以约为芯轴的宽度102的距离互相分离。可以看出，芯轴121，122，123，124，和125被分别夹在间隔件侧壁131和132a，132b和133a，133b和134a，134b和135a，135b和136之间。
然后在随后的蚀刻操作中移去间隔件之间的芯轴121，122，123，124，和125从而只留下间隔件，现称为鳍片结构。可以理解，鳍片结构可以用作硬掩模用于蚀刻下面的硅层，形成其它的鳍片结构。使用芯轴/间隔件方法，鳍片结构131，132a，132b，133a，133b，134a，134b，135a，135b，和136很薄并且互相靠紧而且可以不使用困难的光刻工艺来形成。因此形成的鳍片结构在节距151处具有宽度152(图1C)，节距151可以是芯轴节距101的一半。例如，芯轴节距从20nm变化到200nm，芯轴宽度从10nm变化到100nm，而且鳍片宽度从5nm变化到80nm。在FinFET工艺中，垂直的鳍片结构是形成二重，三重，和多重栅极晶体管的栅极沟道的构件。
可能还需要形成不同宽度的鳍片结构。例如，许多电路元件可能为各种可能受益于多尺寸鳍片结构的垂直结构使用各种横向尺寸。另外，可能需要在以上芯轴和间隔件工艺中形成的鳍片结构在连接线的顶表面上提供相对大的接触着陆面积。另外，可能需要改进源极和漏极结构中的阱增强，同时也需要改进双极结晶体管(BJT)集成电路的发射极效率。
以下讨论上述方法的改进以满足一个或多个以上列举的需求。还需要改进以保持鳍片密度在现有晶体管结构的范围内。另外，可能不需要制造新的光掩模，尤其是对现有产品。因此，需要避免产生新的光掩模，并且需要形成FinFETs在现有晶体管结构的范围内因此其它层的布局不受影响。
现参考2A-2B，提供了一种在半导体衬底210如硅衬底或硅上氧化物衬底中制造鳍片结构的方法。为了引用，将所述方法称为间隔件合并(融合)工艺。通过光刻和蚀刻工艺形成芯轴221，222，223，224，225的阵列。基于对具体鳍片尺寸的器件要求，将芯轴阵列设计成具有适于形成所需鳍片的节距201和宽度202。然后围绕芯轴221，222，223，224，和225沉积共形间隔件材料。共形间隔件阵列通常由硬掩模材料制成。另外，间隔件侧壁231，232a，232b，233a，233b，234a，234b，235a，235b，和236比芯轴221，222，223，224，和225的宽度薄。可以设计芯轴阵列的节距和宽度使得一对相邻的芯轴结构的相邻的相对侧壁实际上接触并且合并成一个结构。如图2B所示，芯轴221，222，223，224，和225分别被夹在间隔件侧壁231和232a，232b和233a，233b和234a，234b和235a，235b和236之间。将相对的侧壁232a和232b，233a和233b，234a和234b，和235a和235b分别互相非常接近地排布，或分别互相接触。
现参考图3A-图3B，然后在随后的蚀刻操作中除去间隔件之间的芯轴材料从而只留下间隔件，现将所述间隔件称为所需的鳍片结构。由连接相邻的间隔件232a和232b，233a和233b，234a和234b，235a和235b分别形成鳍片结构232，233，234，和235。如图3B所示，因此形成的鳍片232，233，234和235在节距251处具有更宽的宽度252，节距251与芯轴节距201相同。同时，鳍片结构231和236不与其它间隔件合并；因此鳍片结构231和236的鳍片宽度不变。节距251在整个工艺的器件布局允许的范围内变化。例如，芯轴节距可以从20nm变化到200nm，芯轴的宽度可以从10nm变化到100nm，而且鳍片宽度从5nm变化到180nm。可以将较宽的垂直鳍片结构用于形成为了阱增强、为了Fin IC电路中的接触着陆焊盘、为了BJT发射极沟道的连接线，和其它需要较宽鳍片的应用。
参考图4A-图4B，提供了L形状和T形状的间隔件阵列。使用与图1A，图1B和图1C中相似的芯轴和间隔件工艺制造水平鳍片401，402，403和垂直鳍片404，405，和406。根据它们在布局中的形状，鳍片404是L形鳍片，而405和406是T形鳍片。接触421和422分别覆盖在鳍片404和406上。每个鳍片404和406形成如图4B所示的接触着陆表面421a和422a。鳍片401，402和403的横向尺寸形成FinFETs的栅极沟道，因此它们可能是合适的并且不需要任何改变。然而，连接线鳍片404和406的横向尺寸太薄以至于不能形成好的接触着陆。
参考图5A-图5B，提供了L形间隔件和T形间隔件的另一个阵列。使用间隔件合并工艺制造水平鳍片501，502，503和垂直鳍片504和505。根据布局中它们的形状，鳍片504是L形鳍片而505是T形鳍片。接触521和522分别覆盖在鳍片504和505上。鳍片504和505是线，每一个形成如图5B所示的接触着陆表面521a和522a。放大图5A中的方框550以示出中间布局，接触521覆盖在顶部上之前，所述中间布局具有一对相邻的芯轴551和552和它们的合并间隔件504a和504b。图5B示出沿着图5A中的Y-Y’虚线切割线截取的带有L形间隔件和T形间隔件的阵列的横截面视图。鳍片501，502和503的横向尺寸保持狭窄以形成FinFETs的栅极沟道。连接线鳍片504和505的横向尺寸是单鳍片504a和504b的两倍，因此给521a和522a带来改进的接触着陆面积。
参考图6，示出了具有薄鳍片结构的接触连接结构600和具有较宽鳍片结构的接触连接结构650。可以使用上述合并间隔件技术制作鳍片结构。较窄的鳍片结构601形成带有接触610，611，612，613和614的连接，其中接触着陆受到鳍片线601的横向宽度的限制。然而，接触连接结构650具有较宽的鳍片结构651从而为接触660，661，662，663，和664提供接触着陆面积。图6中的方框651示出在接触660，661，662，663，和664覆盖在线651的顶表面上之前，具有一对相邻的芯轴655和656以及它们的合并间隔件651a和651b的中间布局。结果，连接线鳍片651的横向尺寸是单鳍片651a和651b的两倍从而形成改进的接触着陆。
图7比较了根据以上讨论的两个方法建立的双极结晶体管(BJT)的不同发射极环布局。双极结晶体管是集电极-基极-发射极三端晶体管，其电荷流取决于从两个不同电荷浓度区域跨过结的电荷载体的双向扩散。
通过图1的方法形成的布局700示出由四个薄鳍片结构边710，711，712，和713形成的发射极环。建立在发射极环上的其它晶体管元件未示出。重掺杂BJT发射极以增加发射极注射效率。为了高电流目标，大部分注射入发射极-基极结的载体来自发射极。因此，集成BLT电路中的发射极注射电流720，721，722，723可能受到窄发射极鳍片710，711，712，和713的限制因为鳍片尺寸一直在缩小。
在通过间隔件合并工艺形成的布局750中，集成BJT电路中的发射极注射电流770，771，772，和773从加宽的发射极鳍片760，761，762，和763大幅增加。使用上述合并间隔件技术形成较宽的鳍片760，761，762，和763。较宽的发射极鳍片的结果是，750中的BJT发射极效率被改进。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (10)

1.一种方法，包括：
在半导体衬底的表面上生长多个平行的芯轴，每个芯轴具有至少两个横向上相对的侧壁和预定的宽度；
在所述芯轴的所述侧壁上形成第一类型的间隔件，其中在两个相邻芯轴之间的所述第一类型的间隔件隔开一间隙；
调节所述预定的芯轴宽度以合并位于所述相邻的第一类型间隔件之间的所述间隙从而形成第二类型的间隔件；以及
除去所述芯轴以由所述第一类型的间隔件形成第一类型的鳍片，和由两个相邻的芯轴之间的间隔件形成第二类型的鳍片，其中所述第二类型的鳍片比所述第一类型的鳍片更宽。
2.根据权利要求1所述的方法，还包括：
在所述第一类型的鳍片上形成栅极介电层；以及
在所述栅极介电层上形成栅极电极，其中所述栅极电极的方向与所述栅极电极下方的所述第一类型鳍片的方向垂直。
3.根据权利要求1所述的方法，还包括：
在所述第二类型鳍片的上方形成接触介电层；以及
在所述接触介电层中形成接触孔，其中所述接触孔与所述第二类型鳍片之一连接。
4.根据权利要求1所述的方法，还包括：
在所述半导体衬底中提供源极区域和漏极区域，其中所述源极区域和漏极区域与所述第一类型鳍片连接。
5.根据权利要求1所述的方法，还包括：
在所述半导体衬底中提供源极区域和漏极区域，其中所述源极区域和漏极区域与所述第二类型鳍片连接。
6.根据权利要求1所述的方法，还包括：
在所述半导体衬底中提供阱连接线，其中所述阱连接线与所述第二类型鳍片连接。
7.根据权利要求1所述的方法，其中每个所述芯轴在第一方向上延伸并且所述芯轴在垂直于所述第一方向的第二方向上彼此隔开。
8.根据权利要求7所述的方法，还包括在第二方向上延伸的芯轴，其中所述第二方向与所述第一方向垂直。
9.一种方法，包括：
在半导体衬底的表面上形成第一芯轴，第二芯轴，和第三芯轴，每个芯轴具有至少两个横向上相对的侧壁和第一宽度，所述第一芯轴和所述第二芯轴互相邻近，所述第三芯轴远离所述第一芯轴或所述第二芯轴；
在全部三个芯轴的所述侧壁上形成间隔件，其中相邻的所述第一芯轴和所述第二芯轴之间的所述间隔件隔开一间隙；
将所述第一宽度调节为第二宽度，从而合并相邻的所述第一芯轴和所述第二芯轴之间的所述间隔件之间的间隙；以及
除去所述芯轴从而由所述第一芯轴和所述第二芯轴之间的间隔件形成第一鳍片，并且由所述第三芯轴的间隔件形成第二鳍片。
10.一种集成电路器件包括：
衬底；
在所述衬底上的第一鳍片和第二鳍片，其中所述第一鳍片的宽度大约是所述第二鳍片的两倍；
在所述第一鳍片上的栅极介电层；和
在所述栅极介电层上的栅极电极，其中所述栅极电极的方向与所述第一鳍片的方向垂直。
CN201110350752.7A 2010-11-23 2011-11-08 调节集成电路中鳍片宽度的方法 Active CN102479754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/952,376 US8633076B2 (en) 2010-11-23 2010-11-23 Method for adjusting fin width in integrated circuitry
US12/952,376 2010-11-23

Publications (2)

Publication Number Publication Date
CN102479754A true CN102479754A (zh) 2012-05-30
CN102479754B CN102479754B (zh) 2015-12-16

Family

ID=46063546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110350752.7A Active CN102479754B (zh) 2010-11-23 2011-11-08 调节集成电路中鳍片宽度的方法

Country Status (2)

Country Link
US (1) US8633076B2 (zh)
CN (1) CN102479754B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206264A (zh) * 2015-02-26 2016-12-07 台湾积体电路制造股份有限公司 用于增加工艺裕度的鳍图案化方法
KR20170051518A (ko) * 2014-09-12 2017-05-11 어플라이드 머티어리얼스, 인코포레이티드 자기 정렬식 대체 핀 형성
US11145761B2 (en) 2015-05-11 2021-10-12 Applied Materials, Inc. Horizontal gate all around and FinFET device isolation

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357569B2 (en) 2009-09-29 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating finfet device
US8110466B2 (en) 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8942030B2 (en) 2010-06-25 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM cell circuit
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
DE102010064283B4 (de) * 2010-12-28 2012-12-27 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines selbstjustierten Steg-Transistors auf einem Vollsubstrat durch eine späte Stegätzung
US8796124B2 (en) 2011-10-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Doping method in 3D semiconductor device
CN103531467B (zh) * 2012-07-02 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US8822320B2 (en) 2012-11-20 2014-09-02 International Business Machines Corporation Dense finFET SRAM
US8716156B1 (en) * 2013-02-01 2014-05-06 Globalfoundries Inc. Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process
US9412601B2 (en) 2013-03-15 2016-08-09 Infineon Technologies Dresden Gmbh Method for processing a carrier
US8975129B1 (en) * 2013-11-13 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9034723B1 (en) * 2013-11-25 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
CN104299914B (zh) * 2014-08-08 2018-06-01 武汉新芯集成电路制造有限公司 FinFET的制造方法
US9305845B2 (en) 2014-09-04 2016-04-05 International Business Machines Corporation Self-aligned quadruple patterning process
US9536739B2 (en) 2014-10-28 2017-01-03 International Business Machines Corporation Self-cut sidewall image transfer process
KR102326376B1 (ko) 2014-11-28 2021-11-17 삼성전자주식회사 키 패턴들의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102170701B1 (ko) * 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
KR20160143942A (ko) 2015-06-04 2016-12-15 삼성전자주식회사 반도체 소자의 제조 방법
US9882028B2 (en) * 2016-06-29 2018-01-30 International Business Machines Corporation Pitch split patterning for semiconductor devices
US10707115B2 (en) 2018-02-27 2020-07-07 International Business Machines Corporation Dry fin reveal without fin damage
CN113066724B (zh) * 2021-03-15 2022-07-05 泉芯集成电路制造(济南)有限公司 一种鳍式场效应晶体管及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042542A1 (en) * 1996-04-26 2003-03-06 Shigeto Maegawa Semiconductor device having a thin film transistor and manufacturing method thereof
CN2722434Y (zh) * 2004-06-10 2005-08-31 台湾积体电路制造股份有限公司 使用多栅极晶体管的互补金属氧化物半导体晶体管反向器
CN1839483A (zh) * 2003-06-25 2006-09-27 国际商业机器公司 高密度finfet集成方案
CN1866521A (zh) * 2005-05-18 2006-11-22 英飞凌科技股份公司 电子电路、电子电路装置和制造电子电路的方法
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
CN101256939A (zh) * 2007-02-28 2008-09-03 国际商业机器公司 结构以及集成电路制造方法
CN101836280A (zh) * 2005-09-19 2010-09-15 国际商业机器公司 致密山形鳍状场效应晶体管以及其制造方法
US20100237436A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178535A (ja) 1982-04-13 1983-10-19 Nec Kyushu Ltd 半導体基板の移し替え装置
JP4258034B2 (ja) 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
US6884519B2 (en) 2001-09-17 2005-04-26 Showa Denko K.K. Magnetic recording medium, including an HCP structured Ni-alloy control film method of manufacture therefor, and magnetic read/write apparatus
US6664582B2 (en) 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US7173305B2 (en) * 2003-04-08 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for silicon-on-insulator devices
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
US7244640B2 (en) 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US20080121948A1 (en) 2006-08-16 2008-05-29 International Business Machines Corporation FINFET drive strength de-quantization using multiple orientation fins
US7898037B2 (en) 2007-04-18 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact scheme for MOSFETs
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US8883597B2 (en) 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US7687859B2 (en) 2007-09-07 2010-03-30 Infineon Technologies Ag Electronic circuit and method of manufacturing an electronic circuit
US8283231B2 (en) 2008-06-11 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. finFET drive strength modification
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8153493B2 (en) 2008-08-28 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET process compatible native transistor
US7829951B2 (en) * 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US7687339B1 (en) * 2009-02-04 2010-03-30 Advanced Micro Devices, Inc. Methods for fabricating FinFET structures having different channel lengths
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8357569B2 (en) 2009-09-29 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating finfet device
US8030144B2 (en) 2009-10-09 2011-10-04 Globalfoundries Inc. Semiconductor device with stressed fin sections, and related fabrication methods
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8324036B2 (en) * 2009-11-09 2012-12-04 International Business Machines Corporation Device having and method for forming fins with multiple widths for an integrated circuit
US8445340B2 (en) 2009-11-19 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Sacrificial offset protection film for a FinFET device
US9117905B2 (en) 2009-12-22 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for incorporating impurity element in EPI silicon process
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8675397B2 (en) 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8212295B2 (en) 2010-06-30 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. ROM cell circuit for FinFET devices
US8942030B2 (en) 2010-06-25 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM cell circuit
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8881084B2 (en) 2010-05-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET boundary optimization
US8621398B2 (en) 2010-05-14 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic layout conversion for FinFET device
US8278173B2 (en) 2010-06-30 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures
US20120009690A1 (en) 2010-07-12 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ spectrometry
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8278196B2 (en) 2010-07-21 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. High surface dopant concentration semiconductor device and method of fabricating
US8373229B2 (en) 2010-08-30 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate controlled bipolar junction transistor on fin-like field effect transistor (FinFET) structure
US8617937B2 (en) * 2010-09-21 2013-12-31 International Business Machines Corporation Forming narrow fins for finFET devices using asymmetrically spaced mandrels
US8062963B1 (en) 2010-10-08 2011-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having an epitaxy region
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US9166022B2 (en) 2010-10-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8338305B2 (en) 2010-10-19 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device by self-aligned castle fin formation
US8486769B2 (en) 2010-11-19 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metrology structures from fins in integrated circuitry
US8525267B2 (en) 2010-11-23 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for forming Fins in integrated circuitry

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042542A1 (en) * 1996-04-26 2003-03-06 Shigeto Maegawa Semiconductor device having a thin film transistor and manufacturing method thereof
CN1839483A (zh) * 2003-06-25 2006-09-27 国际商业机器公司 高密度finfet集成方案
CN2722434Y (zh) * 2004-06-10 2005-08-31 台湾积体电路制造股份有限公司 使用多栅极晶体管的互补金属氧化物半导体晶体管反向器
CN1866521A (zh) * 2005-05-18 2006-11-22 英飞凌科技股份公司 电子电路、电子电路装置和制造电子电路的方法
CN101836280A (zh) * 2005-09-19 2010-09-15 国际商业机器公司 致密山形鳍状场效应晶体管以及其制造方法
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
CN101256939A (zh) * 2007-02-28 2008-09-03 国际商业机器公司 结构以及集成电路制造方法
US20100237436A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051518A (ko) * 2014-09-12 2017-05-11 어플라이드 머티어리얼스, 인코포레이티드 자기 정렬식 대체 핀 형성
CN107078060A (zh) * 2014-09-12 2017-08-18 应用材料公司 自对准置换鳍片的形成
KR102370595B1 (ko) 2014-09-12 2022-03-03 어플라이드 머티어리얼스, 인코포레이티드 자기 정렬식 대체 핀 형성
CN106206264A (zh) * 2015-02-26 2016-12-07 台湾积体电路制造股份有限公司 用于增加工艺裕度的鳍图案化方法
CN106206264B (zh) * 2015-02-26 2019-04-05 台湾积体电路制造股份有限公司 用于增加工艺裕度的鳍图案化方法
US11145761B2 (en) 2015-05-11 2021-10-12 Applied Materials, Inc. Horizontal gate all around and FinFET device isolation

Also Published As

Publication number Publication date
CN102479754B (zh) 2015-12-16
US8633076B2 (en) 2014-01-21
US20120126325A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN102479754A (zh) 调节集成电路中鳍片宽度的方法
CN102479809B (zh) 用于在集成电路中形成鳍的器件和方法
KR102549331B1 (ko) 반도체 장치 및 그 제조 방법
US9647066B2 (en) Dummy FinFET structure and method of making same
US8461008B2 (en) Methods for fabricating FinFET integrated circuits in bulk semiconductor substrates
CN103187438B (zh) 鳍式bjt
US9524910B2 (en) Semiconductor device and method for manufacturing the same
CN103854989B (zh) 具有相同鳍型场效晶体管栅极高度的结构及其形成方法
US9337306B2 (en) Multi-phase source/drain/gate spacer-epi formation
CN103311296A (zh) 具有高迁移率和高能带隙材料的半导体结构及方法
CN110061054B (zh) 半导体元件及其制作方法
TWI783064B (zh) 半導體裝置及其形成方法
US9536991B1 (en) Single diffusion break structure
US9922834B2 (en) Semiconductor device and fabrication method thereof
US20240072060A1 (en) Devices including stacked nanosheet transistors
US10236383B2 (en) Method for fabricating semiconductor device
US11114546B2 (en) Semiconductor device and formation thereof
JP4974469B2 (ja) 基板上へトランジスタ構造を形成する方法、基板上のトランジスタ構造、および半導体デバイス
US20160093511A1 (en) Multigate transistor device and method of isolating adjacent transistors in multigate transistor device using self-aligned diffusion break (sadb)
US9076870B2 (en) Method for forming fin-shaped structure
US9698252B1 (en) Variable gate width FinFET
KR101959388B1 (ko) 반도체 소자 및 그 제조 방법
US9472550B2 (en) Adjusted fin width in integrated circuitry
US20170207096A1 (en) Semiconductor device and method for fabricating the same
CN102130125A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant