CN115732459A - 具有不同尺寸的接触点的半导体元件及其制备方法 - Google Patents

具有不同尺寸的接触点的半导体元件及其制备方法 Download PDF

Info

Publication number
CN115732459A
CN115732459A CN202210367949.XA CN202210367949A CN115732459A CN 115732459 A CN115732459 A CN 115732459A CN 202210367949 A CN202210367949 A CN 202210367949A CN 115732459 A CN115732459 A CN 115732459A
Authority
CN
China
Prior art keywords
contact
opening
layer
mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210367949.XA
Other languages
English (en)
Inventor
黄则尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN115732459A publication Critical patent/CN115732459A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

本公开提供一种半导体元件以及该半导体元件的制备方法。该半导体元件具有一基底，包括一密集区以及一开放区；一介电结构，设置在该基底上；一着陆垫，设置在该介电结构中且设置在该密集区上；一第一接触点，设置在该着陆垫上以及设置在该介电结构中；以及一第二接触点，设置在该介电结构中以及设置在该基底的该开放区上。该第一接触点的一上表面以及该第二接触点的一上表面大致为共面。该第一接触点的一宽度小于该第二接触点的一宽度的一半。

Description

具有不同尺寸的接触点的半导体元件及其制备方法
交叉引用
本申请案主张2021年8月31日申请的美国正式申请案第17/462,309号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
本公开涉及一种半导体元件及该半导体元件的制备方法。特别涉及一种具有不同尺寸的接触点的半导体元件以及具有不同尺寸的该等接触点的该半导体元件的制备方法。
背景技术
半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的工艺期间，增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体元件，包括一基底，包括一密集区以及一开放区；一介电结构，设置在该基底上；一着陆垫，设置在该介电结构中且设置在该密集区上；一第一接触点，设置在该着陆垫上且设置在该介电结构中；以及一第二接触点，设置在该介电结构中且设置在该基底的该开放区上。该第一接触点的一上表面以及该第二接触点的一上表面大致为共面。该第一接触点的一宽度袄于该第二接触点的一宽度的一半。
在一些实施例中，该第一接触点的一深度大于该第二接触点的一深度的三分之二。
在一些实施例中，该第一接触点的一深宽比与该第二接触点的一深宽比的一比率，大约为1.33：1.00。
本公开的另一实施例提供一种半导体元件的制备方法，包括提供一基底，该基底包括一密集区以及一开放区；形成一介电结构在该基底上，并形成一第一硬遮罩(掩膜)层在该介电结构上；图案化该第一硬遮罩层，以形成一第一遮罩开口在该密集区上以及形成一第二遮罩开口在该开放区上；以一第一遮罩层覆盖该开放区；形成多个间隙子在该第一遮罩开口的各侧壁上；使用该多个间隙子与该第一遮罩开口当作多个图案导引而执行一密集区蚀刻工艺，以形成一第一接触点开口；移除该第一遮罩层并以一第二遮罩层覆盖该密集区；使用该第二遮罩开口当作一图案导引而执行一开口区蚀刻工艺，以形成一第二接触点开口；以及形成一第一接触点在该第一接触点开口中以及形成一第二接触点在该第二接触点开口中。
在一些实施例中，形成该多个间隙子在该第一遮罩开口的该等侧壁上包括：共形地形成一层间隙子材料在该第一硬遮罩层上、在该第一遮罩层上以及在该第一遮罩开口中；以及执行一间隙子蚀刻工艺以将该层间隙子材料转变成该多个间隙子。
在一些实施例中，该间隙子材料包括低温硅。
在一些实施例中，该第一硬遮罩层包括多晶硅。
在一些实施例中，该第一接触点开口的一宽度小于该第二接触点开口的一宽度的一半。
在一些实施例中，该半导体元件的制备方法还包括形成一着陆垫在该介电结构中以及在该密集区上。该着陆垫的一上表面经由该第一接触点开口而部分暴露。
在一些实施例中，该第一接触点开口的一深度大于该第二接触点开口的一深度的三分之二。
在一些实施例中，该第一接触点开口的一深宽比大于该第二接触点开口的一深宽比。
在一些实施例中，该第一接触点开口的一深宽比与该第二接触点开口的一深宽比的一比率，大约为1.33：1.00。
在一些实施例中，该密集区蚀刻工艺的一氧浓度大于该开放蚀刻工艺的一氧浓度。
在一些实施例中，该密集区蚀刻工艺的一偏压功率(bias power)大于该开放区蚀刻工艺的一偏压功率。
在一些实施例中，该密集区蚀刻工艺的一工艺温度小于该开放区蚀刻工艺的一工艺温度。
在一些实施例中，该第一遮罩开口的一宽度与该第二遮罩开口的一宽度大致相同。
在一些实施例中，该多个间隙子的一厚度大于或等于该第二接触点开口的一宽度的四分之一。
在一些实施例中，形成该第一接触点在该第一接触点开口中以及形成该第二接触点在该第二接触点开口中包括：形成一层导电材料以完全填满该第一接触点开口与该第二接触点开口；以及执行一平坦化工艺直到该介电结构的一上表面暴露为止，以将该层导电材料转变成该第一接触点与该第二接触点。
在一些实施例中，该密集区与该开放区相互邻近设置。
在一些实施例中，该基底的一上表面经由该第二接触点开口而部分暴露。
由于本公开该半导体元件的制备方法应用在该密集区蚀刻工艺中该等间隙子的设计，可轻易地缩减该等第一接触点的尺寸，以便符合该密集区的更紧密的设计规范。再者，相较于使用较小尺寸的光刻遮罩，可降低该半导体元件的制备方法的工艺复杂度，而该光刻遮罩可能遭受位移(shifting)问题。此外，通过使用该开放区工艺而可同时满足用于该开放区的该较宽松设计规范的该第二接触点的尺寸。因此，可据此改善该半导体元件的良率。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。
图1是流程示意图，例示本公开一实施例的半导体元件的制备方法。
图2到图16是剖视示意图，例示本公开一实施例制备半导体元件的一流程。
图17到图19是剖视示意图，例示本公开另一实施例制备半导体元件的一流程。
图20到图22是剖视示意图，例示本公开另一实施例制备半导体元件的一流程。
附图标记说明：
1A：半导体元件
1B：半导体元件
1C：半导体元件
10：制备方法
101：第一接触点
101O：第一接触点开口
105：碳硬遮罩层
201：第二接触点
201O：第二接触点开口
301：基底
303：下导电接触点
305：着陆垫
400：介电结构
401：下隔离层
403：中间隔离层
405：上隔离层
501：第一遮罩层
501D：第一遮罩开口
501O：第二遮罩开口
503：间隙子
601：上遮罩层
603：第一遮罩层
605：间隙子材料
607：第二遮罩层
609：导电材料
611：阻障材料
701：辅助层
701-1：最下面的点
701-3：最下面的点
D1：深度
D2：深度
DA：密集区
OA：开放区
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
T1：厚度
W1：宽度
W2：宽度
Z：方向
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他测量(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，但其意指在可接受的差异内，包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，而举例来说，所述可接受的差异可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，为精确地相同的、相等的，或是平坦的，或者是其可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异可因为制造流程而发生。
在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductorcharacteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，均包括在半导体元件的范围中。
应当理解，在本公开的描述中，上方(above)(或之上(up))对应Z方向箭头的该方向，而下方(below)(或之下(down))对应Z方向箭头的相对方向。
应当理解，在本公开的描述中，一元件(或特征)沿维度Z位在最高垂直位面处的一表面被称为该元件(或该特征)的一上表面。一元件(或特征)沿维度Z位在最低垂直位面处的一表面被称为该元件(或该特征)的一下表面。
图1是流程示意图，例示本公开一实施例的半导体元件1A的制备方法10。图2到图16是剖视示意图，例示本公开一实施例制备半导体元件1A的一流程。
请参考图1到图6，在步骤S11，可提供一基底301，一介电结构400可形成在基底301上，一第一遮罩层501可形成在介电结构400上，并可图案化第一硬遮罩层501以形成多个第一遮罩开口501D以及多个第二遮罩开口501O。
请参考图2，基底301可包括一密集区DA以及一开放区OA。在一些实施例中，基底301可为一个单一晶粒。密集区DA可设置在该晶粒的中心区处。在一些实施例中，密集区DA与开放区OA可相互邻近设置。在一些实施例中，密集区DA与开放区OA可相互分隔开设置。在一些实施例中，基底301可为一半导体晶圆。
应当理解，密集区DA可包括基底301的一部分以及基底301的该部分上的一空间。描述一元件为形成在该密集区DA上意指该元件形成在基底301的该部分的一上表面上。描述一元件为形成在密集区DA意指该元件形成在基底301的该部分中；然而，该元件的一上表面可齐平于基底301的该部分的该上表面。描述一元件为形成在密集区DA上方意指该元件形成在基底301的该部分的该上表面上方。据此，开放区OA可包括基底301的其他部分以及在基底301的该其他部分上方的一空间。
在一些实施例中，基底301可包括一块状(bulk)半导体基底，其由至少一半导体材料所组成。举例来说，该块状半导体基底可包含一元素半导体、一化合物半导体、一非半导体材料、其他适合的材料或其组合；该元素半导体例如硅或锗；该化合物半导体例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟，或其他III-V族化合物半导体或II-VI族化合物半导体；该非半导体材料例如钠钙玻璃(soda-lime glass)、熔融硅(fusedsilica)、熔融石英(fused quartz)、氟化钙(calcium fluoride)。
在一些实施例中，基底301可包括一绝缘体上覆半导体结构，其从下到上由一处置基底(handle substrate)、一隔离层以及一最上面的半导体材料层。该处置基底与该最上面的半导体材料可包含与前述该块状半导体基底相同的材料。该隔离层可为一结晶或非结晶介电材料，例如一氧化物及/或氮化物。举例来说，该绝缘层可为一介电氧化物，例如氧化硅。举另一个例子，隔离层可为一介电氮化物，例如氮化硅或氮化硼。再举另一个例子，该隔离层可包括一介电氧化物与一介电氮化物的一堆叠，例如以任何顺序的氧化硅与氮化硅或氮化硼的一堆叠。隔离层可具有一厚度，介于大约10nm到大约200nm之间。
应当理解，术语“大约(about)”修饰成分(ingredient)、部件的一数量(quantity)，或是本公开的反应物(reactant)，其表示可发生的数值数量上的变异(variation)，举例来说，其经由典型的测量以及液体处理程序(liquid handlingprocedures)，而该液体处理程序用于制造浓缩(concentrates)或溶液(solutions)。再者，变异的发生可源自于应用在制造组成成分(compositions)或实施该等方法或其类似方式在测量程序中的非故意错误(inadvertent error)、在制造中的差异(differences)、来源(source)、或成分的纯度(purity)。在一方面，术语“大约(about)”意指报告数值的10％以内。在另一方面，术语“大约(about)”意指报告数值的5％以内。在再另一方面，术语“大约(about)”意指报告数值的10、9、8、7、6、5、4、3、2或1％以内。
在一些实施例中，基底301可包括介电质、隔离层或导电特征(图未示)，其形成在该块状半导体基底或该最上面的半导体材料层上。举例来说，该等介电质或该等隔离层可包含氧化硅、硼磷硅酸盐玻璃、未掺杂硅酸盐玻璃、氟化硅酸盐玻璃、低介电常数的材料、类似物或其组合。每一个介电质或每一个隔离层可具有一厚度，介于大约0.5微米(micrometer)到大约3.0微米。该等低介电常数的材料可具有一介电常数，该介电常数小于3.0或甚至小于2.5。该等导电特征可为导电线、导电通孔、导电接触点或类似物。
在一些实施例中，多个装置元件(图未示)可设置在基底301中。举例来说，该等装置元件可为双极性接面晶体管(bipolar junction transistors)、金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistors)、二极管、系统大规模集成装置(system large scale integration)、快闪存储器、动态随机存取存储器、静态随机存取存储器、电子抹除式可程序化只读存储器(electrically-erasable programmableread-only memories)、影像感测器、微机电系统、主动元件或无源元件。该等主动元件可通过多个隔离结构而与邻近的该等装置元件电性隔离，该等隔离结构例如浅沟隔离。
在一些实施例中，取决于工艺的特定阶段，基底301可对应一硅基底或已经形成在该基底上的其他材料层。
请参考图2，一下隔离层401可毯覆(blanket)形成在基底301上。举例来说，下隔离层401可包含氧化硅、硼磷硅酸盐玻璃、未掺杂硅酸盐玻璃、氟化硅酸盐玻璃、低介电常数的材料，类似物或其组合。举例来说，下隔离层401的制作技术可包含化学气相沉积、等离子体加强化学气相沉积或其他可应用的沉积工艺。
请参考图2，多个下导电接触点303可形成在下隔离层401中以及在密集区DA上。多个下导电接触点303的制作技术可包含一光刻工艺以及一继续的蚀刻工艺与一继续的沉积工艺。举例来说，多个下导电接触点303可包含钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或其组合。多个下导电接触点303可电性耦接到基底301的该等装置元件。
请参考图3，一中间隔离层403可毯覆形成在下隔离层401上。在一些实施例中，中间隔离层403可包含与下隔离层401相同的材料。在一些实施例中，举例来说，中间隔离层403可包含氧化硅、硼磷硅酸盐玻璃、未掺杂硅酸盐玻璃、氟化硅酸盐玻璃、低介电常数的材料、类似物或其组合。举例来说，中间隔离层403的制作技术可包含化学气相沉积、等离子体加强化学气相沉积或其他可应用的沉积工艺。
请参考图3，多个着陆垫305可形成在中间隔离层403中以及在密集区DA上。多个着陆垫305可制作技术可包含一光刻工艺以及一继续的蚀刻工艺与一继续的沉积工艺。举例来说，多个着陆垫305可包含钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或其组合。多个着陆垫305可分别且对应电性耦接到多个下导电接触点303。
请参考图4，一上隔离层405可形成在中间隔离层403上。在一些实施例中，上隔离层405可包含与下隔离层401相同的材料。举例来说，上隔离层405可包含氧化硅、硼磷硅酸盐玻璃、未掺杂硅酸盐玻璃、氟化硅酸盐玻璃、低介电常数的材料、类似物或其组合。举例来说，上隔离层405的制作技术可包含化学气相沉积、等离子体加强化学气相沉积或其他可应用的沉积工艺。
下隔离层401、中间隔离层403以及上隔离层405一起配置成介电结构400。
请参考图4，第一硬遮罩层501可形成在上隔离层405上。在一些实施例中，举例来说，第一硬遮罩层501可包含多晶硅，且其制作技术可包含化学气相沉积、等离子体加强化学气相沉积或其他可应用的沉积工艺。
或者是，在一些实施例中，举例来说，第一硬遮罩层501可包含一碳膜。在文中所使用的术语“碳膜”，即描述其大量的材料主要是碳，其结构主要是由多个碳原子所界定，或是其物理及化学特性由其碳含量所控制。举例来说，术语“碳膜”意指排除包含碳的简单混合物或化合物的材料，例如介电材料，而介电材料例如掺碳的氮氧化硅、掺碳的氧化硅或是掺碳的多晶硅。
或者是，在一些实施例中，第一硬遮罩层501可由碳及氢所组成。在一些实施例中，第一硬遮罩层501可由碳、氢及氧所组成。在一些实施例中，第一硬遮罩层501可由碳、氢及氟所组成。
或者是，在一些实施例中，第一硬遮罩层501可包含如贸易中所标示APF(产品型号，由AMAT公司所制造)的一材料、如贸易中所标示SiLK(产品型号，由Dow Chemical公司所制造)的一材料、如贸易中所标示NCP(产品型号，由ASM公司所制造)的一材料、如贸易中所标示AHM(产品型号，由Novellous公司所制造)的一材料或类似如此的材料。
在一些实施例中，第一硬遮罩层501的制作技术可包含一高密度等离子体化学气相沉积工艺。可使用电感耦合(inductively coupled)射频(RF)产生高密度等离子体，而电感耦合射频的范围介于大约500瓦到大约4000瓦之间。在一些实施例中，可使用电容耦合(capacitively coupled)射频产生高密度等离子体，而电感耦合射频的范围介于大约500瓦到大约4000瓦之间。碳的来源可为甲烷(methane)、乙烷(ethane)、乙炔(ethyne)、苯(benzene)或其组合。碳的来源的流量可介于大约50每分钟标准立方英呎(standard cubicfeet per minute，sccm)到大约150每分钟标准立方英呎。碳的来源可提供碳的聚合作用以形成多个碳-碳链结。例如氩、氖或氦的一惰性(inert)气体可使用来当作载体气体，以搭载碳的来源。载体气体的流量可介于大约10sccm与大约150sccm之间。高密度等离子体化学气相沉积工艺的工艺压力可介于大约5millitorr到大约20millitorr之间。高密度等离子体化学气相沉积工艺的工艺温度可介于大约240℃到大约340℃之间。
在一些实施例中，第一硬遮罩层501的制作技术可包含在高密度等离子体化学气相沉积工艺期间通过添加氟的来源而掺杂氟。举例来说，氟的来源包含八氟环丁烷(octafluorocyclobutane)、四氟甲烷(tetrafluoromethane)、六氟乙烷(hexafluoroethane)、八氟丙烷(octafluoropropane)、三氟甲烷(trifluoromethane)、六氟苯环(Hexafluorobenzene)或其组合。氟的来源的流量可介于约略大于0到大约150sccm之间。氟的来源对碳的来源的流量比对于碳硬遮罩层105的掺杂程度与热稳定度是重要的。对于一未加偏压(unbiased)的工艺状态，氟的来源对碳的来源的流量比可介于大约0.2到大约2之间。对于一加偏压的工艺状态，氟的来源对碳的来源的流量比可介于大约0.7到大约1.3之间。
在一些实施例中，在高密度等离子体化学气相沉积工艺之后，可执行一退火工艺以加强第一硬遮罩层501的热稳定度。退火工艺可在真空中或是由例如氩或氮的气体所组成的一惰性大气中执行大约30分钟，其温度介于大约300℃到大约450℃之间。
由高密度等离子体化学气相沉积工艺所形成的第一硬遮罩层501的厚度及均匀度可良好的控制。举例来说，第一硬遮罩层501的厚度的标准差可小于4％。此外，由高密度等离子体化学气相沉积工艺所形成的第一硬遮罩层501可在升高的温度直到接近400℃而热稳定。热稳定意指当暴露在介于大约200℃到大约400℃之间的温度下的蚀刻环境时，第一硬遮罩层501将不会受到重量损失、变形或化学反应。在升高的温度的第一硬遮罩层501的热稳定将允许其使用当成用于蚀刻操作的一遮罩，该蚀刻操作在高于200℃的温度下执行。再者，第一硬遮罩层501的耐蚀刻特性可通过调整氟的掺杂程度而进行调整。第一硬遮罩层501的耐蚀刻特性可使用较高的氟的掺杂程度而降低。
或者是，在一些实施例中，第一硬遮罩层501可为一碳膜。碳膜可通过一工艺而沉积，该工艺包括将由包括一或多个碳氢化合物的一工艺气体混合物而引入到一工艺腔室。碳氢化合物具有一化学式CxHy，其中x具有介于2到4之间的范围以及y具有介于2到10之间的范围。举例来说，该等碳氢化合物可为C3H6、C3H4、C3H8、C4H10、C4H8、C4H6或C2H2或其组合。
在一些实施例中，碳膜可通过维持一基底温度在大约100℃到大约700℃之间而从该工艺气体混合物所沉积；在一些实施例中，介于大约350℃到大约550℃之间。在一些实施例中，碳膜可通过维持一腔室压力在大约1Torr到大约20Torr之间而从该工艺气体混合物所沉积。在一些实施例中，碳膜可通过以介于大约50sccm到大约2000sccm之间的流量而将碳氢气体以及任何惰性气体或反应气体而分别从该工艺气体混合物所沉积。
在一些实施例中，该工艺气体混合物还可包括一惰性气体，例如氩。然而，亦可使用例如氮的其他惰性气体(inert gases)或例如氦的其他稀有气体(noble gases)。可使用惰性气体以控制碳膜的密度与沉积率。此外，该等气体的改变可添加到该工艺气体混合物以改良碳膜的特性。该等气体可为反应气体，例如氢、氨水、氢与氮的混合物或其组合。可使用氢或氨水的添加以控制碳膜的氢的比率，以控制层特性，例如蚀刻选择性、耐化学机械研磨特性以及电阻率。在一些实施例中，反应气体与惰性气体的混合物可添加到该工艺气体混合物，以沉积碳膜。
碳膜考包括碳及氢原子，其可为一可调整的碳：氢比，其介于大约10％的氢到大约60％的氢之间的范围。控制碳膜的氢比可调整各别的耐蚀刻特性以及耐化学机械研磨特性。当氢含量降低时，碳膜的耐蚀刻特性以及蚀刻选择性即提升。当执行一蚀刻工艺以将期望的图案转换到各下层上时，碳膜的移除所降低的比率可使碳膜适合于作为一遮罩层。
请参考图4，一上遮罩层601可形成在第一遮罩层501上。举例来说，上遮罩层601可为一光刻胶层。上遮罩层601可具有多个第一遮罩开口501D以及多个第二遮罩开口501O的一图案。
请参考图5，可执行一硬遮罩蚀刻工艺可将上遮罩层601的图案转换到第一硬遮罩层501上。在一些实施例中，可通过使用三氟甲烷(trifluoromethane)当作等离子体源的含氟等离子体而实施硬遮罩蚀刻工艺。在一些实施例中，可通过含氧等离子体而实施硬遮罩蚀刻工艺。在一些实施例中，在硬遮罩蚀刻工艺期间，第一硬遮罩层501的蚀刻率可大于介电结构400的蚀刻率。举例来说，第一硬遮罩层501对介电结构400的蚀刻率比可介于大约20：1到大约2：1之间。再举另一个例子，第一硬遮罩层501对介电结构400的蚀刻率比可介于大约10：1到大约3：1之间。再举另一个例子，第一硬遮罩层501到介电结构400的蚀刻率比可介于大约5：1到大约3：1之间。
在硬遮罩蚀刻工艺之后，多个第一遮罩开口501D可沿着第一硬遮罩层501而形成，并可在密集区DA上。多个第二遮罩开口501O可沿着第一硬遮罩层501而形成，并可在开放区OA上。
为了简洁、清楚以及便于描述起见，仅描述一个第一遮罩开口501D以及一个第二遮罩开口501O。在一些实施例中，第一遮罩开口501D的宽度W1以及第二遮罩开口501O的宽度W2可大致相同。在一些实施例中，第一遮罩开口501D的宽度W1可小于第二遮罩开口501O的宽度W2。
请参考图6，在多个第一遮罩开口501D以及多个第二遮罩开口501O形成之后，举例来说，可通过灰化或其他可应用的工艺而移除上遮罩层601。
请参考图1及图7到图9，在步骤S13，开放区OA可被覆盖，且多个间隙子503可形成在多个第一遮罩开口501D的各侧壁上。
请参考图7，可形成一第一遮罩层603以覆盖开放区OA并填满多个第二遮罩开口501O。第一遮罩层603可为一光刻胶层。
请参考图8，一层间隙子材料605可共形地形成在第一硬遮罩层501的上表面上、在第一遮罩层603的上表面与侧壁上，以及在多个第一遮罩开口501D的各下表面与各侧壁上。在一些实施例中，举例来说，间隙子材料605可为对上隔离层405具有蚀刻选择性的一材料，或者是对上隔离层405与第一硬遮罩层501具有蚀刻选择性的一材料。在一些实施例中，举例来说，间隙子材料605可为低温硅。
请参考图9，可执行一间隙子蚀刻工艺以移除该层间隙子材料605形成在第一遮罩层603的上表面与侧壁上、在第一硬遮罩层501的上表面上，以及在多个第一遮罩开口501S的各下表面上的该等部分。间隙子蚀刻工艺可为一非等向性蚀刻工艺。在间隙子蚀刻工艺期间，该层间隙子材料605对上隔离层405的蚀刻率比可介于大约100：1到大约1.05：1之间、介于大约15：1到大约2：1之间，或是介于大约10：1到大约2：1之间。在间隙子蚀刻工艺之后，余留的间隙子材料605可视为多个间隙子503。
应当理解，多个间隙子503可修整成多个第一遮罩开口501D。在对应的第一遮罩开口501D中的相邻对的间隙子503之间的宽度W2，可小于第一遮罩开口501D的宽度W1。
为了简洁、清楚及便于描述起见，仅描述一个间隙子503。在一些实施例中，间隙子503的厚度T1可大于或等于第一遮罩开口501D的宽度W1的四分之一。在一些实施例中，间隙子503的厚度T1可大于或等于第二遮罩开口501O的宽度W2的四分之一。
请参考图1、图10及图11，在步骤S15，可执行一密集区蚀刻工艺以形成多个第一接触点开口101O，且接下来可暴露开放区OA。
请参考图10，密集区蚀刻工艺可使用第一硬遮罩层501与多个间隙子503当作多个图案导引，以移除上隔离层405的多个部分，进而沿着上隔离层405形成多个第一接触点开口101O。第一接触点开口101O的尺寸(例如宽度)可由第一遮罩开口501D与该等间隙子503所决定。意即，第一接触点开口101O可具有宽度W2。在一些实施例中，第一接触点开口101O的宽度W2可小于第二遮罩开口510O的宽度W2。在一些实施例中，第一接触点开口101O的宽度W2可小于第二遮罩开口501O的宽度W2的一半。
应当理解，在本公开的描述中，一“高度(height)”或一“深度(depth)”表示在一剖视示意图中的一元件(例如一层、栓塞、沟槽、孔洞、开口等等)的一垂直尺寸，该垂直尺寸从该元件的一上表面测量到一下表面；一“宽度(width)”表示在一剖视示意图中的一元件(例如一层、栓塞、沟槽、孔洞、开口等等)的一尺寸，该尺寸从该元件的一侧表面测量到一相对表面。术语厚度(thickness)可取代用于表示“宽度”及/或“高度”/“深度”。
在一些实施例中，密集区蚀刻工艺可以任何适合的等离子体处理装置所实施，举例来说，例如一反应性离子蚀刻设备。反应性离子蚀刻设备可包含一阳极(anode)以及一阴极(cathode)，其设置在一真空腔室内。阴极通常是基座形式，以支撑在腔室内的一半导体晶圆，同时阳极通常形成腔室的各壁部以及顶部。为了处理一晶圆，一等离子体源气体被灌注到真空腔室中，且阳极与阴极以一单一正弦频率所驱动，以将等离子体源气体刺激成一等离子体。单一频率通常为13.56MHz，虽然偶尔使用其他频率，通常使用100kHz到2.45GHz。射频功率刺激等离子体源气体、在接近已经处理的半导体晶圆的腔室内产生一等离子体。较佳者，通过反应性离子设备使用密集区蚀刻工艺的蚀刻化学性质是取决于包含氧的一等离子体源气体。
在一些实施例中，等离子体处理设备亦可为一磁性加强反应性离子蚀刻设备。如此的一个设备通常提供有一或多个磁铁或磁性线圈，其磁性地控制等离子体以帮助一更均匀的密集区蚀刻工艺。
请参考图11，在多个第一接触点开口101O形成之后，举例来说，可通过灰化而移除第一遮罩层603。多个着陆垫305的各上表面的一些部分可分别且对应经由多个第一接触点开口101O而暴露。
请参考图1及图12到图14，在步骤S17，密集区DA可被覆盖，并可继续形成一开放区蚀刻工艺以形成多个第二接触点开口201O。
请参考图12，可形成一第二遮罩层607以覆盖密集区DA并填满多个第一接触点开口101O。在一些实施例中，多个第一接触点开口101O可被第二遮罩层607所完全填满。在一些实施例中，多个第一接触点开口101O可被第二遮罩层607所部分填满。在一些实施例中，第二遮罩层607可为一光刻胶层。
请参考图13，开放区蚀刻工艺可使用第一硬遮罩层501当作一图案导引，以移除上隔离层405的一些部分，进而沿着上隔离层405、中间隔离层403以及下隔离层401形成多个第二接触点开口201O。第二接触点开口201O的尺寸(例如宽度)可由第二遮罩开口510O所决定。意即，第二接触点开口201O可具有宽度W2。在一些实施例中，第一接触点开口101O的宽度W2可小于第二接触点接触点开口201O的宽度W2。在一些实施例中，第一接触点开口101O的宽度W2可小于第二接触点开口201O的宽度W2的一半。
在一些实施例中，开放区蚀刻工艺的氧浓度可小于密集区蚀刻工艺的氧浓度。在一些实施例中，开放区蚀刻工艺的偏压功率可小于密集区蚀刻工艺的偏压功率。在一些实施例中，开放区蚀刻工艺的工艺压力可小于密集区蚀刻工艺的工艺压力。
在一些实施例中，开放区蚀刻工艺可以任何适合的等离子体处理装置所实施，举例来说，例如一反应性离子蚀刻设备。反应性离子蚀刻设备可包含一阳极(anode)以及一阴极(cathode)，其设置在一真空腔室内。阴极通常是基座形式，以支撑在腔室内的一半导体晶圆，同时阳极通常形成腔室的各壁部以及顶部。为了处理一晶圆，一等离子体源气体被灌注到真空腔室中，且阳极与阴极以一单一正弦频率所驱动，以将等离子体源气体刺激成一等离子体。单一频率通常为13.56MHz，虽然偶尔使用其他频率，通常使用100kHz到2.45GHz。射频功率刺激等离子体源气体、在接近已经处理的半导体晶圆的腔室内产生一等离子体。较佳者，通过反应性离子设备使用密集区蚀刻工艺的蚀刻化学性质是取决于包含氧的一等离子体源气体。
在一些实施例中，等离子体处理设备亦可为一磁性加强反应性离子蚀刻设备。如此的一个设备通常提供有一或多个磁铁或磁性线圈，其磁性地控制等离子体以帮助一更均匀的密集区蚀刻工艺。
请参考图14，在多个第二接触点开口201O形成之后，举例来说，第二遮罩层607可通过灰化而被移除。在一些实施例中，第一接触点开口101O的深度D1可小于第二接触点开口201O的深度D2。在一些实施例中，第一接触点开口101O的深度D1可大于第二接触点开口201O的深度D2的三分之二。在一些实施例中，第一接触点开口101O的深宽比对第二接触点开口201O的深宽比的比率，可为大约1.33：1。
请参考图1、图15及图16，在步骤S19，多个第一接触点101可形成在多个第一接触点开口101O中，以及多个第二接触点201可形成在多个第二接触点开口201O中。
请参考图15，可形成一层导电材料609以填满第一接触点开口101O与多个第二接触点开口201O，并覆盖第一硬遮罩层501以及多个间隙子503。举例来说，导电材料609可为钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化钽镁)、金属氮化物(例如氮化钛)、过渡金属铝化物或其组合。举例来说，该层导电材料609的制作技术可包含化学气相沉积、喷溅、电镀或其他可应用的沉积工艺。
请参考图16，可执行一平坦化工艺，例如化学机械研磨，直到上隔离层405的上表面暴露为止，以移除多余材料，提供一大致平坦表面给接下来的处理步骤，并同时将该层导电材料609转变成多个第一接触点101在多个第一接触点开口101O中以及转变成多个第二接触点201在多个第二接触点开口201O中。
为了简洁、清楚以及便于描述起见，仅描述一个第一接触点101以及一个第二接触点201。
在一些实施例中，第一接触点101与第二接触点201的尺寸(例如宽度与深度)可分别及对应由第一接触点开口101与第二接触点开口201O所决定。意即，第一接触点101可具有宽度W2与深度D1；且第二接触点201可具有宽度W2与深度D2。在一些实施例中，第一接触点101的宽度W2可小于第二接触点201的宽度W2。在一些实施例中，第一接触点101的宽度W2可小于第二接触点201的宽度W2的一半。在一些实施例中，第一接触点101的深度D1可小于第二接触点201的深度D2。在一些实施例中，第一接触点101的深度D1可大于第二接触点201的深度D2的三分之二。在一些实施例中，第一接触点101的深宽比对第二接触点201的深宽比的比率，可为大约1.33：1。
在本公开的描述中，密集区DA可具有一元件密度，其大于开放区OA的元件密度。从顶视示意图来看，元件密度可为由形成在密集区DA或开放区OA中的该等元件(例如，晶体管或接触点)除以密集区DA或开放区OA的表面积所定义的数值。从剖视示意图来看，一较大的密度可意指在乡磷元件之间的一较小的水平距离。请参考图16，在密集区DA中显示的第一接触101比在开放区OA中显示的第二接触201的多，以强调在密集区DA与开放区OA之间的元件密度差异。第一接触点101或第二接触点201的数量仅是例示性的。
图17到图19是剖视示意图，例示本公开另一实施例制备半导体元件1B的一流程。
请参考图17，一中间半导体元件可以类似于图2到图14所描述的一程序所制造，且在文中不再重复其描述。可形成多个辅助层701以分别覆盖多个第一接触点开口101O与多个第二接触点开口201O的各上部。多个辅助层701的制作技术可包含一沉积工艺，例如一原子层沉积，其精确地控制原子层沉积的第一前驱物的数量。
通常，在反应期间，原子层沉积的该等前驱物是分隔开的。第一前驱物经过基底，在基底上产生一单层。任何多余的未反应前驱物灌注出反应腔室。然后，一第二前驱物经过基底并与第一前驱物产生反应，行程一单层膜在基底表面上。重复此循环以产生期望厚度的一膜。在一些实施例中，举例来说，多个辅助层701可包含氧化铝、氧化铪、氧化锆、氧化钛、氮化钛、氮化钨、氮化硅或氧化硅。
在一些实施例中，当多个辅助层701包含氧化铝时，原子层沉积的第一前驱物可为三甲基铝(trimethylaluminum)且原子层沉积的一第二前驱物可为水或臭氧。
在一些实施例中，当多个辅助层701包含氧化铪时，原子层沉积的第一前驱物可为四氯化铪(hafnium tetrachloride)、三级丁氧化铪(hafnium tert-butoxide)、二甲基酰胺铪(hafnium dimethylamide)、甲基乙基酰胺铪(hafnium ethylmethylamide)、二乙基酰胺铪(hafnium diethylamide)或甲氧基-三级丁氧化铪(hafnium methoxy-t-butoxide)，而原子层沉积的第二前驱物则为水或臭氧。
在一些实施例中，当多个辅助层701包含氧化锆时，原子层沉积方法的第一前驱物可为四氯化锆(zirconium tetrachloride)，而原子层沉积的第二前驱物为水或臭氧。
在一些实施例中，当多个辅助层701包含氧化钛时，原子层沉积的第一前驱物可为四氯化钛(titanium tetrachloride)、钛酸四乙酯(tetraethyl titanate)、或异丙醇钛(titanium isopropoxide)，而原子层沉积的第二前驱物为水或臭氧。
在一些实施例中，当多个辅助层701包含氮化钛时，原子层沉积的第一前驱物可为四氯化钛(titanium tetrachloride)和氨水(ammonia)。
在一些实施例中，当多个辅助层701包含氮化钨时，原子层沉积的第一前驱物可为氟化钨(tungsten hexafluoride)和氨水。
在一些实施例中，当多个辅助层701包含氮化硅时，原子层沉积的第一前驱物可为硅烯(silylene)、氯、氨水和四氢化二氮(dinitrogen tetrahydride)。
在一些实施例中，当多个辅助层701包含氧化硅时，原子层沉积的第一前驱物可为硅四异氰酸酯(silicon tetraisocyanate)或CH3OSi(NCO)3，而原子层沉积的第二前驱物为氢或臭氧。
请参考图18，该层导电材料609可以类似于如图15所描述的一程序所形成，且在文中不再重复其描述。
由于多个辅助层701的存在，所以在形成多个第一接触点101与多个第二接触点201期间，可降低多个第一接触点开口101O与多个第二接触点开口201O的各侧壁的各上部上的沉积率。因此，在该层导电材料609形成期间，多个第一接触点开口101O与多个第二接触点开口201O的各侧壁的各上部上的沉积率以及多个第一接触点开口101O与多个第二接触点开口201O的各底部上的沉积率可变得相互接近。因此，可填满多个第一接触点101与多个第二接触点201而没有任何孔洞形成。可改善半导体元件的良率。
请参考图19，可以类似于如图16所描述的一程序而执行一平坦化工艺，且在文中不再重复其描述。在一些实施例中，形成在密集区DA上的多个辅助层701的各最下面的点701-1以及形成在开放区OA上的多个辅助层701的各最下面的点701-3可在一大致相同位面处。在一些实施例中，形成在密集区DA上的多个辅助层701的各最下面的点701-1可位在一垂直位面处，其低于形成在开放区OA上的多个辅助层701的各最下面的点701-3的垂直位面。
图20到图22是剖视示意图，例示本公开另一实施例制备半导体元件1C的一流程。
请参考图20，一中间半导体元件可以类似于如图2到图14所描述的一程序所制造，且在文中不再重复其描述。一层阻障材料611可共形地形成在第一硬遮罩层501上、在多个间隙子503上、在多个第一接触点开口101O中，以及在第二接触点开口201O中。举例来说，阻障材料611可为钛、氮化钛、碳化硅钛、钽、氮化钽、氮化硅钽或其组合。在一些实施例中，该层阻障材料611的厚度可介于大约
Figure BDA0003586700890000201
到大约
Figure BDA0003586700890000202
之间。在一些实施例中，该层阻障材料611可具有一厚度，其介于大约
Figure BDA0003586700890000203
到大约
Figure BDA0003586700890000204
之间。在多个第一接触点101与多个第二接触点201形成期间，对其下层结构而言，该层阻障材料611可当作一保护层。该层阻障材料611亦可当作在介电结构400与多个第一接触点101以及多个第二接触点201之间的一粘着层。
请参考图21，该层导电材料609可以类似于如图15所描述的一程序而完全填满多个第一接触点开口101O与多个第二接触点开口201O，且在文中不再重复其描述。
请参考图22，可以类似如图16所描述的一程序执行一平坦化工艺，且在文中不再重复其描述。
由于本公开该半导体元件的制备方法应用在密集区DA蚀刻工艺中该等间隙子503的设计，可轻易地缩减该等第一接触点101的尺寸，以便符合密集区DA的更紧密的设计规范。再者，相较于使用较小尺寸的光刻遮罩，可降低半导体元件1A的制备方法的工艺复杂度，而该光刻遮罩可能遭受位移(shifting)问题。此外，通过使用开放区工艺而可同时满足用于开放区OA的该较宽松设计规范的第二接触点201的尺寸。因此，可据此改善半导体元件1A的良率。
本公开的一实施例提供一种半导体元件，包括一基底，包括一密集区以及一开放区；一介电结构，设置在该基底上；一着陆垫，设置在该介电结构中且设置在该密集区上；一第一接触点，设置在该着陆垫上且设置在该介电结构中；以及一第二接触点，设置在该介电结构中且设置在该基底的该开放区上。该第一接触点的一上表面以及该第二接触点的一上表面大致为共面。该第一接触点的一宽度袄于该第二接触点的一宽度的一半。
本公开的另一实施例提供一种半导体元件的制备方法，包括提供一基底，该基底包括一密集区以及一开放区；形成一介电结构在该基底上，并形成一第一硬遮罩层在该介电结构上；图案化该第一硬遮罩层，以形成一第一遮罩开口在该密集区上以及形成一第二遮罩开口在该开放区上；以一第一遮罩层覆盖该开放区；形成多个间隙子在该第一遮罩开口的各侧壁上；使用该多个间隙子与该第一遮罩开口当作多个图案导引而执行一密集区蚀刻工艺，以形成一第一接触点开口；移除该第一遮罩层并以一第二遮罩层覆盖该密集区；使用该第二遮罩开口当作一图案导引而执行一开口区蚀刻工艺，以形成一第二接触点开口；以及形成一第一接触点在该第一接触点开口中以及形成一第二接触点在该第二接触点开口中。
应当理解，“正在形成(forming)”、“已经形成(formed)”以及“形成(form)”的术语，可表示并包括任何产生(creating)、构建(building)、图案化(patterning)、植入(implanting)或沉积(depositing)一元件(element)、一掺杂物(dopant)或一材料的方法。形成方法的例子可包括原子层沉积(atomic layer deposition)、化学气相沉积(chemicalvapor deposition)、物理气相沉积(physical vapor deposition)、喷溅(sputtering)、旋转涂布(spin coating)、扩散(diffusing)、沉积(depositing)、生长(growing)、植入(implantation)、光刻(photolithography)、干蚀刻以及湿蚀刻，但并不以此为限。
应当理解，在本公开的描述中，文中所提到的功能或步骤可发生不同于各附图中的顺序。举例来说，连续显示的两个附图实际上可以大致同时执行，或者是有时可以相反顺序执行，其取决于所包含的功能或步骤。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (20)

1.一种半导体元件，包括：
一基底，包括一密集区以及一开放区；
一介电结构，设置在该基底上；
一着陆垫，设置在该介电结构中且设置在该密集区上；
一第一接触点，设置在该着陆垫上且设置在该介电结构中；以及
一第二接触点，设置在该介电结构中且设置在该基底的该开放区上；
其中该第一接触点的一上表面以及该第二接触点的一上表面大致为共面；
其中该第一接触点的一宽度袄于该第二接触点的一宽度的一半。
2.如权利要求1所述的半导体元件，其中该第一接触点的一深度大于该第二接触点的一深度的三分之二。
3.如权利要求1所述的半导体元件，其中该第一接触点的一深宽比与该第二接触点的一深宽比的一比率，大约为1.33：1.00。
4.一种半导体元件的制备方法，包括：
提供一基底，该基底包括一密集区以及一开放区；
形成一介电结构在该基底上，并形成一第一硬遮罩层在该介电结构上；
图案化该第一硬遮罩层，以形成一第一遮罩开口在该密集区上以及形成一第二遮罩开口在该开放区上；
以一第一遮罩层覆盖该开放区；
形成多个间隙子在该第一遮罩开口的各侧壁上；
使用该多个间隙子与该第一遮罩开口当作多个图案导引而执行一密集区蚀刻工艺，以形成一第一接触点开口；
移除该第一遮罩层并以一第二遮罩层覆盖该密集区；
使用该第二遮罩开口当作一图案导引而执行一开口区蚀刻工艺，以形成一第二接触点开口；以及
形成一第一接触点在该第一接触点开口中以及形成一第二接触点在该第二接触点开口中。
5.如权利要求4所述的半导体元件的制备方法，其中形成该多个间隙子在该第一遮罩开口的该多个侧壁上包括：
共形地形成一层间隙子材料在该第一硬遮罩层上、在该第一遮罩层上以及在该第一遮罩开口中；以及
执行一间隙子蚀刻工艺以将该层间隙子材料转变成该多个间隙子。
6.如权利要求5所述的半导体元件的制备方法，其中该间隙子材料包括低温硅。
7.如权利要求5所述的半导体元件的制备方法，其中该第一硬遮罩层包括多晶硅。
8.如权利要求5所述的半导体元件的制备方法，其中该第一接触点开口的一宽度小于该第二接触点开口的一宽度的一半。
9.如权利要求5所述的半导体元件的制备方法，还包括形成一着陆垫在该介电结构中以及在该密集区上；其中该着陆垫的一上表面经由该第一接触点开口而部分暴露。
10.如权利要求9所述的半导体元件的制备方法，其中该第一接触点开口的一深度大于该第二接触点开口的一深度的三分之二。
11.如权利要求9所述的半导体元件的制备方法，其中该第一接触点开口的一深宽比大于该第二接触点开口的一深宽比。
12.如权利要求9所述的半导体元件的制备方法，其中该第一接触点开口的一深宽比与该第二接触点开口的一深比的一比率，大约为1.33：1.00。
13.如权利要求9所述的半导体元件的制备方法，其中该密集区蚀刻工艺的一氧浓度大于该开放蚀刻工艺的一氧浓度。
14.如权利要求9所述的半导体元件的制备方法，其中该密集区蚀刻工艺的一偏压功率大于该开放区蚀刻工艺的一偏压功率。
15.如权利要求9所述的半导体元件的制备方法，其中该密集区蚀刻工艺的一工艺温度小于该开放区蚀刻工艺的一工艺温度。
16.如权利要求9所述的半导体元件的制备方法，其中该第一遮罩开口的一宽度与该第二遮罩开口的一宽度大致相同。
17.如权利要求9所述的半导体元件的制备方法，其中该多个间隙子的一厚度大于或等于该第二接触点开口的一宽度的四分之一。
18.如权利要求9所述的半导体元件的制备方法，其中形成该第一接触点在该第一接触点开口中以及形成该第二接触点在该第二接触点开口中包括：
形成一层导电材料以完全填满该第一接触点开口与该第二接触点开口；以及
执行一平坦化工艺直到该介电结构的一上表面暴露为止，以将该层导电材料转变成该第一接触点与该第二接触点。
19.如权利要求9所述的半导体元件的制备方法，其中该密集区与该开放区相互邻近设置。
20.如权利要求9所述的半导体元件的制备方法，其中该基底的一上表面经由该第二接触点开口而部分暴露。
CN202210367949.XA 2021-08-31 2022-04-08 具有不同尺寸的接触点的半导体元件及其制备方法 Pending CN115732459A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/462,309 US20230062967A1 (en) 2021-08-31 2021-08-31 Semiconductor device with contacts having different dimensions and method for fabricating the same
US17/462,309 2021-08-31

Publications (1)

Publication Number Publication Date
CN115732459A true CN115732459A (zh) 2023-03-03

Family

ID=85288794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210367949.XA Pending CN115732459A (zh) 2021-08-31 2022-04-08 具有不同尺寸的接触点的半导体元件及其制备方法

Country Status (3)

Country Link
US (2) US20230062967A1 (zh)
CN (1) CN115732459A (zh)
TW (1) TWI799040B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230074752A1 (en) * 2021-09-08 2023-03-09 Nanya Technology Corporation Semiconductor device with conductive layers having different pattern densities and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
JP4835614B2 (ja) * 2008-03-05 2011-12-14 ソニー株式会社 不揮発性磁気メモリ装置
EP2620978B1 (en) * 2012-01-25 2019-07-24 austriamicrosystems AG Semiconductor device with internal substrate contact and method of production
US20130313717A1 (en) * 2012-05-24 2013-11-28 International Business Machines Corporation Spacer for enhancing via pattern overlay tolerence
CN107112277B (zh) * 2014-12-24 2021-03-12 英特尔公司 将过孔与密集间距金属互连层的顶和底自对准的结构和方法
KR102343859B1 (ko) * 2015-01-29 2021-12-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11069703B2 (en) * 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US20220165566A1 (en) * 2020-11-20 2022-05-26 Applied Materials, Inc. Conformal silicon-germanium film deposition

Also Published As

Publication number Publication date
TWI799040B (zh) 2023-04-11
TW202312356A (zh) 2023-03-16
US20240006227A1 (en) 2024-01-04
US20230062967A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10410872B2 (en) Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application
JP2016197719A (ja) ３ｄ ｎａｎｄメモリデバイスにおける垂直エッチング性能の改善のための、膜のプラズマ化学気相堆積
JP7357688B2 (ja) 多重スペーサパターニングのスキーム
US20240006227A1 (en) Semiconductor device with contacts having different dimensions and method for fabricating the same
US20230074752A1 (en) Semiconductor device with conductive layers having different pattern densities and method for fabricating the same
US11776904B2 (en) Semiconductor device with carbon hard mask and method for fabricating the same
US20240130102A1 (en) Semiconductor device with peripheral gate structure and method for fabricating the same
TWI833631B (zh) 具有輔助特徵的半導體元件及其製備方法
US20240090201A1 (en) Semiconductor device with supporting layer and method for fabricating the same
TW202414837A (zh) 具有週邊閘極結構的半導體元件及其製備方法
US20240030133A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same
US11823984B2 (en) Method for fabricating semiconductor device with plug structure
TW202414843A (zh) 具有週邊閘極結構的半導體元件及其製備方法
TW202412265A (zh) 具有支撐層的半導體元件及其製造方法
TW202414801A (zh) 具有支撐層的半導體元件
US20240147704A1 (en) Semiconductor device with assistance features and method for fabricating the same
US20230317462A1 (en) Etching of Polycrystalline Semiconductors
US20240147703A1 (en) Semiconductor device with assistance features and method for fabricating the same
US20230105066A1 (en) Semiconductor device with uneven electrode surface and method for fabricating the same
US20230109868A1 (en) Semiconductor device with plug structure
TW202324692A (zh) 具有氣隙的半導體元件及其製備方法
TW202226489A (zh) 具有傾斜隔離層之半導體元件及其製備方法
TW202406013A (zh) 具有多孔性介電層的半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination