TW202414843A - 具有週邊閘極結構的半導體元件及其製備方法 - Google Patents

具有週邊閘極結構的半導體元件及其製備方法 Download PDF

Info

Publication number
TW202414843A
TW202414843A TW112148274A TW112148274A TW202414843A TW 202414843 A TW202414843 A TW 202414843A TW 112148274 A TW112148274 A TW 112148274A TW 112148274 A TW112148274 A TW 112148274A TW 202414843 A TW202414843 A TW 202414843A
Authority
TW
Taiwan
Prior art keywords
peripheral
array
layer
peripheral gate
semiconductor device
Prior art date
Application number
TW112148274A
Other languages
English (en)
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202414843A publication Critical patent/TW202414843A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申請揭露一種半導體元件及其製備方法。該半導體元件包括一基底，該基底包括一陣列區域及一週邊區域；以及一週邊閘極結構，包括：一週邊閘極介電層，向內設置於該基底的該週邊區域中，並包括一U形截面輪廓；一週邊閘極導體，包括一底部及一頸部，該底部設置於該週邊閘極介電層上，該頸部設置於該底部上；以及一週邊閘極封蓋層，設置於該週邊閘極介電層與該底部上並圍繞該頸部。該週邊閘極封蓋層的一頂面與該頸部的一頂面實質上共面。該週邊閘極結構包括一頂部設置於該頸部上，且該頂部的一寬度大於該頸部的一寬度。

Description

具有週邊閘極結構的半導體元件及其製備方法
本申請案是2023年3月29日申請之第112112005號申請案的分割案，第112112005號申請案主張2022年9月29日申請之美國正式申請案第17/956,127號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件及其製備方法，特別是關於一種具有週邊閘極結構的半導體元件及其製備方法。
半導體元件應用於各種電子領域，如個人電腦、行動電話、數位相機及其他電子裝置。半導體元件的尺寸不斷地縮小，以滿足日益增長的計算能力的需求。然而，在縮小尺寸的製程中遭遇各種問題，且問題持續增加。因此，在實現提高品質、產量、性能與可靠性以及降低複雜性方面仍然存在挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種半導體元件，包括一基底，該基底包括一陣列區域及一週邊區域；以及一週邊閘極結構，包括：一週邊閘極介電層，向內設置於該基底的該週邊區域中，並包括一U形截面輪廓；一週邊閘極導體，包括一底部及一頸部，該底部設置於該週邊閘極介電層上，該頸部設置於該底部上；以及一週邊閘極封蓋層，設置於該週邊閘極介電層與該底部上，並圍繞該頸部。該週邊閘極封蓋層的一頂面與該頸部的一頂面實質上共面。該週邊閘極結構包括一頂部設置於該頸部上，且該頂部的一寬度大於該頸部的一寬度。
本揭露的另一個方面提供一種半導體元件，包括一基底，該基底包括一陣列區域及一週邊區域；一週邊閘極結構，包括：一週邊閘極介電層，向內設置於該基底的該週邊區域中，並包括一U形截面輪廓；一週邊閘極導體，包括一底部及一頸部，該底部設置於該週邊閘極介電層上，該頸部設置於該底部上；以及一週邊閘極封蓋層，設置於該週邊閘極介電層與該底部上，並圍繞該頸部；以及一陣列閘極結構，設置於該基底的該陣列區域中。該週邊閘極封蓋層的一頂面與該頸部的一頂面實質上共面。該週邊閘極結構的一寬度大於該陣列閘極結構的一寬度。該週邊閘極結構包括一頂部設置於該頸部上，且該頂部的一寬度大於該頸部的一寬度。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底，該基底包括一陣列區域及一週邊區域；在該基底的該週邊區域中形成一週邊溝槽，並在該基底的該陣列區域中形成一陣列溝槽；形成一虛設填充層，以完全填充該週邊溝槽；在該陣列溝槽中形成一陣列閘極結構，並在該虛設填充層上與該週邊溝槽中形成一週邊閘極封蓋層，其中該週邊閘極封蓋層包括一第一開口以曝露出該虛設填充層；在該基底上形成一犧牲層，並沿該犧牲層形成一第二開口以曝露出該虛設填充層；選擇性地去除該週邊溝槽中的該虛設填充層；以及在該週邊溝槽中形成一週邊閘極介電層；在該週邊閘極介電層上、該第一開口中及該第二開口中形成一週邊閘極導體；以及將該犧牲層移除。該週邊閘極介電層、該週邊閘極導體及該週邊閘極封蓋層配置成一週邊閘極結構。
由於本揭露的半導體元件的設計，週邊閘極結構及複數個陣列閘極結構可以藉由採用虛設填充層而同時形成在基底中。製備包括週邊閘極結構及複數個陣列閘極結構的半導體元件的複雜性可以藉由採用虛設填充層而降低。因此，半導體元件的製備成本可以降低。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
下面的揭露內容提供許多不同的實施例，或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外，空間相對用語，如"下面"、"之下"、"下"、"之上"、"上"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
應該理解的是，當一個元素或層被稱為"連接到"或"耦合到"另一個元素或層時，它可以直接連接到或耦合到另一個元素或層，或者可能存在中間的元素或層。
應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。
除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如"相同"、"相等"、"平面”或"共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製備製程而發生的可接受的變化範圍內，包含幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語"實質上"在這裡可以用來反映這一含義。例如，被描述為"實質上相同"、"實質上相等"或"實質上平面"的項目可以是完全相同、相等或平面的，也可以是在可接受的變化範圍內相同、相等或平面的，例如由於製備製程而可能發生的變化。
在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，而光電元件、發光顯示元件、半導體電路及電子元件都包括在半導體元件的範疇內。
應該注意的是，在本揭露的描述中，之上(或上方)對應於方向Z的箭頭方向，之下(或下方)對應於方向Z的箭頭的相反方向。
應該注意的是，在本揭露內容的描述中，用語"以形成"、"被形成"和"形成"可以指並包括創建、構建、圖案化、植入或沉積元素、摻雜物或材料的任何方法。形成方法的例子可包括但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋塗、擴散、沉積、生長、植入、光學微影、乾蝕刻和濕蝕刻。
應該注意的是，在本揭露內容的描述中，此處指出的功能或步驟可能以不同於圖中指出的順序發生。例如，連續顯示的兩個圖事實上可能實質上是同時執行的，或者有時可能以相反的循序執行，這取決於所涉及的功能或步驟。
圖1是流程圖，例示本揭露一個實施例之半導體元件1A的製備方法10。圖2至圖8是剖示圖，例示本揭露一個實施例之半導體元件1A的製備流程的部分。圖9是範例示圖，例示本揭露一個實施例之半導體元件1A用於形成封蓋材料507層的製程條件。圖10至圖21是剖示圖，例示本揭露一個實施例之半導體元件1A的製備流程的部分。
參照圖1至圖3，在步驟S11，可以提供基底311，在基底311的週邊區域PA中可以形成週邊溝槽TR1，在基底311的陣列區域AA中可以形成複數個陣列溝槽TR2。
參照圖2，基底311可以是半導體基底，例如塊狀(bulk)半導體基底、絕緣體上的半導體(SOI)基底等，可以是經摻雜(例如，使用p型或n型摻雜物)或未經摻雜的基底。基底311可以是晶圓(如矽晶圓)的一部分。通常，SOI基底是形成在絕緣體層上的半導體材料層。絕緣體層可以是，例如，埋入式氧化物(BOX)層、氧化矽層，或類似的材料。絕緣體層設置於基底上，通常是矽基底或玻璃基底。在一些實施例中，絕緣層的厚度可在大約10奈米到大約200奈米之間。絕緣體層可以消除基底311中相鄰元件之間的漏電流，並減少與源極/汲極相關的寄生電容。也可以使用其他的基底，如多層或梯度的基底。在一些實施例中，基底311的半導體材料可以包括矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。
應該注意的是，用語"大約"修改所採用的成分、組分或反應物的數量是指可能發生的數值數量的變化，例如，透過用於製造濃縮物或溶液的典型測量與液體處理常式。此外，測量程序中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等都可能產生變化。在一個方面，用語"大約"是指報告數值的10%以內。在另一個方面，用語"大約"是指報告數值的5%以內。然而，在另一個方面，用語"大約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
參照圖2，基底311可以包括陣列區域AA及週邊區域PA。在一些實施例中，週邊區域PA可以緊鄰陣列區域AA。在一些實施例中，陣列區域AA可以是晶片在俯視圖中的中心區域，週邊區域PA可以圍繞陣列區域AA。
應該注意的是，陣列區域AA可以包括基底311的一部分及基底311的該部分上面的空間。將元素描述為設置於陣列區域AA上是指該元素設置於基底311的該部分的頂面上。將元素描述為設置於陣列區域AA中是指元素設置於基底311的該部分中；然而，元素的頂面可以與基底311的該部分的頂面相平。將元素描述為設置於陣列區域AA的上面(或上方)表示該元素設置於基底311的該部分的頂面的上面(或上方)。相應地，週邊區域PA可以包括基底311的另一部分及基底311的該另一部分上面的空間。
參照圖2，可以執行一系列的沉積製程，在基底311上沉積墊層氧化層(為清晰起見未顯示)及墊層氮化物層(為清晰起見未顯示)。可以執行一光學微影製程以定義隔離層313的位置。在光學微影製程之後，可以執行一蝕刻製程，例如一非等向性的乾蝕刻製程，以形成穿透墊層氧化層、墊層氮化物層並延伸到基底311的溝槽。例如氧化矽、氮化矽、氮氧化矽(silicon oxynitride)或氮化矽氧化物的絕緣材料可被沉積到溝槽中，並且隨後可執行一平面化製程，如化學機械研磨，以去除多餘的填充材料，直到曝露出基底311的頂面，因此形成隔離層313。隔離層313的頂面與基底311的頂面可以實質上共面。
應該注意的是，在本揭露的描述中，位於沿Z軸最高垂直高度的元素(或特徵)的表面稱為元素(或特徵)的頂面。元素(或特徵)的表面位於沿Z軸的最低垂直高度，稱為元件(或特徵)的底面。
應該指出的是，在本揭露的描述中，氮氧化矽是指含有矽、氮及氧的物質，其中氧的比例大於氮的比例。氮化矽氧化物是指含有矽、氧及氮的物質，其中氮的比例大於氧的比例。
參照圖2，第一遮罩層601可以形成在基底311上。在一些實施例中，第一遮罩層601可以是一光阻層。第一遮罩層601可以包括週邊溝槽TR1及複數個陣列溝槽TR2的圖案。
參照圖3，可使用第一遮罩層601做為遮罩來執行一蝕刻製程，以去除基底311的一部分。在蝕刻製程中，基底311對第一遮罩層601的蝕刻率比可在大約100：1到大約1.05：1之間、大約15：1到大約2：1之間，或大約10：1到大約2：1之間。在一些實施例中，週邊溝槽TR1的底面TBS1與複數個陣列溝槽TR2的底面TBS2可以在同一垂直高度VL1。在一些實施例中，週邊溝槽TR1的底面TBS1可以在一垂直高度，高於複數個陣列溝槽TR2的底面(為清晰起見，圖3中未顯示)。在週邊溝槽TR1及複數個陣列溝槽TR2的製備之後，第一遮罩層601可以藉由，例如，一灰化製程來移除。
參照圖3，週邊溝槽TR1的寬度W1可以大於複數個陣列溝槽TR2的寬度W2。在一些實施例中，週邊溝槽TR1的寬度W1對複數個陣列溝槽TR2的寬度W2的寬度比可在大約8到大約2之間或大約6到大約2.5之間。
參照圖1及圖4至圖13，在步驟S13，可在週邊溝槽TR1中形成虛設填充層501，可在虛設填充層501上形成週邊閘極封蓋層130，以及可在複數個陣列溝槽TR2中形成複數個陣列閘極結構200。
參照圖4，可以形成第二遮罩層603以完全填充複數個陣列溝槽TR2並覆蓋基底311的陣列區域AA。在一些實施例中，第二遮罩層603可以是一光阻層。
參照圖5，可以形成虛設填充層501以完全填充週邊溝槽TR1並覆蓋基底311的週邊區域PA。在一些實施例中，虛設填充層501可以包含碳及氫。在一些實施例中，虛設填充層501可以包含碳、氫及氧。在一些實施例中，虛設填充層501可以包含碳、氫及氟。另外，在一些實施例中，虛設填充層501可以包含商業識別為APF(產品型號，由AMAT公司製造)的材料、商業識別為SiLK(產品型號，由陶氏化學公司製造)的材料、商業識別為NCP(產品型號，由ASM公司製造)的材料、商業識別為AHM(產品型號，由Novellous公司製造)的材料或類似的此類材料。
在一些實施例中，虛設填充層501的製作技術可以包含一高密度電漿化學氣相沉積製程。高密度電漿可以使用電感耦合的射頻(RF)功率在大約500瓦到大約4000瓦之間產生。在一些實施例中，高密度電漿可以使用電容耦合的RF功率在大約500瓦到大約4000瓦之間產生。碳源可以是甲烷、乙烷、乙炔、苯，或其組合。碳源的流速可以在大約50標準立方英尺/分鐘(sccm)到大約150sccm之間。碳源可提供碳的聚合以形成碳-碳鍵。惰性氣體如氬氣、氖氣或氦氣可做為載氣來攜帶碳源。載氣的流速可以在10sccm到150sccm之間，或50sccm到150sccm之間。高密度電漿化學氣相沉積製程的製程壓力可以是大約5毫托到大約20毫托。高密度電漿化學氣相沉積製程的製程溫度可在大約240℃到大約340℃之間。
在一些實施例中，虛設填充層501可以藉由在高密度電漿化學氣相沉積製程中添加氟源而形成氟摻雜。氟源可以是，例如，八氟環丁烷、四氟甲烷、六氟乙烷、八氟丙烷、三氟甲烷、六氟苯，或其組合。氟源的流速可以在稍大於0到大約150sccm之間。氟源對碳源的流速比對於虛設填充層501的摻雜程度及熱穩定性很重要。對於無乖離(bias)的製程情況，氟源對碳源的流速比可在大約0.2到大約2之間。對於乖離的製程情況，氟源對碳源的流速比可在大約0.7到大約1.3之間。
在一些實施例中，在高密度電漿化學氣相沉積製程之後可以執行一退火製程，以提高虛設填充層501的熱穩定性。退火製程可以在真空中或包含氬氣或氮氣等氣體的惰性氣體中進行，溫度在大約300℃到大約450℃之間，持續大約30分鐘。
由高密度電漿化學氣相沉積製程形成的虛設填充層501可以在高達大約400℃的高溫下具有熱穩定性。熱穩定性表示虛設填充層501在曝露於大約200℃到大約400℃的蝕刻環境中時不會出現重量損失、變形或化學反應。虛設填充層501在高溫下的熱穩定性，將允許其做為遮罩以用於在高於200℃的溫度下執行的蝕刻操作。此外，虛設填充層501的耐蝕刻性能可以藉由調整氟的摻雜程度做調整。虛設填充層501的耐蝕刻性能可以隨著氟的摻雜程度的提高而降低。
在一些實施例中，虛設填充層501可包含，例如，碳膜。術語"碳膜"在此用於描述其質量主要是碳的材料，其結構主要由碳原子定義，或其物理及化學性能由其碳含量主導。術語"碳膜"是指不包括那些簡單的包括碳的混合物或化合物的材料，例如介電材料，如碳摻雜的氮氧化矽、碳摻雜的氧化矽或碳摻雜的多晶矽。
碳膜可以由包括將含有一種或多種碳氫化合物的製程氣體混合物引入製程腔室中的製程來沉積。碳氫化合物的分子式為C xH y，其中x的範圍在2到4之間，y的範圍在2到10之間。例如，碳氫化合物可以是丙烯(C 3H 6)、丙炔(C 3H 4)、丙烷(C 3H 8)、丁烷(C 4H 10)、丁烯(C 4H 8)、丁二烯(C 4H 6)、或乙炔(C 2H 2)，或其組合。
在一些實施例中，碳膜可以藉由將基底溫度保持在大約100℃到大約700℃之間或大約350℃到大約550℃之間，從製程氣體混合物中沉積。在一些實施例中，碳膜可以藉由將腔室壓力保持在大約1托到大約20托之間，從製程氣體混合物中沉積。在一些實施例中，碳膜可以藉由引入碳氫化合物氣體及任何惰性氣體或反應性氣體，分別以大約50sccm到大約2000sccm的流速從製程氣體混合物中沉積。
在一些實施例中，製程氣體混合物可更包括惰性氣體，如氬氣。然而，也可以使用其他惰性氣體，如氮氣或其他貴氣(noble gas)，如氦氣。惰性氣體可用於控制碳膜的密度及沉積速率。此外，各種氣體可以被添加到製程氣體混合物中，以改變碳膜的特性。這些氣體可以是活性氣體，如氫氣、氨氣、氫氣與氮氣的混合物，或其組合。氫氣或氨氣的加入可用於控制碳膜的氫氣比例，以控制層的特性，如蝕刻選擇性、耐化學機械研磨特性及反射率。在一些實施例中，反應性氣體與惰性氣體的混合物可以被添加到製程氣體混合物中，以沉積碳膜。
碳膜可以包括碳及氫原子，可以是可調的碳氫比，範圍從大約10%的氫到大約60%的氫。控制碳膜的氫比可以調整各自的耐蝕刻性能及耐化學機械研磨性能。隨著氫氣含量的減少，碳膜的耐蝕刻性能，以及因此而產生的蝕刻選擇性，都為增加。碳膜去除率的降低可以使碳膜適合在執行蝕刻製程將所需圖案轉移到底層時做為遮罩層。
參照圖6，第二遮罩層603可以被移除。第一絕緣材料503層可以共形地形成在複數個陣列溝槽TR2上，並覆蓋基底311的陣列區域AA的頂面。在一些實施例中，第一絕緣材料503層的製作技術可以包含一熱氧化製程。例如，第一絕緣材料503層的製作技術可以包含對複數個陣列溝槽TR2的表面進行氧化。在一些實施例中，第一絕緣材料503層的製作技術可以包含一沉積製程，例如一化學氣相沉積或原子層沉積。第一絕緣材料503可以包括一高k材料、氧化物、氮化物、氮氧化物或其組合。在一些實施例中，在沉積一襯墊多晶矽層之後，第一絕緣材料503層的製作技術可以包含對襯墊多晶矽層的自由基氧化。在一些實施例中，在形成一襯墊氮化矽層之後，第一絕緣材料503層的製作技術可以包含對襯墊氮化矽層的自由基氧化。
在一些實施例中，高k材料可以包括一含鉿材料。含鉿材料可以是，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿，或其組合。在一些實施例中，高k材料可以是，例如，氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧化鋯矽、氧化鋁或其組合。
參照圖7及圖8，第一導電材料505層可以形成在第一絕緣材料503層上及複數個陣列溝槽TR2中。如圖7所示，第一導電材料505可被形成以填充複數個陣列溝槽TR2並覆蓋基底311的陣列區域AA。如圖8所示，隨後，可以執行一凹陷製程，將第一導電材料505層凹入複數個陣列溝槽TR2中。在凹陷製程之後，在複數個陣列溝槽TR2中的剩餘第一導電材料505可稱為陣列閘極導體220。
在一些實施例中，凹陷製程可以包括多個階段，並且可經執行以去除第一導電材料505及虛設填充層501的兩者。例如，凹陷製程可包括一第一階段，以用於凹入第一導電材料505層，以及一第二階段，用於凹入虛設填充層501。在一些實施例中，凹陷製程可以執行以一回蝕製程，或者依次執行以一平面化製程與一回蝕製程。
在一些實施例中，虛設填充層501的凹陷製程可以是一非等向性電漿蝕刻製程。非等向性電漿蝕刻製程的執行技術可以包含一電漿蝕刻設備，利用電感耦合電漿技術、或利用雙頻電容耦合電漿技術，或任何其他適合的電漿技術。在一些實施例中，非等向性電漿蝕刻製程的蝕刻劑氣體可以是氧氣與含矽氣體的混合物。含矽氣體可以是四氟化矽、四氯化矽、矽烷、SiCl xF y(其中x+y=4)，或其組合。在給定的製程溫度及製程壓力下，非等向性電漿蝕刻製程的蝕刻劑氣體可包括大約50%到95%體積的氧氣與相應的大約50%到5%體積的含矽氣體，基於蝕刻劑氣體的總體積。
或者，在一些實施例中，非等向性電漿蝕刻製程的蝕刻氣體可以包括氧氣、該含矽氣體以及至少一種選自氮氣與惰性氣體的氣體。詳細地說，非等向性電漿蝕刻製程的蝕刻劑氣體可以包括基於蝕刻劑氣體總體積的大約20%到95%的氧氣，基於蝕刻劑氣體總體積的大約50%到5%的含矽氣體，相對於蝕刻劑氣體中氧氣體積的大約0%到100%的氮氣，以及相對於蝕刻劑氣體中氧氣體積的大約0%到50%的惰性氣體。應該注意的是，蝕刻劑氣體中氮氣的含量及惰性氣體的含量並不全為零。蝕刻劑氣體中氮氣的存在提供比未稀釋的氧氣更低的蝕刻率，但氮氣的作用是在蝕刻虛設填充層501時增加鈍化。這改善了非等向性蝕刻的性能。
惰性氣體在蝕刻氣體中的存在改善蝕刻氣體的非等向性的乾蝕刻特性，也穩定電漿氣氛。惰性氣體可以選自氬氣、氦氣、氖氣及氪氣組成的組。例如，非等向性電漿蝕刻製程的蝕刻劑氣體可以是氧氣、四氟化矽、氮氣與氬氣的混合物。氧氣的流速可以在大約20sccm到大約60sccm之間，例如，40sccm。四氟化矽的流速可在大約10sccm到大約30sccm之間，例如，20sccm。氮氣的流速可在大約10sccm到大約30sccm之間，例如，20sccm。氬氣的流速可以在大約10sccm到大約30sccm之間，例如，20sccm。非等向性電漿蝕刻製程的蝕刻劑氣體可以包括體積濃度為40%的氧氣、20%的四氟化矽、20%的氮氣及20%的氬氣。製程持續時間可在70秒到大約110秒之間，例如，90秒。
或者，在一些實施例中，非等向性電漿蝕刻製程的蝕刻劑氣體可以更包括碳氟系列氣體，例如四氟化碳、六氟乙烷、全氟丁烷、八氟環丁烷、六氟環丁烯、八氟環戊烯等。碳氟系列氣體可以被添加到蝕刻劑氣體中，以提高虛設填充層501的蝕刻率。蝕刻劑氣體可以包括，例如，基於蝕刻劑氣體的總體積，大約0%到10%的碳氟系列氣體。
參照圖8，在一些實施例中，陣列閘極導體220(即第一導電材料505)可包括金屬、金屬氮化物或其組合。例如，陣列閘極導體220可以包含氮化鈦、鎢、或氮化鈦/鎢。在氮化鈦共形形成後，氮化鈦/鎢可以具有一個結構，其中複數個陣列溝槽TR2部分地使用鎢填充。氮化鈦或鎢可以完全用於陣列閘極導體220。在一些實施例中，陣列閘極導體220可以包含導電材料，例如，多晶矽、多晶矽鍺或其組合等。在一些實施例中，陣列閘極導體220可經摻入摻雜物，如磷、砷、銻或硼。在一些實施例中，陣列閘極導體220可以包含，例如，鎢、鋁、鈦、銅等，或其組合。
參照圖8，在凹陷製程之後，陣列閘極導體220的頂面220TS與虛設填充層501的頂面501TS可以在同一垂直高度VL2。在一些實施例中，陣列閘極導體220的頂面220TS與虛設填充層501的頂面501TS可以在不同的垂直高度(未示出)。例如，陣列閘極導體220的頂面220TS可以位於一垂直高度，低於虛設填充層501的頂面501TS的垂直高度。對於另一個例子，陣列閘極導體220的頂面220TS可以位於一垂直高度，高於虛設填充層501的頂面501TS的垂直高度。
參照圖9至圖11，可以在基底311的陣列區域AA及週邊區域PA上形成封蓋材料507層。封蓋材料507層可以形成在陣列閘極導體220上，並完全填充複數個陣列溝槽TR2。相反，封蓋材料507層可以形成在虛設填充層501上，並部分地填充週邊溝槽TR1。詳細地說，形成在週邊區域PA上的封蓋材料507層可以包括開口507O。虛設填充層501可以透過開口507O曝露出。在一些實施例中，封蓋材料507可以是，例如，對虛設填充層501具有蝕刻選擇性的材料。在一些實施例中，封蓋材料507可以包括氮化矽、氮化矽氧化物、氮氧化矽、一高k介電質或其組合。
例如，封蓋材料507層可包含氮化矽。封蓋材料507層的製作技術可以包含一第一沉積製程。第一沉積製程可以是原子層沉積製程。通常，原子層沉積製程在預定的製程條件下，將兩種(或多種)不同的源氣體逐一交替地供給到製程物件上，因此使源氣體中的化學物種在單個原子層等級上被吸附到製程物件上，並透過表面反應沉積到製程物件上。例如，第一源氣及第二源氣交替供應給製程物件，使其沿表面流動，因此使第一源氣中的分子(或化學物種)吸附到製程物件的表面，第二源氣中的分子(或化學物種)與來自第一源氣的吸附分子發生反應，形成單個分子層厚度的薄膜。上述製程步驟反復進行，如此可在製程物件上形成高品質的薄膜。
在一些實施例中，在本實施例的原子層沉積製程中，第一源氣體的供應可以被限制，因此第一源氣體中的第一前趨分子701可以不完全吸附在複數個陣列溝槽TR2及週邊溝槽TR1上。詳細地說，第一前趨分子701可以只吸附在基底311的頂面及複數個陣列溝槽TR2中的第一絕緣材料503層上，吸附在陣列閘極導體220的頂面，以及吸附在週邊溝槽TR1的側壁上。第一前趨分子701可以不完全吸附在週邊溝槽TR1上，因為與複數個陣列溝槽TR2相比，週邊溝槽TR1的寬度更大。
因此，由第二源氣體中的第二前趨分子703與吸附的第一前趨分子701反應形成的薄膜(即封蓋材料507層)，經形成以完全填充複數個陣列溝槽TR2並部分填充具有開口507O以曝露出虛設填充層501的週邊溝槽TR1。
在一些實施例中，第一源氣的供應限制可以藉由精確控制第一源氣的轉移時間而實現。例如，第一源氣的轉移時間可在大約0.15秒到大約0.50秒之間、在0.15秒到大約0.30秒之間，或大約0.2秒。在一些實施例中，第一源氣的供應限制可以藉由控制第一源氣的流速來實現。
在一些實施例中，第一沉積製程可包括依次執行的第一矽前趨物供應步驟801與第一氮氣前趨物供應步驟803。在第一矽前趨物供應步驟801中，第一矽前趨物(即第一源氣體)可被供應到反應腔室，並且來自第一矽前趨物的化學物種(例如第一前趨分子701)可在單個原子層等級上被吸附到基底311的頂面及複數個陣列溝槽TR2中的第一絕緣材料503層上、吸附到陣列閘極導體220的頂面，以及吸附到週邊溝槽TR1的側壁上。在第一氮氣前趨物供應步驟803中，第一氮氣前趨物(即第二源氣體)可被活化並供應到反應腔室，並且第一氮氣前趨物中包含的化學物種(例如第二前趨分子703)可與源自第一矽前趨物的吸附的化學物種反應，以形成厚度為單分子等級的氮化矽膜。氮化矽薄膜可經形成以完全填充複數個陣列溝槽TR2，並部分填充具有開口507O以曝露出虛設填充層501的週邊溝槽TR1。
第一矽前趨物供應步驟801可以包括一穩定階段、一流動階段以及一清洗與抽真空階段。
參照圖9至圖11，在第一矽前趨物供應步驟801的穩定階段，可向反應腔室供應稀釋氣體(或載氣)，如氮氣。稀釋氣體的流速可以在大約0.3slm(標準升/分鐘)到大約0.7slm之間。例如，在本實施例中，稀釋氣體的流速可以是0.5slm。穩定階段的製程溫度可在大約25℃到大約700℃之間、大約50℃到大約600℃之間、大約100℃到大約500℃之間、大約200℃到大約450℃之間，或大約350℃到大約425℃之間。例如，在本實施例中，穩定化階段的製程溫度可以是400℃。穩定階段的製程壓力可在大約200Pa到大約600Pa之間、大約300Pa到大約500Pa之間，或大約350Pa到大約450Pa之間。例如，在本實施例中，穩定化階段的製程壓力可以是400Pa。
參照圖9至圖11，在第一矽前趨物供應步驟801的流動階段，第一矽前趨物可在稀釋氣體供應的同時被供應到反應腔室。來自第一矽前趨物的化學物種可在單個原子層等級上被吸附到基底311的頂面及複數個陣列溝槽TR2中的第一絕緣材料503層上、吸附到陣列閘極導體220的頂面，以及吸附到週邊溝槽TR1的側壁上。在一些實施例中，第一矽前趨物可包括鹵化物，如碘(I)或氯(Cl)。在本實施例中，第一矽前趨物可以是，例如，二氯矽烷。第一矽前趨物與吸附表面之間的反應可以用公式1表示。在一些實施例中，第一矽前趨物可包括，例如，四氯化矽、三氯矽烷、二氯矽烷或六氯二矽。在一些實施例中，第一矽前趨物可包括，例如，四碘化矽、三碘矽烷、二碘矽烷、碘矽烷、六碘化二矽、八碘化三矽、H 2Si 2I 4、H 3Si 2I 3、H 4Si 2I 2、H 5Si 2I或HSi 2I 5。在一些實施例中，第一矽前趨物可包括三碘矽烷、二碘矽烷、碘矽烷、H 2Si 2I 4、H 4Si 2I 2及H 5Si 2I中的一種。在一些實施例中，第一矽前趨物可包括三碘矽烷、二碘矽烷、碘矽烷、H 2Si 2I 4、H 4Si 2I 2及H 5Si 2I中的二、三、四、五或六種，包括其任何組合。 -NH 2+SiH 2Cl 2→-NH-SiH 2Cl+HCl(公式1)。
參照圖9至圖11，在第一矽前趨物供應步驟801的流動階段，第一矽前趨物的流速可在大約1slm到大約5slm之間，或大約3slm到大約4.5slm之間。例如，在本實施例中，第一矽前趨物的流速可以是1slm。如果第一矽前趨物的流速低於1slm，第一矽前趨物的數量可能不足以供應給吸附表面的氮原子。如果第一矽前趨物的流速大於5slm，則第一矽前趨物中包含的化學種類可能會吸附在虛設填充層501上，因此使形成的氮化矽薄膜完全覆蓋週邊溝槽TR1。因此，虛設填充層501可以完全被封蓋材料507層覆蓋。在一些實施例中，稀釋氣體的流速可在大約0.3slm到大約0.7slm之間。例如，在本實施例中，稀釋氣體的流速可以是0.5slm。
參照圖9至圖11，在第一矽前驅體供應步驟801的流動階段，流動階段的製程溫度可以在大約200℃到大約550℃之間。例如，在本實施例中，流動階段的製程溫度可以是大約400℃。如果製程溫度低於200℃，來自第一矽前趨物的化學物種可能不會吸附在吸附表面。如果製程溫度大於550℃，半導體元件1A的可靠性可能會受到影響。在一些實施例中，流動階段的製程溫度可在大約390℃到大約410℃之間。藉由使用上述溫度範圍，可以提高沉積率，並且可以改善所產生的氮化矽層的各種特性，如厚度均勻性、耐濕蝕刻特性以及薄膜應力。
參照圖9至圖11，在第一矽前趨物供應步驟801的流動階段中，流動階段的製程壓力可在大約400Pa到大約1200Pa之間、大約600Pa到大約1100Pa之間，或大約800Pa到大約1000Pa之間。例如，在本實施例中，流動階段的製程壓力可以是850Pa。藉由使用上述壓力範圍，可以提高氮原子與第一矽前趨物之間的反應速率，並且可以隨時調節壓力。
參照圖9至圖11，在第一矽前趨物供應步驟801的清洗與抽真空階段，可以停止第一矽前趨物的供應。稀釋氣體的流速可以增加以清洗反應腔室。例如，稀釋氣體的流速可以在大約3slm到大約7slm之間。在此描述的實施例中，稀釋氣體的流速可以是5slm。
在一些實施例中，第一氮氣前趨物供應步驟803可以包括一穩定階段、一流動階段以及一清洗與抽真空階段。
參照圖9至圖11，在第一氮氣前趨物供應步驟803的穩定階段，可向反應腔室供應稀釋氣體，如氮氣。稀釋氣體的流速可以在大約0.3slm到大約0.7slm之間。例如，在本實施例中，稀釋氣體的流速可以是0.5slm。穩定階段的製程溫度可在大約25℃到大約700℃之間、大約50℃到大約600℃之間、大約100℃到大約500℃之間、大約200℃到大約450℃之間，或大約350℃到大約425℃之間。例如，在本實施例中，穩定化階段的製程溫度可以是400℃。穩定階段的製程壓力可在大約10Pa到大約70Pa之間、大約20Pa到大約60Pa之間，或大約30Pa到大約50Pa之間。例如，在本實施例中，穩定化階段的製程壓力可以是50Pa。
參照圖9至圖11，在第一氮氣前趨物供應步驟803的流動階段，第一氮氣前趨物可在一電漿產生裝置中被活化，然後在供應稀釋氣體的同時供應給反應腔室。活化的第一氮氣前趨物中含有的化學物種可以與來自第一矽前趨物的吸附的化學物種反應，在吸附表面形成氮化矽薄膜。第一氮氣前趨物可以是，例如，氨氣。
參照圖9至圖11，在第一氮氣前趨物供應步驟803的流動階段，可以打開電漿產生裝置中的射頻(RF)以活化第一氮氣前趨物。流動階段的射頻功率可在大約50W到大約1000W之間，或大約100W到大約300W之間。如果流動階段的射頻功率大於1000W，電漿產生單元的石英壁可能會被損壞。流動階段的射頻功率密度可以在大約0.02W/cm 2到大約2.0W/cm 2之間，或者在大約0.05W/cm 2到大約1.5W/cm 2之間。電漿產生單元的製程頻率可以在大約10.00MHz到大約15.00MHz之間。例如，在本實施例中，流動階段的電漿產生單元的製程頻率可以是13.56MHz。在此描述的實施例中，活化的第一氮氣前趨物可以是氨自由基(NH 3 *)。活化的第一氮氣前趨物可以使用電漿的形式提供給反應腔室。
參照圖9至圖11，在第一氮氣前趨物供應步驟803的流動階段，活化的第一氮氣前趨物的流速可以在大約0.5slm到大約5slm之間，或者在3slm到大約5slm之間。藉由使用上述流速範圍，活化的第一氮氣前趨物的電漿可以很容易地產生，並且活化的第一氮氣前趨物的數量可以足以與來自第一矽前趨物的吸附的化學物種反應。在本實施例中，活化的第一氮氣前趨物的流速可以是，例如，3slm。應該注意的是，稀釋氣體仍然可以在流動階段供應，稀釋氣體的流速可以在大約0.3slm到大約0.7slm之間。例如，在此描述的實施例中，稀釋氣體的流速仍為0.5slm。
參照圖9至圖11，在第一氮氣前趨物供應步驟803的流動階段中，反應腔室中的製程壓力可在大約40Pa到大約100Pa之間，或大約50Pa到大約70Pa之間。例如，在本實施例中，反應腔室的製程壓力可以是50Pa。電漿產生單元中的製程壓力可以在大約70Pa到大約600Pa之間，或大約280Pa到大約330Pa之間。藉由在電漿產生裝置中使用上述製程壓力範圍，可以很容易地產生活化的第一氮氣前趨物的電漿，並且活化的第一氮氣前趨物的數量可以足以與來自第一矽前趨物的吸附的化學物種發生反應。
參照圖9至圖11，在第一氮氣前趨物供應步驟803的流動階段，活化的第一氮氣前趨物與源於第一矽前趨物的吸附的化學物種之間的反應可以用公式2及公式3表示。 -NH-SiH 2Cl+NH 3 *→-NH-SiH 2(NH 2)+HCl(公式2)。 -NH-SiH 2Cl+NH 3 *→-NH-SiHCl(NH 2)+H 2(公式3)。
在一些實施例中，第一氮氣前趨物的轉移時間可在大約0.40秒到大約0.70秒之間、在0.45秒到大約0.65秒之間，或大約0.6秒。
參照圖9至圖11，在第一氮氣前趨物供應步驟803的清洗與抽真空階段，可以停止第一氮氣前趨物的供應，並關閉電漿產生單元的射頻。稀釋氣體的流速可以增加以清洗反應腔室。例如，稀釋氣體的流速可以在大約3slm到大約7slm之間。在此描述的實施例中，稀釋氣體的流速可以是5slm。
在第一次沉積製程之後，可以形成氮化矽薄膜層。第一沉積製程可以重複多次，以形成所需厚度的氮化矽薄膜層。所需厚度的氮化矽薄膜層可稱為封蓋材料507層。在一些實施例中，第一沉積製程的重複次數可在大約20到大約60之間、大約30到大約50之間，或大約34至40之間。
封蓋材料507層可經形成以完全填充複數個陣列溝槽TR2，並部分填充具有開口507O以曝露出虛設填充層501的週邊溝槽TR1。
參照圖11，在一些實施例中，開口507O的寬度W3與複數個陣列溝槽TR2的寬度W2可以實質上相同。在一些實施例中，開口507O的寬度W3與複數個陣列溝槽TR2的寬度W2可以不同。例如，開口507O的寬度W3可以大於複數個陣列溝槽TR2的寬度W2。
參照圖12，開口507O可被虛設填充層501完全填充，其程序類似於圖5中所示，其描述在此不再重複。可以執行一平面化製程，例如化學機械研磨，直到曝露出封蓋材料507層的頂面，以去除多餘的材料，並為後續製程步驟提供一個實質上平坦的表面。填充在開口507O中的虛設填充層501的部分可稱為虛設填充層501的延伸部分501E。或者，在一些實施例中，開口507O可以不被填充。或者，在一些實施例中，開口507O可以用對封蓋材料507具有蝕刻選擇性的材料填充。
參照圖13，可以執行一平面化製程，例如化學機械研磨，直到曝露出基底311的頂面，以去除多餘的材料並為後續製程步驟提供一個實質上平坦的表面。在平面化製程之後，陣列區域AA處剩餘的封蓋材料507可稱為陣列閘極封蓋層230。陣列區域AA處剩餘的第一絕緣材料503可稱為陣列閘極介電層210。陣列閘極介電層210可以包括一U形橫截面輪廓。陣列閘極介電層210、陣列閘極導體220以及陣列閘極封蓋層230共同配置成陣列閘極結構200。
參照圖13，在週邊區域PA的剩餘封蓋材料507可以稱為週邊閘極封蓋層130。週邊閘極封蓋層130設置於虛設填充層501上，圍繞延伸部分501E，並在週邊溝槽TR1中。以不同的方式說明，週邊閘極封蓋層130可以包括(或繼承)開口507O，並且虛設填充層501的延伸部分501E設置於開口507O中。週邊閘極封蓋層130的頂面130TS與基底311的頂面可以實質上共面。
參照圖13，在一些實施例中，週邊閘極封蓋層130的底面130BS與陣列閘極封蓋層230的底面230BS可以在垂直高度VL2處實質上共面。
參照圖1及圖14至圖20，在步驟S15，可以去除虛設填充層501，以及在週邊溝槽TR1中形成週邊閘極結構100。
參照圖14，犧牲層509可以形成在基底311的陣列區域AA及週邊區域PA上。複數個陣列閘極結構200、週邊閘極封蓋層130及虛設填充層501可以被犧牲層509覆蓋。在一些實施例中，犧牲層509可以包含對虛設填充層501具有蝕刻選擇性的材料。在一些實施例中，犧牲層509可以包含，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物或其組合。在一些實施例中，犧牲層509的製作技術可以包含，例如，化學氣相沉積或其他適用的沉積製程。
參照圖14，可在犧牲層509上形成第三遮罩層605。在一些實施例中，第三遮罩層605可以是一光阻層，並可以包括開口509O的圖案，這將在後面說明。
參照圖15，可使用第三遮罩層605做為遮罩來執行一蝕刻製程，以去除犧牲層509的一部分並沿開口509O形成開口509O。在一些實施例中，犧牲層509對第三遮罩層605在蝕刻製程中的蝕刻率比可在大約100∶1到大約1.05∶1之間、大約15∶1到大約2∶1之間，或大約10∶1到大約2∶1之間。在一些實施例中，犧牲層509對虛設填充層501在蝕刻製程中的蝕刻率比可在大約100:1到大約1.05:1之間、在大約15:1到大約2:1之間，或在大約10:1到大約2:1之間。在一些實施例中，犧牲層509對週邊閘極封蓋層130在蝕刻製程中的蝕刻率比可在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間，或大約10:1到大約2:1之間。在蝕刻製程之後，虛設填充層501的延伸部分501E可以透過開口509O曝露出。第三遮罩層605可以在開口509O形成之後被移除。在一些實施例中，開口509O的寬度W4可以大於開口507O的寬度W3並且可以小於週邊溝槽TR1的寬度W1。
參照圖16，可以去除虛設填充層501。在一些實施例中，可以執行類似於圖8中說明的虛設填充層501的凹陷製程來去除虛設填充層501，其描述在此不再重複。在一些實施例中，可以使用包括開口509O的犧牲層509做為遮罩來執行一蝕刻製程，例如一非等向性的濕蝕刻製程，以去除虛設填充層501。在一些實施例中，虛設填充層501對犧牲層509在蝕刻製程中的蝕刻率比可在大約100∶1到大約1.05∶1之間、在大約15∶1到大約2∶1之間，或在大約10∶1到大約2∶1之間。在一些實施例中，虛設填充層501對週邊閘極封蓋層130在蝕刻製程中的蝕刻率比可在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間，或大約10:1到大約2:1之間。
參照圖17，週邊閘極介電層110可以形成在週邊溝槽TR1中並在週邊閘極封蓋層130下面。頂面110TS可在垂直高度VL2處與週邊閘極封蓋層130接觸。在一些實施例中，週邊閘極介電層110可包含，例如，與陣列閘極介電層210不同的材料。在一些實施例中，週邊閘極介電層110可以包含，例如，氧化矽。週邊閘極介電層110的製作技術可以包含，例如，一熱氧化製程。
參照圖18，可以形成導體材料511層，以完全填充週邊溝槽TR1及開口507O，並覆蓋基底311的陣列區域AA及週邊區域PA。在一些實施例中，導體材料511可以是不同於陣列閘極導體220的材料。在一些實施例中，導體材料511可以是，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物，或其組合。在一些實施例中，導體材料511層的製作技術可以包含，例如，化學氣相沉積、物理氣相沉積、原子層沉積、電鍍、濺鍍或其他適用的沉積製程。
參照圖19，可以執行一平面化製程，如化學機械研磨，直到曝露出犧牲層509的頂面，以去除多餘的材料，並為後續的製程步驟提供一個實質上平坦的表面。在平面化製程之後，剩餘的導體材料511可以變成週邊閘極導體120。週邊閘極介電層110、週邊閘極導體120及週邊閘極封蓋層130共同配置成週邊閘極結構100。週邊閘極導體120可以包括底部121、頸部123以及頂部125。
參照圖19，底部121可以設置於週邊溝槽TR1中與週邊閘極介電層110上。底部121的頂面121TS的一部分可以與週邊閘極封蓋層130接觸。底部121的頂面121TS與週邊閘極介電層110的頂面110TS可在垂直高度VL2處實質上共面。頸部123可以設置於底部121上與週邊溝槽TR1中。週邊閘極封蓋層130可以圍繞頸部123。以不同的方式說明，頸部123可以設置於週邊閘極封蓋層130的開口507O中，並設置於底部121上。頸部123的頂面123TS與週邊閘極封蓋層130的頂面130TS可以實質上共面。頂部125可以設置於頸部123上。犧牲層509可以圍繞頂部125。以不同的方式說明，頂部125可以設置於開口509O中並設置於頸部123上。
參照圖19，週邊閘極結構100的寬度W1可以大於陣列閘極結構200的寬度W2。在一些實施例中，週邊閘極結構100的寬度W1對陣列閘極結構200的寬度W2的寬度比可以在大約8到大約2之間，或在大約6到大約2.5之間。在一些實施例中，頸部123的寬度W3可以小於頂部125的寬度W4。在一些實施例中，頸部123的厚度T1與頂部125的厚度T2可以實質上相同。在一些實施例中，頸部123的厚度T1與頂部125的厚度T2可以不同。例如，頸部123的厚度T1可以大於頂部125的厚度T2。另一個例子，頸部123的厚度T1可以小於頂部125的厚度T2。
參照圖20，犧牲層509的去除技術可以包含一蝕刻製程。在一些實施例中，蝕刻製程可以是一非等向性的蝕刻製程。在一些實施例中，蝕刻製程可以是一濕蝕刻製程或乾蝕刻製程。在一些實施例中，犧牲層509對週邊閘極導體120在蝕刻製程中的蝕刻率比可在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間，或大約10:1到大約2:1之間。在一些實施例中，犧牲層509對週邊閘極封蓋層130(或陣列閘極封蓋層230)在蝕刻製程中的蝕刻率比可在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間，或大約10:1到大約2:1之間。在一些實施例中，犧牲層509對基底311在蝕刻製程中的蝕刻率比可在大約100:1到大約1.05:1之間、大約15:1到大約2:1之間，或大約10:1到大約2:1之間。
參照圖1和21，在步驟S17，可以在基底311的陣列區域AA中形成複數個陣列雜質區315，並且可以在基底311的週邊區域PA中形成週邊雜質區317。
參照圖21，複數個陣列雜質區315及複數個週邊雜質區317的製作技術可以包含使用，例如，n型摻雜物的植入製程。用語"n型摻雜物"是指一種雜質，當它被添加到本徵(intrinsic)半導體材料中時，會向本徵半導體材料貢獻自由電子。在含矽材料中，n型摻雜物的示例包括，但不限於，銻、砷及/或磷。在一些實施例中，複數個陣列雜質區315及複數個週邊雜質區317內的摻雜物濃度可在4×10^20原子/釐米^3到2×10^21原子/釐米^3的範圍內；儘管在本申請中也可採用小於或大於上述範圍的其他摻雜物濃度。另外，在一些實施例中，植入製程可以使用p型摻雜物。用語"p型摻雜物"是指一種雜質，當它被添加到本徵半導體材料中時，會產生價電子的不足。在含矽的半導體材料中，p型摻雜物的示例包括，但不限於，硼、鋁、鎵及/或銦。
在一些實施例中，可以執行一退火製程以活化複數個陣列雜質區315及複數個週邊雜質區317。退火製程可具有大約800℃到大約1250℃之間的製程溫度。退火製程的製程持續時間可在大約1毫秒到大約500毫秒之間。退火製程可以是，例如，快速熱退火，鐳射尖峰退火，或閃光燈退火。
參照圖21，複數個陣列雜質區315可以形成在基底311的陣列區域AA中。複數個陣列雜質區315可以形成在複數個陣列閘極結構200之間，以及隔離層313與複數個陣列閘極結構200之間。複數個陣列雜質區315的頂面與基底311的頂面可以實質上共面。複數個週邊雜質區317可以形成在週邊區域PA。複數個週邊雜質區317可以形成在隔離層313與週邊閘極結構100之間。複數個週邊雜質區317的頂面與基底311的頂面可以實質上共面。
參照圖21，複數個陣列雜質區315的底面315BS與複數個週邊雜質區317的底面317BS可以在垂直高度VL3處實質上共面。在一些實施例中，複數個陣列雜質區315的底面315BS與複數個週邊雜質區317的底面317BS可以位於不同的垂直高度(未示出)。在一些實施例中，複數個週邊雜質區317的底面317BS(或複數個陣列雜質區315的底面315BS)可位於垂直高度VL3，低於週邊閘極封蓋層130的底面130BS的垂直高度VL2。
圖22及圖23是剖示圖，例示本揭露一些實施例之半導體元件1B及1C。
參照圖22，半導體元件1B可以具有與圖21中所示相似的結構。圖22中與圖21中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1B中，頂部125的寬度W4與頸部123的寬度W3可以實質上相同。在一些實施例中，頂部125的寬度W4可以小於頸部123的寬度W3。在一些實施例中，頂部125的寬度W4對頸部123的寬度W3的寬度比可在大約0.9到大約1.0之間，或在大約0.5到大約1.0之間。
參照圖23，半導體元件1C可以具有與圖21中所示類似的結構。圖23中與圖21中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1C中，週邊閘極介電層110可以設置於週邊溝槽TR1上、週邊閘極封蓋層130的底面130BS上以及週邊閘極封蓋層130的開口507O上。週邊閘極介電層110的頂面110TS與週邊閘極封蓋層130的頂面130TS可以實質上共面。在本實施例中，週邊閘極介電層110的製作技術可以包含，例如，一原子層沉積。
圖24及圖25是剖示圖，例示本揭露另一個實施例之半導體元件1D的製備流程的部分。
參照圖24，可以用類似於圖2至圖4所示的程序製備一中間半導體元件，其描述在此不再重複。週邊溝槽TR1可以被加深到垂直高度VL4，低於複數個陣列溝槽TR2的底面TBS2。
參照圖25，週邊閘極結構100、複數個陣列閘極結構200、複數個陣列雜質區315及複數個週邊雜質區317可以用類似於圖5至圖21中說明的程序形成，其描述在此不再重複。週邊閘極結構100的底面TBS1可以位於垂直高度VL4，低於複數個陣列閘極結構200的底面TBS2。
本揭露的一個方面提供一種半導體元件，包括一基底，該基底包括一陣列區域及一週邊區域；以及一週邊閘極結構，包括：一週邊閘極介電層，向內設置於該基底的該週邊區域中，並包括一U形截面輪廓；一週邊閘極導體，包括一底部及一頸部，該底部設置於該週邊閘極介電層上，該頸部設置於該底部上；以及一週邊閘極封蓋層，設置於該週邊閘極介電層與該底部上，並圍繞該頸部。該週邊閘極封蓋層的一頂面與該頸部的一頂面實質上共面。該週邊閘極結構包括一頂部設置於該頸部上，且該頂部的一寬度大於該頸部的一寬度。
本揭露的另一個方面提供一種半導體元件，包括一基底，該基底包括一陣列區域及一週邊區域；一週邊閘極結構，包括：一週邊閘極介電層，向內設置於該基底的該週邊區域中，並包括一U形截面輪廓；一週邊閘極導體，包括一底部及一頸部，該底部設置於該週邊閘極介電層上，該頸部設置於該底部上；以及一週邊閘極封蓋層，設置於該週邊閘極介電層與該底部上，並圍繞該頸部；以及一陣列閘極結構，設置於該基底的該陣列區域中。該週邊閘極封蓋層的一頂面與該頸部的一頂面實質上共面。該週邊閘極結構的一寬度大於該陣列閘極結構的一寬度。該週邊閘極結構包括一頂部設置於該頸部上，且該頂部的一寬度大於該頸部的一寬度。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底，該基底包括一陣列區域及一週邊區域；在該基底的該週邊區域中形成一週邊溝槽，並在該基底的該陣列區域中形成一陣列溝槽；形成一虛設填充層，以完全填充該週邊溝槽；在該陣列溝槽中形成一陣列閘極結構，並在該虛設填充層上與該週邊溝槽中形成一週邊閘極封蓋層，其中該週邊閘極封蓋層包括一第一開口以曝露出該虛設填充層；在該基底上形成一犧牲層，並沿該犧牲層形成一第二開口以曝露出該虛設填充層；選擇性地去除該週邊溝槽中的該虛設填充層；以及在該週邊溝槽中形成一週邊閘極介電層；在該週邊閘極介電層上、該第一開口中及該第二開口中形成一週邊閘極導體；以及將該犧牲層移除。該週邊閘極介電層、該週邊閘極導體及該週邊閘極封蓋層配置成一週邊閘極結構。
由於本揭露的半導體元件的設計，週邊閘極結構100及複數個陣列閘極結構200可以藉由採用虛設填充層501同時形成在基底311中。製備包括週邊閘極結構100及複數個陣列閘極結構200的半導體元件1A的複雜性可以藉由採用虛設填充層501而降低。因此，半導體元件1A的製備成本可以降低。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 10:製備方法 100:週邊閘極結構 110:週邊閘極介電層 110TS:頂面 120:週邊閘極導體 121:底部 121TS:頂面 123:頸部 123TS:頂面 125:頂部 130:週邊閘極封蓋層 130BS:底面 130TS:頂面 200:陣列閘極結構 210:陣列閘極介電層 220:陣列閘極導體 220TS:頂面 230:陣列閘極封蓋層 230BS:底面 311:基底 313:隔離層 315:陣列雜質區 315BS:底面 317:週邊雜質區 317BS:底面 501:虛設填充層 501E:延伸部分 501TS:頂面 503:第一絕緣材料 505:第一導電材料 507:封蓋材料 507O:開口 509:犧牲層 509O:開口 511:導體材料 601:第一遮罩層 603:第二遮罩層 605:第三遮罩層 701:第一前趨分子 703:第二前趨分子 AA:陣列區域 PA:週邊區域 S11:步驟 S13:步驟 S15:步驟 S17:步驟 T1:厚度 TBS1:底面 TBS2:底面 TR1:週邊溝槽 TR2:陣列溝槽 VL1:垂直高度 VL2:垂直高度 VL3:垂直高度 VL4:垂直高度 W1:寬度 W2:寬度 W3:寬度 W4:寬度 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是流程圖，例示本揭露一個實施例之半導體元件的製備方法； 圖2至圖8是剖示圖，例示本揭露一個實施例之半導體元件的製備流程的部分； 圖9是範例示圖，例示本揭露一個實施例之半導體元件用於形成封蓋材料層的製程條件； 圖10至圖21是剖示圖，例示本揭露一個實施例之半導體元件的製備流程的部分； 圖22及圖23是剖示圖，例示本揭露一些實施例之半導體元件；以及 圖24及圖25是剖示圖，例示本揭露另一個實施例之半導體元件的製備流程的部分。
1A:半導體元件
100:週邊閘極結構
110:週邊閘極介電層
120:週邊閘極導體
121:底部
123:頸部
125:頂部
130:週邊閘極封蓋層
130BS:底面
200:陣列閘極結構
210:陣列閘極介電層
220:陣列閘極導體
230:陣列閘極封蓋層
311:基底
313:隔離層
315:陣列雜質區
315BS:底面
317:週邊雜質區
317BS:底面
507O:開口
AA:陣列區域
PA:週邊區域
TR1:週邊溝槽
TR2:陣列溝槽
VL2:垂直高度
VL3:垂直高度
Z:方向

Claims (21)

  1. 一種半導體元件，包括： 一基底，包括一陣列區域及一週邊區域；以及 一週邊閘極結構，包括： 一週邊閘極介電層，向內設置於該基底的該週邊區域中，並包括一U形截面輪廓； 一週邊閘極導體，包括一底部及一頸部，該底部設置於該週邊閘極介電層上，該頸部設置於該底部上；以及 一週邊閘極封蓋層，設置於該週邊閘極介電層與該底部上，並圍繞該頸部， 其中該週邊閘極封蓋層的一頂面與該頸部的與一頂面實質上共面， 其中該週邊閘極結構包括一頂部設置於該頸部上，且該頂部的一寬度大於該頸部的一寬度。
  2. 如請求項1所述之半導體元件，更包括一週邊雜質區，設置於該基底的該週邊區域中並與該週邊閘極封蓋層相鄰。
  3. 如請求項2所述之半導體元件，其中該週邊雜質區的一底面位於一垂直高度，低於該週邊閘極封蓋層的一底面。
  4. 一種半導體元件，包括： 一基底，包括一陣列區域及一週邊區域； 一週邊閘極結構，包括： 一週邊閘極介電層，向內設置於該基底的該週邊區域中，並包括一U形截面輪廓； 一週邊閘極導體，包括一底部及一頸部，該底部設置於該週邊閘極介電層上，該頸部設置於該底部上； 一週邊閘極封蓋層，設置於該週邊閘極介電層與該底部上，並圍繞該頸部；以及 一陣列閘極結構，設置於該基底的該陣列區域中， 其中該週邊閘極封蓋層的一頂面與該頸部的一頂面實質上共面， 其中該週邊閘極結構的一寬度大於該陣列閘極結構的一寬度， 其中該週邊閘極結構包括一頂部設置於該頸部上，且該頂部的一寬度大於該頸部的一寬度。
  5. 如請求項4所述之半導體元件，其中該陣列閘極結構包括： 一陣列閘極介電層，向內設置於該基底的該陣列區域中； 一陣列閘極導體，設置於該陣列閘極介電層上；以及 一陣列閘極封蓋層，設置於該陣列閘極導體上。
  6. 如請求項5所述之半導體元件，其中該週邊閘極介電層與該陣列閘極介電層包含不同的材料。
  7. 如請求項6所述之半導體元件，其中該週邊閘極導體與該陣列閘極導體包含不同的材料。
  8. 如請求項7所述之半導體元件，其中該週邊閘極封蓋層與該陣列閘極封蓋層包括相同的材料， 其中該半導體元件更包含一週邊雜質區，設置於該基底的該週邊區域中並與該週邊閘極封蓋層相鄰。
  9. 如請求項8所述之半導體元件，其中該週邊雜質區的一底面位於一垂直高度，低於該週邊閘極封蓋層的一底面。
  10. 如請求項4所述之半導體元件，其中該週邊閘極結構的一底面位於一垂直高度，低於該陣列閘極結構的一底面。
  11. 一種半導體元件的製備方法，包括： 提供一基底，包括一陣列區域及一週邊區域； 在該基底的該週邊區域中形成一週邊溝槽，並在該基底的該陣列區域中形成一陣列溝槽； 形成一虛設填充層，以完全填充該週邊溝槽； 在該陣列溝槽中形成一陣列閘極結構，並在該虛設填充層上與該週邊溝槽中形成一週邊閘極封蓋層，其中該週邊閘極封蓋層包括一第一開口以曝露出該虛設填充層； 在該基底上形成一犧牲層，並沿該犧牲層形成一第二開口以曝露出該虛設填充層； 選擇性地去除該週邊溝槽中的該虛設填充層； 在該週邊溝槽中形成一週邊閘極介電層； 在該週邊閘極介電層上、該第一開口中及該第二開口中形成一週邊閘極導體；以及 將該犧牲層移除， 其中該週邊閘極介電層、該週邊閘極導體及該週邊閘極封蓋層配置成一週邊閘極結構。
  12. 如請求項11所述之半導體元件的製備方法，更包含： 將該虛設填充層凹入。
  13. 如請求項11所述之半導體元件的製備方法，其中該虛設填充層包括一碳膜。
  14. 如請求項11所述之半導體元件的製備方法，其中該陣列閘極結構包括： 一陣列閘極介電層，共形地形成在該陣列溝槽中，並包括一U形截面輪廓； 一陣列閘極導體，形成在該陣列閘極介電層上與該陣列溝槽中；以及 一陣列閘極封蓋層，形成在該陣列閘極導體上與該陣列溝槽中。
  15. 如請求項14所述之半導體元件的製備方法，其中該週邊閘極介電層與該陣列閘極介電層包含不同的材料。
  16. 如請求項15所述之半導體元件的製備方法，其中該週邊閘極導體與該陣列閘極導體包含不同的材料。
  17. 如請求項16所述之半導體元件的製備方法，其中該週邊閘極封蓋層與該陣列閘極封蓋層包含相同的材料。
  18. 如請求項17所述之半導體元件的製備方法，更包括在該基底的該陣列區域中形成複數個陣列雜質區並與該陣列閘極結構相鄰，以及在該基底的該週邊區域中形成複數個週邊雜質區並與該週邊閘極結構相鄰。
  19. 如請求項17所述之半導體元件的製備方法，其中形成該虛設填充層的一製程壓力在大約5毫托到大約20毫托之間；其中形成該虛設填充層的一製程溫度在大約240℃到大約340℃之間。
  20. 如請求項15所述之半導體元件的製備方法，其中形成該虛設填充層的一碳源包括甲烷、乙烷、乙炔、苯或其組合，以及用於形成該虛設填充層的該碳源的一流速在大約50sccm到大約150sccm之間。
  21. 如請求項20所述之半導體元件的製備方法，其中用於攜帶形成該虛設填充層的該碳源的一載氣包括氬氣、氖氣或氦氣，以及用於攜帶形成該虛設填充層的該碳源的該載氣的一流速在大約10sccm到大約150sccm之間。
TW112148274A 2022-09-29 2023-03-29 具有週邊閘極結構的半導體元件及其製備方法 TW202414843A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/956,127 US20240130102A1 (en) 2022-09-29 2022-09-29 Semiconductor device with peripheral gate structure and method for fabricating the same
US17/956,127 2022-09-29

Publications (1)

Publication Number Publication Date
TW202414843A true TW202414843A (zh) 2024-04-01

Family

ID=90382200

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112148274A TW202414843A (zh) 2022-09-29 2023-03-29 具有週邊閘極結構的半導體元件及其製備方法
TW112112005A TW202414837A (zh) 2022-09-29 2023-03-29 具有週邊閘極結構的半導體元件及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112112005A TW202414837A (zh) 2022-09-29 2023-03-29 具有週邊閘極結構的半導體元件及其製備方法

Country Status (3)

Country Link
US (2) US20240130102A1 (zh)
CN (2) CN117790546A (zh)
TW (2) TW202414843A (zh)

Also Published As

Publication number Publication date
CN117790542A (zh) 2024-03-29
TW202414837A (zh) 2024-04-01
US20240130103A1 (en) 2024-04-18
CN117790546A (zh) 2024-03-29
US20240130102A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
TW202119478A (zh) 積體電路結構及其製造方法
US20230223300A1 (en) Method for fabricating conductive layer stack and method for fabricating semiconductor device with gate contact
US20240243060A1 (en) Semiconductor device with conductive layers having different pattern densities and method for fabricating the same
US20240006227A1 (en) Semiconductor device with contacts having different dimensions and method for fabricating the same
US11776904B2 (en) Semiconductor device with carbon hard mask and method for fabricating the same
TW202414843A (zh) 具有週邊閘極結構的半導體元件及其製備方法
TWI847612B (zh) 具有支撐層的半導體元件
TWI841514B (zh) 具有輔助特徵的半導體元件的製備方法
TWI855601B (zh) 具有功函數層的半導體元件
US20240030133A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same
US20240347453A1 (en) Semiconductor device with assisting layer and method for fabricating the same
US20240304552A1 (en) Semiconductor device with filling layer
US20230223342A1 (en) Conductive layer stack and semiconductor device with a gate contact
TW202422820A (zh) 具有能量可移除層的半導體元件
TW202425231A (zh) 具有襯墊層的半導體元件及其製備方法
TW202324692A (zh) 具有氣隙的半導體元件及其製備方法
TW202437466A (zh) 具有填充層的半導體元件的製備方法
TW202427610A (zh) 具有抗背濺鍍層的半導體元件及其製備方法
TW202427802A (zh) 具有功函數層的半導體元件