TW202312356A - 具有不同尺寸之接觸點的半導體元件及其製備方法 - Google Patents

具有不同尺寸之接觸點的半導體元件及其製備方法 Download PDF

Info

Publication number
TW202312356A
TW202312356A TW110149421A TW110149421A TW202312356A TW 202312356 A TW202312356 A TW 202312356A TW 110149421 A TW110149421 A TW 110149421A TW 110149421 A TW110149421 A TW 110149421A TW 202312356 A TW202312356 A TW 202312356A
Authority
TW
Taiwan
Prior art keywords
contact
opening
semiconductor device
manufacturing
contact point
Prior art date
Application number
TW110149421A
Other languages
English (en)
Other versions
TWI799040B (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202312356A publication Critical patent/TW202312356A/zh
Application granted granted Critical
Publication of TWI799040B publication Critical patent/TWI799040B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本揭露提供一種半導體元件以及該半導體元件的製備方法。該半導體元件具有一基底，包括一密集區以及一開放區；一介電結構，設置在該基底上；一著陸墊，設置在該介電結構中且設置在該密集區上；一第一接觸點，設置在該著陸墊上以及設置在該介電結構中；以及一第二接觸點，設置在該介電結構中以及設置在該基底的該開放區上。該第一接觸點的一上表面以及該第二接觸點的一上表面大致為共面。該第一接觸點的一寬度小於該第二接觸點之一寬度的一半。

Description

具有不同尺寸之接觸點的半導體元件及其製備方法
本申請案主張2021年8月31日申請之美國正式申請案第17/462,309號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件及該半導體元件的製備方法。特別是有關於一種具有不同尺寸之接觸點的半導體元件以及具有不同尺寸之該等接觸點的該半導體元件的製備方法。
半導體元件使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，增加不同的問題，且如此的問題在數量與複雜度上持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件，包括一基底，包括一密集區以及一開放區；一介電結構，設置在該基底上；一著陸墊，設置在該介電結構中且設置在該密集區上；一第一接觸點，設置在該著陸墊上且設置在該介電結構中；以及一第二接觸點，設置在該介電結構中且設置在該基底的該開放區上。該第一接觸點的一上表面以及該第二接觸點的一上表面大致為共面。該第一接觸點的一寬度襖於該第二接觸點之一寬度的一半。
在一些實施例中，該第一接觸點的一深度大於該第二接觸點之一深度的三分之二。
在一些實施例中，該第一接觸點之一深寬比與該第二接觸點之一深寬比的一比率，大約為1.33：1.00。
本揭露之另一實施例提供一種半導體元件的製備方法，包括提供一基底，該基底包括一密集區以及一開放區；形成一介電結構在該基底上，並形成一第一硬遮罩層在該介電結構上；圖案化該第一硬遮罩層，以形成一第一遮罩開口在該密集區上以及形成一第二遮罩開口在該開放區上；以一第一遮罩層覆蓋該開放區；形成複數個間隙子在該第一遮罩開口的各側壁上；使用該複數個間隙子與該第一遮罩開口當作多個圖案導引而執行一密集區蝕刻製程，以形成一第一接觸點開口；移除該第一遮罩層並以一第二遮罩層覆蓋該密集區；使用該第二遮罩開口當作一圖案導引而執行一開口區蝕刻製程，以形成一第二接觸點開口；以及形成一第一接觸點在該第一接觸點開口中以及形成一第二接觸點在該第二接觸點開口中。
在一些實施例中，形成該複數個間隙子在該第一遮罩開口的該等側壁上包括：共形地形成一層間隙子材料在該第一硬遮罩層上、在該第一遮罩層上以及在該第一遮罩開口中；以及執行一間隙子蝕刻製程以將該層間隙子材料轉變成該複數個間隙子。
在一些實施例中，該間隙子材料包括低溫矽。
在一些實施例中，該第一硬遮罩層包括多晶矽。
在一些實施例中，該第一接觸點開口的一寬度小於該第二接觸點開口之一寬度的一半。
在一些實施例中，該半導體元件的製備方法還包括形成一著陸墊在該介電結構中以及在該密集區上。該著陸墊的一上表面經由該第一接觸點開口而部分暴露。
在一些實施例中，該第一接觸點開口的一深度大於該第二接觸點開口之一深度的三分之二。
在一些實施例中，該第一接觸點開口的一深寬比大於該第二接觸點開口的一深寬比。
在一些實施例中，該第一接觸點開口之一深寬比與該第二接觸點開口之一深 比的一比率，大約為1.33：1.00。
在一些實施例中，該密集區蝕刻製程的一氧濃度大於該開放 蝕刻製程的一氧濃度。
在一些實施例中，該密集區蝕刻製程的一偏壓功率(bias power)大於該開放區蝕刻製程的一偏壓功率。
在一些實施例中，該密集區蝕刻製程的一製程溫度小於該開放區蝕刻製程的一製程溫度。
在一些實施例中，該第一遮罩開口的一寬度與該第二遮罩開口的一寬度大致相同。
在一些實施例中，該複數個間隙子的一厚度大於或等於該第二接觸點開口之一寬度的四分之一。
在一些實施例中，形成該第一接觸點在該第一接觸點開口中以及形成該第二接觸點在該第二接觸點開口中包括：形成一層導電材料以完全填滿該第一接觸點開口與該第二接觸點開口；以及執行一平坦化製程直到該介電結構的一上表面暴露為止，以將該層導電材料轉變成該第一接觸點與該第二接觸點。
在一些實施例中，該密集區與該開放區相互鄰近設置。
在一些實施例中，該基底的一上表面經由該第二接觸點開口而部分暴露。
由於本揭露該半導體元件的製備方法應用在該密集區蝕刻製程中該等間隙子的設計，可輕易地縮減該等第一接觸點的尺寸，以便符合該密集區之更緊密的設計規範。再者，相較於使用較小尺寸的微影遮罩，可降低該半導體元件之製備方法的製程複雜度，而該微影遮罩可能遭受位移(shifting)問題。此外，藉由使用該開放區製程而可同時滿足用於該開放區之該較寬鬆設計規範的該第二接觸點的尺寸。因此，可據此改善該半導體元件的良率。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係 用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，為精確地相同的、相等的，或是平坦的，或者是其可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異可因為製造流程而發生。
在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，均包括在半導體元件的範疇中。
應當理解，在本揭露的描述中，上方(above)(或之上(up))對應Z方向箭頭的該方向，而下方(below)(或之下(down))對應Z方向箭頭的相對方向。
應當理解，在本揭露的描述中，一元件(或特徵)沿維度Z位在最高垂直位面處的一表面被稱為該元件(或該特徵)的一上表面。一元件(或特徵)沿維度Z位在最低垂直位面處的一表面被稱為該元件(或該特徵)的一下表面。
圖1是流程示意圖，例示本揭露一實施例之半導體元件1A的製備方法10。圖2到圖16是剖視示意圖，例示本揭露一實施例製備半導體元件1A的一流程。
請參考圖1到圖6，在步驟S11，可提供一基底301，一介電結構400可形成在基底301上，一第一遮罩層501可形成在介電結構400上，並可圖案化第一硬遮罩層501以形成複數個第一遮罩開口501D以及複數個第二遮罩開口501O。
請參考圖2，基底301可包括一密集區DA以及一開放區OA。在一些實施例中，基底301可為一個單一晶粒。密集區DA可設置在該晶粒的中心區處。在一些實施例中，密集區DA與開放區OA可相互鄰近設置。在一些實施例中，密集區DA與開放區OA可相互分隔開設置。在一些實施例中，基底301可為一半導體晶圓。
應當理解，密集區DA可包括基底301的一部分以及基底301之該部分上的一空間。描述一元件為形成在該密集區DA上意指該元件形成在基底301之該部分的一上表面上。描述一元件為形成在密集區DA意指該元件形成在基底301之該部分中；然而，該元件的一上表面可齊平於基底301之該部分的該上表面。描述一元件為形成在密集區DA上方意指該元件形成在基底301之該部分的該上表面上方。據此，開放區OA可包括基底301的其他部分以及在基底301之該其他部分上方的一空間。
在一些實施例中，基底301可包括一塊狀(bulk)半導體基底，其由至少一半導體材料所組成。舉例來說，該塊狀半導體基底可包含一元素半導體、一化合物半導體、一非半導體材料、其他適合的材料或其組合；該元素半導體例如矽或鍺；該化合物半導體例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V族化合物半導體或II-VI族化合物半導體；該非半導體材料例如鈉鈣玻璃(soda-lime glass)、熔融矽(fused silica)、熔融石英(fused quartz)、氟化鈣(calcium fluoride)。
在一些實施例中，基底301可包括一絕緣體上覆半導體結構，其從下到上由一處置基底(handle substrate)、一隔離層以及一最上面的半導體材料層。該處置基底與該最上面的半導體材料可包含與前述該塊狀半導體基底相同的材料。該隔離層可為一結晶或非結晶介電材料，例如一氧化物及/或氮化物。舉例來說，該絕緣層可為一介電氧化物，例如氧化矽。舉另一個例子，隔離層可為一介電氮化物，例如氮化矽或氮化硼。再舉另一個例子，該隔離層可包括一介電氧化物與一介電氮化物的一堆疊，例如以任何順序之氧化矽與氮化矽或氮化硼的一堆疊。隔離層可具有一厚度，介於大約10nm到大約200nm之間。
應當理解，術語「大約(about)」修飾成分(ingredient)、部件的一數量(quantity)，或是本揭露的反應物(reactant)，其表示可發生的數值數量上的變異(variation)，舉例來說，其經由典型的測量以及液體處理程序(liquid handling procedures)，而該液體處理程序用於製造濃縮(concentrates)或溶液(solutions)。再者，變異的發生可源自於應用在製造組成成分(compositions)或實施該等方法或其類似方式在測量程序中的非故意錯誤(inadvertent error)、在製造中的差異(differences)、來源(source)、或成分的純度(purity)。在一方面，術語「大約(about)」意指報告數值的10%以內。在另一方面，術語「大約(about)」意指報告數值的5%以內。在再另一方面，術語「大約(about)」意指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
在一些實施例中，基底301可包括介電質、隔離層或導電特徵(圖未示)，其形成在該塊狀半導體基底或該最上面的半導體材料層上。舉例來說，該等介電質或該等隔離層可包含氧化矽、硼磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃、氟化矽酸鹽玻璃、低介電常數的材料、類似物或其組合。每一個介電質或每一個隔離層可具有一厚度，介於大約0.5微米(micrometer)到大約3.0微米。該等低介電常數的材料可具有一介電常數，該介電常數小於3.0或甚至小於2.5。該等導電特徵可為導電線、導電通孔、導電接觸點或類似物。
在一些實施例中，多個裝置元件(圖未示)可設置在基底301中。舉例來說，該等裝置元件可為雙極性接面電晶體(bipolar junction transistors)、金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field effect transistors)、二極體、系統大規模積體裝置(system large scale integration)、快閃記憶體、動態隨機存取記憶體、靜態隨機存取記憶體、電子抹除式可程式化唯讀記憶體(electrically-erasable programmable read-only memories)、影像感測器、微機電系統、主動元件或被動元件。該等主動元件可藉由多個隔離結構而與鄰近的該等裝置元件電性隔離，該等隔離結構例如淺溝隔離。
在一些實施例中，取決於製程的特定階段，基底301可對應一矽基底或已經形成在該基底上的其他材料層。
請參考圖2，一下隔離層401可毯覆(blanket)形成在基底301上。舉例來說，下隔離層401可包含氧化矽、硼磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃、氟化矽酸鹽玻璃、低介電常數的材料，類似物或其組合。舉例來說，下隔離層401的製作技術可包含化學氣相沉積、電漿加強化學氣相沉積或其他可應用的沉積製程。
請參考圖2，複數個下導電接觸點303可形成在下隔離層401中以及在密集區DA上。複數個下導電接觸點303的製作技術可包含一微影製程以及一接續的蝕刻製程與一接續的沉積製程。舉例來說，複數個下導電接觸點303可包含鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。複數個下導電接觸點303可電性耦接到基底301的該等裝置元件。
請參考圖3，一中間隔離層403可毯覆形成在下隔離層401上。在一些實施例中，中間隔離層403可包含與下隔離層401相同的材料。在一些實施例中，舉例來說，中間隔離層403可包含氧化矽、硼磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃、氟化矽酸鹽玻璃、低介電常數的材料、類似物或其組合。舉例來說，中間隔離層403的製作技術可包含化學氣相沉積、電漿加強化學氣相沉積或其他可應用的沉積製程。
請參考圖3，複數個著陸墊305可形成在中間隔離層403中以及在密集區DA上。複數個著陸墊305可製作技術可包含一微影製程以及一接續的蝕刻製程與一接續的沉積製程。舉例來說，複數個著陸墊305可包含鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。複數個著陸墊305可分別且對應電性耦接到複數個下導電接觸點303。
請參考圖4，一上隔離層405可形成在中間隔離層403上。在一些實施例中，上隔離層405可包含與下隔離層401相同的材料。舉例來說，上隔離層405可包含氧化矽、硼磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃、氟化矽酸鹽玻璃、低介電常數的材料、類似物或其組合。舉例來說，上隔離層405的製作技術可包含化學氣相沉積、電漿加強化學氣相沉積或其他可應用的沉積製程。
下隔離層401、中間隔離層403以及上隔離層405一起配置成介電結構400。
請參考圖4，第一硬遮罩層501可形成在上隔離層405上。在一些實施例中，舉例來說，第一硬遮罩層501可包含多晶矽，且其製作技術可包含化學氣相沉積、電漿加強化學氣相沉積或其他可應用的沉積製程。
或者是，在一些實施例中，舉例來說，第一硬遮罩層501可包含一碳膜。在文中所使用的術語「碳膜」，即描述其大量的材料主要是碳，其結構主要是由多個碳原子所界定，或是其物理及化學特性由其碳含量所控制。舉例來說，術語「碳膜」意指排除包含碳的簡單混合物或化合物的材料，例如介電材料，而介電材料例如摻碳的氮氧化矽、摻碳的氧化矽或是摻碳的多晶矽。
或者是，在一些實施例中，第一硬遮罩層501可由碳及氫所組成。在一些實施例中，第一硬遮罩層501可由碳、氫及氧所組成。在一些實施例中，第一硬遮罩層501可由碳、氫及氟所組成。
或者是，在一些實施例中，第一硬遮罩層501可包含如貿易中所標示APF(產品型號，由AMAT公司所製造)之一材料、如貿易中所標示SiLK(產品型號，由Dow Chemical公司所製造)之一材料、如貿易中所標示NCP(產品型號，由ASM公司所製造)之一材料、如貿易中所標示AHM(產品型號，由Novellous公司所製造)之一材料或類似如此的材料。
在一些實施例中，第一硬遮罩層501的製作技術可包含一高密度電漿化學氣相沉積製程。可使用電感耦合(inductively coupled)射頻(RF)產生高密度電漿，而電感耦合射頻的範圍介於大約500瓦到大約4000瓦之間。在一些實施例中，可使用電容耦合(capacitively coupled)射頻產生高密度電漿，而電感耦合射頻的範圍介於大約500瓦到大約4000瓦之間。碳的來源可為甲烷(methane)、乙烷(ethane)、乙炔(ethyne)、苯(benzene)或其組合。碳之來源的流量可介於大約50每分鐘標準立方英呎(standard cubic feet per minute，sccm)到大約150每分鐘標準立方英呎。碳的來源可提供碳的聚合作用以形成多個碳-碳鏈結。例如氬、氖或氦的一惰性(inert)氣體可使用來當作載體氣體，以搭載碳的來源。載體氣體的流量可介於大約10sccm與大約150sccm之間。高密度電漿化學氣相沉積製程的製程壓力可介於大約5 millitorr到大約20 millitorr之間。高密度電漿化學氣相沉積製程的製程溫度可介於大約240℃到大約340℃之間。
在一些實施例中，第一硬遮罩層501的製作技術可包含在高密度電漿化學氣相沉積製程期間藉由添加氟的來源而摻雜氟。舉例來說，氟的來源包含八氟環丁烷(octafluorocyclobutane)、四氟甲烷(tetrafluoromethane)、六氟乙烷(hexafluoroethane)、八氟丙烷(octafluoropropane)、三氟甲烷(trifluoromethane)、六氟苯環(Hexafluorobenzene)或其組合。氟的來源之流量可介於約略大於0到大約150sccm之間。氟的來源對碳的來源之流量比對於碳硬遮罩層105之摻雜程度與熱穩定度是重要的。對於一未加偏壓(unbiased)的製程狀態，氟的來源對碳的來源之流量比可介於大約0.2到大約2之間。對於一加偏壓的製程狀態，氟的來源對碳的來源之流量比可介於大約0.7到大約1.3之間。
在一些實施例中，在高密度電漿化學氣相沉積製程之後，可執行一退火製程以加強第一硬遮罩層501的熱穩定度。退火製程可在真空中或是由例如氬或氮之氣體所組成的一惰性大氣中執行大約30分鐘，其溫度介於大約300℃到大約450℃之間。
由高密度電漿化學氣相沉積製程所形成之第一硬遮罩層501的厚度及均勻度可良好的控制。舉例來說，第一硬遮罩層501之厚度的標準差可小於4%。此外，由高密度電漿化學氣相沉積製程所形成之第一硬遮罩層501可在升高的溫度直到接近400℃而熱穩定。熱穩定意指當暴露在介於大約200℃到大約400℃之間的溫度下的蝕刻環境時，第一硬遮罩層501將不會受到重量損失、變形或化學反應。在升高的溫度之第一硬遮罩層501的熱穩定將允許其使用當成用於蝕刻操作的一遮罩，該蝕刻操作在高於200℃之溫度下執行。再者，第一硬遮罩層501的耐蝕刻特性可藉由調整氟的摻雜程度而進行調整。第一硬遮罩層501的耐蝕刻特性可使用較高之氟的摻雜程度而降低。
或者是，在一些實施例中，第一硬遮罩層501可為一碳膜。碳膜可藉由一製程而沉積，該製程包括將由包括一或多個碳氫化合物之一製程氣體混合物而引入到一製程腔室。碳氫化合物具有一化學式C xH y，其中x具有介於2到4之間的範圍以及y具有介於2到10之間的範圍。舉例來說，該等碳氫化合物可為C 3H 6、C 3H 4、C 3H 8、C 4H 10、C 4H 8、C 4H 6或C 2H 2或其組合。
在一些實施例中，碳膜可藉由維持一基底溫度在大約100℃到大約700℃之間而從該製程氣體混合物所沉積；在一些實施例中，介於大約350℃到大約550℃之間。在一些實施例中，碳膜可藉由維持一腔室壓力在大約1Torr到大約20Torr之間而從該製程氣體混合物所沉積。在一些實施例中，碳膜可藉由以介於大約50sccm到大約2000sccm之間的流量而將碳氫氣體以及任何惰性氣體或反應氣體而分別從該製程氣體混合物所沉積。
在一些實施例中，該製程氣體混合物還可包括一惰性氣體，例如氬。然而，亦可使用例如氮的其他惰性氣體(inert gases)或例如氦的其他稀有氣體(noble gases)。可使用惰性氣體以控制碳膜的密度與沉積率。此外，該等氣體的改變可添加到該製程氣體混合物以改良碳膜的特性。該等氣體可為反應氣體，例如氫、氨水、氫與氮的混合物或其組合。可使用氫或氨水的添加以控制碳膜之氫的比率，以控制層特性，例如蝕刻選擇性、耐化學機械研磨特性以及電阻率。在一些實施例中，反應氣體與惰性氣體的混合物可添加到該製程氣體混合物，以沉積碳膜。
碳膜考包括碳及氫原子，其可為一可調整的碳：氫比，其介於大約10%的氫到大約60%的氫之間的範圍。控制碳膜之氫比可調整各別的耐蝕刻特性以及耐化學機械研磨特性。當氫含量降低時，碳膜的耐蝕刻特性以及蝕刻選擇性即提升。當執行一蝕刻製程以將期望的圖案轉換到各下層上時，碳膜之移除所降低的比率可使碳膜適合於作為一遮罩層。
請參考圖4，一上遮罩層601可形成在第一遮罩層501上。舉例來說，上遮罩層601可為一光阻層。上遮罩層601可具有複數個第一遮罩開口501D以及複數個第二遮罩開口501O的一圖案。
請參考圖5，可執行一硬遮罩蝕刻製程可將上遮罩層601的圖案轉換到第一硬遮罩層501上。在一些實施例中，可藉由使用三氟甲烷(trifluoromethane)當作電漿源的含氟電漿而實施硬遮罩蝕刻製程。在一些實施例中，可藉由含氧電漿而實施硬遮罩蝕刻製程。在一些實施例中，在硬遮罩蝕刻製程期間，第一硬遮罩層501的蝕刻率可大於介電結構400的蝕刻率。舉例來說，第一硬遮罩層501對介電結構400的蝕刻率比可介於大約20：1到大約2：1之間。再舉另一個例子，第一硬遮罩層501對介電結構400的蝕刻率比可介於大約10：1到大約3：1之間。再舉另一個例子，第一硬遮罩層501到介電結構400的蝕刻率比可介於大約5：1到大約3：1之間。
在硬遮罩蝕刻製程之後，複數個第一遮罩開口501D可沿著第一硬遮罩層501而形成，並可在密集區DA上。複數個第二遮罩開口501O可沿著第一硬遮罩層501而形成，並可在開放區OA上。
為了簡潔、清楚以及便於描述起見，僅描述一個第一遮罩開口501D以及一個第二遮罩開口501O。在一些實施例中，第一遮罩開口501D的寬度W1以及第二遮罩開口501O的寬度W2可大致相同。在一些實施例中，第一遮罩開口501D的寬度W1可小於第二遮罩開口501O的寬度W2。
請參考圖6，在複數個第一遮罩開口501D以及複數個第二遮罩開口501O形成之後，舉例來說，可藉由灰化或其他可應用的製程而移除上遮罩層601。
請參考圖1及圖7到圖9，在步驟S13，開放區OA可被覆蓋，且複數個間隙子503可形成在複數個第一遮罩開口501D的各側壁上。
請參考圖7，可形成一第一遮罩層603以覆蓋開放區OA並填滿複數個第二遮罩開口501O。第一遮罩層603可為一光阻層。
請參考圖8，一層間隙子材料605可共形地形成在第一硬遮罩層501的上表面上、在第一遮罩層603的上表面與側壁上，以及在複數個第一遮罩開口501D的各下表面與各側壁上。在一些實施例中，舉例來說，間隙子材料605可為對上隔離層405具有蝕刻選擇性的一材料，或者是對上隔離層405與第一硬遮罩層501具有蝕刻選擇性的一材料。在一些實施例中，舉例來說，間隙子材料605可為低溫矽。
請參考圖9，可執行一間隙子蝕刻製程以移除該層間隙子材料605形成在第一遮罩層603的上表面與側壁上、在第一硬遮罩層501的上表面上，以及在複數個第一遮罩開口501S的各下表面上的該等部分。間隙子蝕刻製程可為一非等向性蝕刻製程。在間隙子蝕刻製程期間，該層間隙子材料605對上隔離層405的蝕刻率比可介於大約100：1到大約1.05：1之間、介於大約15：1到大約2：1之間，或是介於大約10：1到大約2：1之間。在間隙子蝕刻製程之後，餘留的間隙子材料605可視為複數個間隙子503。
應當理解，複數個間隙子503可修整成複數個第一遮罩開口501D。在對應的第一遮罩開口501D中的相鄰對的間隙子503之間的寬度W2，可小於第一遮罩開口501D的寬度W1。
為了簡潔、清楚及便於描述起見，僅描述一個間隙子503。在一些實施例中，間隙子503的厚度T1可大於或等於第一遮罩開口501D之寬度W1的四分之一。在一些實施例中，間隙子503的厚度T1可大於或等於第二遮罩開口501O之寬度W2的四分之一。
請參考圖1、圖10及圖11，在步驟S15，可執行一密集區蝕刻製程以形成複數個第一接觸點開口101O，且接下來可暴露開放區OA。
請參考圖10，密集區蝕刻製程可使用第一硬遮罩層501與複數個間隙子503當作多個圖案導引，以移除上隔離層405的多個部分，進而沿著上隔離層405形成複數個第一接觸點開口101O。第一接觸點開口101O的尺寸(例如寬度)可由第一遮罩開口501D與該等間隙子503所決定。意即，第一接觸點開口101O可具有寬度W2。在一些實施例中，第一接觸點開口101O的寬度W2可小於第二遮罩開口510O的寬度W2。在一些實施例中，第一接觸點開口101O的寬度W2可小於第二遮罩開口501O之寬度W2的一半。
應當理解，在本揭露的描述中，一「高度(height)」或一「深度(depth)」表示在一剖視示意圖中之一元件(例如一層、栓塞、溝槽、孔洞、開口等等)的一垂直尺寸，該垂直尺寸從該元件的一上表面量測到一下表面；一「寬度(width)」表示在一剖視示意圖中之一元件(例如一層、栓塞、溝槽、孔洞、開口等等)的一尺寸，該尺寸從該元件的一側表面量測到一相對表面。術語厚度(thickness)可取代用於表示「寬度」及/或「高度」/「深度」。
在一些實施例中，密集區蝕刻製程可以任何適合的電漿處理裝置所實施，舉例來說，例如一反應性離子蝕刻設備。反應性離子蝕刻設備可包含一陽極(anode)以及一陰極(cathode)，其設置在一真空腔室內。陰極通常是基座型式，以支撐在腔室內的一半導體晶圓，同時陽極通常形成腔室的各壁部以及頂部。為了處理一晶圓，一電漿源氣體被灌注到真空腔室中，且陽極與陰極以一單一正弦頻率所驅動，以將電漿源氣體刺激成一電漿。單一頻率通常為13.56MHz，雖然偶爾使用其他頻率，通常使用100kHz到2.45GHz。射頻功率刺激電漿源氣體、在接近已經處理之半導體晶圓的腔室內產生一電漿。較佳者，藉由反應性離子設備使用密集區蝕刻製程的蝕刻化學性質是取決於包含氧的一電漿源氣體。
在一些實施例中，電漿處理設備亦可為一磁性加強反應性離子蝕刻設備。如此的一個設備通常提供有一或多個磁鐵或磁性線圈，其磁性地控制電漿以幫助一更均勻的密集區蝕刻製程。
請參考圖11，在複數個第一接觸點開口101O形成之後，舉例來說，可藉由灰化而移除第一遮罩層603。複數個著陸墊305之各上表面的一些部分可分別且對應經由複數個第一接觸點開口101O而暴露。
請參考圖1及圖12到圖14，在步驟S17，密集區DA可被覆蓋，並可接續形成一開放區蝕刻製程以形成複數個第二接觸點開口201O。
請參考圖12，可形成一第二遮罩層607以覆蓋密集區DA並填滿複數個第一接觸點開口101O。在一些實施例中，複數個第一接觸點開口101O可被第二遮罩層607所完全填滿。在一些實施例中，複數個第一接觸點開口101O可被第二遮罩層607所部分填滿。在一些實施例中，第二遮罩層607可為一光阻層。
請參考圖13，開放區蝕刻製程可使用第一硬遮罩層501當作一圖案導引，以移除上隔離層405的一些部分，進而沿著上隔離層405、中間隔離層403以及下隔離層401形成複數個第二接觸點開口201O。第二接觸點開口201O的尺寸(例如寬度)可由第二遮罩開口510O所決定。意即，第二接觸點開口201O可具有寬度W2。在一些實施例中，第一接觸點開口101O的寬度W2可小於第二接觸點接觸點開口201O的寬度W2。在一些實施例中，第一接觸點開口101O的寬度W2可小於第二接觸點開口201O之寬度W2的一半。
在一些實施例中，開放區蝕刻製程的氧濃度可小於密集區蝕刻製程的氧濃度。在一些實施例中，開放區蝕刻製程的偏壓功率可小於密集區蝕刻製程的偏壓功率。在一些實施例中，開放區蝕刻製程的製程壓力可小於密集區蝕刻製程的製程壓力。
在一些實施例中，開放區蝕刻製程可以任何適合的電漿處理裝置所實施，舉例來說，例如一反應性離子蝕刻設備。反應性離子蝕刻設備可包含一陽極(anode)以及一陰極(cathode)，其設置在一真空腔室內。陰極通常是基座型式，以支撐在腔室內的一半導體晶圓，同時陽極通常形成腔室的各壁部以及頂部。為了處理一晶圓，一電漿源氣體被灌注到真空腔室中，且陽極與陰極以一單一正弦頻率所驅動，以將電漿源氣體刺激成一電漿。單一頻率通常為13.56MHz，雖然偶爾使用其他頻率，通常使用100kHz到2.45GHz。射頻功率刺激電漿源氣體、在接近已經處理之半導體晶圓的腔室內產生一電漿。較佳者，藉由反應性離子設備使用密集區蝕刻製程的蝕刻化學性質是取決於包含氧的一電漿源氣體。
在一些實施例中，電漿處理設備亦可為一磁性加強反應性離子蝕刻設備。如此的一個設備通常提供有一或多個磁鐵或磁性線圈，其磁性地控制電漿以幫助一更均勻的密集區蝕刻製程。
請參考圖14，在複數個第二接觸點開口201O形成之後，舉例來說，第二遮罩層607可藉由灰化而被移除。在一些實施例中，第一接觸點開口101O的深度D1可小於第二接觸點開口201O的深度D2。在一些實施例中，第一接觸點開口101O的深度D1可大於第二接觸點開口201O之深度D2的三分之二。在一些實施例中，第一接觸點開口101O之深寬比對第二接觸點開口201O之深寬比的比率，可為大約1.33：1。
請參考圖1、圖15及圖16，在步驟S19，複數個第一接觸點101可形成在複數個第一接觸點開口101O中，以及複數個第二接觸點201可形成在複數個第二接觸點開口201O中。
請參考圖15，可形成一層導電材料609以填滿第一接觸點開口101O與複數個第二接觸點開口201O，並覆蓋第一硬遮罩層501以及複數個間隙子503。舉例來說，導電材料609可為鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。舉例來說，該層導電材料609的製作技術可包含化學氣相沉積、噴濺、電鍍或其他可應用的沉積製程。
請參考圖16，可執行一平坦化製程，例如化學機械研磨，直到上隔離層405的上表面暴露為止，以移除多餘材料，提供一大致平坦表面給接下來的處理步驟，並同時將該層導電材料609轉變成複數個第一接觸點101在複數個第一接觸點開口101O中以及轉變成複數個第二接觸點201在複數個第二接觸點開口201O中。
為了簡潔、清楚以及便於描述起見，僅描述一個第一接觸點101以及一個第二接觸點201。
在一些實施例中，第一接觸點101與第二接觸點201的尺寸(例如寬度與深度)可分別及對應由第一接觸點開口101與第二接觸點開口201O所決定。意即，第一接觸點101可具有寬度W2與深度D1；且第二接觸點201可具有寬度W2與深度D2。在一些實施例中，第一接觸點101的寬度W2可小於第二接觸點201的寬度W2。在一些實施例中，第一接觸點101的寬度W2可小於第二接觸點201之寬度W2的一半。在一些實施例中，第一接觸點101的深度D1可小於第二接觸點201的深度D2。在一些實施例中，第一接觸點101的深度D1可大於第二接觸點201之深度D2的三分之二。在一些實施例中，第一接觸點101的深寬比對第二接觸點201的深寬比之比率，可為大約1.33：1。
在本揭露的描述中，密集區DA可具有一元件密度，其大於開放區OA的元件密度。從頂視示意圖來看，元件密度可為由形成在密集區DA或開放區OA中的該等元件(例如，電晶體或接觸點)除以密集區DA或開放區OA的表面積所定義的數值。從剖視示意圖來看，一較大的密度可意指在鄉磷元件之間的一較小的水平距離。請參考圖16，在密集區DA中顯示的第一接觸101比在開放區OA中顯示的第二接觸201的多，以強調在密集區DA與開放區OA之間的元件密度差異。第一接觸點101或第二接觸點201的數量僅是例示性的。
圖17到圖19是剖視示意圖，例示本揭露另一實施例製備半導體元件1B的一流程。
請參考圖17，一中間半導體元件可以類似於圖2到圖14所描述的一程序所製造，且在文中不再重複其描述。可形成複數個輔助層701以分別覆蓋複數個第一接觸點開口101O與複數個第二接觸點開口201O的各上部。複數個輔助層701的製作技術可包含一沉積製程，例如一原子層沉積，其精確地控制原子層沉積之第一前驅物的數量。
通常，在反應期間，原子層沉積的該等前驅物是分隔開的。第一前驅物經過基底，在基底上產生一單層。任何多餘之未反應前驅物灌注出反應腔室。然後，一第二前驅物經過基底並與第一前驅物產生反應，行程一單層膜在基底表面上。重複此循環以產生期望厚度的一膜。在一些實施例中，舉例來說，複數個輔助層701可包含氧化鋁、氧化鉿、氧化鋯、氧化鈦、氮化鈦、氮化鎢、氮化矽或氧化矽。
在一些實施例中，當複數個輔助層701包含氧化鋁時，原子層沉積的第一前驅物可為三甲基鋁(trimethylaluminum)且原子層沉積的一第二前驅物可為水或臭氧。
在一些實施例中，當複數個輔助層701包含氧化鉿時，原子層沉積的第一前驅物可為四氯化鉿(hafnium tetrachloride)、三級丁氧化鉿(hafnium tert-butoxide)、二甲基醯胺鉿(hafnium dimethylamide)、甲基乙基醯胺鉿(hafnium ethylmethylamide)、二乙基醯胺鉿(hafnium diethylamide) 或甲氧基-三級丁氧化鉿(hafnium methoxy-t-butoxide)，而原子層沉積之第二前驅物則為水或臭氧。
在一些實施例中，當複數個輔助層701包含氧化鋯時，原子層沉積方法的第一前驅物可為四氯化鋯(zirconium tetrachloride)，而原子層沉積之第二前驅物係為水或臭氧。
在一些實施例中，當複數個輔助層701包含氧化鈦時，原子層沉積的第一前驅物可為四氯化鈦(titanium tetrachloride)、鈦酸四乙酯(tetraethyl titanate)、或異丙醇鈦(titanium isopropoxide)，而原子層沉積之第二前驅物係為水或臭氧。
在一些實施例中，當複數個輔助層701包含氮化鈦時，原子層沉積的第一前驅物可為四氯化鈦(titanium tetrachloride)和氨水(ammonia)。
在一些實施例中，當複數個輔助層701包含氮化鎢時，原子層沉積的第一前驅物可為氟化鎢(tungsten hexafluoride)和氨水。
在一些實施例中，當複數個輔助層701包含氮化矽時，原子層沉積的第一前驅物可為矽烯(silylene)、氯、氨水和四氫化二氮(dinitrogen tetrahydride)。
在一些實施例中，當複數個輔助層701包含氧化矽時，原子層沉積的第一前驅物可為矽四異氰酸酯(silicon tetraisocyanate)或CH 3OSi(NCO) 3，而原子層沉積之第二前驅物係為氫或臭氧。
請參考圖18，該層導電材料609可以類似於如圖15所描述的一程序所形成，且在文中不再重複其描述。
由於複數個輔助層701的存在，所以在形成複數個第一接觸點101與複數個第二接觸點201期間，可降低複數個第一接觸點開口101O與複數個第二接觸點開口201O之各側壁的各上部上的沉積率。因此，在該層導電材料609形成期間，複數個第一接觸點開口101O與複數個第二接觸點開口201O之各側壁的各上部上的沉積率以及複數個第一接觸點開口101O與複數個第二接觸點開口201O之各底部上的沉積率可變得相互接近。因此，可填滿複數個第一接觸點101與複數個第二接觸點201而沒有任何孔洞形成。可改善半導體元件的良率。
請參考圖19，可以類似於如圖16所描述的一程序而執行一平坦化製程，且在文中不再重複其描述。在一些實施例中，形成在密集區DA上之複數個輔助層701的各最下面的點701-1以及形成在開放區OA上之複數個輔助層701的各最下面的點701-3可在一大致相同位面處。在一些實施例中，形成在密集區DA上之複數個輔助層701的各最下面的點701-1可位在一垂直位面處，其低於形成在開放區OA上之複數個輔助層701的各最下面的點701-3的垂直位面。
圖20到圖22是剖視示意圖，例示本揭露另一實施例製備半導體元件1C的一流程。
請參考圖20，一中間半導體元件可以類似於如圖2到圖14所描述的一程序所製造，且在文中不再重複其描述。一層阻障材料611可共形地形成在第一硬遮罩層501上、在複數個間隙子503上、在複數個第一接觸點開口101O中，以及在第二接觸點開口201O中。舉例來說，阻障材料611可為鈦、氮化鈦、碳化矽鈦、鉭、氮化鉭、氮化矽鉭或其組合。在一些實施例中，該層阻障材料611的厚度可介於大約10Å到大約15Å之間。在一些實施例中，該層阻障材料611可具有一厚度，其介於大約11Å到大約13Å之間。在複數個第一接觸點101與複數個第二接觸點201形成期間，對其下層結構而言，該層阻障材料611可當作一保護層。該層阻障材料611亦可當作在介電結構400與複數個第一接觸點101以及複數個第二接觸點201之間的一黏著層。
請參考圖21，該層導電材料609可以類似於如圖15所描述的一程序而完全填滿複數個第一接觸點開口101O與複數個第二接觸點開口201O，且在文中不再重複其描述。
請參考圖22，可以類似如圖16所描述的一程序執行一平坦化製程，且在文中不再重複其描述。
由於本揭露該半導體元件的製備方法應用在密集區DA蝕刻製程中該等間隙子503的設計，可輕易地縮減該等第一接觸點101的尺寸，以便符合密集區DA之更緊密的設計規範。再者，相較於使用較小尺寸的微影遮罩，可降低半導體元件1A之製備方法的製程複雜度，而該微影遮罩可能遭受位移(shifting)問題。此外，藉由使用開放區製程而可同時滿足用於開放區OA之該較寬鬆設計規範的第二接觸點201的尺寸。因此，可據此改善半導體元件1A的良率。
本揭露之一實施例提供一種半導體元件，包括一基底，包括一密集區以及一開放區；一介電結構，設置在該基底上；一著陸墊，設置在該介電結構中且設置在該密集區上；一第一接觸點，設置在該著陸墊上且設置在該介電結構中；以及一第二接觸點，設置在該介電結構中且設置在該基底的該開放區上。該第一接觸點的一上表面以及該第二接觸點的一上表面大致為共面。該第一接觸點的一寬度襖於該第二接觸點之一寬度的一半。
本揭露之另一實施例提供一種半導體元件的製備方法，包括提供一基底，該基底包括一密集區以及一開放區；形成一介電結構在該基底上，並形成一第一硬遮罩層在該介電結構上；圖案化該第一硬遮罩層，以形成一第一遮罩開口在該密集區上以及形成一第二遮罩開口在該開放區上；以一第一遮罩層覆蓋該開放區；形成複數個間隙子在該第一遮罩開口的各側壁上；使用該複數個間隙子與該第一遮罩開口當作多個圖案導引而執行一密集區蝕刻製程，以形成一第一接觸點開口；移除該第一遮罩層並以一第二遮罩層覆蓋該密集區；使用該第二遮罩開口當作一圖案導引而執行一開口區蝕刻製程，以形成一第二接觸點開口；以及形成一第一接觸點在該第一接觸點開口中以及形成一第二接觸點在該第二接觸點開口中。
應當理解，「正在形成(forming)」、「已經形成(formed)」以及「形成(form)」的術語，可表示並包括任何產生(creating)、構建(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一元件(element)、一摻雜物(dopant)或一材料的方法。形成方法的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻以及濕蝕刻，但並不以此為限。
應當理解，在本揭露的描述中，文中所提到的功能或步驟可發生不同於各圖式中之順序。舉例來說，連續顯示的兩個圖式實際上可以大致同時執行，或者是有時可以相反順序執行，其取決於所包含的功能或步驟。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 1C:半導體元件 10:製備方法 101:第一接觸點 101O:第一接觸點開口 105:碳硬遮罩層 201:第二接觸點 201O:第二接觸點開口 301:基底 303:下導電接觸點 305:著陸墊 400:介電結構 401:下隔離層 403:中間隔離層 405:上隔離層 501:第一遮罩層 501D:第一遮罩開口 501O:第二遮罩開口 503:間隙子 601:上遮罩層 603:第一遮罩層 605:間隙子材料 607:第二遮罩層 609:導電材料 611:阻障材料 701:輔助層 701-1:最下面的點 701-3:最下面的點 D1:深度 D2:深度 DA:密集區 OA:開放區 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 T1:厚度 W1:寬度 W2:寬度 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。 圖1是流程示意圖，例示本揭露一實施例之半導體元件的製備方法。 圖2到圖16是剖視示意圖，例示本揭露一實施例製備半導體元件的一流程。 圖17到圖19是剖視示意圖，例示本揭露另一實施例製備半導體元件的一流程。 圖20到圖22是剖視示意圖，例示本揭露另一實施例製備半導體元件的一流程。
1A:半導體元件
101:第一接觸點
101O:第一接觸點開口
201:第二接觸點
201O:第二接觸點開口
301:基底
303:下導電接觸點
305:著陸墊
400:介電結構
401:下隔離層
403:中間隔離層
405:上隔離層
D1:深度
D2:深度
DA:密集區
OA:開放區
W2:寬度
Z:方向

Claims (20)

  1. 一種半導體元件，包括： 一基底，包括一密集區以及一開放區； 一介電結構，設置在該基底上； 一著陸墊，設置在該介電結構中且設置在該密集區上； 一第一接觸點，設置在該著陸墊上且設置在該介電結構中；以及 一第二接觸點，設置在該介電結構中且設置在該基底的該開放區上； 其中該第一接觸點的一上表面以及該第二接觸點的一上表面大致為共面； 其中該第一接觸點的一寬度襖於該第二接觸點之一寬度的一半。
  2. 如請求項1所述之半導體元件，其中該第一接觸點的一深度大於該第二接觸點之一深度的三分之二。
  3. 如請求項1所述之半導體元件，其中該第一接觸點之一深寬比與該第二接觸點之一深寬比的一比率，大約為1.33：1.00。
  4. 一種半導體元件的製備方法，包括： 提供一基底，該基底包括一密集區以及一開放區； 形成一介電結構在該基底上，並形成一第一硬遮罩層在該介電結構上； 圖案化該第一硬遮罩層，以形成一第一遮罩開口在該密集區上以及形成一第二遮罩開口在該開放區上； 以一第一遮罩層覆蓋該開放區； 形成複數個間隙子在該第一遮罩開口的各側壁上； 使用該複數個間隙子與該第一遮罩開口當作多個圖案導引而執行一密集區蝕刻製程，以形成一第一接觸點開口； 移除該第一遮罩層並以一第二遮罩層覆蓋該密集區； 使用該第二遮罩開口當作一圖案導引而執行一開口區蝕刻製程，以形成一第二接觸點開口；以及 形成一第一接觸點在該第一接觸點開口中以及形成一第二接觸點在該第二接觸點開口中。
  5. 如請求項4所述之半導體元件的製備方法，其中形成該複數個間隙子在該第一遮罩開口的該等側壁上包括： 共形地形成一層間隙子材料在該第一硬遮罩層上、在該第一遮罩層上以及在該第一遮罩開口中；以及 執行一間隙子蝕刻製程以將該層間隙子材料轉變成該複數個間隙子。
  6. 如請求項5所述之半導體元件的製備方法，其中該間隙子材料包括低溫矽。
  7. 如請求項5所述之半導體元件的製備方法，其中該第一硬遮罩層包括多晶矽。
  8. 如請求項5所述之半導體元件的製備方法，其中該第一接觸點開口的一寬度小於該第二接觸點開口之一寬度的一半。
  9. 如請求項5所述之半導體元件的製備方法，還包括形成一著陸墊在該介電結構中以及在該密集區上；其中該著陸墊的一上表面經由該第一接觸點開口而部分暴露。
  10. 如請求項9所述之半導體元件的製備方法，其中該第一接觸點開口的一深度大於該第二接觸點開口之一深度的三分之二。
  11. 如請求項9所述之半導體元件的製備方法，其中該第一接觸點開口的一深寬比大於該第二接觸點開口的一深寬比。
  12. 如請求項9所述之半導體元件的製備方法，其中該第一接觸點開口之一深寬比與該第二接觸點開口之一深 比的一比率，大約為1.33：1.00。
  13. 如請求項9所述之半導體元件的製備方法，其中該密集區蝕刻製程的一氧濃度大於該開放 蝕刻製程的一氧濃度。
  14. 如請求項9所述之半導體元件的製備方法，其中該密集區蝕刻製程的一偏壓功率大於該開放區蝕刻製程的一偏壓功率。
  15. 如請求項9所述之半導體元件的製備方法，其中該密集區蝕刻製程的一製程溫度小於該開放區蝕刻製程的一製程溫度。
  16. 如請求項9所述之半導體元件的製備方法，其中該第一遮罩開口的一寬度與該第二遮罩開口的一寬度大致相同。
  17. 如請求項9所述之半導體元件的製備方法，其中該複數個間隙子的一厚度大於或等於該第二接觸點開口之一寬度的四分之一。
  18. 如請求項9所述之半導體元件的製備方法，其中形成該第一接觸點在該第一接觸點開口中以及形成該第二接觸點在該第二接觸點開口中包括： 形成一層導電材料以完全填滿該第一接觸點開口與該第二接觸點開口；以及 執行一平坦化製程直到該介電結構的一上表面暴露為止，以將該層導電材料轉變成該第一接觸點與該第二接觸點。
  19. 如請求項9所述之半導體元件的製備方法，其中該密集區與該開放區相互鄰近設置。
  20. 如請求項9所述之半導體元件的製備方法，其中該基底的一上表面經由該第二接觸點開口而部分暴露。
TW110149421A 2021-08-31 2021-12-29 具有不同尺寸之接觸點的半導體元件及其製備方法 TWI799040B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/462,309 2021-08-31
US17/462,309 US20230062967A1 (en) 2021-08-31 2021-08-31 Semiconductor device with contacts having different dimensions and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW202312356A true TW202312356A (zh) 2023-03-16
TWI799040B TWI799040B (zh) 2023-04-11

Family

ID=85288794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149421A TWI799040B (zh) 2021-08-31 2021-12-29 具有不同尺寸之接觸點的半導體元件及其製備方法

Country Status (3)

Country Link
US (2) US20230062967A1 (zh)
CN (1) CN115732459A (zh)
TW (1) TWI799040B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230074752A1 (en) * 2021-09-08 2023-03-09 Nanya Technology Corporation Semiconductor device with conductive layers having different pattern densities and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
JP4835614B2 (ja) * 2008-03-05 2011-12-14 ソニー株式会社 不揮発性磁気メモリ装置
EP2620978B1 (en) * 2012-01-25 2019-07-24 austriamicrosystems AG Semiconductor device with internal substrate contact and method of production
US20130313717A1 (en) * 2012-05-24 2013-11-28 International Business Machines Corporation Spacer for enhancing via pattern overlay tolerence
WO2016105422A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Structure and method to self align via to top and bottom of tight pitch metal interconnect layers
KR102343859B1 (ko) * 2015-01-29 2021-12-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11069703B2 (en) * 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US20220165566A1 (en) * 2020-11-20 2022-05-26 Applied Materials, Inc. Conformal silicon-germanium film deposition

Also Published As

Publication number Publication date
US20240006227A1 (en) 2024-01-04
CN115732459A (zh) 2023-03-03
US20230062967A1 (en) 2023-03-02
TWI799040B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
KR20180029925A (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
JP2022529610A (ja) 多重スペーサパターニングのスキーム
US20240006227A1 (en) Semiconductor device with contacts having different dimensions and method for fabricating the same
US20230074752A1 (en) Semiconductor device with conductive layers having different pattern densities and method for fabricating the same
US20230109868A1 (en) Semiconductor device with plug structure
TWI802944B (zh) 半導體元件及其製備方法
TW202143489A (zh) 半導體裝置與其形成方法
US20240130102A1 (en) Semiconductor device with peripheral gate structure and method for fabricating the same
TWI841514B (zh) 具有輔助特徵的半導體元件的製備方法
US11823984B2 (en) Method for fabricating semiconductor device with plug structure
TWI833631B (zh) 具有輔助特徵的半導體元件及其製備方法
US20230231006A1 (en) Semiconductor device with uneven electrode surface and method for fabricating the same
US20240090198A1 (en) Semiconductor device with supporting layer and method for fabricating the same
TWI779684B (zh) 具有傾斜隔離層之半導體元件及其製備方法
TWI817891B (zh) 具有多孔性介電層的半導體裝置
US11616022B2 (en) Method for fabricating semiconductor device with porous insulating layers
TW202412265A (zh) 具有支撐層的半導體元件及其製造方法
US11094531B2 (en) Semiconductor structure and method for forming the same
TW202414801A (zh) 具有支撐層的半導體元件
US20240047217A1 (en) Semiconductor device, semiconductor structure and method for fabricating semiconductor device and semiconductor structure using tilted etch process
TW202414837A (zh) 具有週邊閘極結構的半導體元件及其製備方法
TW202414843A (zh) 具有週邊閘極結構的半導體元件及其製備方法
TW202349493A (zh) 多晶半導體的蝕刻
TW202324692A (zh) 具有氣隙的半導體元件及其製備方法