CN104347473A - 浅沟槽隔离结构及其形成方法 - Google Patents

浅沟槽隔离结构及其形成方法 Download PDF

Info

Publication number
CN104347473A
CN104347473A CN201310337314.6A CN201310337314A CN104347473A CN 104347473 A CN104347473 A CN 104347473A CN 201310337314 A CN201310337314 A CN 201310337314A CN 104347473 A CN104347473 A CN 104347473A
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
oxide layer
fleet plough
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310337314.6A
Other languages
English (en)
Inventor
蒲贤勇
陈轶群
陈宗高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310337314.6A priority Critical patent/CN104347473A/zh
Priority to US14/445,377 priority patent/US20150041948A1/en
Publication of CN104347473A publication Critical patent/CN104347473A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

一种浅沟槽隔离结构及其形成方法，所述浅沟槽隔离结构的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀部分半导体衬底，在所述半导体衬底内形成凹槽；对所述开口两侧的掩膜层进行横向刻蚀，暴露出部分半导体衬底的表面；在所述凹槽内壁表面和部分暴露的半导体衬底表面形成衬垫氧化层，使所述凹槽顶部与半导体衬底表面连接的顶角呈圆弧状。在所述衬垫氧化层表面形成填充满所述凹槽的隔离层。所述方法能够提高形成的浅沟槽隔离结构的隔离效果。

Description

浅沟槽隔离结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离结构及其形成方法。
背景技术
亚微米和更小特征尺寸是下一代超大规模集成电路和半导体器件的超大规模集成的关键技术之一。不断缩小尺寸对半导体的形成工艺提出了更高的要求，形成高质量的栅极图案和浅沟槽隔离结构（STI）是集成电路发展的关键。浅沟槽隔离结构（STI）的隔离效果对于芯片的可靠性十分重要。
图1至图2为现有技术形成浅沟槽隔离结构（STI）的示意图。
请参考图1，在半导体衬底10表面形成具有开口的掩膜层20，沿所述开口刻蚀部分半导体衬底10，在所述半导体衬底内形成凹槽30。
请参考图2，在所述凹槽30（请参考图1）内填充隔离材料，并以所述掩膜层为停止层，对所述隔离材料进行平坦化，形成浅沟槽隔离结构40。
现有技术形成的浅沟槽隔离结构的隔离效果有待进一步的提高。
发明内容
本发明解决的问题是提供一种浅沟槽隔离结构及其形成方法，提高浅沟槽隔离结构的隔离效果。
为解决上述问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀部分半导体衬底，在所述半导体衬底内形成凹槽；沿半导体衬底表面方向，对所述开口两侧的掩膜层进行横向刻蚀，暴露出部分半导体衬底的表面；在所述凹槽内壁表面和部分暴露的半导体衬底表面形成衬垫氧化层，使所述凹槽侧壁与半导体衬底表面连接的顶角呈圆弧状；在所述衬垫氧化层表面形成填充满所述凹槽的隔离层。
可选的，对所述开口两侧的掩膜层进行横向刻蚀所去除的单侧掩膜层的横向尺寸小于
可选的，所述掩膜层包括：位于半导体衬底表面的氧化硅层和位于所述缓冲层表面的氮化硅层。
可选的，对开口两侧的掩膜层进行横向刻蚀的方法包括：采用湿法刻蚀工艺，对开口两侧的氧化硅层进行横向刻蚀，去除的单侧氧化硅层的横向尺寸小于采用湿法刻蚀工艺，对开口两侧的氮化硅层进行横向刻蚀，去除的单侧氮化硅层的横向尺寸小于刻蚀去除的单侧氧化硅层的横向尺寸小于或等于刻蚀去除的单侧氮化硅层的横向尺寸。
可选的，对开口两侧的掩膜层进行横向刻蚀的过程中，先刻蚀所述氧化硅层再刻蚀所述氮化硅层。
可选的，对开口两侧的掩膜层进行横向刻蚀的过程中，先刻蚀所述氮化硅层再刻蚀所述氧化硅层。
可选的，刻蚀所述氧化硅层采用的溶液为氢氟酸溶液，刻蚀所述氮化硅层采用的溶液为磷酸溶液。
可选的，采用湿法或者干法氧化工艺形成所述衬垫氧化层。
可选的，所述衬垫氧化层的厚度为大于或等于5nm。
可选的，所述干法氧化的氧化气体为O2，流量为10sccm～500sccm，反应温度为900℃～1200℃。
可选的，形成所述隔离层的方法包括：采用沉积工艺，在所述衬垫氧化层表面形成隔离材料，所述隔离材料填充满凹槽，并覆盖所述掩膜层；以所述掩膜层为停止层，对所述隔离材料进行平坦化，形成隔离层。
可选的，所述沉积工艺包括：化学气相沉积、等离子体化学气相沉积或可流动性化学气相沉积工艺中的一种或几种。
可选的，还包括：形成所述隔离层之后，采用湿法刻蚀工艺去除所述掩膜层。
可选的，还包括：形成覆盖部分隔离层的光刻胶层，以所述光刻胶层为掩膜，去除所述掩膜层、以及位于凹槽两侧的半导体衬底上的部分衬垫氧化层和所述部分衬垫氧化层表面的部分隔离层。
为解决上述问题，本发明还提供了一种采用上述方法形成的浅沟槽隔离结构，包括：半导体衬底；位于所述半导体衬底内的凹槽，所述半导体衬底表面与凹槽侧壁连接处的顶角成圆弧状；位于所述凹槽内壁表面的衬垫氧化层；位于所述衬垫氧化层表面的填充满所述凹槽的隔离层。
可选的，所述衬垫氧化层的厚度大于或等于5nm。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，半导体衬底表面的掩膜层的开口刻蚀所述半导体衬底形成凹槽，然后对所述开口两侧的掩膜层进行横向刻蚀，暴露出部分凹槽两侧的半导体衬底的表面，然后采用热氧化工艺，在所述凹槽内壁表面以及所述暴露的半导体衬底表面形成衬垫氧化层。由于对所述掩膜层进行横向刻蚀，增大了所述掩膜层内的开口宽度，在形成衬垫氧化层的过程中，所述半导体衬底与凹槽连接处的顶角位置接触到较多的氧化反应物，使得顶角位置的半导体衬底材料被较多的氧化，从而使得所述顶角呈圆弧状。从而在高压工作条件下，可以降低所述顶角位置处的电场分布的密度，从而避免发生漏电现象，进而提高所述浅沟槽隔离结构的隔离效果。并且所述顶角呈现圆弧状还可以降低所述顶角位置处的应力，提高所述衬垫氧化层以及后续沉积的隔离材料的质量，提高最终形成的浅沟槽隔离结构的质量。
进一步，所述掩膜层包括位于半导体衬底表面的氧化硅层和所述氧化硅层表面的氮化硅层。对所述掩膜层进行横向刻蚀过程中，所述氧化硅层被刻蚀掉的尺寸小于所述氮化硅层被刻蚀掉的尺寸。可以进一步增加开口的顶部宽度，并且，所述开口至凹槽的宽度具有一定的阶梯性变化，从宽度较大逐渐过渡到宽度较小，更有利于后续在凹槽内沉积形成较高质量的隔离材料。
附图说明
图1至图2是本发明的现有技术的浅沟槽隔离结构的形成过程的示意图；
图3至图13是本发明的实施例的浅沟槽隔离结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有的浅沟槽隔离结构的隔离效果有待进一步的提高。
研究发现，现有技术形成的浅沟槽隔离结构在芯片中具有较高工作电压的情况下会产生漏电现象，造成电路可靠性降低，芯片失效。
进一步，研究发现，在高压环境下，主要是在半导体衬底与浅沟槽隔离结构相接的顶角位置处容易发生漏电现象。请参考图2，所述半导体衬底10与浅沟槽隔离结构40相接的顶角41的角度比较尖锐，在电压较高的情况下，所述顶角位置处的电场密度较大，很容易产生漏电等现象，并且由于所述顶角41角度较为尖锐，具有较高的局部应力，导致浅沟槽隔离结构的隔离材料在沉积过程中在顶角41位置处的沉积质量较差，从而影响所述浅沟槽隔离结构的隔离效果。
本发明的实施例中，在形成所述浅沟槽隔离结构的过程中，使所述顶角具有一定的弧度，从而提高形成的浅沟槽隔离结构的隔离效果。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图3，提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
请参考图4，在所述半导体衬底表面形成掩膜层110。
本实施例中，所述掩膜层110包括位于所述半导体衬底100表面的氧化硅层101和位于所述氧化硅层101表面的氮化硅层102。在本发明的其他实施例中所述掩膜层110还可以采用其他合适的掩膜材料。
所述氧化硅层101的材料为氧化硅，所述氧化硅层101作为后续形成氮化硅层102的缓冲层，具体地说，如果所述氮化硅层102直接形成在所述半导体衬底100上，由于氮化硅层102的应力较大，会在半导体衬底100表面形成位错，而氧化硅层101形成在半导体衬底100和氮化硅层102之间，避免了直接在半导体衬底100上形成氮化硅层102会产生位错的缺点，并且氧化硅层101还可以作为后续刻蚀氮化硅层102步骤中的刻蚀停止层。所述氧化硅层101可以采用湿法氧化或干法氧化工艺形成。所述氧化硅层101的厚度为
所述氮化硅层102作为后续化学机械研磨工艺的停止层，所述氮化硅层102的形成工艺可以为化学气相沉积工艺。所述氮化硅层102的厚度为100
请参考图5，图形化所述掩膜层110，在所述掩膜层110内形成开口201，所述开口201暴露出半导体衬底100的部分表面。
采用干法刻蚀工艺形成所述开口201，具体包括：在所述氮化硅层102表面形成与开口201对应的光刻胶图形（未示出）；以所述光刻胶图形为掩膜，采用干法刻蚀工艺依次刻蚀氮化硅层102和氧化硅层101，直至形成开口201；形成所述开口201后采用灰化工艺或者化学试剂去除工艺去除光刻胶图形。在本实施例中，所述干法刻蚀工艺为等离子体刻蚀工艺。
所述开口201的宽度为5nm～100nm，所述开口201的位置定义了后续形成的浅沟槽隔离结构的位置。
请参考图6，沿所述开口201刻蚀半导体衬底100，形成沟槽301。
沿所述开口201，采用干法刻蚀工艺，以所述图形化的掩膜层110为掩膜，刻蚀所述半导体衬底100。
本实施例中，采用等离子体刻蚀工艺刻蚀所述半导体衬底100。所述沟槽301的深度为大于或等于10nm。后续在所述沟槽301内填充隔离材料，形成浅沟槽隔离结构。
本实施例中，干法刻蚀工艺在沟槽顶部的刻蚀速率较快，形成的凹槽301的侧壁倾斜。在本发明的其他实施例中，形成的所述沟槽301也可以具有垂直的侧壁或其他例如Σ型的侧壁。
请参考图7，对开口201两侧的位于半导体衬底100表面的氧化硅层101进行横向刻蚀，暴露出部分半导体衬底100的表面。
沿半导体衬底表面方向，采用湿法刻蚀工艺对所述氧化硅层101进行横向刻蚀，本实施例中，所述湿法刻蚀的刻蚀溶液为氢氟酸溶液。对所述氧化硅层101进行横向刻蚀，去除部分氧化硅层101，暴露出开口201两侧的部分半导体衬底100的表面。所述去除的单侧氧化硅层的横向尺寸为d1，所述去除的单侧氧化硅层的横向尺寸d1小于例如，可以是 或
可以通过调整湿法刻蚀的时间或者刻蚀溶液的浓度调整被去除的单侧氧化硅层的尺寸。并且，采用湿法刻蚀工艺，可以避免对半导体衬底100造成损伤。
请参考图8，对开口201两侧的氮化硅层102进行横向刻蚀。
沿半导体衬底表面方向，采用湿法刻蚀工艺对所述氮化硅层102进行横向刻蚀，本实施例中，所述湿法刻蚀的刻蚀溶液为热磷酸溶液。对所述氮化硅层102进行横向刻蚀，去除部分氮化硅层102，暴露出开口201两侧的部分氧化硅层101的表面。所述去除的单侧氮化硅层的横向尺寸为d2，所述去除的单侧氮化硅层的横向尺寸d2小于例如，可以是例如，可以是 或并且本实施例中，去除的单侧氮化硅层的横向尺寸d2大于去除的单侧氧化硅层的横向尺寸d1。
对所述氧化硅层101和氮化硅层102进行横向刻蚀之后，使所述开口201的开口宽度增加，提高了后续对凹槽内填充隔离材料的沉积窗口，降低了沉积所述隔离材料的难度，从而可以提高后续再凹槽内形成的隔离材料的质量，避免所述隔离材料中出现空洞，从而提高后续形成的浅沟槽隔离结构的质量。
本实施例中，首先对氧化硅层101进行横向刻蚀，然后对氮化硅层102进行横向刻蚀，并且对氮化硅层102横向刻蚀的量大于对氧化硅层101横向刻蚀的量。
在本发明的一个实施例中，去除的单侧氮化硅层的横向尺寸d2还可以等于去除的单侧氧化硅层的横向尺寸d1。
在本发明的另一个实施例中，还可以先对所述氮化硅层102进行横向刻蚀，然后对所述氧化硅层101进行横向刻蚀，并且去除的单侧氮化硅层的横向尺寸d2等于或者大于去除的单侧氧化硅层的横向尺寸d1。
在本发明的另一个实施例中，所述掩膜层110为单层材料，对所述单层的掩膜层110进行一次横向刻蚀，并且去除的单侧掩膜层110的横向尺寸小于
在去除的单侧氮化硅层的横向尺寸d2大于去除的单侧氧化硅层的横向尺寸d1的情况下，可以进一步增加所述开口201的顶部宽度，并且，所述开口201至凹槽301的宽度具有一定的阶梯性变化，从宽度较大逐渐过渡到宽度较小，更有利于后续在凹槽102内形成较高质量的隔离材料。
请参考图9，在所述凹槽301内壁表面和部分暴露的半导体衬底100表面形成衬垫氧化层302。
采用热氧化工艺形成所述衬垫氧化层302，所述衬垫氧化层302的材料为氧化硅，所述衬垫氧化层302的厚度大于或等于5nm。所述热氧化工艺可以是湿法氧化也可以是干法氧化工艺。
本实施例中，采用干法氧化工艺形成所述衬垫氧化层302。具体的，所述干法氧化的氧化气体为O2，流量为10sccm～500sccm，反应温度为900℃～1200℃。本实施例中采用干法氧化工艺，氧化硅的生长速率较慢，可以较好的控制所述衬垫氧化层302的厚度，并且采用干法氧化工艺，形成的衬垫氧化层302的致密度较高。
由于之前步骤中对所述掩膜层110进行了横向刻蚀，暴露出了部分半导体衬底100的表面，而且增加了开口201的宽度，从而在生长衬垫氧化层302的过程中，可以提高所述半导体衬底100表面和凹槽301连接的顶角位置处反应的氧气的量，从而在生长氧化硅的过程中，所述顶角位置处消耗的硅的量较大，使得最终形成衬垫氧化层302之后，所述顶角呈现圆弧状。从而在高压工作条件下，可以降低所述顶角位置处的电场分布的密度，从而避免发生漏电现象，进而提高所述浅沟槽隔离结构的隔离效果。并且所述顶角呈现圆弧状还可以降低所述顶角位置处的应力，提高所述衬垫氧化层以及后续沉积的隔离材料的质量，提高最终形成的浅沟槽隔离结构的质量。
在本发明的其他实施例中，也可以采用水蒸气或者水蒸气与氧气的混合气体作为氧化气体，采用热氧化工艺，形成所述衬垫氧化层。
由于直接在所述沟槽301内填充隔离材料，所述隔离材料与沟槽301的侧壁粘附性较差，容易出现空洞，所述衬垫氧化层302与隔离材料的粘附性较高，可以避免产生空洞。并且，所述衬垫氧化层302还可以避免隔离材料与沟槽301侧壁的材料晶格不匹配而造成较大应力，同时可以修复在刻蚀沟槽301的过程中，对沟槽301表面造成的损伤，提高后续形成的浅沟槽隔离结构的隔离效果。
请参考图10，在所述衬垫氧化层302表面形成填充满所述凹槽301（请参考图9）的隔离层303。
具体的，形成所述浅沟槽隔离结构的方法包括：采用沉积工艺，在所述衬垫氧化层302表面形成隔离材料，所述隔离材料填充满凹槽301（请参考图9），并覆盖所述掩膜层110；以所述掩膜层110为停止层，采用化学机械研磨工艺对所述隔离材料进行平坦化，形成隔离层303，使所述隔离层303的表面与掩膜层110的表面齐平。所述隔离材料为氧化硅。
在所述凹槽302内填充所述隔离材料的方法包括：化学气相沉积、等离子体化学气相沉积或可流动性化学气相沉积工艺中的一种或几种。
在本发明的其他实施例中，还可以在形成所述隔离材料之后，对所述隔离材料进行退火处理，以消除所述隔离材料中的缺陷，然后再进行平坦化处理。
所述隔离层303与衬垫氧化层302构成浅沟槽隔离结构。
请参考图11，去除所述掩膜层110（请参考图10）。
本实施例中，采用湿法刻蚀工艺去除所述掩膜层110。具体的，先采用磷酸溶液去除所述氮化硅层102（请参考图10），在采用氢氟酸溶液去除所述氧化硅层101。
由于所述隔离层303以及衬垫氧化层302的材料均为氧化硅，所述在在采用湿法刻蚀工艺去除所述氧化硅层101的同时对所述隔离层303也会进行刻蚀，使所述隔离层303的高度及宽度降低，去除位于所述半导体衬底表面的衬垫氧化层302和隔离层303。去除位于所述半导体衬底表面的衬垫氧化层302和隔离层303可以避免所述浅沟槽隔离结构两侧的有源区面积下降。
在本发明的其他实施例中，还可以在所述隔离层303表面形成光刻胶层或硬掩膜层之后去除所述掩膜层110，具体请参考图12至图13。
请参考图12，在所述隔离层303表面形成覆盖部分隔离层的光刻胶层400。
所述光刻胶层400的宽度与凹槽的顶部宽度相同，后续以所述光刻胶层400为掩膜去除所述掩膜层100的同时，可以去除位于所述半导体衬底表面的衬垫氧化层302和隔离层303。
请参考图13，以所述光刻胶层400为掩膜，去除所述掩膜层110（请参考图12）。
可以采用湿法刻蚀工艺去除所述掩膜层110。
在本发明的其他实施例中，还可以采用干法刻蚀工艺，去除所述掩膜层110。
在所述隔离层303表面形成光刻胶层400表面，可以避免所述隔离层的高度下降。所述隔离层303具有较高的高度，可以用于调节后续在半导体衬底上形成其他器件过程中的图形密度。
后续可以采用灰化工艺去除所述光刻胶层400。
本实施例还提供了一种采用上述方法形成的浅沟槽隔离结构。
请参考图11，所述浅沟槽隔离结构包括：半导体衬底100；位于所述半导体衬底内的凹槽，所述半导体衬底100表面与凹槽侧壁连接处的顶角成圆弧状；位于所述凹槽内壁表面的衬垫氧化层302；位于所述衬垫氧化层表面的填充满所述凹槽的隔离层303。
所述半导体衬底100的表面与凹槽侧壁连接处的顶角成圆弧状，可以降低芯片在工作过程中，所述顶角位置处的电场密度，从而避免发生漏电现象，进而提高所述浅沟槽隔离结构的隔离效果。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成具有开口的掩膜层；
沿所述开口刻蚀部分半导体衬底，在所述半导体衬底内形成凹槽；
沿半导体衬底表面方向，对所述开口两侧的掩膜层进行横向刻蚀，暴露出部分半导体衬底的表面；
采用热氧化工艺，在所述凹槽内壁表面和部分暴露的半导体衬底表面形成衬垫氧化层，使所述凹槽侧壁与半导体衬底表面连接的顶角呈圆弧状；
在所述衬垫氧化层表面形成填充满所述凹槽的隔离层。
2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，对所述开口两侧的掩膜层进行横向刻蚀所去除的单侧掩膜层的横向尺寸小于
3.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述掩膜层包括：位于半导体衬底表面的氧化硅层和位于所述缓冲层表面的氮化硅层。
4.根据权利要求3所述的浅沟槽隔离结构的形成方法，其特征在于，对开口两侧的掩膜层进行横向刻蚀的方法包括：采用湿法刻蚀工艺，对开口两侧的氧化硅层进行横向刻蚀，去除的单侧氧化硅层的横向尺寸小于采用湿法刻蚀工艺，对开口两侧的氮化硅层进行横向刻蚀，去除的单侧氮化硅层的横向尺寸小于刻蚀去除的单侧氧化硅层的横向尺寸小于或等于刻蚀去除的单侧氮化硅层的横向尺寸。
5.根据权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，对开口两侧的掩膜层进行横向刻蚀的过程中，先刻蚀所述氧化硅层再刻蚀所述氮化硅层。
6.根据权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，对开口两侧的掩膜层进行横向刻蚀的过程中，先刻蚀所述氮化硅层再刻蚀所述氧化硅层。
7.根据权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，刻蚀所述氧化硅层采用的溶液为氢氟酸溶液，刻蚀所述氮化硅层采用的溶液为磷酸溶液。
8.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，采用湿法或者干法氧化工艺形成所述衬垫氧化层。
9.根据权利要求8所述的浅沟槽隔离结构的形成方法，其特征在于，所述衬垫氧化层的厚度为大于或等于5nm。
10.根据权利要求8所述的浅沟槽隔离结构的形成方法，其特征在于，所述干法氧化采用的氧化气体为O2，氧化气体的流量为10sccm～500sccm，反应温度为900℃～1200℃。
11.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述隔离层的方法包括：采用沉积工艺，在所述衬垫氧化层表面形成隔离材料，所述隔离材料填充满凹槽，并覆盖所述掩膜层；以所述掩膜层为停止层，对所述隔离材料进行平坦化，形成隔离层。
12.根据权利要求11所述的浅沟槽隔离结构的形成方法，其特征在于，所述沉积工艺包括：化学气相沉积、等离子体化学气相沉积或可流动性化学气相沉积工艺中的一种或几种。
13.根据权利要求11所述的浅沟槽隔离结构的形成方法，其特征在于，还包括：形成所述隔离层之后，采用湿法刻蚀工艺去除所述掩膜层。
14.根据权利要求11所述的浅沟槽隔离结构的形成方法，其特征在于，还包括：形成覆盖部分隔离层的光刻胶层，以所述光刻胶层为掩膜，去除所述掩膜层、以及位于凹槽两侧的半导体衬底上的部分衬垫氧化层和所述部分衬垫氧化层表面的部分隔离层。
15.一种浅沟槽隔离结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底内的凹槽，所述半导体衬底表面与凹槽侧壁连接处的顶角成圆弧状；
位于所述凹槽内壁表面的衬垫氧化层；
位于所述衬垫氧化层表面的填充满所述凹槽的隔离层。
16.根据权利要求15所述的浅沟槽隔离结构，所述衬垫氧化层的厚度为大于或等于5nm。
CN201310337314.6A 2013-08-05 2013-08-05 浅沟槽隔离结构及其形成方法 Pending CN104347473A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310337314.6A CN104347473A (zh) 2013-08-05 2013-08-05 浅沟槽隔离结构及其形成方法
US14/445,377 US20150041948A1 (en) 2013-08-05 2014-07-29 Semiconductor device including sti structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310337314.6A CN104347473A (zh) 2013-08-05 2013-08-05 浅沟槽隔离结构及其形成方法

Publications (1)

Publication Number Publication Date
CN104347473A true CN104347473A (zh) 2015-02-11

Family

ID=52447940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310337314.6A Pending CN104347473A (zh) 2013-08-05 2013-08-05 浅沟槽隔离结构及其形成方法

Country Status (2)

Country Link
US (1) US20150041948A1 (zh)
CN (1) CN104347473A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863707A (zh) * 2020-09-24 2020-10-30 南京晶驱集成电路有限公司 一种浅沟槽结构制备方法及装置
CN114864480A (zh) * 2022-07-05 2022-08-05 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN115036261A (zh) * 2022-08-11 2022-09-09 广州粤芯半导体技术有限公司 浅沟槽隔离结构与金属氧化物半导体器件的制造方法
WO2023283973A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491897B (zh) * 2015-04-22 2021-04-13 新世纪光电股份有限公司 发光元件及其制造方法
KR20200040131A (ko) * 2018-10-08 2020-04-17 삼성전자주식회사 이미지 센서 및 이의 제조 방법
CN111211086A (zh) * 2019-05-13 2020-05-29 合肥晶合集成电路有限公司 半导体结构的形成方法
US11769779B2 (en) * 2019-12-23 2023-09-26 Omnivision Technologies, Inc. Method for passivating full front-side deep trench isolation structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153480A (en) * 1998-05-08 2000-11-28 Intel Coroporation Advanced trench sidewall oxide for shallow trench technology
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
CN1739195A (zh) * 2002-01-04 2006-02-22 印芬龙科技股份有限公司 包括两个氮化硅蚀刻步骤的填充隔离槽的双后撤方法
CN1808705A (zh) * 2005-01-18 2006-07-26 旺宏电子股份有限公司 由清洗形成圆滑边角的浅沟渠隔离方法
CN101202242A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 制作浅槽隔离结构的工艺方法
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101894786A (zh) * 2009-05-20 2010-11-24 上海华虹Nec电子有限公司 浅沟槽隔离制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027982A (en) * 1999-02-05 2000-02-22 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures with improved isolation fill and surface planarity
US6682978B1 (en) * 1999-08-30 2004-01-27 Advanced Micro Devices, Inc. Integrated circuit having increased gate coupling capacitance
US6258676B1 (en) * 1999-11-01 2001-07-10 Chartered Semiconductor Manufacturing Ltd. Method for forming a shallow trench isolation using HDP silicon oxynitride
JP4086054B2 (ja) * 2004-06-22 2008-05-14 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US8802537B1 (en) * 2005-07-27 2014-08-12 Spansion Llc System and method for improving reliability in a semiconductor device
KR100688750B1 (ko) * 2005-08-18 2007-03-02 동부일렉트로닉스 주식회사 섀로우 트렌치 아이솔레이션의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153480A (en) * 1998-05-08 2000-11-28 Intel Coroporation Advanced trench sidewall oxide for shallow trench technology
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
CN1739195A (zh) * 2002-01-04 2006-02-22 印芬龙科技股份有限公司 包括两个氮化硅蚀刻步骤的填充隔离槽的双后撤方法
CN1808705A (zh) * 2005-01-18 2006-07-26 旺宏电子股份有限公司 由清洗形成圆滑边角的浅沟渠隔离方法
CN101202242A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 制作浅槽隔离结构的工艺方法
CN101459115A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101894786A (zh) * 2009-05-20 2010-11-24 上海华虹Nec电子有限公司 浅沟槽隔离制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863707A (zh) * 2020-09-24 2020-10-30 南京晶驱集成电路有限公司 一种浅沟槽结构制备方法及装置
CN111863707B (zh) * 2020-09-24 2020-12-22 南京晶驱集成电路有限公司 一种浅沟槽结构制备方法
WO2023283973A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 半导体结构的制作方法
CN114864480A (zh) * 2022-07-05 2022-08-05 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN114864480B (zh) * 2022-07-05 2022-10-21 广州粤芯半导体技术有限公司 半导体器件及其制备方法
CN115036261A (zh) * 2022-08-11 2022-09-09 广州粤芯半导体技术有限公司 浅沟槽隔离结构与金属氧化物半导体器件的制造方法

Also Published As

Publication number Publication date
US20150041948A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
CN104347473A (zh) 浅沟槽隔离结构及其形成方法
CN103563080A (zh) 具有嵌入的栅电极的自对准碳电子装置
CN104103516B (zh) 浅沟槽隔离结构及其形成方法
CN108807534A (zh) 半导体结构及其形成方法
US9343530B2 (en) Method for manufacturing fin structure of finFET
CN104347517B (zh) 半导体结构的形成方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN107293545A (zh) 半导体存储器件及其制造方法
CN104124195B (zh) 沟槽隔离结构的形成方法
CN104425278B (zh) 半导体器件及半导体器件的形成方法
WO2014153942A1 (zh) 制备源漏准soi多栅结构器件的方法
CN110491837A (zh) 用于替换栅极流程的内部l间隔件
CN105185702A (zh) 高k金属栅极结构的制造方法
CN103022036B (zh) 单边存取器件
CN106856189A (zh) 浅沟槽隔离结构及其形成方法
CN104078329A (zh) 自对准多重图形的形成方法
CN104064469A (zh) 半导体器件制造方法
CN108122762B (zh) 半导体结构及其形成方法
CN105826232B (zh) 半导体结构的形成方法
CN106486364B (zh) 三维晶体管的形成方法
CN103531476A (zh) 半导体器件制造方法
CN103632978A (zh) 半导体结构的形成方法
CN101800172A (zh) 一种自对准多晶硅浮栅的制作方法
CN103811403B (zh) 浅沟槽隔离结构的形成方法
CN105161414B (zh) 栅极硬掩模层的去除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211

RJ01 Rejection of invention patent application after publication