CN111129021B - 一种NOR Flash栅极多晶硅工艺方法 - Google Patents
一种NOR Flash栅极多晶硅工艺方法 Download PDFInfo
- Publication number
- CN111129021B CN111129021B CN201911373896.7A CN201911373896A CN111129021B CN 111129021 B CN111129021 B CN 111129021B CN 201911373896 A CN201911373896 A CN 201911373896A CN 111129021 B CN111129021 B CN 111129021B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- flash
- gate
- area
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 193
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000008569 process Effects 0.000 title claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 161
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 56
- 230000002093 peripheral effect Effects 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种NOR Flash栅极多晶硅工艺方法，提供同一工艺中的Flash存储区及外围逻辑区；在flash存储区中的栅极多晶硅以及外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜；刻蚀去除flash存储区中栅极多晶硅上的多晶硅硬掩膜，保留外围逻辑区中逻辑区多晶硅上的多晶硅硬掩膜；刻蚀去除flash存储区中的栅极多晶硅；刻蚀去除flash存储区中的栅极氧化层和氮化硅层；刻蚀去除flash存储区中的字线端头处多晶硅,以及定义外围逻辑区中的逻辑区多晶硅。本发明不增加光罩，使用已有的存储单元光罩对flash区预先处理后，使逻辑区域与flash区域氧化层厚度接近，在进行多晶硅刻蚀时可兼顾逻辑区及Flash存储区一并刻蚀，避免因不同工艺逻辑栅极多晶硅厚度差别需要增加光罩对Flash存储区特殊处理。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种NOR Flash栅极多晶硅工艺方法。
背景技术
在NOR Flash减版工艺中，逻辑区多晶硅刻蚀(Logic Poly Etch)增加氧化刻蚀次数(oxide etch amount)以兼顾去除Flash区较厚的氧化层(oxide)及字线多晶硅(WLpoly)叠层结构，以避免CG/WL短路或漏电等问题。
先进工艺中随着设计规则(design rule)缩小,对栅极多晶硅CD精度及形貌要求更高，65nm以下工艺节点逻辑区多晶硅(Logic Poly)厚度越来越薄达到1000A以下，逻辑区多晶硅刻蚀(Logic Poly etch)工艺不能兼顾Flash区域的过量氧化刻蚀的要求。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种NOR Flash栅极多晶硅工艺方法，用于解决现有技术中逻辑区多晶硅刻蚀工艺不能兼顾Flash区域的过量氧化刻蚀的要求的问题。
为实现上述目的及其他相关目的，本发明提供一种NOR Flash栅极多晶硅工艺方法，该方法至少包括以下步骤：
步骤一、提供同一工艺中的flash存储区以及外围逻辑区；其中所述flash存储区中至少包括：字线多晶硅、位于所述字线多晶硅上的多晶硅氧化层；位于所述多晶硅氧化层上的氮化硅层；位于所述氮化硅层上的栅极氧化层；位于所述栅极氧化层上的栅极多晶硅；所述外围逻辑区至少包括：逻辑区多晶硅；
步骤二、在所述flash存储区中的所述栅极多晶硅以及所述外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜；
步骤三、刻蚀去除所述flash存储区中所述栅极多晶硅上的多晶硅硬掩膜，保留所述外围逻辑区中所述逻辑区多晶硅上的所述多晶硅硬掩膜；
步骤四、刻蚀去除所述flash存储区中的所述栅极多晶硅；
步骤五、刻蚀去除所述flash存储区中的所述栅极氧化层和氮化硅层；
步骤六、刻蚀去除所述flash存储区中的所述字线多晶硅以及所述外围逻辑区中的所述逻辑区多晶硅。
优选地，步骤一中与所述flash存储区以及外围逻辑区处于同一工艺中的还包括flash单元，所述flash单元至少包括：字线多晶硅、位于所述字线多晶硅上的多晶硅氧化层；位于所述多晶硅氧化层上的氮化硅层；位于所述氮化硅层上的栅极氧化层；位于所述栅极氧化层上的栅极多晶硅。
优选地，步骤二中在所述flash存储区中的所述栅极多晶硅以及所述外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜的同时在所述flash单元中的所述栅极多晶硅上形成所述多晶硅硬掩膜。
优选地，步骤三在去除所述flash存储区中所述栅极多晶硅上的所述多晶硅硬掩膜的同时，去除所述flash单元中所述栅极多晶硅上的所述多晶硅硬掩膜。
优选地，步骤四中刻蚀去除所述flash存储区中的所述栅极多晶硅的同时并刻蚀去除所述flash单元中的所述栅极多晶硅。
优选地，步骤五中刻蚀去除所述flash存储区中的所述栅极氧化层和氮化硅层的同时并刻蚀去除所述flash单元中的所述栅极氧化层和氮化硅层。
优选地，所述flash存储区还包括位于所述字线多晶硅侧壁和底部的氧化层、位于该氧化层外侧壁的侧墙、位于该侧墙外侧的浮栅，位于该浮栅外侧的浮栅氮化硅。
优选地，所述flash单元还包括位于所述字线多晶硅侧壁和底部的氧化层、位于该氧化层外侧壁的侧墙、位于该侧墙外侧的浮栅，位于该浮栅外侧的浮栅氮化硅。
优选地，步骤五中刻蚀去除所述flash存储区中的所述氮化硅层的同时，所述flash存储区中的浮栅氮化硅以及所述flash单元中的所述浮栅氮化硅被刻蚀去除。
优选地，所述flash单元中的所述浮栅氮化硅的厚度为2000～3000埃。
优选地，所述flash单元中的所述氮化硅层的厚度为1000～2000埃。
优选地，步骤五中利用湿法刻蚀的方法去除所述flash存储区中的所述栅极氧化层和氮化硅层。
如上所述，本发明的NOR Flash栅极多晶硅工艺方法，具有以下有益效果：本发明不增加光罩，使用已有的存储单元光罩(MCEL mask)对flash区预先处理后，使逻辑区域与flash区域氧化层厚度接近，在进行多晶硅刻蚀时刻蚀。
附图说明
图1显示为本发明的NOR Flash栅极多晶硅工艺方法流程图；
图2a显示为本发明步骤一中提供的flash存储区的结构示意图；
图2b显示为本发明步骤一提供的flash单元以及外围逻辑区的结构示意图；
图3a显示为本发明在flash存储区上形成一层多晶硅硬掩膜的结构示意图；
图3b显示为本发明中在flash单元以及外围逻辑区上形成一层多晶硅硬掩膜的结构示意图；
图4a显示为本发明中去除flash存储区上多晶硅硬掩膜后的结构示意图；
图4b显示为本发明中去除flash单元的多晶硅硬掩膜后的flash单元以及外围逻辑区的结构示意图；
图5a显示为本发明中去除flash存储区的栅极多晶硅后的结构示意图；
图5b显示为本发明中去除flash单元的栅极多晶硅后的flash单元及外围逻辑区结构示意图；
图6a显示为本发明中去除flash存储区的栅极氧化层及氮化硅层后的结构示意图；
图6b显示为本发明中去除flash单元的栅极氧化层及氮化硅层后的flash单元及外围逻辑区结构示意图；
图7a显示为本发明中flash存储区的多晶硅刻蚀厚度的示意图；
图7b显示为本发明中flash单元及外围逻辑区刻蚀厚度的示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种NOR Flash栅极多晶硅工艺方法，如图1所示，图1显示为本发明的NOR Flash多晶硅工艺方法流程图。该方法至少包括以下步骤：
步骤一、提供同一工艺中的flash存储区以及外围逻辑区；其中所述flash存储区中至少包括：字线多晶硅、位于所述字线多晶硅上的多晶硅氧化层；位于所述多晶硅氧化层上的氮化硅层；位于所述氮化硅层上的栅极氧化层；位于所述栅极氧化层上的栅极多晶硅；所述外围逻辑区至少包括：逻辑区多晶硅；如图2a所示，图2a显示为本发明步骤一中提供的flash存储区的结构示意图。所述字线多晶硅(WL多晶硅)上设有一层多晶硅氧化层，在该多晶硅氧化层上设有氮化硅层05，在所述氮化硅层05上设有栅极氧化层(HTO)，在所述栅极氧化层上为所述栅极多晶硅。
本发明进一步地，步骤一中与所述flash存储区以及外围逻辑区处于同一工艺中的还包括flash单元，所述flash单元至少包括：字线多晶硅、位于所述字线多晶硅上的多晶硅氧化层；位于所述多晶硅氧化层上的氮化硅层；位于所述氮化硅层上的栅极氧化层；位于所述栅极氧化层上的栅极多晶硅。本实施例中，所述flash单元中的所述氮化硅层的厚度为1000～2000埃。
如图2b所示，图2b显示为本发明步骤一提供的flash单元以及外围逻辑区的结构示意图，其中位于图2b左侧的结构为所述flash单元，位于图2b右侧的结构为所述外围逻辑区，二者用虚线隔离标识。本发明的所述flash单元与所述外围逻辑区在工艺制程中处于相邻位置，二者属于紧密衔接的结构，并且某些工艺中的层为同步形成，因此图2b、图3b、图4b、图5b以及图6b、图7b中将其视为完整结构呈现在同一图中。
本发明更进一步地，如图2a和图2b所示，图2a中的所述flash存储区还包括位于所述字线多晶硅(WL多晶硅)侧壁和底部的氧化层01、位于该氧化层01外侧壁的侧墙02、位于该侧墙02外侧的浮栅03，位于该浮栅03外侧的浮栅氮化硅04。图2b中的所述flash单元还包括位于所述字线多晶硅(WL多晶硅)侧壁和底部的氧化层01、位于该氧化层01外侧壁的侧墙02、位于该侧墙外02侧的浮栅03，位于该浮栅03外侧的浮栅氮化硅04。本实施例中，所述flash单元中的所述浮栅氮化硅的厚度为2000～3000埃。
步骤二、在所述flash存储区中的所述栅极多晶硅以及所述外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜；如图3a所示，图3a显示为本发明在flash存储区上形成一层多晶硅硬掩膜的结构示意图。该步骤在所述flash存储区中的所述栅极多晶硅上形成所述多晶硅硬掩膜的同时，在如图3b所示的外围逻辑区上的所述逻辑区多晶硅上也形成了一层所述多晶硅硬掩膜。如图3b所示，图3b显示为本发明中在flash单元以及外围逻辑区上形成一层多晶硅硬掩膜的结构示意图。
参阅图3b，图3b左侧结构为flash存储区结构，右侧结构为所述外围逻辑区结构，二者用虚线隔离标识本发明进一步地，步骤二中在所述flash存储区中的所述栅极多晶硅以及所述外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜的同时在所述flash单元中的所述栅极多晶硅上形成所述多晶硅硬掩膜。
步骤三、刻蚀去除所述flash存储区中所述栅极多晶硅上的多晶硅硬掩膜，保留所述外围逻辑区中所述逻辑区多晶硅上的所述多晶硅硬掩膜；如图4a和图4b所示，其中图4a显示为本发明中去除flash存储区上多晶硅硬掩膜后的结构示意图，图4b显示为本发明中去除flash单元的多晶硅硬掩膜后的flash单元以及外围逻辑区的结构示意图。所述flash存储区中的所述多晶硅硬掩膜被去除后，所述栅极多晶硅暴露出来，图4b中所述flash单元中的所述多晶硅硬掩膜被去除后，所述栅极多晶硅暴露出来，图4b右侧的所述外围逻辑区上的所述多晶硅硬掩膜被光阻保护，从而所述外围逻辑区的所述多晶硅硬掩膜保留。
本发明进一步地，步骤三在去除所述flash存储区中所述栅极多晶硅上的所述多晶硅硬掩膜的同时，去除所述flash单元中所述栅极多晶硅上的所述多晶硅硬掩膜。由于所述flash存储区与所述flash单元中去除所述多晶硅硬掩膜的工艺属于同一制程，因此，二者的多晶硅硬掩膜同时被去除，去除方法为刻蚀去除。
步骤四、刻蚀去除所述flash存储区中的所述栅极多晶硅；如图5a所示，图5a显示为本发明中去除flash存储区的栅极多晶硅后的结构示意图，所述flash存储区中的所述栅极多晶硅被刻蚀去除后，其上的所述栅极氧化层暴露出来。
本发明进一步地，步骤四中刻蚀去除所述flash存储区中的所述栅极多晶硅的同时并刻蚀去除所述flash单元中的所述栅极多晶硅。如图5b所示，图5b显示为本发明中去除flash单元的栅极多晶硅后的flash单元及外围逻辑区结构示意图，图5b中，所述flash单元的栅极多晶硅与所述flash存储区中的所述栅极多晶硅的刻蚀二者同步完成。而图5b右侧的所述外围逻辑区上的多晶硅硬掩膜仍然保留，该步骤去除了所述外围逻辑区的所述多晶硅硬掩膜上的光阻。
步骤五、刻蚀去除所述flash存储区中的所述栅极氧化层和氮化硅层；如图6a所示，图6a显示为本发明中去除flash存储区的栅极氧化层及氮化硅层后的结构示意图，所述flash存储区中的所述栅极氧化层和氮化硅层在本实施例中利用湿法刻蚀的方法去除后，所述flash存储区的所述多晶硅氧化层暴露出来。
本发明进一步地，步骤五中刻蚀去除所述flash存储区中的所述栅极氧化层和氮化硅层的同时并刻蚀去除所述flash单元中的所述栅极氧化层和氮化硅层。如图6b所示，图6b显示为本发明中去除flash单元的栅极氧化层及氮化硅层后的flash单元及外围逻辑区结构示意图。
再进一步地，步骤五中刻蚀去除所述flash存储区中的所述氮化硅层的同时，所述flash存储区中的浮栅氮化硅以及所述flash单元中的所述浮栅氮化硅被刻蚀去除。如图6a所示，所述flash存储区中的浮栅氮化硅04在刻蚀所述flash存储区中所述氮化硅层的同时被刻蚀去除。所述flash单元中的所述浮栅氮化硅也随时所述flash存储区中的所述氮化硅层被刻蚀的同时一同去除，如图6b所示。
步骤六、刻蚀去除所述flash存储区中的所述字线多晶硅以及所述外围逻辑区中的所述逻辑区多晶硅。如图7a所示，图7a显示为本发明中flash存储区的多晶硅刻蚀厚度的示意图。图7a中双向箭头所指的厚度为需要刻蚀的字线多晶硅的厚度，而该步骤需要刻蚀的所述外围逻辑区的刻蚀厚度如图7b所示，图7b显示为本发明中flash单元及外围逻辑区刻蚀厚度的示意图，图7b右侧结构即为所述外围逻辑区结构，其中双向箭头所指的厚度为需要刻蚀的逻辑区多晶硅厚度，在刻蚀所述flash存储区的字线多晶硅与所述外围逻辑区的逻辑区多晶硅之前，需要将所述flash存储区上的所述多晶硅氧化层与所述外围逻辑区的多晶硅硬掩膜刻蚀去除。所述flash存储区上的多晶硅氧化层的厚度与所述外围逻辑区的多晶硅硬掩膜(氧化层)厚度接近，该步骤六中的一次刻蚀可以将二者合并刻蚀。
综上所述，本发明不增加光罩，使用已有的存储单元光罩对flash区预先处理后，使逻辑区域与flash区域氧化层厚度接近，在进行多晶硅刻蚀时刻蚀。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种NOR Flash栅极多晶硅工艺方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供同一工艺中的flash存储区以及外围逻辑区；其中所述flash存储区中至少包括：字线多晶硅、位于所述字线多晶硅上的多晶硅氧化层；位于所述多晶硅氧化层上的氮化硅层；位于所述氮化硅层上的栅极氧化层；位于所述栅极氧化层上的栅极多晶硅；所述外围逻辑区至少包括：逻辑区多晶硅；
步骤二、在所述flash存储区中的所述栅极多晶硅以及所述外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜；
步骤三、刻蚀去除所述flash存储区中所述栅极多晶硅上的多晶硅硬掩膜，保留所述外围逻辑区中所述逻辑区多晶硅上的所述多晶硅硬掩膜；
步骤四、刻蚀去除所述flash存储区中的所述栅极多晶硅；
步骤五、刻蚀去除所述flash存储区中的所述栅极氧化层和氮化硅层；
步骤六、所述flash存储区上的所述多晶硅氧化层的厚度与所述外围逻辑区的所述多晶硅硬掩膜厚度接近，将二者合并刻蚀；刻蚀去除所述flash存储区中的所述字线多晶硅以及所述外围逻辑区中的所述逻辑区多晶硅。
2.根据权利要求1所述的NOR Flash栅极多晶硅工艺方法，其特征在于：步骤一中与所述flash存储区以及外围逻辑区处于同一工艺中的还包括flash单元，所述flash单元至少包括：字线多晶硅、位于所述字线多晶硅上的多晶硅氧化层；位于所述多晶硅氧化层上的氮化硅层；位于所述氮化硅层上的栅极氧化层；位于所述栅极氧化层上的栅极多晶硅。
3.根据权利要求2所述的NOR Flash栅极多晶硅工艺方法，其特征在于：步骤二中在所述flash存储区中的所述栅极多晶硅以及所述外围逻辑区的逻辑区多晶硅上形成多晶硅硬掩膜的同时在所述flash单元中的所述栅极多晶硅上形成所述多晶硅硬掩膜。
4.根据权利要求3所述的NOR Flash栅极多晶硅工艺方法，其特征在于：步骤三在去除所述flash存储区中所述栅极多晶硅上的所述多晶硅硬掩膜的同时，去除所述flash单元中所述栅极多晶硅上的所述多晶硅硬掩膜。
5.根据权利要求4所述的NOR Flash栅极多晶硅工艺方法，其特征在于：步骤四中刻蚀去除所述flash存储区中的所述栅极多晶硅的同时并刻蚀去除所述flash单元中的所述栅极多晶硅。
6.根据权利要求5所述的NOR Flash栅极多晶硅工艺方法，其特征在于：步骤五中刻蚀去除所述flash存储区中的所述栅极氧化层和氮化硅层的同时并刻蚀去除所述flash单元中的所述栅极氧化层和氮化硅层。
7.根据权利要求6所述的NOR Flash栅极多晶硅工艺方法，其特征在于：所述flash存储区还包括位于所述字线多晶硅侧壁和底部的氧化层、位于该氧化层外侧壁的侧墙、位于该侧墙外侧的浮栅，位于该浮栅外侧的浮栅氮化硅。
8.根据权利要求7所述的NOR Flash栅极多晶硅工艺方法，其特征在于：所述flash单元还包括位于所述字线多晶硅侧壁和底部的氧化层、位于该氧化层外侧壁的侧墙、位于该侧墙外侧的浮栅，位于该浮栅外侧的浮栅氮化硅。
9.根据权利要求8所述的NOR Flash栅极多晶硅工艺方法，其特征在于：步骤五中刻蚀去除所述flash存储区中的所述氮化硅层的同时，所述flash存储区中的浮栅氮化硅以及所述flash单元中的所述浮栅氮化硅被刻蚀去除。
10.根据权利要求9所述的NOR Flash栅极多晶硅工艺方法，其特征在于：所述flash单元中的所述浮栅氮化硅的厚度为2000～3000埃。
11.根据权利要求1所述的NOR Flash栅极多晶硅工艺方法，其特征在于：所述flash单元中的所述氮化硅层的厚度为1000～2000埃。
12.根据权利要求1所述的NOR Flash栅极多晶硅工艺方法，其特征在于：步骤五中利用湿法刻蚀的方法去除所述flash存储区中的所述栅极氧化层和氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911373896.7A CN111129021B (zh) | 2019-12-27 | 2019-12-27 | 一种NOR Flash栅极多晶硅工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911373896.7A CN111129021B (zh) | 2019-12-27 | 2019-12-27 | 一种NOR Flash栅极多晶硅工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129021A CN111129021A (zh) | 2020-05-08 |
| CN111129021B true CN111129021B (zh) | 2022-10-28 |
Family
ID=70503713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911373896.7A Active CN111129021B (zh) | 2019-12-27 | 2019-12-27 | 一种NOR Flash栅极多晶硅工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129021B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653482B (zh) * | 2020-05-13 | 2022-06-07 | 华虹半导体(无锡)有限公司 | 半导体器件的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532352B1 (ko) * | 2003-08-21 | 2005-12-01 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN104576342B (zh) * | 2013-10-22 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | 一种制作嵌入分离栅极式闪存栅极的方法 |
| CN110098190B (zh) * | 2019-04-22 | 2020-12-25 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制备方法 |
-
2019
- 2019-12-27 CN CN201911373896.7A patent/CN111129021B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129021A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7604926B2 (en) | Method of manufacturing a semiconductor device | |
| CN100539067C (zh) | 制造半导体装置的方法 | |
| TWI531032B (zh) | 記憶體線路結構以及其半導體線路製程 | |
| US10879397B2 (en) | Semiconductor structure | |
| CN102956554B (zh) | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 | |
| US8110340B2 (en) | Method of forming a pattern of a semiconductor device | |
| CN102956563B (zh) | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 | |
| US20120168955A1 (en) | Integrated Circuit Pattern and Method | |
| CN102110600A (zh) | 采用间隔物图案化技术制造半导体装置的方法 | |
| JP2006319297A (ja) | フラッシュメモリ素子およびその製造方法 | |
| CN110021518B (zh) | 自对准双重图案方法 | |
| CN103178019B (zh) | 嵌入式闪存的字线的制造方法 | |
| CN111129021B (zh) | 一种NOR Flash栅极多晶硅工艺方法 | |
| JP2010258224A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN107946304B (zh) | 一种用于尺寸缩减NORFlash单元工艺集成方法 | |
| JP2011187562A (ja) | フラッシュメモリの製造方法 | |
| CN112201662B (zh) | 一种nand阶梯结构的形成方法 | |
| US9548310B2 (en) | Semiconductor device | |
| KR100640533B1 (ko) | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 | |
| CN111106001A (zh) | Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版 | |
| US20090065846A1 (en) | Non-volatile memory and manufacturing method thereof | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
| CN111403343A (zh) | 半导体图案的形成方法 | |
| US10910231B2 (en) | Method of fabricating semiconductor device | |
| JP5550628B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |