CN110098190B - 闪存存储器及其制备方法 - Google Patents

闪存存储器及其制备方法 Download PDF

Info

Publication number
CN110098190B
CN110098190B CN201910324086.6A CN201910324086A CN110098190B CN 110098190 B CN110098190 B CN 110098190B CN 201910324086 A CN201910324086 A CN 201910324086A CN 110098190 B CN110098190 B CN 110098190B
Authority
CN
China
Prior art keywords
layer
flash memory
memory
protective layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910324086.6A
Other languages
English (en)
Other versions
CN110098190A (zh
Inventor
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910324086.6A priority Critical patent/CN110098190B/zh
Publication of CN110098190A publication Critical patent/CN110098190A/zh
Application granted granted Critical
Publication of CN110098190B publication Critical patent/CN110098190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region

Abstract

本发明提供了一种闪存存储器及其制备方法，包括提供一衬底，所述衬底上还依次形成有多晶硅层和保护层；在所述保护层上形成图形化的掩模层；以所述图形化的掩模层为掩模，刻蚀去除所述保护层的上台阶部分和下台阶部分；保留所述保护层的台阶侧壁部分；通过保留所述保护层的台阶侧壁部分，以保护所述存储单元侧壁的多晶硅层形貌，在后续多晶硅层刻蚀后形成规则的多晶硅残留块，规则的多晶硅残留块较强壮稳固，不存在凸起状缺陷，在后续工艺中不易被剥离。避免不规则多晶硅残留(例如凸起)引起闪存存储器的电性功能不良和/或存储功能不良的问题，从而提高了分栅闪存存储器的良率。

Description

闪存存储器及其制备方法
技术领域
本发明涉及存储器领域，特别涉及一种闪存存储器及其制备方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的闪存存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
闪存存储器分为两种类型：叠栅(stack gate)闪存存储器和分栅(split gate)闪存存储器。叠栅闪存存储器具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅闪存存储器的方法比制造分栅闪存存储器简单，然而叠栅闪存存储器存在过擦除问题。与叠栅闪存存储器不同的是，分栅闪存存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦写性能上，分栅闪存存储器有效地避免了叠栅闪存存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
闪存存储器包括具有存储区和逻辑区的半导体衬底，在所述半导体衬底的逻辑区上形成逻辑晶体管栅极时，容易在所述存储区中的存储单元的边界处出现多晶硅残留，所述多晶硅残留不规则且有凸起，所述多晶硅残留很难被去除且在后续工艺中经常会发生剥离的现象，造成了分栅闪存存储器的电性功能不良和/或存储功能不良，从而影响了分栅闪存存储器的良率。
发明内容
本发明的目的在于提供一种闪存存储器及其制备方法，以解决存储单元的边界处出现的不规则多晶硅残留对闪存存储器良率的影响。
为解决上述技术问题，本发明提供一种闪存存储器的制备方法，包括以下步骤：
步骤S1、提供一衬底，所述衬底包括相邻的存储区和逻辑区，所述存储区包括存储单元和低于所述存储单元的间隔单元；所述衬底上还依次形成有覆盖所述存储单元、间隔单元以及逻辑区的多晶硅层和保护层；所述多晶硅层和保护层均呈台阶状；上台阶部分覆盖所述存储单元，下台阶部分覆盖所述间隔单元，台阶侧壁部分为所述上台阶部分和所述下台阶部分的过渡部分；
步骤S2、在所述保护层上形成图形化的掩模层，所述图形化的掩模层在对应于所述存储区的部分具有一开口以使所述存储区不被所述图形化的掩模层覆盖；
步骤S3、以所述图形化的掩模层为掩模，刻蚀去除所述保护层的上台阶部分和下台阶部分；保留所述保护层的台阶侧壁部分；
步骤S4、刻蚀去除预设厚度的所述多晶硅层的上台阶部分和下台阶部分；
步骤S5、刻蚀去除所述保护层的台阶侧壁部分；
步骤S6、刻蚀去除剩余厚度的所述多晶硅层的上台阶部分和下台阶部分，形成规则的多晶硅残留块；以及
步骤S7、对所述逻辑区的多晶硅层进行蚀刻，以形成所述逻辑晶体管栅极。
进一步的，在步骤S4中，所述刻蚀为干法刻蚀。
进一步的，所述干法刻蚀的工艺气体包括氧气和甲烷的混合气体，所述氧气的气体流量为8sccm～14sccm，所述甲烷的气体流量为40sccm～80sccm。
进一步的，所述多晶硅层的厚度为1.5千埃～2.0千埃，所述保护层79的厚度为300埃～400埃。
进一步的，所述存储单元包括字线、位于所述字线两侧的第一存储位单元和第二存储位单元，以及隧穿氧化层；所述隧穿氧化层位于所述第一存储位单元与所述字线之间且还位于所述第二存储位单元与所述字线之间。
进一步的，所述第一存储位单元包括形成于所述衬底上的第一浮栅和第一控制栅，所述第二存储位单元包括形成于所述衬底上的第二浮栅和第二控制栅。
进一步的，所述存储单元还包括位于所述第一存储位单元远离所述字线一侧的第一位线，所述存储单元还包括位于所述第二存储位单元远离所述字线一侧的第二位线。
进一步的，所述保护层的材料包括氧化硅。
进一步的，所述存储单元与所述多晶硅层之间设置有隔离层。
本发明还提供一种闪存存储器，由上述所述的闪存存储器的制备方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种闪存存储器及其制备方法，刻蚀去除所述保护层的上台阶部分和下台阶部分；保留所述保护层的台阶侧壁部分；刻蚀去除预设厚度的所述多晶硅层的上台阶部分和下台阶部分；刻蚀去除所述保护层的台阶侧壁部分；刻蚀去除剩余厚度的所述多晶硅层的上台阶部分和下台阶部分，形成规则的多晶硅残留块；通过保留所述保护层的台阶侧壁部分，以保护所述存储单元侧壁的多晶硅层形貌，在后续多晶硅层刻蚀后形成规则的多晶硅残留块，规则的多晶硅残留块较强壮稳固，不存在凸起状缺陷，在后续工艺中不易被剥离。避免不规则多晶硅残留(例如凸起)引起闪存存储器的电性功能不良和/或存储功能不良的问题，从而提高了分栅闪存存储器的良率。
附图说明
图1为一种闪存存储器的制备过程中出现问题的结构示意图；
图2为本发明一实施例的闪存存储器的制备方法的流程示意图；
图3-10为本发明一实施例的闪存存储器在各步骤中的结构示意图。
附图标记说明：
a-多晶硅残留；B-存储单元；C-间隔单元；10-衬底；10a-存储区；10b-逻辑区；21-源极；23-漏极；25-第一位线；27-第二位线；30-第一存储位单元；31-第一浮栅；33-第一控制栅；40-第二存储位单元；41-第二浮栅；43-第二控制栅；50-隧穿氧化层；60-字线；71-第一氧化层；73-氮化硅层；75-第二氧化层；77-多晶硅层；77a-多晶硅残留块；77b-逻辑晶体管栅极；79-保护层；81-图形化的掩模层。
具体实施方式
如背景技术中所提及，在所述半导体衬底的逻辑区上形成逻辑晶体管栅极时，容易在所述存储区中的存储单元的边界出现多晶硅残留。
发明人研究发现，由于存储区的存储单元高于其领近的间隔单元；所以形成在所述存储单元的边界(侧壁四周)的多晶硅层比位于所述存储单元上方的多晶硅层厚，如此一来，在刻蚀覆盖存储单元的多晶硅时由于厚度的差异，导致刻蚀过程中，所述存储单元的边界多晶硅层较难被刻蚀去除，出现多晶硅残留a，如图1所示。所述多晶硅残留a不规则，例如高低不平，出现凸起状缺陷，该缺陷在后续工艺例如是清洁工艺中出现剥离产生颗粒状残留物，该颗粒状残留物进入衬底的存储区和/或逻辑区，造成闪存存储器的电性功能不良和/或存储功能不良，从而影响了闪存存储器的良率。
基于上述研究，本发明提供一种闪存存储器及其制备方法，通过保留保护层的台阶侧壁部分，以保护存储单元侧壁的多晶硅层形貌，在后续多晶硅层刻蚀后形成规则的多晶硅残留块，规则的多晶硅残留块较强壮稳固，不存在凸起状缺陷，在后续工艺中不易被剥离。避免不规则多晶硅残留(例如凸起)引起闪存存储器的电性功能不良和/或存储功能不良的问题，从而提高了分栅闪存存储器的良率。
以下结合附图和具体实施例对本发明提出的一种闪存存储器及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例的闪存存储器的制备方法的流程示意图。如图2所示，本实施例提供了一种闪存存储器的制备方法，包括以下步骤：
步骤S1、提供一衬底，所述衬底包括相邻的存储区和逻辑区，所述存储区包括存储单元和低于所述存储单元的间隔单元；所述衬底上还依次形成有覆盖所述存储单元、间隔单元以及逻辑区的多晶硅层和保护层；所述多晶硅层和保护层均呈台阶状；上台阶部分覆盖所述存储单元，下台阶部分覆盖所述间隔单元，台阶侧壁部分为所述上台阶部分和所述下台阶部分的过渡部分；
步骤S2、在所述保护层上形成图形化的掩模层，所述图形化的掩模层在对应于所述存储区的部分具有一开口以使所述存储区不被所述图形化的掩模层覆盖；
步骤S3、以所述图形化的掩模层为掩模，刻蚀去除所述保护层的上台阶部分和下台阶部分；保留所述保护层的台阶侧壁部分；
步骤S4、刻蚀去除预设厚度的所述多晶硅层的上台阶部分和下台阶部分；
步骤S5、刻蚀去除所述保护层的台阶侧壁部分；
步骤S6、刻蚀去除剩余厚度的所述多晶硅层的上台阶部分和下台阶部分，形成规则的多晶硅残留块；以及
步骤S7、对所述逻辑区的多晶硅层进行蚀刻，以形成所述逻辑晶体管栅极。
下面结合图3-10对本实施例所公开的一种闪存存储器的制备方法进行更详细的介绍。
图3为本实施例所提供的衬底的结构示意图。如图3所示，首先执行步骤S1，提供一衬底10，所述衬底10包括相邻的存储区10a和逻辑区10b，所述存储区10a包括存储单元B和低于所述存储单元B的间隔单元C；所述间隔单元C位于所述存储单元B与所述逻辑区10b之间，用于避免所述存储单元B对所述逻辑区10b的电气影响。所述逻辑区10b用于形成逻辑晶体管栅极，在所述逻辑区10b的衬底10上例如是形成有栅氧化层。所述衬底10上还依次形成有覆盖所述存储单元B、所述间隔单元C以及逻辑区10b的多晶硅层77和保护层79。本实施例例如是采用化学气相沉积工艺在所述衬底10的存储区10a和逻辑区10b上沉积所述多晶硅层77用于后续形成逻辑晶体管栅极。所述存储单元B高于周边区域，所述存储区10a的存储单元B上方的多晶硅层77的高度高于所述逻辑区10b的多晶硅层77的高度。所述多晶硅层77和保护层79均呈台阶状。所述多晶硅层77包括依次连接的多晶硅层的上台阶部分、多晶硅层的侧壁和多晶硅层的下台阶部分。所述保护层79包括依次连接的保护层的上台阶部分、保护层的侧壁和保护层的下台阶部分。所述保护层79用于在后续刻蚀过程中保护所述多晶硅层77，且形成于所述存储单元B侧壁的保护层79在平行于衬底10方向的厚度相比形成于所述存储单元B上方的保护层79在垂直于衬底10方向的厚度较厚些，以便于后续刻蚀中有效保护存储单元B侧壁的多晶硅层77。所述多晶硅层77的厚度例如为1.5千埃～2.0千埃，所述保护层79的厚度例如为300埃～400埃，所述保护层例如为氧化硅层。
所述衬底10可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述衬底10例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。所述保护层79的材料例如是氧化硅。
图4为本实施例所提供的存储单元的详细结构示意图。如图4所示，所述存储单元B包括两个存储位单元，所述两个存储位单元共用一个字线，该闪存存储器例如为分栅式双位存储单元闪存，是一种共享字线式的分栅式闪存。所述存储单元B包括：形成于衬底10上间隔设置的源极21和漏极23；形成于所述源极21和漏极23中间区域的上方的字线60，形成于源极21上方的第一位线25，形成于漏极23上方的第二位线27。两个存储位单元分别为第一存储位单元30和第二存储位单元40。第一存储位单元30，位于所述字线60与所述第一位线25之间；第二存储位单元40，位于所述字线60与所述第二位线27之间，其中第一存储位单元30、第二存储位单元40与所述字线60之间由隧穿氧化层50隔开，所述两个存储位单元30、40分别包括第一控制栅33、第一浮栅31和第二控制栅43、第二浮栅41，所述两个控制栅33、43间隔地分别设置于对应的所述两个浮栅31、41上。优选的，所述两个控制栅33、43可以为多晶硅控制栅，所述两个浮栅31、41可以为多晶硅浮栅，所述字线60可以为多晶硅选择栅，所述隧穿氧化层50可以为氧化硅层。两个存储位单元30、40共用一个字线60，组成一个存储单元，可以节约所述闪存所占的芯片面积，所述第一位线25和第二位线27之间(即源极21和漏极23之间)间隔有两个存储位单元和一个字线，间距较大，即使随着半导体制作工艺的不断发展，半导体器件的尺寸不断减小，也不容易发生短沟道效应。在该闪存的实际应用中，通过在字线60、两个控制栅33、43以及第一位线25和第二位线27上施加不同的编程电压，可以将两个单位(2bits)的信息分别存入到第一浮栅33和第二浮栅43(闪存存储单元中存放电荷的部分)中，即分别对两个存储位单元30、40进行编程，则1个存储单元可存取2bits的数据，每个存储单元经写入后的可能状态：“00”,“10”,“01”，“11”，其中第一浮栅31和第二浮栅41都被编程时，对应的分栅式双位存储单元的状态为“11”，第一浮栅31和第二浮栅41都未被编程时，对应的分栅式双位存储单元的状态为“00”，如果仅仅是第一浮栅31或第二浮栅41被编程了，对应的分栅式双位存储单元的状态为“01”或“10”。
所述存储单元与所述多晶硅层77之间设置有隔离层。所述隔离层例如包括依次覆盖于所述字线60上的第一氧化层71、氮化硅层73和第二氧化层75。
图5为本实施例形成图形化的掩模层后的结构示意图。如图5所示，接着执行步骤S2，在所述保护层79上形成图形化的掩模层81，所述图形化的掩模层81在所述存储区10a具有一开口以使所述存储区10a暴露出来不被所述图形化的掩模层81覆盖。其中，所述图形化的掩模层81例如是图形化的光刻胶层。
图6为本实施例暴露出所述多晶硅层的上表面后的结构示意图。如图5和6所示，接着执行步骤S3，以所述图形化的掩模层81为掩模，对所述开口处的所述保护层79进行蚀刻，刻蚀去除所述保护层79的上台阶部分和下台阶部分；保留所述保护层79的台阶侧壁部分(即位于所述多晶硅层侧壁的保护层)；暴露出所述多晶硅层77的上台阶部分和下台阶部分。在本步骤中，形成于所述多晶硅层77侧壁的保护层79本身设计的较厚(在平行于衬底方向的厚度)，需要精确控制保护层79的刻蚀量，刻蚀过程中多晶硅层侧壁的较厚的保护层79有少许消耗，但保证多晶硅层77的上表面的保护层79被刻蚀干净时，多晶硅层77侧壁的保护层79能在下一步骤中有效保护所述多晶硅层77的侧壁。
图7为本实施例的刻蚀去除预设厚度的多晶硅层后的结构示意图。如图6和图7所示，接着执行步骤S4，以所述图形化的掩模层81为掩模，对所述开口处的所述多晶硅层77进行蚀刻，刻蚀去除预设厚度的所述多晶硅层77的上台阶部分和下台阶部分；剩余少部分厚度的所述多晶硅层77以在下一步骤刻蚀过程中有效保护位于所述多晶硅层下面的存储单元。在本步骤中，位于所述存储单元侧壁的多晶硅层，在平行于衬底方向的厚度因有所述保护层79的保护而不被刻蚀。在本步骤中，例如是通过干法刻蚀工艺来实现，该干法刻蚀的工艺气体包括氧气和甲烷的混合气体，其中，所述工艺气体的输出功率为900W～1200W，所述氧气的气体流量为8sccm～14sccm，所述甲烷的气体流量为40sccm～80sccm，该步骤所花费的工艺时长为20s～40s，该干法刻蚀的环境温度为室温，例如是20℃、25℃等常用室温温度。
图8为本实施例的刻蚀去除所述保护层的台阶侧壁部分后的结构示意图。如图7和图8所示，接着执行步骤S5，以所述图形化的掩模层81为掩模，刻蚀去除所述保护层79的台阶侧壁部分；在本步骤中，刻蚀去除所述保护层79的台阶侧壁部分(即所述多晶硅层侧壁的所述保护层)后，进一步刻蚀位于所述保护层79的台阶侧壁部分正下方的多晶硅层侧壁至与所述多晶硅层77的下台阶部分的高度相当。
图9为本实施例的刻蚀去除剩余厚度的多晶硅层后的结构示意图。如图8和图9所示，接着执行步骤S6，刻蚀去除剩余厚度的所述多晶硅层的上台阶部分和下台阶部分，形成规则的多晶硅残留块77a；存储单元侧壁的多晶硅层在垂直于衬底方向也被刻蚀一定厚度，例如在垂直于衬底的方向可被刻蚀至与所述存储单元高度相等。存储单元侧壁的多晶硅层在平行于衬底方向有极少消耗，可以忽略不计。
图10为本实施例的形成逻辑晶体管栅极后的结构示意图。如图9和图10所示，接着执行步骤S7，对所述逻辑区的多晶硅层77进行蚀刻，以形成所述逻辑晶体管栅极77b。本步骤采用的工艺为常规的蚀刻工艺，在此不一一赘述。
由于在存储单元侧壁形成规则的多晶硅残留块77a，所述多晶硅残留块77a较强壮稳固，不存在凸起状缺陷，在后续工艺中不易被剥离。避免了因为该多晶硅残留引起闪存存储器的电性功能不良和/或存储功能不良的问题，从而提高了分栅闪存存储器的良率。
本实施例还提供了一种闪存存储器，其通过上述的闪存存储器的制备方法制备而成。
综上所述，刻蚀去除所述保护层的上台阶部分和下台阶部分；保留所述保护层的台阶侧壁部分；刻蚀去除预设厚度的所述多晶硅层的上台阶部分和下台阶部分；刻蚀去除所述保护层的台阶侧壁部分；刻蚀去除剩余厚度的所述多晶硅层的上台阶部分和下台阶部分，形成规则的多晶硅残留块；通过保留所述保护层的台阶侧壁部分，以保护所述存储单元侧壁的多晶硅层形貌，在后续多晶硅层刻蚀后形成规则的多晶硅残留块，避免不规则多晶硅残留(例如凸起)导致的颗粒状残留物进入衬底的存储区和/或逻辑区，改善了闪存存储器的良率。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种闪存存储器的制备方法，其特征在于，包括以下步骤：
步骤S1、提供一衬底，所述衬底包括相邻的存储区和逻辑区，所述存储区包括存储单元和低于所述存储单元的间隔单元；所述衬底上还依次形成有覆盖所述存储单元、间隔单元以及逻辑区的多晶硅层和保护层；所述多晶硅层和保护层均呈台阶状；上台阶部分覆盖所述存储单元，下台阶部分覆盖所述间隔单元，台阶侧壁部分为所述上台阶部分和所述下台阶部分的过渡部分；
步骤S2、在所述保护层上形成图形化的掩模层，所述图形化的掩模层在对应于所述存储区的部分具有一开口以使所述存储区不被所述图形化的掩模层覆盖；
步骤S3、以所述图形化的掩模层为掩模，刻蚀去除所述保护层的上台阶部分和下台阶部分；保留所述保护层的台阶侧壁部分；
步骤S4、刻蚀去除预设厚度的所述多晶硅层的上台阶部分和下台阶部分；
步骤S5、刻蚀去除所述保护层的台阶侧壁部分；
步骤S6、刻蚀去除剩余厚度的所述多晶硅层的上台阶部分和下台阶部分，形成规则的多晶硅残留块；以及
步骤S7、对所述逻辑区的多晶硅层进行蚀刻，以形成逻辑晶体管栅极。
2.如权利要求1所述的闪存存储器的制备方法，其特征在于，在步骤S4中，所述刻蚀为干法刻蚀。
3.如权利要求2所述的闪存存储器的制备方法，其特征在于，所述干法刻蚀的工艺气体包括氧气和甲烷的混合气体，所述氧气的气体流量为8sccm～14sccm，所述甲烷的气体流量为40sccm～80sccm。
4.如权利要求1所述的闪存存储器的制备方法，其特征在于，所述多晶硅层的厚度为1.5千埃～2.0千埃，所述保护层的厚度为300埃～400埃。
5.如权利要求1所述的闪存存储器的制备方法，其特征在于，所述存储单元包括字线、位于所述字线两侧的第一存储位单元和第二存储位单元，以及隧穿氧化层；所述隧穿氧化层位于所述第一存储位单元与所述字线之间且还位于所述第二存储位单元与所述字线之间。
6.如权利要求5所述的闪存存储器的制备方法，其特征在于，所述第一存储位单元包括形成于所述衬底上的第一浮栅和第一控制栅，所述第二存储位单元包括形成于所述衬底上的第二浮栅和第二控制栅。
7.如权利要求6所述的闪存存储器的制备方法，其特征在于，所述存储单元还包括位于所述第一存储位单元远离所述字线一侧的第一位线，所述存储单元还包括位于所述第二存储位单元远离所述字线一侧的第二位线。
8.如权利要求1所述的闪存存储器的制备方法，其特征在于，所述保护层的材料包括氧化硅。
9.如权利要求1所述的闪存存储器的制备方法，其特征在于，所述存储单元与所述多晶硅层之间设置有隔离层。
10.一种闪存存储器，其特征在于，通过如权利要求1-9任意一项所述的制备方法制备而成。
CN201910324086.6A 2019-04-22 2019-04-22 闪存存储器及其制备方法 Active CN110098190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910324086.6A CN110098190B (zh) 2019-04-22 2019-04-22 闪存存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910324086.6A CN110098190B (zh) 2019-04-22 2019-04-22 闪存存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN110098190A CN110098190A (zh) 2019-08-06
CN110098190B true CN110098190B (zh) 2020-12-25

Family

ID=67445463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910324086.6A Active CN110098190B (zh) 2019-04-22 2019-04-22 闪存存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110098190B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129021B (zh) * 2019-12-27 2022-10-28 华虹半导体(无锡)有限公司 一种NOR Flash栅极多晶硅工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600034A (zh) * 2015-01-31 2015-05-06 上海华虹宏力半导体制造有限公司 嵌入式闪存的制备方法
CN108054167A (zh) * 2017-12-08 2018-05-18 武汉新芯集成电路制造有限公司 嵌入式闪存的制作方法
CN108257966A (zh) * 2018-01-18 2018-07-06 武汉新芯集成电路制造有限公司 一种嵌入式闪存栅极的制作方法
US10020372B1 (en) * 2017-04-25 2018-07-10 Globalfoundries Singapore Pte. Ltd. Method to form thicker erase gate poly superflash NVM
CN108598082A (zh) * 2018-05-22 2018-09-28 武汉新芯集成电路制造有限公司 闪存制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389859A (zh) * 2018-03-30 2018-08-10 上海华虹宏力半导体制造有限公司 沟槽栅mosfet中集成esd多晶硅层的结构和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600034A (zh) * 2015-01-31 2015-05-06 上海华虹宏力半导体制造有限公司 嵌入式闪存的制备方法
US10020372B1 (en) * 2017-04-25 2018-07-10 Globalfoundries Singapore Pte. Ltd. Method to form thicker erase gate poly superflash NVM
CN108054167A (zh) * 2017-12-08 2018-05-18 武汉新芯集成电路制造有限公司 嵌入式闪存的制作方法
CN108257966A (zh) * 2018-01-18 2018-07-06 武汉新芯集成电路制造有限公司 一种嵌入式闪存栅极的制作方法
CN108598082A (zh) * 2018-05-22 2018-09-28 武汉新芯集成电路制造有限公司 闪存制备方法

Also Published As

Publication number Publication date
CN110098190A (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
US9570453B2 (en) Memory device
CN100435286C (zh) 形成纳米簇电荷存储器件的方法
US7811889B2 (en) FinFET memory cell having a floating gate and method therefor
US5970371A (en) Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM
CN111293120B (zh) 分栅快闪存储器及其制备方法
CN102005458A (zh) 集成电路装置、存储装置及其制造方法
CN104752363A (zh) 快闪存储器的形成方法
CN103426826A (zh) 闪存单元及其形成方法
CN104752359A (zh) 存储器件及其形成方法
CN109378314B (zh) 一种闪存器件的制造方法
CN104681493A (zh) 半导体结构的形成方法
CN1614768A (zh) 分离栅极型非易失性存储器的制造方法
CN102945832B (zh) 闪存器件的形成方法
CN106972021B (zh) 一种半导体器件及其制作方法、电子装置
CN108010915B (zh) 浮栅型闪存sab制作方法以及浮栅型闪存结构
CN110098190B (zh) 闪存存储器及其制备方法
CN103035575B (zh) 闪存的存储单元的形成方法
CN109887914B (zh) 分栅快闪存储器及其制备方法
CN103367262B (zh) 闪存存储单元的形成方法
CN106992177B (zh) 防止闪存单元控制栅极空洞的工艺制造方法
US20160071960A1 (en) Non-volatile memory (nvm) cell and a method of making
CN109950247A (zh) 分栅快闪存储器的制造方法
US20030034517A1 (en) Structure of split-gate eeprom memory cell
US20090130835A1 (en) Method of manufacturing inverted t-shaped floating gate memory
CN110911414B (zh) 分栅快闪存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant