CN104319324A - 一种图形化衬底及图形化衬底的加工方法 - Google Patents

一种图形化衬底及图形化衬底的加工方法 Download PDF

Info

Publication number
CN104319324A
CN104319324A CN201410432804.9A CN201410432804A CN104319324A CN 104319324 A CN104319324 A CN 104319324A CN 201410432804 A CN201410432804 A CN 201410432804A CN 104319324 A CN104319324 A CN 104319324A
Authority
CN
China
Prior art keywords
bulge
patterned substrate
layer
patterned
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410432804.9A
Other languages
English (en)
Inventor
马亮
胡兵
裴晓将
李金权
刘素娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd filed Critical JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201410432804.9A priority Critical patent/CN104319324A/zh
Publication of CN104319324A publication Critical patent/CN104319324A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种图形化衬底及图形化衬底的加工方法,所述图形化衬底上设置有多个凸起结构,多个凸起结构组成图形化阵列,每两个凸起结构之间的间隔区域上均设置有由若干层薄膜材料组成的功能覆盖层。一种图形化衬底的加工方法,包括以下步骤:利用光刻和刻蚀工艺在衬底上制作出由多个凸起结构组成的图形化阵列;利用薄膜、光刻、刻蚀工艺在每两个凸起结构之间的间隔区域制作由若干层薄膜材料组成的功能覆盖层。本发明功能覆盖层将阻止垂直方向的外延晶体生长,使得图形区域之间的侧向外延生长模式更加充分地发挥;由于功能覆盖层在衬底与外延层界面之间具备增强反射或透射的功能,因此,本发明能够提高外延材料的晶体质量和光电器件的出光效率。

Description

一种图形化衬底及图形化衬底的加工方法
技术领域
本发明涉及涉及LED光电子器件的制造技术领域,特别涉及一种图形化衬底及图形化衬底的加工方法。
背景技术
碳化硅、氮化镓、氧化锌、金刚石等宽禁带半导体属于第三代半导体材料。目前,以碳化硅、氮化镓为代表的宽禁带半导体产品正进入高速发展的阶段:器件种类不断丰富,性能不断提高,应用领域不断扩大,市场价值不断攀升。相比传统的硅、砷化物等半导体材料,在高温、高功率、高频率、抗辐射和高能量转换效率的应用场合,宽禁带半导体有着无可比拟的优势。这些应用场合包括半导体照明、高速铁路、新能源汽车、电力生产与输送、航空航天、雷达、通讯等等。使用宽禁带半导体制造器件,首先要选择合适的衬底晶片,如蓝宝石、硅、碳化硅等,然后再在这些衬底上进行宽禁带半导体材料的外延薄膜生长和器件加工,如业已产业化的氮化物、碳化硅外延薄膜生长及各式器件的设计、加工。
以氮化镓基LED器件的外延生长为例,可选择的衬底材料包括蓝宝石、碳化硅、硅、氮化镓、氮化铝、砷化镓、尖晶石等。目前,蓝宝石衬底的选用比例较高,而且,尤其以图形化蓝宝石衬底(PSS)为主流。相比蓝宝石平衬底,采用图形化技术处理的衬底具有两个优点:第一,有利于氮化物侧向外延生长模式的形成,减少位错缺陷的产生,提高外延晶体质量。第二,形成界面反射层,提高光电器件的光线提取效率;
另外,在氮化物外延生长中可使用侧向外延(ELOG)技术来降低晶体缺陷。该方法是在平衬底上制作SiO2或Si3N4薄膜材料的周期性带状结构来实现氮化物的横向生长。
如何提高图形衬底在宽禁带半导体外延生长方面的功能,并同时整合ELOG外延技术成为了一项重要的行业课题。
发明内容
本发明所要解决的技术问题是提供一种能够提高外延材料的晶体质量和光电器件的出光效率的图形化衬底及图形化衬底的加工方法。
本发明解决上述技术问题的技术方案如下:一种图形化衬底,所述图形化衬底上设置有多个凸起结构,多个所述凸起结构组成图形化阵列,每两个所述凸起结构之间的间隔区域上均设置有由若干层薄膜材料组成的功能覆盖层。
本发明的有益效果是:本发明由于该覆盖层将阻止垂直方向的外延晶体生长,使得处于图形区域之间的侧向外延生长模式更加充分地发挥;同时,该薄膜层在衬底与外延层界面之间具备增强反射或透射的功能;因此,使用该图形衬底能够进一步提高外延材料的晶体质量和光电器件的出光效率。
在上述技术方案的基础上,本发明还可以做如下改进。
所述凸起结构的形状为圆锥体、类圆锥体、正多棱锥、半球体、圆台体、球缺体、圆柱体、正多面体及任意不规则几何体中的一种或几种。
进一步,所述凸起结构的底面直径的尺寸范围是0.1微米至20微米;高度尺寸范围是0.1微米至20微米。
进一步,所述图形阵列的形状为正六边形阵列或矩形阵列,所述图形阵列的边长的尺寸范围是0.1微米至25微米。
进一步,所述功能覆盖层中薄膜材料的材质为二氧化硅、氮硅化物、氮硅氧化物、碳化硅氮化物Al1-x-yGaxInyN、氧化物Zn1-aMgaO、铬、钛、镍、铂、铑中的一种或多种,其中0≤x,y≤1,0≤a≤1。
进一步,所述功能覆盖层的总厚度为0.01微米至5微米。
进一步,一种图形化衬底的加工方法,包括以下步骤:
步骤1:利用光刻和刻蚀工艺在衬底上制作出由多个凸起结构组成的图形化阵列;
步骤2:利用薄膜、光刻、刻蚀工艺在每两个凸起结构之间的间隔区域制作由若干层薄膜材料组成的功能覆盖层。
进一步,所述步骤1具体为:
首先使用光刻方法在平衬底上制作多个所述凸起结构的掩膜,所述掩膜由光阻材料、二氧化硅材料或者氮硅化物材料制成;
然后利用干法刻蚀工艺或湿法刻蚀工艺制作每个所述凸起结构的形状;
最后去除掩膜或反应副产物。
进一步,所述步骤2具体为:在每个凸起结构之间的间隔区域制作由若干层薄膜材料组成的功能覆盖层,而在每个凸起结构所在区域不设置功能覆盖层。
附图说明
图1为本发明功能覆盖层具有一层薄膜材料的截面示意图;
图2为本发明功能覆盖层具有两层薄膜材料的截面示意图;
图3为本发明实施例1及实施例2的一种图形化衬底的俯视示意图;
图4为本发明实施例1及实施例2的一种图形化衬底的截面示意图;
图5为本发明完成第一加工步骤的图形化衬底的截面示意图;
图6为本发明图形化衬底上生长一层二氧化硅薄膜时的截面示意图;
图7为本发明图形化衬底涂覆一层正性光刻胶涂层软烘后的截面示意图;
图8为本发明图形化衬底的凸起结构上方的光刻胶被去除掉后的截面示意图;
图9为本发明将图形化衬底刻蚀二氧化硅层后的截面示意图;
图10为本发明经过加工后的图形化衬底的截面示意图。
附图中,各标号所代表的部件列表如下:
101、凸起结构,102、功能覆盖层,103、图形化阵列,104、薄膜材料。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
实施例1
一种图形化衬底,所述图形化衬底上设置有多个凸起结构101,多个所述凸起结构101组成图形化阵列103,每两个所述凸起结构101之间的间隔区域上均设置有由若干层薄膜材料104组成的功能覆盖层102。
所述图形化衬底的材质为蓝宝石、碳化硅、硅、氮化镓、氮化铝、砷化镓、氧化锌、氧化镓、尖晶石、铝酸锂、镓酸锂、铌酸锂、硼化锆或硼化铪等材料中的任意一种。
所述凸起结构101的形状为圆锥体、类圆锥体、正多棱锥、半球体、圆台体、球缺体、圆柱体、正多面体及任意不规则几何体中的一种或几种。
所述凸起结构101的底面直径的尺寸范围是0.1微米至20微米;高度尺寸范围是0.1微米至20微米。
所述图形阵列103的形状为正六边形阵列或矩形阵列,所述图形阵列的边长的尺寸范围是0.1微米至25微米。
所述功能覆盖层102中薄膜材料104的材质为二氧化硅,氮硅化物,氮硅氧化物,碳化硅,氮化物Al1-x-yGaxInyN、其中0≤x,y≤1,氧化物Zn1-aMgaO其中,0≤a≤1铬、钛,镍、铂、铑中的一种或多种。具体选择哪一种材料或几种材料制作多层薄膜,或者各层薄膜的堆叠顺序等参数与衬底材料选择、外延工艺、器件结构的设计相关。例如,如果在使用蓝宝石衬底进行氮化镓基LED器件结构(正装结构)的外延时,可以在制作完图形阵列后,在图形间的间隔区间制作二氧化硅薄膜。这样的薄膜既发挥了LEOG外延技术的优点,同时由于二氧化硅的折射率小于蓝宝石衬底的折射率而增大了有源区光子在外延层与薄膜层界面处的反射率,如此便增加了器件的出光效率。类似地,也可以在图形间隔区域先选择金属铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铑(Rh)中一种或多种制作一层或多层反射膜,然后再制作一层二氧化硅薄膜。这样的两层或多层膜结构将加强有源区光子在界面处的反射。
所述功能覆盖层102的总厚度为0.01微米至5微米。
一种图形化衬底的加工方法,包括以下步骤:
步骤1:利用光刻和刻蚀工艺在衬底上制作出由多个凸起结构101组成的图形化阵列103;
所述步骤1具体为:首先,根据图形的周期性阵列和图形形态的尺寸规格制作相应的掩膜层。掩膜层可选择光阻材料,或者是通过电子蒸镀、磁控溅射或气相沉积制作的电介质或金属材料。然后,通过曝光和显影方法或者结合干法刻蚀工艺将图形所在的区域制作掩膜图形;进一步地,使用干法或者湿法刻蚀工艺刻蚀出所需的图形形貌与尺寸。最后,可以有选择地使用清洗工艺去除掩膜图形或刻蚀工艺留下的附产物。
步骤2:利用薄膜、光刻、刻蚀工艺在每两个凸起结构101之间的间隔区域制作由若干层薄膜材料104组成的功能覆盖层102。
所述步骤2具体为:首先,在第一步加工完成的图形衬底上使用电子蒸镀、磁控溅射或气相沉积等手段制备一层或多层功能薄膜。薄膜的材质、厚度或者各层薄膜的堆叠顺序等参数与衬底材料选择、外延工艺、器件结构的设计相关。然后,选择光阻材料,或者是通过气相沉积制作的电介质材料制作相应的掩膜层。进一步地,根据图形的周期性阵列和图形形态的尺寸规格使用曝光和显影方法或者结合干法刻蚀工艺将图形之间的区域制作掩膜图形;此后,使用干法或者湿法刻蚀工艺去除在图形区域上的功能薄膜材料。最后,可以有选择地使用清洗工艺去除掩膜图形或刻蚀工艺留下的附产物,形成如图1所示的截面状态。
在上述第二步加工过程中,作为多层功能薄膜的应用情况之一,例如可采用制作Al0.25Ga0.75N/GaN多层堆垛结构形成的分布式布拉格反射器(DBR)来增强界面反射率。
对于倒装氮化物LED器件的应用情况,可选择合适的材料在氮化物和衬底材料之间制作一层或多层且具有特定厚度的功能薄膜来增加光子从衬底一侧出射的通量,即制作增加器件透射的薄膜层。
特别地,对于金属薄膜的制作,针对第二步加工过程也可作如下的方法:首先,选择光阻材料制作相应的掩膜层;然后,根据图形的周期性阵列和图形形态的尺寸规格使用曝光和显影方法将图形所在的区域制作掩膜图形,图形之间的间隔区域无掩膜层;进一步地,使用电子蒸镀、磁控溅射或气相沉积等手段制备一层或多层金属薄膜。最后,将制作好金属薄膜的晶片放入可溶解光阻材料的溶剂中进行超声处理,以达到图形区域上金属薄膜被剥离去除的目的。如此,在图形之间的间隔区域就制备完成了一层或多层金属薄膜,相应的示意图如图2所示。
本实施例将在碳化硅衬底上制作适合于氮化镓基正装LED芯片结构的图形衬底,此处将介绍详细的图形设计方案和加工方法。
图形衬底的设计方案如图3、图4所示。在图3中,图形区域101上的图形呈正六边形周期性阵列分布,正六边形周期性阵列的边长为P=3.0微米。图形呈圆锥形,且其材质完全由碳化硅组成。图形之间的间隔区域制作有厚度为0.1微米的二氧化硅薄膜,二氧化硅薄膜覆盖在碳化硅材料之上。在图4中,圆锥形图形衬底的底边直径规格为D=2.6±0.1微米;图形之间的间隔距离为S=0.4±0.1微米。
按照上述图形衬底设计方案,对应的加工方法步骤包括如下两个大步骤:
第一加工步骤:首先将清洗干净的碳化硅平衬底上涂上2.5微米厚度的正性光刻胶涂层并在80℃条件下软烘120秒;然后,使用步进式曝光机进行曝光,并在显影机上设定合适的工艺参数完成显影处理;进一步地,使用感应耦合等离子(ICP)刻蚀机进行干法刻蚀:选用三氯化硼或氯气等离子气体对衬底进行刻蚀。其中,三氯化硼的流量为40~100sccm,氯气的流量为20~100sccm。刻蚀腔体的压强为2~40mTorr。上电极射频的功能为1500~2000W,下电极射频功率为150~600W。刻蚀时间为40分钟。最后,按照如下流程对刻蚀完毕的晶片进行清洗:(1)使用60℃条件下的丙酮超声清洗15分钟;(2)使用20℃去离子水超声清洗10分钟;(3)使用40℃异丙醇超声清洗10分钟;(4)使用120℃的浓硫酸和双氧水的混合液(体积比4:1)超声清洗15分钟;(5)使用氮气旋干机处理120分钟。完成第一加工步骤的图形衬底的截面示意图如图5所示。
第二加工步骤:首先,使用等离子增强化学气相沉积(PECVD)在完成完第一加工步骤的图形衬底上生长一层厚度为0.1微米的二氧化硅薄膜,其状况如图6所示。然后,涂覆一层厚度为1.5微米的正性光刻胶涂层并在80℃条件下软烘240秒,其状况如图7所示(注:图中的薄膜或光刻胶厚度未按比例画出)。此后,使用步进式曝光机进行曝光,并在显影机上设定合适的工艺参数完成显影处理。图形区域上方的光刻胶被去除掉,形成窗口,具体状况如图8所示。进一步地,采用氢氟酸和氟化铵溶液混合而成的缓冲氧化物工艺(BOE)湿法刻蚀二氧化硅层,而有光刻胶覆盖的二氧化硅区域将不会被刻蚀,如图9所示。最后,用去胶液除光刻胶层,并使用氮气旋干机处理60分钟,便得到如图10所示的图形衬底。
实施例2
本实施例仍将在碳化硅衬底上制作适合于氮化镓基正装LED芯片结构的图形衬底。此处的图形规格与分布阵列尺寸均与实施例一保持相同,不同之处在于,图形间的间隔区域采用两层薄膜制成:第一层为0.05微米厚度的金属镍反射层,第二层为0.08微米二氧化硅保护/反射层。对应的加工方法步骤包括如下两个大步骤:
第一加工步骤:与实施例一的加工步骤完全一致。
第二加工步骤包含以下几个小步:(1)涂覆一层厚度为1.5微米的正性光刻胶涂层并在70℃条件下软烘240秒。(2)使用步进式曝光机进行曝光,并在显影机上设定合适的工艺参数完成显影处理。其中,光阻掩膜覆盖在图形的表面,而图形间的间隔区域无掩膜,形成窗口。(3)使用电子束蒸发方法在晶片上镀一层厚度为0.05微米的金属镍。(4)将蒸镀好的晶片放入丙酮和异丙醇中各超声8分钟,再用去离子水冲洗15分钟,如此将会使图形区域的金属层和光阻都去除掉。(5)使用等离子增强化学气相沉积(PECVD)在完成完第一加工步骤的图形衬底上生长一层厚度为0.08微米的二氧化硅薄膜。(6)涂覆一层厚度为1.2微米的正性光刻胶涂层并在80℃条件下软烘300秒。(7)使用步进式曝光机进行曝光,并在显影机上设定合适的工艺参数完成显影处理。图形区域上方(即二氧化硅层上面)的光刻胶被去除掉,形成窗口。(8)采用氢氟酸和氟化铵溶液混合而成的缓冲氧化物工艺(BOE)湿法刻蚀二氧化硅层,而有光刻胶覆盖的二氧化硅区域将不会被刻蚀。最后,用去胶液除光刻胶层,并使用氮气旋干机处理60分钟,便得到要求的图形衬底。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种图形化衬底,其特征在于:所述图形化衬底上设置有多个凸起结构(101),多个所述凸起结构(101)组成图形化阵列(103),每两个所述凸起结构(101)之间的间隔区域上均设置有由若干层薄膜材料(104)组成的功能覆盖层(102)。
2.根据权利要求1所述的图形化衬底,其特征在于:所述凸起结构(101)的形状为圆锥体、类圆锥体、正多棱锥、半球体、圆台体、球缺体、圆柱体、正多面体及任意不规则几何体中的一种或几种。
3.根据权利要求1所述的图形化衬底,其特征在于:所述凸起结构(101)的底面直径的尺寸范围是0.1微米至20微米;高度尺寸范围是0.1微米至20微米。
4.根据权利要求1所述的图形化衬底,其特征在于:所述图形阵列(103)的形状为正六边形阵列或矩形阵列,所述图形阵列的边长的尺寸范围是0.1微米至25微米。
5.根据权利要求1所述的图形化衬底,其特征在于:所述功能覆盖层(102)中薄膜材料(104)的材质为二氧化硅、氮硅化物、氮硅氧化物、碳化硅氮化物Al1-x-yGaxInyN、氧化物Zn1-aMgaO、铬、钛、镍、铂、铑中的一种或多种,其中0≤x,y≤1,0≤a≤1。
6.根据权利要求1所述的图形化衬底,其特征在于:所述功能覆盖层(102)的总厚度为0.01微米至5微米。
7.一种图形化衬底的加工方法,其特征在于,包括以下步骤:
步骤1:利用光刻和刻蚀工艺在衬底上制作出由多个凸起结构(101)组成的图形化阵列(103);
步骤2:利用薄膜、光刻、刻蚀工艺在每两个凸起结构(101)之间的间隔区域制作由若干层薄膜材料(104)组成的功能覆盖层(102)。
8.根据权利要求7所述的图形化衬底的加工方法,其特征在于,所述步骤1具体为:
首先使用光刻方法在平衬底上制作多个所述凸起结构(101)的掩膜,所述掩膜由光阻材料、二氧化硅材料或者氮硅化物材料制成;
然后利用干法刻蚀工艺或湿法刻蚀工艺制作每个所述凸起结构(101)的形状;
最后去除掩膜或反应副产物。
9.根据权利要求7所述的图形化衬底的加工方法,其特征在于,所述步骤2具体为:在每个凸起结构(101)之间的间隔区域制作由若干层薄膜材料(104)组成的功能覆盖层(102),而在每个凸起结构(101)所在的区域不设置功能覆盖层(102)。
CN201410432804.9A 2014-08-27 2014-08-27 一种图形化衬底及图形化衬底的加工方法 Pending CN104319324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410432804.9A CN104319324A (zh) 2014-08-27 2014-08-27 一种图形化衬底及图形化衬底的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410432804.9A CN104319324A (zh) 2014-08-27 2014-08-27 一种图形化衬底及图形化衬底的加工方法

Publications (1)

Publication Number Publication Date
CN104319324A true CN104319324A (zh) 2015-01-28

Family

ID=52374531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410432804.9A Pending CN104319324A (zh) 2014-08-27 2014-08-27 一种图形化衬底及图形化衬底的加工方法

Country Status (1)

Country Link
CN (1) CN104319324A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206896A (zh) * 2016-08-22 2016-12-07 厦门市三安光电科技有限公司 复合图形化蓝宝石衬底及其外延片的制作方法
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN110620039A (zh) * 2019-09-25 2019-12-27 福建北电新材料科技有限公司 图案化的碳化硅籽晶及其加工方法和应用、碳化硅晶体、外延层、半导体器件
CN110923808A (zh) * 2018-09-19 2020-03-27 中国科学院上海高等研究院 一种双壳层结构籽晶衬底及其制备方法
CN113066908A (zh) * 2021-03-15 2021-07-02 广东中图半导体科技股份有限公司 一种图形互补复合衬底、制备方法及led外延片
CN113838952A (zh) * 2021-09-06 2021-12-24 厦门乾照半导体科技有限公司 基于Nano-LED应用的外延结构、芯片及制备方法
CN113840493A (zh) * 2021-09-30 2021-12-24 Oppo广东移动通信有限公司 壳体、其制备方法及电子设备
CN115498081A (zh) * 2022-09-30 2022-12-20 江西兆驰半导体有限公司 发光二极管外延结构及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197417A (zh) * 2008-01-07 2008-06-11 普光科技(广州)有限公司 氮化镓基发光二极管芯片及其制作方法
CN101222008A (zh) * 2007-01-08 2008-07-16 晶元光电股份有限公司 发光二极管及其制造方法
CN103956418A (zh) * 2014-05-08 2014-07-30 项永昌 一种复合图形化衬底及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222008A (zh) * 2007-01-08 2008-07-16 晶元光电股份有限公司 发光二极管及其制造方法
CN101197417A (zh) * 2008-01-07 2008-06-11 普光科技(广州)有限公司 氮化镓基发光二极管芯片及其制作方法
CN103956418A (zh) * 2014-05-08 2014-07-30 项永昌 一种复合图形化衬底及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206896A (zh) * 2016-08-22 2016-12-07 厦门市三安光电科技有限公司 复合图形化蓝宝石衬底及其外延片的制作方法
CN110923808A (zh) * 2018-09-19 2020-03-27 中国科学院上海高等研究院 一种双壳层结构籽晶衬底及其制备方法
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN110112266B (zh) * 2019-05-22 2020-04-28 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN110620039A (zh) * 2019-09-25 2019-12-27 福建北电新材料科技有限公司 图案化的碳化硅籽晶及其加工方法和应用、碳化硅晶体、外延层、半导体器件
CN113066908A (zh) * 2021-03-15 2021-07-02 广东中图半导体科技股份有限公司 一种图形互补复合衬底、制备方法及led外延片
CN113838952A (zh) * 2021-09-06 2021-12-24 厦门乾照半导体科技有限公司 基于Nano-LED应用的外延结构、芯片及制备方法
CN113838952B (zh) * 2021-09-06 2023-10-27 厦门乾照半导体科技有限公司 基于Nano-LED应用的外延结构、芯片及制备方法
CN113840493A (zh) * 2021-09-30 2021-12-24 Oppo广东移动通信有限公司 壳体、其制备方法及电子设备
CN115498081A (zh) * 2022-09-30 2022-12-20 江西兆驰半导体有限公司 发光二极管外延结构及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN104319324A (zh) 一种图形化衬底及图形化衬底的加工方法
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
CN104332541B (zh) 图形化衬底制备方法及外延片制作方法
US20140191243A1 (en) Patterned articles and light emitting devices therefrom
US8298842B2 (en) Method for manufacturing semiconductor light-emitting device
CN215070019U (zh) 图形化复合衬底及其led芯片
CN103474543A (zh) 发光二极管
JP5435523B1 (ja) 半導体発光素子及びその製造方法
CN104241465A (zh) 一种纳米粗化复合图形化的蓝宝石衬底及制备方法
US20230275186A1 (en) Patterned substrate and preparation process thereof, and light-emitting diode and preparation process thereof
CN106384770A (zh) 纳米/微米复合图形化蓝宝石衬底及其制备方法
US9680048B2 (en) Method for producing a radiation-emitting semiconductor component
CN104465900A (zh) 一种规整排列纳米粗化蓝宝石衬底及制备方法
CN207651512U (zh) 一种复合衬底及半导体器件结构
CN113066911A (zh) Led外延片衬底结构及其制备方法、led芯片及其制备方法
CN209747453U (zh) 一种半导体器件
KR20070113652A (ko) 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법
CN104319329A (zh) 图形化衬底及其制备方法、外延片制作方法及外延片
CN115020565A (zh) 复合图形化衬底的制备方法及具有空气隙的外延结构
CN113053724B (zh) 一种复合图形化衬底、制备方法及led外延片
CN112002788A (zh) Iii族氮化物基分布式布拉格反射镜及其制备方法
CN114520278A (zh) 一种掺杂量子点的图形化衬底、制备方法及led外延片
CN206697513U (zh) 具有纳米微米复合图形的蓝宝石衬底
KR100679739B1 (ko) 광결정 발광다이오드의 제조방법
US10290497B2 (en) Fabrication of semi-polar crystal structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150128

RJ01 Rejection of invention patent application after publication