CN113838952A - 基于Nano-LED应用的外延结构、芯片及制备方法 - Google Patents
基于Nano-LED应用的外延结构、芯片及制备方法 Download PDFInfo
- Publication number
- CN113838952A CN113838952A CN202111036291.6A CN202111036291A CN113838952A CN 113838952 A CN113838952 A CN 113838952A CN 202111036291 A CN202111036291 A CN 202111036291A CN 113838952 A CN113838952 A CN 113838952A
- Authority
- CN
- China
- Prior art keywords
- layer
- nano
- epitaxial
- led
- protrusions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 30
- 239000000084 colloidal system Substances 0.000 claims description 11
- 229920006015 heat resistant resin Polymers 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000003475 lamination Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000843 powder Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 8
- 229910002601 GaN Inorganic materials 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005329 nanolithography Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
Abstract
本发明提供了一种基于Nano‑LED应用的外延结构、芯片及制备方法，通过：所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；形成于所述凹槽内并覆盖各所述凸起表面且通过所述隔离柱相互隔离的若干个外延叠层。从而，基于由隔离柱相互隔离且呈阵列分布的多个凸起所构成的图形化衬底，可在各所述凸起表面形成相互隔离的若干个外延叠层，也即每个凸起形成一个独立的发光单元；进而可很好地实现发光单元的外延材料的应力释放，获得高质量的外延材料，使得小电流下的Nano‑LED芯片拥有高的发光效率。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种基于Nano-LED应用的外延结构、芯片及制备方法。
背景技术
LED，即Light Emitting Diode的缩写，译为发光二极管。LED与普通二极管一样，都存在PN结。存在InGaN/GaN量子阱结构的LED，当在两端加上正向电压后，从P区注入向N区运动的空穴和由N区注入向P区运动的电子，在量子阱结构处相遇并复合发光。基于GaN基LED的照明产品，已经逐步取代了白炽灯和荧光灯，成为新一代的照明光源。LED具有节能、环保以及寿命长、发光效率高等特点。LED芯片的典型尺寸在毫米量级，通过进一步缩小LED芯片，在纳米量级的范围内制造成百上千个nano-LED阵列。通过尺寸的缩小，nano-LED会呈现发光局域化、饱和电流密度更高、输出光功率密度更高的特点，从而进一步提高LED的发光效率。
针对nano-LED，通过纳米光刻技术在LED外延片上实现纳米级LED芯片的分离，成为热点之一；然而，采用纳米光刻技术在LED外延片上实现纳米级LED芯片的分离成本极高，普通企业因为无法得到昂贵的纳米光刻设备而无法实现此技术。
有鉴于此，本发明人专门设计了一种基于Nano-LED应用的外延结构、芯片及制备方法，本案由此产生。
发明内容
本发明的目的在于提供一种基于Nano-LED应用的外延结构、芯片及制备方法，以解决在LED外延结构上实现纳米级LED芯片的分离的技术问题。
为了实现上述目的，本发明采用的技术方案如下：
一种基于Nano-LED应用的外延结构，包括：
图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；
形成于所述凹槽内并覆盖各所述凸起表面且通过所述隔离柱相互隔离的若干个外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层。
优选地，所述外延叠层与对应所述凸起的几何中心在同一水平位置。
优选地，所述凸起底面的水平宽度为L，高度为H，则L≥1.5H。
优选地，所述凸起呈圆锥状或梯形状。
优选地，所述凸起底面的水平宽度不超过500nm。
优选地，在所述uGaN层与所述图形化衬底之间还设有缓冲层，所述缓冲层的水平高度不超过所述凸起高度的一半。
优选地，在所述有源区和p型GaN层之间设有电子阻挡层。
一种基于Nano-LED应用的外延结构的制备方法，所述制备方法包括如下步骤：
S01、提供一图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；
S02、形成于所述凹槽内并覆盖各所述凸起表面生长的若干个外延叠层，且相邻两个外延叠层通过所述隔离柱相互隔离形成独立单元；所述外延叠层至少包括沿生长方向依次堆叠的缓冲层、uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起。
优选地，所述图形化衬底的形成工艺包括：
1)提供一生长衬底；
2)在所述生长衬底表面沉积一介质层；
3)在介质层上旋涂一层纳米压印胶，通过纳米压印工艺在所述介质层表面形成掩膜图形层；
4)采用刻蚀工艺，选择性刻蚀所述掩膜图形层和介质层，进而在所述生长衬底界面上刻蚀出形成图形化衬底，使所述图形化衬底的图形包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽。
优选地，所述凸起底面的水平宽度为L，高度为H，则L≥1.5H。
一种Nano-LED芯片的制备方法，包括如下步骤：
B01、提供前述的基于Nano-LED应用的外延结构；
B02、在所述隔离柱表面注入耐热型树脂类胶体，使所述耐热型树脂类胶体的顶表面与所述外延叠层的顶表面在同一水平高度；
B03、在所述p型GaN层表面蒸镀第一ITO层及金属反射镜；
B04、通过键合工艺将步骤B03所形成的结构键合至导电基板，且所述导电基板形成于所述金属反射镜背离所述第一ITO层的一侧表面；
B05、去除所述图形化衬底、缓冲层、uGaN层及耐热型树脂类胶体，以裸露各所述n型GaN层，并形成独立的发光单元；
B06、在各所述n型GaN层的表面形成n型电极；
B07、在各所述n型GaN层的裸露面依次形成第二ITO层及荧光粉，通过蓝光激发所述荧光粉实现白色发光。
一种Nano-LED芯片，所述Nano-LED芯片通过上述的制备方法而获得。
经由上述的技术方案可知，本发明提供的基于Nano-LED应用的外延结构及Nano-LED芯片，通过：所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；形成于所述凹槽内并覆盖各所述凸起表面且通过所述隔离柱相互隔离的若干个外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起。从而，基于由隔离柱相互隔离且呈阵列分布的多个凸起所构成的图形化衬底，可在各所述凸起表面形成相互隔离的若干个外延叠层，也即每个凸起形成一个独立的发光单元；进而可很好地实现发光单元的外延材料的应力释放，获得高质量的外延材料，使得小电流下的Nano-LED芯片拥有高的发光效率。
进一步地，通过设置：凸起底面的水平宽度为L，高度为H，则L≥1.5H；使所述凸起具有高宽比，在保证纳米压印工艺更容易实现的同时，可增大LED的发光角度，使得Nano-LED在显示技术上的应用具有更高的发光视角。
本发明还提供了一种基于Nano-LED应用的外延结构的制备方法，在实现上述微型发光元件的有益效果的同时，其工艺制作简单便捷，便于生产化；避免了Nano-LED的制造成本高昂难推广的问题。
进一步地，通过纳米压印工艺，形成由隔离柱相互隔离且呈阵列分布的多个凸起构成的图形化衬底，其工艺制作简单便捷，易于实现。
本发明还提供了一种Nano-LED芯片及其制备方法，通过键合与荧光粉沉积工艺，即可使所述Nano-LED芯片通过蓝光激发所述荧光粉实现白色发光。其工艺制作简单便捷，且基于此应用，通过液晶或偏光等技术即可实现色彩化，具有较好的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的图形化衬底的结构示意图；
图2为图1所示的图形化衬底的俯视图；
图3为本发明实施例所提供的基于Nano-LED应用的外延结构的结构示意图；
图4至图10为本发明实施例所提供的Nano-LED芯片的制备方法步骤所对应的结构示意图；
图中符号说明：1、图形化衬底，1.1、凸起，1.2、隔离柱，1.3、凹槽，2、缓冲层，3、uGaN层，4、n型GaN层，5、有源区，6、电子阻挡层，7、p型GaN层，8、耐热型树脂类胶体，9、第一ITO层，10、金属反射镜，11、导电基板，12、n型电极，13、第二ITO层，14、荧光粉。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种基于Nano-LED应用的外延结构，如图、图2、图3所示，包括：
图形化衬底1，图形化衬底1包括通过隔离柱1.2相互隔离且呈阵列分布的多个凸起1.1，凸起1.1与对应隔离柱1.2之间形成凹槽1.3；
形成于凹槽1.3内并覆盖各凸起1.1表面且通过隔离柱1.2相互隔离的若干个外延叠层；外延叠层至少包括沿第一方向依次堆叠的uGaN层3、n型GaN层4、有源区5以及p型GaN层7，且uGaN层3覆盖对应的凸起1.1；第一方向垂直于衬底，并由衬底指向外延叠层。
需要说明的是，衬底的材料类型在本实施例中不受限制，例如，衬底可以是但不限于蓝宝石衬底、硅衬底等。另外，外延叠层的n型GaN层4、有源区5以及p型GaN层7的类型在本实施例中也可以不受限制，只要满足是氮化镓材料体系即可。
本发明实施例中，外延叠层与对应凸起1.1的几何中心在同一水平位置。
本发明实施例中，凸起1.1底面的水平宽度为L，高度为H，则L≥1.5H。
本发明实施例中，凸起1.1呈圆锥状或梯形状。
本发明实施例中，凸起1.1底面的水平宽度不超过500nm。
本发明实施例中，在uGaN层3与图形化衬底1之间还设有缓冲层2，缓冲层2的水平高度不超过凸起1.1高度的一半。
本发明实施例中，在有源区5和p型GaN层7之间设有电子阻挡层6。
一种基于Nano-LED应用的外延结构的制备方法，制备方法包括如下步骤：
S01、如图1所示，提供一图形化衬底1，图形化衬底1包括通过隔离柱1.2相互隔离且呈阵列分布的多个凸起1.1，凸起1.1与对应隔离柱1.2之间形成凹槽1.3；
S02、如图3所示，形成于凹槽1.3内并覆盖各凸起1.1表面生长的若干个外延叠层，且相邻两个外延叠层通过隔离柱1.2相互隔离形成独立单元；外延叠层至少包括沿生长方向依次堆叠的缓冲层2、uGaN层3、n型GaN层4、有源区5、电子阻挡层6以及p型GaN层7，且uGaN层3覆盖对应的凸起1.1。
优选地，图形化衬底1的形成工艺包括：
1)提供一生长衬底；
2)在生长衬底表面沉积一介质层；
3)在介质层上旋涂一层纳米压印胶，通过纳米压印工艺在介质层表面形成掩膜图形层；
4)采用刻蚀工艺，选择性刻蚀掩膜图形层和介质层，进而在生长衬底界面上刻蚀出形成图形化衬底1，使图形化衬底1的图形包括通过隔离柱1.2相互隔离且呈阵列分布的多个凸起1.1，凸起1.1与对应隔离柱1.2之间形成凹槽1.3。
本发明实施例中，凸起1.1底面的水平宽度为L，高度为H，则L≥1.5H。
一种Nano-LED芯片的制备方法，包括如下步骤：
B01、提供前述的基于Nano-LED应用的外延结构；
B02、如图4所示，在隔离柱1.2表面注入耐热型树脂类胶体8，使耐热型树脂类胶体8的顶表面与外延叠层的顶表面在同一水平高度；
B03、如图5所示，在p型GaN层7表面蒸镀第一ITO层9及金属反射镜10；
B04、如图6所示，通过键合工艺将步骤B03所形成的结构键合至导电基板11，且导电基板11形成于金属反射镜10背离第一ITO层9的一侧表面，以形成图7所示的结构；
B05、如图8所示，去除图形化衬底1、缓冲层2、uGaN层3及耐热型树脂类胶体8，以裸露各n型GaN层4，并形成独立的发光单元；
B06、如图9所示，在各n型GaN层4的表面形成n型电极12；
B07、如图10所示，在各n型GaN层4的裸露面依次形成第二ITO层13及荧光粉14，通过蓝光激发荧光粉14实现白色发光。
需要说明的是，本发明实施例不限定耐热型树脂类胶体的具体类型，只要满足耐热的树脂即可。
一种Nano-LED芯片，Nano-LED芯片通过上述的制备方法而获得，其中所述Nano-LED芯片的结构示意图可参考图10。
经由上述的技术方案可知，本发明提供的基于Nano-LED应用的外延结构及Nano-LED芯片，通过：图形化衬底1包括通过隔离柱1.2相互隔离且呈阵列分布的多个凸起1.1，凸起1.1与对应隔离柱1.2之间形成凹槽1.3；形成于凹槽1.3内并覆盖各凸起1.1表面且通过隔离柱1.2相互隔离的若干个外延叠层；外延叠层至少包括沿第一方向依次堆叠的uGaN层3、n型GaN层4、有源区5以及p型GaN层7，且uGaN层3覆盖对应的凸起1.1。从而，基于由隔离柱1.2相互隔离且呈阵列分布的多个凸起1.1所构成的图形化衬底1，可在各凸起1.1表面形成相互隔离的若干个外延叠层，也即每个凸起1.1形成一个独立的发光单元；进而可很好地实现发光单元的外延材料的应力释放，获得高质量的外延材料，使得小电流下的Nano-LED芯片拥有高的发光效率。
进一步地，通过设置：凸起1.1底面的水平宽度为L，高度为H，则L≥1.5H；使凸起1.1具有高宽比，在保证纳米压印工艺更容易实现的同时，可增大LED的发光角度，使得Nano-LED在显示技术上的应用具有更高的发光视角。
本发明还提供了一种基于Nano-LED应用的外延结构的制备方法，在实现上述微型发光元件的有益效果的同时，其工艺制作简单便捷，便于生产化；避免了Nano-LED的制造成本高昂难推广的问题。
进一步地，通过纳米压印工艺，形成由隔离柱1.2相互隔离且呈阵列分布的多个凸起1.1构成的图形化衬底1，其工艺制作简单便捷，易于实现。
本发明还提供了一种Nano-LED芯片及其制备方法，通过键合与荧光粉14沉积工艺，即可使Nano-LED芯片通过蓝光激发荧光粉14实现白色发光。其工艺制作简单便捷，且基于此应用，通过液晶或偏光等技术即可实现色彩化，具有较好的应用前景。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种基于Nano-LED应用的外延结构，其特征在于，包括：
图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；
形成于所述凹槽内并覆盖各所述凸起表面且通过所述隔离柱相互隔离的若干个外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层。
2.根据权利要求1所述的基于Nano-LED应用的外延结构，其特征在于，所述外延叠层与对应所述凸起的几何中心在同一水平位置。
3.根据权利要求1所述的基于Nano-LED应用的外延结构，其特征在于，所述凸起底面的水平宽度为L，高度为H，则L≥1.5H。
4.根据权利要求1所述的基于Nano-LED应用的外延结构，其特征在于，所述凸起呈圆锥状或梯形状。
5.根据权利要求1所述的基于Nano-LED应用的外延结构，其特征在于，所述凸起底面的水平宽度不超过500nm。
6.根据权利要求1所述的基于Nano-LED应用的外延结构，其特征在于，在所述uGaN层与所述图形化衬底之间还设有缓冲层，所述缓冲层的水平高度不超过所述凸起高度的一半。
7.一种基于Nano-LED应用的外延结构的制备方法，其特征在于，所述制备方法包括如下步骤：
S01、提供一图形化衬底，所述图形化衬底包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽；
S02、形成于所述凹槽内并覆盖各所述凸起表面的若干个外延叠层，且相邻两个外延叠层通过所述隔离柱相互隔离形成独立单元；所述外延叠层至少包括沿生长方向依次堆叠的缓冲层、uGaN层、n型GaN层、有源区以及p型GaN层，且所述uGaN层覆盖对应的所述凸起。
8.根据权利要求7所述的基于Nano-LED应用的外延结构的制备方法，其特征在于，所述图形化衬底的形成工艺包括：
1)提供一生长衬底；
2)在所述生长衬底表面沉积一介质层；
3)在介质层上旋涂一层纳米压印胶，通过纳米压印工艺在所述介质层表面形成掩膜图形层；
4)采用刻蚀工艺，选择性刻蚀所述掩膜图形层和介质层，进而在所述生长衬底界面上刻蚀出形成图形化衬底，使所述图形化衬底的图形包括通过隔离柱相互隔离且呈阵列分布的多个凸起，所述凸起与对应隔离柱之间形成凹槽。
9.根据权利要求7所述的基于Nano-LED应用的外延结构的制备方法，其特征在于，所述凸起底面的水平宽度为L，高度为H，则L≥1.5H。
10.一种Nano-LED芯片的制备方法，其特征在于，包括如下步骤：
B01、提供权利要求1-6任一项所述的基于Nano-LED应用的外延结构；
B02、在所述隔离柱表面注入耐热型树脂类胶体，使所述耐热型树脂类胶体的顶表面与所述外延叠层的顶表面在同一水平高度；
B03、在所述p型GaN层表面蒸镀第一ITO层及金属反射镜；
B04、通过键合工艺将步骤B03所形成的结构键合至导电基板，且所述导电基板形成于所述金属反射镜背离所述第一ITO层的一侧表面；
B05、去除所述图形化衬底、缓冲层、uGaN层及耐热型树脂类胶体，以裸露各所述n型GaN层，并形成独立的发光单元；
B06、在各所述n型GaN层的表面形成n型电极；
B07、在各所述n型GaN层的裸露面依次形成第二ITO层及荧光粉，通过蓝光激发所述荧光粉实现白色发光。
11.一种Nano-LED芯片，其特征在于，所述Nano-LED芯片通过权利要求10所述的制备方法而获得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111036291.6A CN113838952B (zh) | 2021-09-06 | 2021-09-06 | 基于Nano-LED应用的外延结构、芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111036291.6A CN113838952B (zh) | 2021-09-06 | 2021-09-06 | 基于Nano-LED应用的外延结构、芯片及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113838952A true CN113838952A (zh) | 2021-12-24 |
| CN113838952B CN113838952B (zh) | 2023-10-27 |
Family
ID=78962185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111036291.6A Active CN113838952B (zh) | 2021-09-06 | 2021-09-06 | 基于Nano-LED应用的外延结构、芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113838952B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103400913A (zh) * | 2013-07-22 | 2013-11-20 | 南昌黄绿照明有限公司 | 一种用于生长六方相GaN的矩形图形化硅衬底 |
| CN103887390A (zh) * | 2014-01-29 | 2014-06-25 | 华灿光电(苏州）有限公司 | 图形化蓝宝石衬底及其制作方法、外延片的制作方法 |
| CN104319324A (zh) * | 2014-08-27 | 2015-01-28 | 江苏鑫博电子科技有限公司 | 一种图形化衬底及图形化衬底的加工方法 |
| US9142640B1 (en) * | 2014-06-17 | 2015-09-22 | Globalfoundries Inc. | Containment structure for epitaxial growth in non-planar semiconductor structure |
| US20150380316A1 (en) * | 2014-06-30 | 2015-12-31 | Globalfoundries Inc. | Uniform exposed raised structures for non-planar semiconductor devices |
| US9324827B1 (en) * | 2014-10-28 | 2016-04-26 | Globalfoundries Inc. | Non-planar schottky diode and method of fabrication |
| CN107393997A (zh) * | 2017-06-27 | 2017-11-24 | 上海集成电路研发中心有限公司 | 一种提高光吸收率的量子阱红外探测器及其制作方法 |
| CN108470804A (zh) * | 2018-03-27 | 2018-08-31 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片的制作方法、衬底及发光二极管芯片 |
| CN110212113A (zh) * | 2019-05-31 | 2019-09-06 | 京东方科技集团股份有限公司 | 电致发光显示基板及其制备方法、电致发光显示装置 |
| CN112117321A (zh) * | 2020-10-21 | 2020-12-22 | 维信诺科技股份有限公司 | 显示面板及显示面板的制造方法 |
-
2021
- 2021-09-06 CN CN202111036291.6A patent/CN113838952B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103400913A (zh) * | 2013-07-22 | 2013-11-20 | 南昌黄绿照明有限公司 | 一种用于生长六方相GaN的矩形图形化硅衬底 |
| CN103887390A (zh) * | 2014-01-29 | 2014-06-25 | 华灿光电(苏州）有限公司 | 图形化蓝宝石衬底及其制作方法、外延片的制作方法 |
| US9142640B1 (en) * | 2014-06-17 | 2015-09-22 | Globalfoundries Inc. | Containment structure for epitaxial growth in non-planar semiconductor structure |
| US20150380316A1 (en) * | 2014-06-30 | 2015-12-31 | Globalfoundries Inc. | Uniform exposed raised structures for non-planar semiconductor devices |
| CN104319324A (zh) * | 2014-08-27 | 2015-01-28 | 江苏鑫博电子科技有限公司 | 一种图形化衬底及图形化衬底的加工方法 |
| US9324827B1 (en) * | 2014-10-28 | 2016-04-26 | Globalfoundries Inc. | Non-planar schottky diode and method of fabrication |
| CN107393997A (zh) * | 2017-06-27 | 2017-11-24 | 上海集成电路研发中心有限公司 | 一种提高光吸收率的量子阱红外探测器及其制作方法 |
| CN108470804A (zh) * | 2018-03-27 | 2018-08-31 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片的制作方法、衬底及发光二极管芯片 |
| CN110212113A (zh) * | 2019-05-31 | 2019-09-06 | 京东方科技集团股份有限公司 | 电致发光显示基板及其制备方法、电致发光显示装置 |
| CN112117321A (zh) * | 2020-10-21 | 2020-12-22 | 维信诺科技股份有限公司 | 显示面板及显示面板的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 马奎;杨发顺;: "一种新型硅基衬底半绝缘结构的研究", 半导体技术, no. 10 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113838952B (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7732803B2 (en) | Light emitting device having stacked multiple LEDS | |
| US8558243B2 (en) | Micro device array for transfer to a receiving substrate | |
| US8557619B2 (en) | Light emitting diode display and method of manufacturing the same | |
| JP2010157679A (ja) | 発光ダイオードのチップレベルパッケージ | |
| US20100019222A1 (en) | Low-temperature led chip metal bonding layer | |
| KR20180018659A (ko) | 전달이 없는 마이크로엘이디 디스플레이 | |
| US20170213934A1 (en) | High-efficiency light emitting diode | |
| KR101737981B1 (ko) | 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법 | |
| CN103762222A (zh) | 一种模块化阵列式高压led芯片及其制造方法 | |
| US8044416B2 (en) | Method for fabricating high-power light-emitting diode arrays | |
| EP2827391B1 (en) | Light emitting diode | |
| TW201344956A (zh) | 半導體發光裝置及其製造方法 | |
| KR101525913B1 (ko) | 수직구조 발광다이오드 및 이의 제조방법 | |
| KR102540645B1 (ko) | 발광소자 | |
| WO2017127183A1 (en) | Layered active region light emitting diode | |
| US20120007042A1 (en) | Light emitting device with a single quantum well rod | |
| CN113838952B (zh) | 基于Nano-LED应用的外延结构、芯片及制备方法 | |
| KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| US8901574B2 (en) | Light emitting diodes | |
| JP2023528183A (ja) | Ｌｅｄ構造および関連付けられた方法 | |
| KR101723540B1 (ko) | 발광 소자 및 이를 갖는 발광 소자 패키지 | |
| TWI458129B (zh) | 發光二極體晶片結構及其製造方法 | |
| KR20090036374A (ko) | 발광 셀 및 그 제조방법 | |
| KR100683446B1 (ko) | 요철 버퍼층을 갖는 발광소자 및 그 제조방법 | |
| KR101728545B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |