CN114520278A - 一种掺杂量子点的图形化衬底、制备方法及led外延片 - Google Patents

一种掺杂量子点的图形化衬底、制备方法及led外延片 Download PDF

Info

Publication number
CN114520278A
CN114520278A CN202011314754.6A CN202011314754A CN114520278A CN 114520278 A CN114520278 A CN 114520278A CN 202011314754 A CN202011314754 A CN 202011314754A CN 114520278 A CN114520278 A CN 114520278A
Authority
CN
China
Prior art keywords
heterogeneous
quantum dots
substrate
doped
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011314754.6A
Other languages
English (en)
Inventor
张剑桥
肖桂明
陆前军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhongtu Semiconductor Technology Co ltd
Original Assignee
Guangdong Zhongtu Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Zhongtu Semiconductor Technology Co ltd filed Critical Guangdong Zhongtu Semiconductor Technology Co ltd
Priority to CN202011314754.6A priority Critical patent/CN114520278A/zh
Publication of CN114520278A publication Critical patent/CN114520278A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明实施例公开了一种掺杂量子点的图形化衬底、制备方法及LED外延片。该掺杂量子点的图形化衬底制备方法包括：提供一衬底基板；在所述衬底基板上形成一层异质层，在所述异质层形成的过程中同步掺杂量子点；对所述异质层进行图形化，形成多个异质微结构，所述异质微结构中掺杂有所述量子点。本发明实施例解决了传统白光LED中荧光粉可靠性较低的问题，不仅可使异质微结构实现了光线激发转换LED颜色的功能，减少了封装过程中涂覆荧光粉的工艺步骤；同时还可以使量子点密封于异质微结构中，隔绝外部环境，克服传统涂覆荧光粉易于老化脱落的缺点，有助于实现色彩还原度好、抗老化变黄的白光LED。

Description

一种掺杂量子点的图形化衬底、制备方法及LED外延片
技术领域
本发明实施例涉及半导体制造技术领域，尤其涉及一种掺杂量子点的图形化衬底、制备方法及LED外延片。
背景技术
在传统白光LED的封装过程中，常采用蓝光InGaN芯片激发YAG黄色荧光粉而产生黄绿光，通过黄绿光与蓝光混合生产白光。这种白光LED色差还原性差，易受到YAG黄色荧光粉厚度的影响。此外，封装工艺通常采取荧光粉颗粒与有机聚合物混合、再将其涂覆在LED封装上的方法，此方法制备的混合物涂覆层热稳定性差，并且在长期光热条件下容易发生老化变黄，最终导致白光LED光效与可靠性的降低。
发明内容
本发明提供一种掺杂量子点的图形化衬底、制备方法及LED外延片，以在衬底中掺杂量子点，通过量子点激发混合形成白光。
第一方面，本发明实施例提供了一种掺杂量子点的图形化衬底制备方法，包括：
提供一衬底基板；
在所述衬底基板上形成一层异质层，在所述异质层形成的过程中同步掺杂量子点；
对所述异质层进行图形化，形成多个异质微结构，所述异质微结构中掺杂有所述量子点。
可选地，在所述衬底基板上形成一层异质层，在所述异质层形成的过程中同步掺杂量子点，包括：
在异质材料中掺杂量子点；
将掺杂有所述量子点的异质材料沉积在所述衬底基板上，形成异质层。
可选地，在所述衬底基板上形成一层异质层，在所述异质层形成的过程中同步掺杂量子点，包括：
将异质材料沉积在所述衬底基板上，同时向沉积气体中动态注入量子点，形成所述异质层。
可选地，在所述衬底基板上形成一层异质层，包括：
采用物理气相沉积或气溶胶喷射工艺在所述衬底基板上沉积形成一层异质层。
第二方面，本发明实施例还提供了一种掺杂量子点的图形化衬底，采用如第一方面任一项所述的掺杂量子点的图形化衬底制备方法制成，所述掺杂量子点的图形化衬底包括衬底基板以及位于所述衬底基板上的多个异质微结构，所述异质微结构中掺杂有量子点。
可选地，所述量子点的掺杂比例为0.5％-20％。
可选地，所述量子点的材料包括II-VI族元素和III-V族元素中的至少一种半导体材料。
可选地，所述异质微结构的形状包括多边形锥体、圆锥体、椭圆形锥体、圆柱和圆台。
可选地，所述异质微结构的异质材料包括透明的氧化物、氮化物、单质中的至少一种。
第三方面，本发明实施例还提供了一种LED外延片，包括如第二方面任一项所述的掺杂量子点的图形化衬底。
本发明实施例中，通过在衬底基板上形成一层异质层，并且在异质层形成的过程中同步掺杂量子点，然后对异质层进行图形化，形成多个异质微结构，可使异质微结构中掺杂量子点，不仅使异质微结构实现了对出光颜色的调节转换，也能够对量子点进行密封保护。本发明实施例解决了传统白光LED中荧光粉可靠性较低的问题，利用量子点同步掺杂在异质层中制成异质微结构，不仅使异质微结构实现了光线激发转换LED颜色的功能，减少了封装过程中涂覆荧光粉的工艺步骤，有助于简化工艺难度，降低成本；同时还可以使量子点密封于异质微结构中，隔绝外部环境，克服传统涂覆荧光粉易于老化脱落的缺点，有助于实现色彩还原度好、抗老化变黄的白光LED。
附图说明
图1是本发明实施例提供的一种掺杂量子点的图形化衬底制备方法的流程图；
图2是图1所示掺杂量子点的图形化衬底制备方法的结构流程图；
图3是本发明实施例提供的一种掺杂量子点的图形化衬底；
图4是本发明实施例提供的一种白光LED的结构示意图
图5是本发明实施例提供的另一种掺杂量子点的图形化衬底制备方法的流程图；
图6是图5所示掺杂量子点的图形化衬底制备方法的结构流程图；
图7是本发明实施例提供的又一种掺杂量子点的图形化衬底制备方法的流程图；
图8是本发明实施例提供的又一种掺杂量子点的图形化衬底制备方法的流程图；
图9是本发明实施例提供的一种LED外延片的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种掺杂量子点的图形化衬底制备方法的流程图，图2是图1所示掺杂量子点的图形化衬底制备方法的结构流程图，图3是本发明实施例提供的一种掺杂量子点的图形化衬底，参考图1-图3，该掺杂量子点的图形化衬底包括：
S110、提供一衬底基板；
参考图2的a)图，其中，衬底基板10是经过平滑打磨，具有平整表面的基板，也即该衬底基板10具有质量完好的C面，可以有助于外延晶体形成晶核并生长为外延层。该基板具体可以是蓝宝石衬底等，此处不做限制。
S120、在衬底基板上形成一层异质层，在异质层形成的过程中同步掺杂量子点；
参考图2的b)图，异质层20为采用异质材料制成的膜层，异质层20膜厚可选设置为0.5μm-3.5μm。该异质材料实质是相对于衬底基板10以及外延层材料例如氮化镓而言，即异于衬底基板10和外延材料的材料。由于外延材料在该异质材料上生长困难，即异质材料具备抑制外延材料生长的作用。异质层20可选采用一种材料形成在该衬底基板10上的膜层，也可以是多种材料依次形成在衬底基板上的多个膜层。可以理解的是，为了在后续制备的图形化衬底中，实现折射率的依次渐变或突变时，可在该异质层20中设置多层不同折射率异质材料的膜层，此处不做限制。具体地，异质层20采用的异质材料具体可包括透明的氧化物、氮化物、碳化物中的至少一种，示例性地，氧化物具体可以是SiOx，AlOx等，氮化物具体可以是SiNx、BN等，单质则可以是金刚石。
量子点作为一种零维纳米材料，是由几百到几千个原子组成的原子簇，尺寸在1-10nm之间，通常呈球形。量子点在异质层形成的过程中掺杂进入异质层中，使量子点相对均匀地掺杂入异质层中，可以利用量子点的激光辐射能力，使异质层具备转换光线颜色的能力。示例性地，当LED的量子阱结构产出蓝光时，利用适当尺寸的量子点可将由该蓝光激发形成黄绿光，此时，该黄绿光即可与蓝光混合后形成白光。另外，异质层20还可作为密封量子点的膜层结构，不仅可以保证颜色的激发转换，还能保护量子点隔绝外部环境，防止量子点变质。
需要说明的是，量子点的制备可由II-VI族(ZnO，ZnS，ZnSe，CdS，CdSe，CdTe等)或III-V族元素(GaN，GaP，GaAs，InP，InAs等)组成，也可由两种或多种半导体材料组成，如CdSe/ZnS、CdSe/CdS等；除以上传统量子点，其还可以是碳量子点，此处同样不做过多限定。
量子点的尺寸是影响光线激发波段的关键因素，在实际的工艺设计中，需要根据LED芯片的发光需求设置量子点的尺寸，此处不做限制。此外，为了保证量子点的光线激发效果，实现蓝光激发形成黄绿光，从而混合形成白光，本实施例中，可设置量子点的掺杂比例为0.5％-20％。
S130、对异质层进行图形化，形成多个异质微结构，异质微结构中掺杂有量子点。
参考图2的c)图或图3，该步骤是将异质层20凹凸化的过程。可以理解，衬底基板10上形成多个异质微结构21，可以利用异质微结构21覆盖一定面积的衬底基板10，减少衬底基板10上的C面面积，从而保证在生长外延层(图中未示出)时，外延材料利用未被异质材料覆盖的C面形成晶核，继而沿异质微结构21的侧面生长成膜。在此过程中，外延层各位置之间相互的应力因为设置异质微结构21而减小，外延层缺陷较少，位错密度更低。可选异质微结构为周期性的凸起结构或者凹坑结构，并且，可以理解，凹坑结构与凸起结构由于结构互补，外延材料在生长时实质是在凹坑结构中生长并覆盖图案化的异质层，从而形成外延层。以凸起结构为例，本发明实施例中，可选异质微结构的形状包括多边形锥体、圆锥体、椭圆形锥体、圆柱和圆台，具体异质微结构对外延层质量的改善效果，以及量子点的激发辐射能力，本领域技术人员可根据试验结果进行合理选择，此处不做过多限制。
下面对采用上述图形化衬底的LED结构及白光原理进行介绍。图4是本发明实施例提供的一种白光LED的结构示意图，参考图4，该白光LED芯片包括图形化衬底、位于图形化衬底上的n型氮化镓层、量子阱和p型氮化镓层，量子阱产出蓝光后，经由图形化衬底出射，而在该图形化衬底中，由于异质层20中掺杂有量子点，图形化形成的异质微结构21利用量子点也具备了激发辐射的能力，从而可以被部分蓝光激发辐射产生黄绿光，此时，未激发的部分蓝光和黄绿光混合后即可形成白光，从而实现了白光LED芯片。显然，设置图形化衬底中的异质微结构21中掺杂量子点，能够利用异质微结构21改善外延层质量的同时，对量子阱产出的光线进行颜色转换，实现LED芯片出光颜色的调节。
本发明实施例中，通过在衬底基板上形成一层异质层，并且在异质层形成的过程中同步掺杂量子点，然后对异质层进行图形化，形成多个异质微结构，可使异质微结构中掺杂量子点，不仅使异质微结构实现了对出光颜色的调节转换，也能够对量子点进行密封保护。本发明实施例解决了传统白光LED中荧光粉可靠性较低的问题，利用量子点同步掺杂在异质层中制成异质微结构，不仅使异质微结构实现了光线激发转换LED颜色的功能，减少了封装过程中涂覆荧光粉的工艺步骤，有助于简化工艺难度，降低成本；同时还可以使量子点密封于异质微结构中，隔绝外部环境，克服传统涂覆荧光粉易于老化脱落的缺点，有助于实现色彩还原度好、抗老化变黄的白光LED。
具体地，上述步骤S130对异质层进行图形化的过程，本发明实施例提供了具体的工艺步骤。图5是本发明实施例提供的另一种掺杂量子点的图形化衬底制备方法的流程图，图6是图5所示掺杂量子点的图形化衬底制备方法的结构流程图，具体地，上述步骤S130可包括：
S131、在异质层上形成一层光刻胶层；
参考图6的c)图，该步骤中，在制备光刻胶层40时，光刻胶可选为正性光刻胶或者负性光刻胶。光刻胶层40可采用旋涂或者喷涂的工艺制备，其厚度范围可设置在1.0μm-3.0μm。
S132、采用光刻曝光工艺或纳米压印技术，形成周期性的光刻胶胶柱；
参考图6的d)图，其中，光刻胶胶柱41是异质层20进行图形化处理的图形掩膜，光刻胶胶柱41的图案对应最终在图形化衬底上微结构的图案。制备该光刻胶胶柱41时，可通过光刻曝光或者纳米压印等图形转移技术来实现。以光刻曝光工艺为例，通过光刻掩膜在光刻胶层40上进行曝光，继而利用显影步骤去除可溶解的光刻胶，即实现对光刻胶层40的图形化，将光刻掩膜的图形转移至该光刻胶层40上，形成光刻胶胶柱41。
S133、以周期性的光刻胶胶柱为掩膜，利用干法刻蚀在异质层上刻蚀形成多个异质微结构。
参考图6的e)图，该步骤是根据光刻胶胶柱进行图形转移的过程。具体地可采用干法或湿法刻蚀工艺，对异质层进行刻蚀完成图形化。以干法刻蚀为例，其中采用的刻蚀气体可包括BCl3、Cl2、CF4等。
如图6的e)图即为本发明实施例提供的掺杂量子点的图形化衬底的结构示意，该图形化衬底可包括衬底基板10和位于衬底基板10上的多个异质微结构21，此外，异质微结构21中还掺杂了量子点。需要说明的是，参考图6的e图，本实施例提供的图形化衬底中，异质微结构21通过刻蚀形成时，可采用过刻蚀的方式，将衬底基板10的部分结构也进行一定程度的刻蚀，以保证衬底基板10从异质层中露出。故而，本实施例中，异质微结构21可以是由掺杂量子点的异质层20和衬底基板10一同刻蚀而成，异质微结构21分为上下两层，上层为掺杂量子点的异质层，下层则为与衬底基板一体的结构层。
针对量子点与异质层同步制备且实现均匀掺杂的过程，本发明实施例提供了两种实现方式。具体地，图7是本发明实施例提供的又一种掺杂量子点的图形化衬底制备方法的流程图，参考图7，该图形化衬底制备方法包括：
S110、提供一衬底基板；
S121、在异质材料中掺杂量子点；
S122、将掺杂有量子点的异质材料沉积在衬底基板上，形成异质层；
步骤S121和步骤S122所采用的掺杂量子点的过程，实质上可利用物理气相沉积或气溶胶喷胶等工艺实现，在进行物理气相沉积或气溶胶喷胶之前，需要将量子点均匀混合在异质材料中。在具体沉积的过程中，量子点自然与异质材料同步沉积并保证了掺杂。可以理解，在实际沉积之前，量子点混合入异质材料时的浓度即最终异质层中量子点的掺杂浓度，因此，该同步沉积实现量子点掺杂的过程较容易控制掺杂浓度，也能保证量子点掺杂的均匀性。
S130、对异质层进行图形化，形成多个异质微结构，异质微结构中掺杂有量子点。
在如图7所示的图形化衬底的制备方法的基础上，本发明实施例还提供了具体实施方式。在本发明的一个具体实施例中，该掺杂量子点的图形化衬底制备步骤包括：
(1)向真空熔融状态下的高纯度铝中，加入CdSe量子点，制备得到量子点浓度为5％的铝靶材，以He与N2作为反应气体，溅射电压设置为300V，在蓝宝石基板在沉积一层厚度为0.5μm的AlN层(异质层)。AlN层中含有一定浓度的CdSe量子点，实际AlN层中量子点的含量可通过靶材铝中量子点的含量进行调节，靶材铝中量子点的含量0.5％～20％；
(2)采用旋转涂覆的方法，在衬底上涂覆厚度为0.6μm的正性光刻胶，通过曝光、显影，得到底宽为0.6μm的胶柱；
(3)以ICP对其进行干法刻蚀，得到三角锥体凸起(底宽0.85μm，高度0.45μm，图形异质层占图形高度的比例为55％)。具体参考刻蚀配方如下表：
Figure BDA0002791002840000101
图8是本发明实施例提供的又一种掺杂量子点的图形化衬底制备方法的流程图，参考图8，该图形化衬底制备方法包括：
S110、提供一衬底基板；
S123、将异质材料沉积在衬底基板上，同时向沉积气体中动态注入量子点，形成异质层；
该步骤实现量子点掺杂的过程同样可采用物理气相沉积工艺或气溶胶喷胶工艺实现，具体在进行气相沉积或气溶胶喷胶异质材料时，可利用喷嘴等结构将量子点同步动态地注入至异质材料气流中。可以理解，在气体状态下，异质材料可以与量子点自然实现均匀的混合，此外，量子点的掺杂比例可根据气体浓度、流量比例等进行控制，本领域技术人员可根据实际工艺条件进行调整，此处不做过多的限制。
S130、对异质层进行图形化，形成多个异质微结构，异质微结构中掺杂有量子点。
同样地，在如图8所示的图形化衬底的制备方法的基础上，本发明实施例也提供了具体实施方式。在该具体实施例中，掺杂量子点的图形化衬底制备步骤包括：
(1)以蓝宝石平片为基板，采用PECVD生长厚度为2.1μm的SiO2层(异质层)，电极功200W，温度260℃，气体流量比例SiH4：N2O：N2＝1:4:5，沉积速率为100nm/min；在沉积过程中，采用气溶胶喷射技术，将10％浓度的CdTe量子点均匀分散的胶体溶液以纳米级液滴的形式喷射至腔室内部，随着SiO2的沉积被封闭于异质层中。
(2)采用旋转涂覆的方法，在衬底上涂覆厚度为2.0μm的正性光刻胶，通过压印技术，得到底宽为2.0μm的胶柱；
(3)以ICP对其进行干法刻蚀，得到三角锥体凸起(底宽2.80μm，高度1.65μm，图形异质层占图形高度的比例为70％)。具体参考刻蚀配方如下表：
Figure BDA0002791002840000111
基于同一发明构思，本发明实施例还提供了一种LED外延片。图9是本发明实施例提供的一种LED外延片的结构示意图，参考图9，该LED外延片包括如上实施例提供的掺杂量子点的图形化衬底1，还包括形成于该图形化衬底1上的外延层2。
对于在不同材质的异质微结构上形成外延层，需要不同的LED外延片生长技术，而对于本发明实施例提供的图形化复合基底，LED外延片上的外延层2可以是GaN、AlGaN外延层等。该LED外延片因采用上述实施例提供的图形化衬底1，因而具备图形化衬底1同样的有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种掺杂量子点的图形化衬底制备方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成一层异质层，在所述异质层形成的过程中同步掺杂量子点；
对所述异质层进行图形化，形成多个异质微结构，所述异质微结构中掺杂有所述量子点。
2.根据权利要求1所述的图形化衬底制备方法，其特征在于，在所述衬底基板上形成一层异质层，在所述异质层形成的过程中同步掺杂量子点，包括：
在异质材料中掺杂量子点；
将掺杂有所述量子点的异质材料沉积在所述衬底基板上，形成异质层。
3.根据权利要求1所述的图形化衬底制备方法，其特征在于，在所述衬底基板上形成一层异质层，在所述异质层形成的过程中同步掺杂量子点，包括：
将异质材料沉积在所述衬底基板上，同时向沉积气体中动态注入量子点，形成所述异质层。
4.根据权利要求2或3所述的图形化衬底制备方法，其特征在于，在所述衬底基板上形成一层异质层，包括：
采用物理气相沉积或气溶胶喷射工艺在所述衬底基板上沉积形成一层异质层。
5.一种掺杂量子点的图形化衬底，其特征在于，采用如权利要求1-4任一项所述的掺杂量子点的图形化衬底制备方法制成，所述掺杂量子点的图形化衬底包括衬底基板以及位于所述衬底基板上的多个异质微结构，所述异质微结构中掺杂有量子点。
6.根据权利要求5所述的图形化衬底，其特征在于，所述量子点的掺杂比例为0.5％-20％。
7.根据权利要求5所述的图形化衬底，其特征在于，所述量子点的材料包括II-VI族元素和III-V族元素中的至少一种半导体材料。
8.根据权利要求5所述的图形化衬底制备方法，其特征在于，所述异质微结构的形状包括多边形锥体、圆锥体、椭圆形锥体、圆柱和圆台。
9.根据权利要求5所述的图形化衬底，其特征在于，所述异质微结构的异质材料包括透明的氧化物、氮化物、单质中的至少一种。
10.一种LED外延片，其特征在于，包括如权利要求5-9任一项所述的掺杂量子点的图形化衬底。
CN202011314754.6A 2020-11-20 2020-11-20 一种掺杂量子点的图形化衬底、制备方法及led外延片 Pending CN114520278A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011314754.6A CN114520278A (zh) 2020-11-20 2020-11-20 一种掺杂量子点的图形化衬底、制备方法及led外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011314754.6A CN114520278A (zh) 2020-11-20 2020-11-20 一种掺杂量子点的图形化衬底、制备方法及led外延片

Publications (1)

Publication Number Publication Date
CN114520278A true CN114520278A (zh) 2022-05-20

Family

ID=81594377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011314754.6A Pending CN114520278A (zh) 2020-11-20 2020-11-20 一种掺杂量子点的图形化衬底、制备方法及led外延片

Country Status (1)

Country Link
CN (1) CN114520278A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825934A (zh) * 2023-08-30 2023-09-29 南昌凯捷半导体科技有限公司 内嵌对位量子点填充mini-LED芯片及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825934A (zh) * 2023-08-30 2023-09-29 南昌凯捷半导体科技有限公司 内嵌对位量子点填充mini-LED芯片及其制作方法
CN116825934B (zh) * 2023-08-30 2023-11-17 南昌凯捷半导体科技有限公司 内嵌对位量子点填充mini-LED芯片及其制作方法

Similar Documents

Publication Publication Date Title
US9478705B2 (en) Solid state light emitting devices based on crystallographically relaxed structures
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
CN109216399B (zh) 倒装结构微尺寸光子晶体led阵列芯片及其制备方法
US20050242364A1 (en) Optical devices featuring textured semiconductor layers
CN103137812B (zh) 发光二极管
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
CN103137798B (zh) 发光二极管的制备方法
CN104319324A (zh) 一种图形化衬底及图形化衬底的加工方法
CN103035785B (zh) 发光二极管的制备方法
US20100012954A1 (en) Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
CN114122210A (zh) 复合衬底led外延结构及其制备方法
CN103035799B (zh) 发光二极管
CN103137796B (zh) 发光二极管的制备方法
CN103137816B (zh) 发光二极管
CN114520278A (zh) 一种掺杂量子点的图形化衬底、制备方法及led外延片
CN103035800A (zh) 发光二极管
CN103137797B (zh) 发光二极管的制备方法
CN103137811B (zh) 发光二极管
TWI501422B (zh) 發光二極體的製備方法
KR101775123B1 (ko) 질화물계 발광 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination