CN114122210A - 复合衬底led外延结构及其制备方法 - Google Patents
复合衬底led外延结构及其制备方法 Download PDFInfo
- Publication number
- CN114122210A CN114122210A CN202111394912.8A CN202111394912A CN114122210A CN 114122210 A CN114122210 A CN 114122210A CN 202111394912 A CN202111394912 A CN 202111394912A CN 114122210 A CN114122210 A CN 114122210A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- substrate
- composite substrate
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 114
- 239000002131 composite material Substances 0.000 title claims abstract description 73
- 238000002360 preparation method Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 252
- 239000011247 coating layer Substances 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 239000007888 film coating Substances 0.000 claims abstract description 7
- 238000009501 film coating Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000005253 cladding Methods 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 51
- 230000004888 barrier function Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000013078 crystal Substances 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 229910052593 corundum Inorganic materials 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明揭示了一种复合衬底LED外延结构，其特征在于：所述复合衬底LED外延结构包括复合衬底、GaN粗化层、SiN层和GaN覆盖层，所述复合衬底包括基板和图形化层，所述图形化层设置于所述基板上方；所述图形化层至少包含两个微结构，相邻两个微结构间隔一间隙露出所述基板层形成生长区；所述GaN粗化层设置于所述生长区，沿所述图形化层方向覆盖所述基板层上表面；所述GaN覆盖层沿所述图形化层方向设置于所述GaN粗化层上方；所述SiN覆膜层设置于所述GaN覆盖层和所述图形化层之间。本发明通过优化GaN粗化层结构设计，以及在GaN覆盖层和异质层间生长SiN覆膜层，能有效解决GaN材料在异质层材料表面生长吸附性较差的难题，提升生长效率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种复合衬底LED外延结构及其制备方法。
背景技术
目前LED市场趋于平稳与常规制造化，针对高阶尖端产品的需求日益迫切，尤其高光效型产品的客户应用，目前在内量子效率提升难度日趋增大的前提下，有效提升外量子效率以及光萃取效率的措施显得更加重要。
图1为目前行业内外延垒晶阶段的LED外延结构图，针对Al2O3/SiO2复合衬底所搭配LED垒晶底层的方式，由于GaN材料与SiO2材料的粘合性较差，所以GaN材料在PSS(Patterned Sapphire Substrate，图形化蓝宝石衬底)图形部分的SiO2材料斜面生长难度较单一的Al2O3材质衬底更大，造成更多缺陷和位错的生成，导致LED上层的精细结构晶格质量较差，大大损失光效和ESD、IR等电性良率，造成在使用成本较高的Al2O3/SiO2复合衬底提升光萃取效率的LED产品性能反而输于传统的Al2O3单材质衬底。
发明内容
本发明的目的在于提供一种复合衬底LED外延结构及其制备方法，以解决LED外延生长过程中GaN材料在异质层材料表面生长难度大、生长质量低的问题。
为实现上述发明目的之一，本发明一实施方式提供一种复合衬底LED外延结构，
所述复合衬底LED外延结构包括复合衬底、GaN粗化层、SiN层和GaN覆盖层，所述复合衬底包括基板和图形化层，所述图形化层设置于所述基板上方；
所述图形化层至少包含两个微结构，相邻两个微结构间隔一间隙露出所述基板层形成生长区；
所述GaN粗化层设置于所述生长区，沿所述图形化层方向覆盖所述基板层上表面；
所述GaN覆盖层沿所述图形化层方向设置于所述GaN粗化层上方；
所述SiN覆膜层设置于所述GaN覆盖层和所述图形化层之间。
作为本发明的进一步改进，所述SiN覆膜层表面为多孔状结构，厚度为5nm～10nm。
作为本发明的进一步改进，所述GaN覆盖层和所述GaN粗化层之间还设有SiN覆膜层。
作为本发明的进一步改进，所述GaN粗化层厚度为1μm～2μm。
作为本发明的进一步改进，所述微结构包含衬底层和异质层，所述异质层设置于所述基板层上方，其中，所述衬底层厚度为0.1μm～0.5μm，所述异质层厚度为1μm～2μm。
本发明一实施方式还提供一种复合衬底LED外延结构的制备方法，包括如下步骤：
提供一基板；
在所述基板上生长图形化层，形成复合衬底；
在所述图形化层上制作光刻胶掩膜层，刻蚀所述复合衬底形成至少两个微结构，相邻两个微结构间隔一间隙露出所述基板层形成生长区；
沿所述图形化层方向，在所述基板层上表面生长GaN粗化层；
沿所述图形化层表面生长SiN覆膜层；
沿所述图形化层方向，在所述GaN粗化层上方生长GaN覆盖层。
作为本发明的进一步改进，所述SiN覆膜层表面为多孔状结构，形成所述SiN覆膜层的反应物气体为SiH4和NH3，气氛为N2/H2，生长温度为500℃～1000℃，厚度为5nm～10nm。
作为本发明的进一步改进，所述步骤“沿所述图形化层表面生长SiN覆膜层”还包括，在GaN粗化层表面生长SiN覆膜层。
作为本发明的进一步改进，GaN粗化层生长厚度为1μm～2μm。
作为本发明的进一步改进，所述微结构包含衬底层和异质层，所述异质层设置于所述基板层上方，其中，所述衬底层形成厚度为0.1μm～0.5μm，所述异质层形成厚度为1μm～2μm。
与现有技术相比，本发明通过优化GaN粗化层结构设计，以及在GaN覆盖层和异质层之间生长一层SiN覆膜层，能够有效解决GaN材料在异质层材料表面生长吸附性较差的难题，提升生长效率，改善复合衬底导致长晶质量差的现象。
附图说明
图1是行业内现有复合衬底LED外延结构示意图。
图2是本发明一实施方式中的复合衬底LED外延结构示意图。
图3是本发明一实施方式中的SiN覆膜层表面结构图。
图4是本发明另一实施方式中的复合衬底LED外延结构示意图。
图5是本发明一实施方式中的复合衬底LED外延结构制备方法流程图。
图6(a)是本发明一实施方式中的复合衬底LED外延结构制备方法的结构流程图。
图6(b)是本发明另一实施方式中的复合衬底LED外延结构制备方法的结构流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图2所示，为本发明一实施方式提供的一种复合衬底LED外延结构，其包括所述复合衬底，所述复合衬底包括基板1和图形化层2；
所述基板1为蓝宝石(Al2O3)基板、或硅基基板、或碳化硅基板或上述基板的复合基板，或其他常见LED基板材料，优选的，在本发明实施例中，所述基板1材料为Al2O3材料；
所述图形化层2设置于所述基板1上方，其至少包含两个微结构21，相邻两个微结构21之间间隔一间隙露出所述基板层1形成生长区11；
所述微结构21为复合微结构，包含衬底层211和异质层213，所述异质层213设置于所述衬底层211之上，在本发明具体实施方式中，所述衬底层211材料与所述基板层1为一体结构，所述异质层213和衬底层211构成复合微结构凸起；
所述异质层213材料可选为氧化物、氮化物、碳化物和单质中的至少一种，既可以是氧化物、氮化物、碳化物和单质的单种材料，也可以是包含多种材料的组合，优选的，在本发明实施例中所述异质层材料为二氧化硅(SiO2)。
考虑到复合微结构21的形状直接影响LED外延层的生长质量，需要合理设置复合微结构的形状，以减少外延生长时的位错密度，减少缺陷的产生，保证外延质量。所以，可设置复合微结构21为多边形锥体、圆锥体、椭圆锥体、圆柱、圆台或球冠，或者复合微结构21为类多边形锥体、类圆锥体、类椭圆锥体。参见图2，可选的，在本发明实施例中控制复合微结构21为圆锥状微结构，在微结构21的顶端结构位置可以释放应力，保证外延生长。
所述图形化复合微结构21组成结构的大小尺寸也会影响外延层的质量，具体的，在本实施例中，所述衬底层211高度a设置为0.1μm～0.5μm，异质层213高度b设置为1μm～2μm。当然，本领域技术人员可以通过调控所述复合微结构21的大小尺寸和两复合微结构21之间的间距等来获得质量较优的图形化复合衬底，此处不过多赘述。
进一步的，在所述生长区11位置设置有GaN粗化层3，所述GaN粗化层3沿所述图形化层2方向覆盖所述基板层1上表面。在LED垒晶阶段，所述GaN粗化层3采用三维生长模式，将GaN粗化层3材料呈三维立体状生长，整个层面凹凸不平整，相对于平整度而言，这样的生长模式就形成了粗化层，目的是用于填平所述复合衬底表面。
在本发明具体实施方式中，将所述GaN粗化层3高度c设置为0.5μm～1μm，GaN粗化层3生长厚度太小会导致粗化效果不明显，太大又会因为GaN材料在SiO2材料表面吸附性较差而导致后续GaN材料在SiO2异质层213表面生长质量差的问题，所以，在本实施例中，需设置所述GaN粗化层高度c小于所述图形化层2的高度，即小于所述衬底层211的高度a和所述异质层213的高度b总和。
进一步的，沿所述图形化层2方向，在所述GaN粗化层3上方设置有GaN覆盖层4，所述GaN覆盖层4和GaN粗化层3材料相同，生长方式不同，在LED垒晶阶段，所述GaN覆盖层4采用二维生长模式，使外延结构表面整体趋于平整，所述GaN覆盖层4高度d设置为1μm～2μm。
为提高LED外延垒晶过程中GaN材料在SiO2材料表面吸附性较差的问题，本发明具体实施例中，在所述GaN覆盖层4和所述图形化层3之间还设置有SiN覆膜层5。
具体的，所述SiN覆膜层5设置于所述异质层213的斜面上，形成厚度为5nm～10nm，提高所述GaN覆盖层4在异质层213(SiO2)斜面上的生长效率。
且更进一步的，SiN覆膜层5表面设置为多孔状结构，参见图3，优选设置为蜂窝状结构。由于SiN覆膜层5表面具有的多孔状结构，能够有效降低异质层213中有源区的位错密度，从而减少有源区的非辐射复合中心，提高所述LED外延结构的内量子效率，并且多孔状结构还能够减小光的全反射损失，提高LED外延结构的出光效率。
在后续LED外延垒晶阶段，由于Al2O3材料和GaN材料的晶格失配较大，所以在生长GaN材料之前还需要生长一层薄薄的缓冲层，所述缓冲层材料优选为GaN材料、或AlN材料、或两者的复合材料。
本发明还提供一种复合衬底LED外延结构的另一实施例，参见图4，与图1中的复合衬底LED外延结构不同的是，所述SiN覆膜层5不仅只设置于所述GaN覆盖层4和所述图形化层2之间，还设置于所述GaN覆盖层4和所述GaN粗化层3之间，SiN覆膜层5的厚度同样设置为5nm～10nm。
图4中描述的LED外延结构相较于图2中的外延结构，在制备SiN覆膜层5的工艺上会更简单，无需额外进行刻蚀工艺。
进一步的，本发明一实施方式提供一种复合衬底LED的整体垒晶结构，在上述外延结构的基础上，所述GaN覆盖层4上方还依次设置有N型GaN层、低掺杂N型GaN层、阻挡垒层、低温P型GaN层、应力释放垒层、应力释放阱层、GaN隔离层、载流子富集阱层、载流子富集垒层、发光区多量子阱层、发光区多量子垒层、后垒阻挡层、AlN阻挡层、低温P型GaN层、P型AlGaN电子阻挡层、高温P型GaN层、P型接触层。如下表所示，表中具体包含了复合衬底LED的整体结构层材料，以及相应外延层的结构设计循环数、各层的厚度可变范围和掺杂浓度占比。
如图5和6，本发明一实施方式提供一种复合衬底LED外延结构的制备方法，包括步骤：
S1：提供一基板1。
在本实施方式中选择Al2O3基板1，对所述基板1进行超声清洗或等离子清洗，待干燥后放入金属有机物化学气相沉积设备的反应腔室。
S2：在所述基板1上生长图形化层2，形成复合衬底。
在基板1上沉积异质层213，沉积工艺可采用磁控溅射、化学气相沉积工艺等，所述异质层213材料优选为SiO2材料。
S3：在所述图形化层2上制作光刻胶掩膜层，刻蚀所述复合衬底形成至少两个微结构21，相邻两个微结构21间隔一间隙露出所述基板层1形成生长区11。
具体的，通过光阻涂布、光刻板遮罩曝光、有机显影，在所述图形化层2上制作厚度呈周期性分布的所述光刻胶掩膜层；
刻蚀所述复合衬底，形成至少两个微结构21，相邻两个微结构21间隔一间隙露出所述基板层1形成生长区11。
在本实施方式中，在对异质层213和基板1的图形化过程中，需要在刻蚀异质层213后继续对衬底基板1进行刻蚀，所述复合微结构21的下半部实质由衬底基板1提供，也就是图中所示衬底层211，所述衬底层211和异质层213构成复合微结构21凸起。参见图6(a)和图6(b)，可选的，在本发明实施例中控制复合微结构21为圆锥状微结构，在微结构21的顶端结构位置可以释放应力，保证外延生长，其中，所述衬底层211高度a设置为0.1μm～0.5μm，异质层213高度b设置为1μm～2μm。当然，本领域技术人员可以通过调控所述复合微结构21的大小尺寸和两复合微结构21之间的间距等来获得质量较优的图形化复合衬底，此处不过多赘述。
S4：沿所述图形化层2方向，在所述基板层1上表面生长GaN粗化层3。
具体的，由于Al2O3材料和GaN材料的晶格失配较大，所以在生长外延层之前，需要先生长一层薄薄的缓冲层，所述缓冲层材料优选为GaN材料、或AlN材料、或两者的复合材料，以缓解外延层生长的应力。
在本实施方式中，所述GaN粗化层3生长采用三维生长模式，生长压力优选为350～450torr，既完成粗化达到提高出光的效果，又不会引入新的缺陷。三维生长模式在于将GaN材料呈三维立体状生长，整个层面凹凸不平整，相对于平整度而言，这样的生长模式就形成了粗化层，目的是用于填平所述复合衬底表面。
由于GaN粗化层3生长厚度太小会导致粗化效果不明显，太大又会因为GaN材料在SiO2材料表面吸附性较差而导致后续GaN材料在SiO2异质层213表面生长质量差的问题，所以，在本实施例中，需设置所述GaN粗化层高度c小于所述图形化层2的高度，即小于所述衬底层211的高度a和所述异质层213的高度b总和，具体的，GaN粗化层3生长厚度c控制为0.5μm～1μm。
S5：沿所述图形化层2表面生长SiN覆膜层4。
如图6(a)为本发明的一种实施方式，其在GaN粗化层3表面及图形化层2斜面上均生长有SiN覆膜层4，以提高后续外延垒晶阶段GaN材料在异质层213(SiO2)斜面上的生长效率。
其中，所述SiN覆膜层4的硅源为SiH4，氮源为NH3，气氛为N2/H2，生长温度控制在500℃～1000℃，生长厚度为5nm～10nm。
且更进一步的，SiN覆膜层5表面设置为多孔状结构，优选设置为蜂窝状结构。由于SiN覆膜层5表面具有的多孔状结构，能够有效降低异质层213中有源区的位错密度，从而减少有源区的非辐射复合中心，提高所述LED外延结构的内量子效率，并且多孔状结构还能够减小光的全反射损失，提高LED外延结构的出光效率。
本发明还提供另一种实施方式，如图6(b)，在上述图6(a)中实施方式的基础上，可通过掩膜刻蚀工艺将GaN粗化层3表面生长的SiN材料刻蚀掉。
S6：沿所述图形化层2方向，在所述GaN粗化层3上方生长GaN覆膜层，如图6(a)和图6(b)。
所述GaN覆盖层4和GaN粗化层3材料相同，生长方式不同，在LED垒晶阶段，所述GaN覆盖层4采用二维生长模式，使外延结构表面整体趋于平整，所述GaN覆盖层4生长高度d控制为1μm～2μm。
进一步的，本发明一实施方式提供一种复合衬底LED的整体垒晶结构，在上述外延结构的基础上，所述GaN覆盖层4上方还依次设置有N型GaN层、低掺杂N型GaN层、阻挡垒层、低温P型GaN层、应力释放垒层、应力释放阱层、GaN隔离层、载流子富集阱层、载流子富集垒层、发光区多量子阱层、发光区多量子垒层、后垒阻挡层、AlN阻挡层、低温P型GaN层、P型AlGaN电子阻挡层、高温P型GaN层、P型接触层。如上文列表所示，表中具体包含了复合衬底LED的整体结构层材料，以及相应外延层的结构设计循环数、各层的厚度可变范围和掺杂浓度占比。
综上所述，本发明通过优化GaN粗化层结构设计，以及在GaN覆盖层和异质层之间生长一层SiN覆膜层，能够有效解决GaN材料在异质层材料表面生长吸附性较差的难题，提升生长效率，改善复合衬底导致长晶质量差的现象。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种复合衬底LED外延结构，其特征在于：
所述复合衬底LED外延结构包括复合衬底、GaN粗化层、SiN层和GaN覆盖层，所述复合衬底包括基板和图形化层，所述图形化层设置于所述基板上方；
所述图形化层至少包含两个微结构，相邻两个微结构间隔一间隙露出所述基板层形成生长区；
所述GaN粗化层设置于所述生长区，沿所述图形化层方向覆盖所述基板层上表面；
所述GaN覆盖层沿所述图形化层方向设置于所述GaN粗化层上方；
所述SiN覆膜层设置于所述GaN覆盖层和所述图形化层之间。
2.根据权利要求1所述的复合衬底LED外延结构，其特征在于，所述SiN覆膜层表面为多孔状结构，厚度为5nm～10nm。
3.根据权利要求1所述的复合衬底LED外延结构，其特征在于，所述GaN覆盖层和所述GaN粗化层之间还设有SiN覆膜层。
4.根据权利要求1所述的复合衬底LED外延结构，其特征在于，所述GaN粗化层厚度为1μm～2μm。
5.根据权利要求1所述的复合衬底LED外延结构，其特征在于，所述微结构包含衬底层和异质层，所述异质层设置于所述基板层上方，其中，所述衬底层厚度为0.1μm～0.5μm，所述异质层厚度为1μm～2μm。
6.一种复合衬底LED外延结构的制备方法，其特征在于，包括如下步骤：
提供一基板；
在所述基板上生长图形化层，形成复合衬底；
在所述图形化层上制作光刻胶掩膜层，刻蚀所述复合衬底形成至少两个微结构，相邻两个微结构间隔一间隙露出所述基板层形成生长区；
沿所述图形化层方向，在所述基板层上表面生长GaN粗化层；
沿所述图形化层表面生长SiN覆膜层；
沿所述图形化层方向，在所述GaN粗化层上方生长GaN覆盖层。
7.根据权利要求6所述的复合衬底LED外延结构的制备方法，其特征在于，所述SiN覆膜层表面为多孔状结构，形成所述SiN覆膜层的反应物气体为SiH4和NH3，气氛为N2/H2，生长温度为500℃～1000℃，厚度为5nm～10nm。
8.根据权利要求6所述的复合衬底LED外延结构的制备方法，其特征在于，所述步骤“沿所述图形化层表面生长SiN覆膜层”还包括，在GaN粗化层表面生长SiN覆膜层。
9.根据权利要求6所述的复合衬底LED外延结构的制备方法，其特征在于，GaN粗化层生长厚度为1μm～2μm。
10.根据权利要求6所述的复合衬底LED外延结构的制备方法，其特征在于，所述微结构包含衬底层和异质层，所述异质层设置于所述基板层上方，其中，所述衬底层形成厚度为0.1μm～0.5μm，所述异质层形成厚度为1μm～2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111394912.8A CN114122210B (zh) | 2021-11-23 | 2021-11-23 | 复合衬底led外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111394912.8A CN114122210B (zh) | 2021-11-23 | 2021-11-23 | 复合衬底led外延结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114122210A true CN114122210A (zh) | 2022-03-01 |
| CN114122210B CN114122210B (zh) | 2023-04-18 |
Family
ID=80439930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111394912.8A Active CN114122210B (zh) | 2021-11-23 | 2021-11-23 | 复合衬底led外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114122210B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284415A (zh) * | 2022-03-08 | 2022-04-05 | 江西兆驰半导体有限公司 | 一种倒装led外延结构及其制备方法 |
| CN115799415A (zh) * | 2023-02-10 | 2023-03-14 | 江西兆驰半导体有限公司 | Led外延片及其制备方法、led |
| CN116344698A (zh) * | 2023-05-22 | 2023-06-27 | 江西兆驰半导体有限公司 | 图形化衬底GaN基LED外延片及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178178A (zh) * | 2013-04-08 | 2013-06-26 | 合肥彩虹蓝光科技有限公司 | 一种提高氮化镓基发光二极管电子迁移率的结构及其生产方法 |
| CN109872945A (zh) * | 2019-03-06 | 2019-06-11 | 上海芯元基半导体科技有限公司 | 一种复合衬底、半导体器件及其制造方法 |
| CN110867483A (zh) * | 2018-08-28 | 2020-03-06 | 江西兆驰半导体有限公司 | 一种Si衬底上GaN基功率半导体器件的外延层结构及其制备方法 |
| CN112366263A (zh) * | 2020-07-21 | 2021-02-12 | 安徽三安光电有限公司 | 发光二极管及其制备方法 |
-
2021
- 2021-11-23 CN CN202111394912.8A patent/CN114122210B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178178A (zh) * | 2013-04-08 | 2013-06-26 | 合肥彩虹蓝光科技有限公司 | 一种提高氮化镓基发光二极管电子迁移率的结构及其生产方法 |
| CN110867483A (zh) * | 2018-08-28 | 2020-03-06 | 江西兆驰半导体有限公司 | 一种Si衬底上GaN基功率半导体器件的外延层结构及其制备方法 |
| CN109872945A (zh) * | 2019-03-06 | 2019-06-11 | 上海芯元基半导体科技有限公司 | 一种复合衬底、半导体器件及其制造方法 |
| CN112366263A (zh) * | 2020-07-21 | 2021-02-12 | 安徽三安光电有限公司 | 发光二极管及其制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284415A (zh) * | 2022-03-08 | 2022-04-05 | 江西兆驰半导体有限公司 | 一种倒装led外延结构及其制备方法 |
| CN115799415A (zh) * | 2023-02-10 | 2023-03-14 | 江西兆驰半导体有限公司 | Led外延片及其制备方法、led |
| CN115799415B (zh) * | 2023-02-10 | 2023-04-28 | 江西兆驰半导体有限公司 | Led外延片及其制备方法、led |
| CN116344698A (zh) * | 2023-05-22 | 2023-06-27 | 江西兆驰半导体有限公司 | 图形化衬底GaN基LED外延片及其制备方法 |
| CN116344698B (zh) * | 2023-05-22 | 2023-08-29 | 江西兆驰半导体有限公司 | 图形化衬底GaN基LED外延片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114122210B (zh) | 2023-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114122210B (zh) | 复合衬底led外延结构及其制备方法 | |
| US20100019263A1 (en) | Rough structure of optoelectronic device and fabrication thereof | |
| EP2389693B1 (en) | Light emitting diode device and method for manufacturing the same | |
| JP5323934B2 (ja) | 半導体素子、発光素子及びその製造方法 | |
| CN109360871B (zh) | 一种图形化衬底、发光二极管外延片及其制备方法 | |
| CN112397621B (zh) | 紫外发光二极管的外延片及其制备方法 | |
| CN110444640A (zh) | 一种多波长GaN基核壳纳米棒LED器件结构及其制备方法 | |
| CN215070019U (zh) | 图形化复合衬底及其led芯片 | |
| CN115842077B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| WO2019100064A1 (en) | Semipolar and nonpolar light-emitting devices | |
| CN110416372A (zh) | 一种面向micro-LED应用的无损微纳结构的制备方法 | |
| KR20120126981A (ko) | 무분극 질화물계 발광 소자 및 그 제조방법 | |
| TW202039943A (zh) | 磊晶於異質基板之結構及其製備方法 | |
| CN116344698B (zh) | 图形化衬底GaN基LED外延片及其制备方法 | |
| CN116314507B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN103137796A (zh) | 发光二极管的制备方法 | |
| CN117613156A (zh) | 发光二极管外延片及其制备方法、led | |
| CN112186052A (zh) | 一种深紫外多波长msm窄带光电探测器及其制备方法 | |
| CN115810674A (zh) | 多区域微分负阻特性的氮化镓基共振隧穿二极管及制作方法 | |
| US8053263B2 (en) | Method of manufacturing semiconductor light emitting device | |
| TWI398558B (zh) | 氮化鎵立體磊晶結構及其製作方法 | |
| CN114284415A (zh) | 一种倒装led外延结构及其制备方法 | |
| CN211605177U (zh) | 一种图形化复合衬底及led外延片 | |
| WO2022077254A1 (zh) | 微型led结构的制作方法 | |
| WO2017124879A1 (zh) | 一种半极性led结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |