CN115799415B - Led外延片及其制备方法、led - Google Patents
Led外延片及其制备方法、led Download PDFInfo
- Publication number
- CN115799415B CN115799415B CN202310094921.8A CN202310094921A CN115799415B CN 115799415 B CN115799415 B CN 115799415B CN 202310094921 A CN202310094921 A CN 202310094921A CN 115799415 B CN115799415 B CN 115799415B
- Authority
- CN
- China
- Prior art keywords
- layer
- sigan
- type semiconductor
- epitaxial wafer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种LED外延片及其制备方法、LED，涉及半导体光电器件领域。提升电压分布均匀性的LED外延片包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层，所述N型半导体层包括依次层叠的SiN晶种层、SiGaN粗化层和SiGaN填平层；其中，所述SiGaN粗化层中Si的掺杂浓度大于所述SiGaN填平层中Si的掺杂浓度。实施本发明，可提升LED的电压分布均匀性，提高抗静电能力和表面平整度。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种LED外延片及其制备方法、LED。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引越来越多的人关注。在发光二极管中，N型半导体层提供电子，是外延生长非常重要的结构。但是，现有N型半导体层还存在以下问题：（1）由于N型半导体层的掺杂浓度高，且呈二维块状生长，应力释放作用较差，故其生长过程中应力和翘曲都很大，从而外延片边缘N型掺杂困难，导致越靠近外延片边缘，N型掺杂越少，所以外延片边缘电压明显升高，片内电压分布均匀性较差；（2）外延片边缘的晶格质量和表面平整度相对较差，导致外延表面平整度和抗静电能力受到影响。
发明内容
本发明所要解决的技术问题在于，提供一种LED外延片及其制备方法，其可提升LED的电压分布均匀性，提高抗静电能力和表面平整度。
本发明还要解决的技术问题在于，提供一种LED，其电压分布均匀性高。
为了解决上述问题，本发明公开了一种LED外延片，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层，所述N型半导体层包括依次层叠的SiN晶种层、SiGaN粗化层和SiGaN填平层；
其中，所述SiGaN粗化层中Si的掺杂浓度大于所述SiGaN填平层中Si的掺杂浓度。
作为上述技术方案的改进，所述SiGaN粗化层中Si的掺杂浓度为1×1018cm-3-1×1020cm-3，所述SiGaN填平层中Si的掺杂浓度为1×1016cm-3-1×1017cm-3。
作为上述技术方案的改进，所述SiN晶种层的厚度为10nm-20nm，所述SiGaN粗化层的厚度为0.5μm-1.5μm，所述SiGaN填平层的厚度为0.5μm-1μm。
作为上述技术方案的改进，所述N型半导体层还包括AlN层，所述AlN层设于所述SiGaN填平层和所述多量子阱层之间，所述AlN层的厚度为0.5μm-1μm。
作为上述技术方案的改进，所述SiGaN粗化层在NH3气氛下进行退火。
相应的，本发明还公开了一种LED外延片的制备方法，用于制备上述的LED外延片，其包括：
提供衬底，在所述衬底上依次生长形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层；所述N型半导体层包括依次层叠的SiN晶种层、SiGaN粗化层和SiGaN填平层；
其中，所述SiGaN粗化层中Si的掺杂浓度大于所述SiGaN填平层中Si的掺杂浓度。
作为上述技术方案的改进，所述SiN晶种层的生长温度为700℃-800℃，生长压力为150torr-300torr，石墨盘基座的转速为500rpm-700rpm；
所述SiGaN粗化层的生长温度为1030℃-1080℃，生长压力为300torr-500torr，石墨盘基座的转速为800rpm-1000rpm；
所述SiGaN填平层的生长温度为1100℃-1150℃，生长压力为100torr-300torr，石墨盘基座的转速为800rpm-1200rpm。
作为上述技术方案的改进，所述N型半导体层还包括AlN层，所述AlN层设于所述SiGaN填平层和所述多量子阱层之间，所述AlN层的生长温度为1050-1100℃，生长压力为100torr-300torr，石墨盘基座的转速为800rpm-1200rpm。
作为上述技术方案的改进，所述SiGaN粗化层在NH3气氛下进行退火，退火温度为1100℃-1150℃，退火压力为100torr-300torr，退火时间为1min-5min。
相应的，本发明还公开了一种LED，其包括上述的LED外延片。
实施本发明，具有如下有益效果：
1. 本发明的LED外延片中，N型半导体层包括依次层叠的SiN晶种层、SiGaN粗化层和SiGaN填平层；其中，SiGaN粗化层中Si的掺杂浓度大于SiGaN填平层中Si的掺杂浓度。首先，本发明使用SiN层作为晶种层，其与高N型掺杂的SiGaN粗化层之间的晶格失配小，形成的缺陷少，可释放N型半导体层应力，缓解翘曲；并且，SiN晶种层吸收SiGaN不断长大，形成三维SiGaN粗化层，与传统的二维块状重N型掺杂的N型半导体层相比，SiGaN粗化层可以从三个维度释放应力，进一步缓解外延片翘曲，从而使得Si掺杂更加均匀，避免外延片由于翘曲过大而导致的边缘Si掺杂困难的问题，降低外延片边缘电压，提升电压分布均匀性；此外，在SiGaN粗化层上生长低N型掺杂的SiGaN填平层，一方面，SiGaN填平层与SiGaN粗化层的材料相似，可缓解晶格失配，提高外延片平整度，提高抗静电能力；另一方面，采用高低掺杂的组合，有利于电流的扩展，而且低N型掺杂的SiGaN填平层与三维SiGaN粗化层的接触面积更大，进一步增加了电流扩展的效果，使得发光区电子和空穴更加匹配，提高发光效率。
2. 本发明的LED外延片中，N型半导体层还包括AlN层，AlN层设于SiGaN填平层和多量子阱层之间。首先，由于Al原子较小，因此AlN层可有效地扭曲和阻断SiGaN填平层三维合并时产生的位错线，提升外延片晶格质量，提高外延片表面平整度，进一步减少传统结构外延片边缘表面雾化和粗糙的问题；其次，AlN的能阶较高，可以作为电子“减速带”，减缓电子的移动速率，增加多量子阱层中电子和空穴的匹配，从而提高发光效率。
3. 本发明的LED外延片中，SiGaN粗化层在NH3气氛下进行退火，对于高N型掺杂的SiGaN粗化层进行退火，一方面可以使得Si组分分布更加均匀，另一方面可以使得SiGaN粗化层表面呈N极性，N极性不稳定，可与SiGaN填平层结合的更加紧密，从而在三维岛合并时产生的缺陷少，提高晶格质量。
附图说明
图1是本发明一实施例中LED外延片的结构示意图；
图2是本发明一实施例中N型半导体层的结构示意图；
图3是本发明另一实施例中N型半导体层的结构示意图；
图4是本发明一实施例中LED外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1和图2，本发明公开了一种LED外延片，包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中，N型半导体层4包括依次层叠的SiN晶种层41、SiGaN粗化层42和SiGaN填平层43，SiGaN粗化层42中Si的掺杂浓度大于SiGaN填平层43中Si的掺杂浓度。首先，本发明SiN晶种层41与高N型掺杂的SiGaN粗化层42之间的晶格失配小，形成的缺陷少，可释放N型半导体层4的应力，缓解翘曲；并且，SiN晶种层41吸收SiGaN不断长大，形成三维SiGaN粗化层42，与传统的二维块状重N型掺杂的N型半导体层相比，SiGaN粗化层42可以从三个维度释放应力，进一步缓解外延片翘曲，从而使得Si掺杂更加均匀，避免外延片由于翘曲过大而导致的边缘Si掺杂困难的问题，降低外延片边缘电压，提升电压分布均匀性；此外，在SiGaN粗化层42上生长低N型掺杂的SiGaN填平层43，一方面，SiGaN填平层43与SiGaN粗化层42的材料相似，可缓解晶格失配，提高外延片平整度，提高抗静电能力，另一方面，采用高低掺杂的组合，有利于电流的扩展，而且低N型掺杂的SiGaN填平层43与三维SiGaN粗化层42的接触面积更大，进一步增加了电流扩展的效果，使得发光区电子和空穴更加匹配，提高发光效率。
具体的，SiGaN粗化层42中Si的掺杂浓度为1×1018cm-3-1×1020cm-3，当其掺杂浓度＞1×1020cm-3时，会导致应力过大，翘曲严重，Si掺杂不均匀；当其掺杂浓度＜1×1018cm-3时，难以提供足够的电子。示例性的，SiGaN粗化层42中Si的掺杂浓度为2×1018cm-3、4×1018cm-3、6×1018cm-3、8×1018cm-3、1×1019cm-3、2×1019cm-3、4×1019cm-3、6×1019cm-3、8×1019cm-3，但不限于此。
SiGaN填平层43中Si的掺杂浓度为1×1016cm-3-1×1017cm-3，当其掺杂浓度＞1×1017cm-3时，会导致Si掺杂不均匀；当其掺杂浓度＜1×1016cm-3时，会降低N型半导体层4整体的Si掺杂浓度，降低发光效率。示例性的，SiGaN填平层43中Si的掺杂浓度为2×1016cm-3、3×1016cm-3、4×1016cm-3、5×1016cm-3、6×1016cm-3、7×1016cm-3、8×1016cm-3、9×1016cm-3，但不限于此。
具体的，SiN晶种层41的厚度为10nm-20nm，当其厚度＞20nm时，容易产生过多的缺陷；当其厚度＜10nm时，无法提供足够的晶种。示例性的，SiN晶种层41的厚度为11nm、12nm、13nm、14nm、15nm、16nm、17nm、18nm、19nm，但不限于此。
SiGaN粗化层42的厚度为0.5μm-1.5μm，当其厚度＞1.5μm时，会带来过多的缺陷，降低发光效率；当其厚度＜0.5μm时，难以提供足够的电子。示例性的，SiGaN粗化层42的厚度为0.6μm、0.7μm、0.8μm、0.9μm、1.0μm、1.1μm、1.2μm、1.3μm、1.4μm，但不限于此。
SiGaN填平层43的厚度为0.5μm-1μm，当其厚度＞1μm时，会增加外延片成本；当其厚度＜0.5μm时，无法实现对SiGaN粗化层42的填平。示例性的，SiGaN填平层43的厚度为0.6μm、0.7μm、0.8μm、0.9μm、1.0μm，但不限于此。
优选的，在本发明的一个实施例中，SiGaN粗化层42在NH3气氛下进行退火。本发明对于高N型掺杂的SiGaN粗化层42进行退火，一方面可以使得Si组分分布更加均匀，另一方面可以使得SiGaN粗化层42表面呈N极性，N极性不稳定，可与SiGaN填平层43结合的更加紧密，从而在三维岛合并时产生的缺陷少，提高晶格质量。
优选的，参考图3，在本发明的一个实施例中，N型半导体层4还包括AlN层44，AlN层44设于SiGaN填平层43和多量子阱层5之间。首先，由于Al原子较小，AlN层44可有效地扭曲和阻断SiGaN填平层43三维合并时产生的位错线，提升外延片晶格质量，提高外延片表面平整度，进一步减少传统结构外延片边缘表面雾化和粗糙的问题；其次，AlN的能阶较高，可以作为电子“减速带”，减缓电子的移动速率，增加多量子阱层5中电子和空穴的匹配，从而提高发光效率。
具体的，AlN层44的厚度为0.5μm-1μm，当其厚度＞1μm时，容易出现裂纹；当其厚度小于0.5μm时，难以有效扭曲和阻断SiGaN填平层43三维合并时产生的位错线。示例性的，AlN层44的厚度为0.6μm、0.7μm、0.8μm、0.9μm，但不限于此。
其中，衬底1可为蓝宝石衬底或硅衬底，但不限于此。
其中，形核层2可为AlN层和/或AlGaN层，但不限于此。形核层2的厚度为20nm-100nm，示例性的为30nm、40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。
其中，本征GaN层3的厚度300nm-800nm，示例性的为350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm，但不限于此。
其中，多量子阱层5为交替堆叠的InβGa1-βN量子阱层和GaγN量子垒层，堆叠周期数3-15个。单个InβGa1-βN量子阱层的厚度为2nm-5nm，β为0.2-0.6。单个GaγN量子垒层的厚度为6nm-15nm，γ为0.4-0.8。
其中，电子阻挡层6为AlaGa1-aN层和InbGa1-bN层交替生长的周期性结构，周期数为3-15；其中，a为0.05-0.2，b为0.1-0.5。电子阻挡层6的厚度为20nm-100nm。
其中，P型半导体层7中的掺杂元素为Mg，但不限于此。P型半导体层7中Mg的掺杂浓度为5×1017cm-3-1×1020cm-3。P型半导体层7的厚度为200nm-300nm。
相应的，参考图4，本发明还公开了一种LED外延片的制备方法，用于制备上述的LED外延片，其包括以下步骤：
S100：提供衬底；
具体的，该衬底为蓝宝石衬底或硅衬底，但不限于此。优选的为蓝宝石衬底。
优选的，在本发明的一个实施例之中，将衬底加载至MOCVD中，在1000℃-1200℃、200torr-600torr、氢气气氛下退火5min-8min，以去除衬底表面的颗粒、氧化物等杂质。
S200：在衬底上生长形核层；
具体的，可采用MOCVD生长AlGaN层作为形核层，或采用PVD生长AlN层作为形核层，但不限于此。优选的，采用MOCVD生长AlGaN层，其生长温度为500℃-700℃，生长压力为200torr-400torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
S300：在形核层上生长本征GaN层；
具体地，在本发明的一个实施例之中，在MOCVD中生长本征GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
S400：在本征GaN层上生长N型半导体层；
具体的，在本发明的一个实施例之中，S400包括：
S410：在本征GaN层上生长SiN晶种层；
具体的，在本发明的一个实施例之中，在MOCVD中生长SiN晶种层，其生长温度为700℃-800℃，生长压力为150torr-300torr，石墨盘基座的转速为500rpm-700rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2和N2作为载气。使用低温、高压、低转速释放底层应力，使得SiN晶种生长分布更加均匀。
S420：在SiN晶种层上生长SiGaN粗化层；
具体的，可通过MOCVD生长-ICP刻蚀的工艺形成SiGaN粗化层，但不限于此。优选的，在本发明的一个实施例之中，在MOCVD中生长SiGaN粗化层，生长温度为1030℃-1080℃，生长压力为300torr-500torr，石墨盘基座的转速为800rpm-1000rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。采用相对偏低的生长温度和高的生长压力，可得到三维粗化层结构，并且低温带来的翘曲和应力较小，Si的分布更加均匀。
S430：SiGaN粗化层在NH3气氛下进行退火；
具体的，在本发明的一个实施例中，采用MOCVD退火，退火温度为1100℃-1150℃，退火压力为100torr-300torr，退火时间为1min-5min。
S440：在退火后的SiGaN粗化层上生长SiGaN填平层；
具体的，在MOCVD中生长SiGaN填平层，其生长条件与本领域常见的SiGaN层的生长条件相同。优选的，在本发明的一个实施例中，SiGaN填平层的生长温度为1100℃-1150℃，生长压力为100torr-300torr，石墨盘基座的转速为800rpm-1200rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。采用高的生长温度、低的生长压力、高的转速，更有利于提高外延片平整度。
S450：在SiGaN填平层上生长AlN层；
具体的，可采用MOCVD生长AlN层或采用PVD生长AlN层，其生长条件与本领域常见的AlN层的生长条件相同。优选的，在本发明的一个实施例中，在MOCVD中生长AlN层，生长温度为1050-1100℃，生长压力为100torr-300torr，石墨盘基座的转速为800rpm-1200rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，以H2和N2作为载气。采用相对偏高的生长温度和低的生长压力，有利于将SiGaN粗化层小岛合并时产生的位错扭曲和湮灭。
S500：在N型半导体层上生长多量子阱层；
具体的，在MOCVD中周期性生长量子阱层和量子垒层，以形成多量子阱层。其中，量子阱层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，量子垒层的生长温度为800℃-900℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
S600：在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
S700：在电子阻挡层上生长P型半导体层；
具体的，在MOCVD中生长P型半导体层，生长温度为800℃-1000℃，生长压力为100torr-300torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种LED外延片，参考图1、图2，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中，衬底1为蓝宝石衬底，形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm。
其中，N型半导体层4包括依次层叠的SiN晶种层41、SiGaN粗化层42和SiGaN填平层43。其中，SiN晶种层41的厚度为15nm；SiGaN粗化层42中Si的掺杂浓度为1×1019cm-3，厚度为1μm；SiGaN填平层43中Si的掺杂浓度为5×1016cm-3，厚度为0.6μm。
其中，多量子阱层5为交替堆叠的InβGa1-βN量子阱层（β=0.4）和GaγN量子垒层（γ=0.5），堆叠周期数为10个，单个InβGa1-βN量子阱层的厚度为3nm，单个GaγN量子垒层的厚度为10nm。
其中，电子阻挡层6为AlaGa1-aN层（a=0.12）和InbGa1-bN层（b=0.3）交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P型半导体层7的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为240nm。
本实施例中用于LED外延片的制备方法，包括以下步骤：
（1）提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。
（2）在衬底上生长形核层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
（3）在形核层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
（4）在本征GaN层上生长N型半导体层；
具体地，每个N型半导体层的制备方法包括：
（Ⅰ）在本征GaN层上生长SiN晶种层；
具体的，在MOCVD中生长SiN晶种层，生长温度为750℃，生长压力为200torr，石墨盘基座的转速为600rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2和N2作为载气。
（Ⅱ）在SiN晶种层上生长SiGaN粗化层；
具体的，在MOCVD中生长SiGaN粗化层，生长温度为1050℃，生长压力为400torr，石墨盘基座的转速为900rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。
（Ⅲ）在SiGaN粗化层上生长SiGaN填平层；
具体的，在MOCVD中生长SiGaN填平层，生长温度为1120℃，生长压力为200torr，石墨盘基座的转速为1000rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。
（5）在N型半导体层上生长多量子阱层；
具体的，在MOCVD中周期性生长量子阱层和量子垒层，得到多量子阱层；
其中，量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源；其中，量子垒层的生长温度为820℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
（6）在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
（7）在电子阻挡层上生长P型半导体层；
具体的，在MOCVD中生长P型半导体层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
实施例2
本实施例提供一种LED外延片，参考图1、图3，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中，衬底1为蓝宝石衬底，形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm。
其中，N型半导体层4包括依次层叠的SiN晶种层41、SiGaN粗化层42、SiGaN填平层43和AlN层44。其中，SiN晶种层41的厚度为15nm；SiGaN粗化层42中Si的掺杂浓度为1×1019cm-3，厚度为1μm；SiGaN填平层43中Si的掺杂浓度为5×1016cm-3，厚度为0.6μm；AlN层44的厚度为0.7μm。
其中，多量子阱层5为交替堆叠的InβGa1-βN量子阱层（β=0.4）和GaγN量子垒层（γ=0.5），堆叠周期数为10个，单个InβGa1-βN量子阱层的厚度为3nm，单个GaγN量子垒层的厚度为10nm。
其中，电子阻挡层6为AlaGa1-aN层（a=0.12）和InbGa1-bN层（b=0.3）交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P型半导体层7的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为240nm。
本实施例中用于LED外延片的制备方法，包括以下步骤：
（1）提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。
（2）在衬底上生长形核层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
（3）在形核层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
（4）在本征GaN层上生长N型半导体层；
具体地，每个N型半导体层的制备方法包括：
（Ⅰ）在本征GaN层上生长SiN晶种层；
具体的，在MOCVD中生长SiN晶种层，生长温度为750℃，生长压力为200torr，石墨盘基座的转速为600rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2和N2作为载气。
（Ⅱ）在SiN晶种层上生长SiGaN粗化层；
具体的，在MOCVD中生长SiGaN粗化层，生长温度为1050℃，生长压力为400torr，石墨盘基座的转速为900rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。
（Ⅲ）在SiGaN粗化层上生长SiGaN填平层；
具体的，在MOCVD中生长SiGaN填平层，生长温度为1120℃，生长压力为200torr，石墨盘基座的转速为1000rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。
（Ⅳ）在SiGaN填平层上生长AlN层；
具体的，在MOCVD中生长AlN层，生长温度为1080℃，生长压力为200torr，石墨盘基座的转速为1000rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，以H2和N2作为载气。
（5）在N型半导体层上生长多量子阱层；
具体的，在MOCVD中周期性生长量子阱层和量子垒层，得到多量子阱层；
其中，量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源；其中，量子垒层的生长温度为820℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
（6）在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
（7）在电子阻挡层上生长P型半导体层；
具体的，在MOCVD中生长P型半导体层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
实施例3
本实施例提供一种LED外延片，参考图1、图3，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中，衬底1为蓝宝石衬底，形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm。
其中，N型半导体层4包括依次层叠的SiN晶种层41、SiGaN粗化层42、SiGaN填平层43和AlN层44。其中，SiN晶种层41的厚度为15nm；SiGaN粗化层42中Si的掺杂浓度为1×1019cm-3，厚度为1μm；SiGaN粗化层42在NH3气氛下进行退火；SiGaN填平层43中Si的掺杂浓度为5×1016cm-3，厚度为0.6μm；AlN层44的厚度为0.7μm。
其中，多量子阱层5为交替堆叠的InβGa1-βN量子阱层（β=0.4）和GaγN量子垒层（γ=0.5），堆叠周期数为10个，单个InβGa1-βN量子阱层的厚度为3nm，单个GaγN量子垒层的厚度为10nm。
其中，电子阻挡层6为AlaGa1-aN层（a=0.12）和InbGa1-bN层（b=0.3）交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P型半导体层7的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为240nm。
本实施例中用于LED外延片的制备方法，包括以下步骤：
（1）提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。
（2）在衬底上生长形核层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
（3）在形核层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
（4）在本征GaN层上生长N型半导体层；
具体地，每个N型半导体层的制备方法包括：
（Ⅰ）在本征GaN层上生长SiN晶种层；
具体的，在MOCVD中生长SiN晶种层，生长温度为750℃，生长压力为200torr，石墨盘基座的转速为600rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2和N2作为载气。
（Ⅱ）在SiN晶种层上生长SiGaN粗化层；
具体的，在MOCVD中生长SiGaN粗化层，生长温度为1050℃，生长压力为400torr，石墨盘基座的转速为900rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。
（Ⅲ）SiGaN粗化层在NH3气氛下进行退火；
具体的，采用MOCVD退火，退火温度为1120℃，退火压力为200torr，退火时间为3min。
（Ⅳ）SiGaN粗化层退火后生长SiGaN填平层；
具体的，在MOCVD中生长SiGaN填平层，生长温度为1120℃，生长压力为200torr，石墨盘基座的转速为1000rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，通入TMGa作为Ga源，以H2和N2作为载气。
（Ⅴ）在SiGaN填平层上生长AlN层；
具体的，在MOCVD中生长AlN层，生长温度为1080℃，生长压力为200torr，石墨盘基座的转速为1000rpm。生长时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，以H2和N2作为载气。
（5）在N型半导体层上生长多量子阱层；
具体的，在MOCVD中周期性生长量子阱层和量子垒层，得到多量子阱层；
其中，量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源；其中，量子垒层的生长温度为820℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
（6）在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
（7）在电子阻挡层上生长P型半导体层；
具体的，在MOCVD中生长P型半导体层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
对比例1
本对比例提供一种LED外延片，其与实施例1的区别在于，N型半导体层4为SiGaN层，其中，Si的掺杂浓度为1×1019cm-3，厚度为15nm，生长温度为1050℃，生长压力为400torr，石墨盘基座的转速为900rpm。
对比例2
本对比例提供一种LED外延片，其与实施例1的区别在于，N型半导体层4中不包括SiGaN填平层43，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
对比例3
本对比例提供一种LED外延片，其与实施例1的区别在于，N型半导体层4中不包括SiN晶种层41，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
对比例4
本对比例提供一种LED外延片，其与实施例1的区别在于，SiGaN粗化层42中Si的掺杂浓度为5×1016cm-3；SiGaN填平层43中Si的掺杂浓度为1×1019cm-3，其余均与实施例1相同。
将实施例1-3，对比例1-4所得的LED外延片进行测试，具体测试方法如下：
（1）工作电压：使用Keithley2450型数字源表进行工作电压测试，每个实施例、对比例均测试10个，取测试值的相对标准偏差，作为工作电压均匀性；
（2）取各实施例、对比例所制备得到的20个外延片，分别测定其工作电压，并计算其相对标准偏差，即为工作电压均匀性。
（3）亮度：将外延片制备成10mil×24mil的垂直结构的芯片，测试其发光亮度；
（4）抗静电能力测试：在HBM（人体放电模型）模型下运用静电仪对基芯片的抗静电性能进行测试，测试芯片能承受反向6000V静电的通过比例。
（5）粗糙度：使用原子力显微镜（AFM，型号NanoScope MultiMode）进行表面粗糙度测试。
具体结果如下：
由表中可以看出，一者，当将传统的N型半导体层（对比例1）变更为本发明中的N型半导体层结构时，工作电压由3.24V降低至3.19V，工作电压均匀性由0.05提升至0.08，表明本发明中的N型半导体层可有效降低工作电压，提高工作电压均匀性；当传统的N型半导体层（对比例1）变更为本发明中的N型半导体层结构时，亮度由192.8mw提升至194.3mw，抗静电能力由95.2%提高至97.2%，表面粗糙度由0.24nm降低至0.2nm，表明本发明中的N型半导体层可提高发光效率、提高抗静电能力、降低表面粗糙度。
此外，通过实施例1与对比例2-4的对比可以看出，当变更本发明中的N型半导体层结构时，难以有效起到提升电压分布均匀性、降低工作电压、提高亮度、提高抗静电能力、降低表面粗糙度的效果。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种LED外延片，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层，其特征在于，所述N型半导体层包括依次层叠的SiN晶种层、三维SiGaN粗化层和SiGaN填平层；
所述三维SiGaN粗化层中Si的掺杂浓度为1×1018cm-3-1×1020cm-3，其厚度为0.5μm-1.5μm；
所述SiGaN填平层中Si的掺杂浓度为1×1016cm-3-1×1017cm-3，其厚度为0.5μm-1μm。
2.如权利要求1所述的LED外延片，其特征在于，所述三维SiGaN粗化层中Si的掺杂浓度为1×1019cm-3，所述SiGaN填平层中Si的掺杂浓度为5×1016cm-3。
3.如权利要求1所述的LED外延片，其特征在于，所述SiN晶种层的厚度为10nm-20nm，所述三维SiGaN粗化层的厚度为1μm，所述SiGaN填平层的厚度为0.7μm。
4.如权利要求1所述的LED外延片，其特征在于，所述N型半导体层还包括AlN层，所述AlN层设于所述SiGaN填平层和所述多量子阱层之间，所述AlN层的厚度为0.5μm-1μm。
5.如权利要求1所述的LED外延片，其特征在于，所述三维SiGaN粗化层在NH3气氛下进行退火。
6.一种LED外延片的制备方法，用于制备如权利要求1-5任一项所述的LED外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长形核层、本征GaN层、N型半导体层、多量子阱层、电子阻挡层和P型半导体层；所述N型半导体层包括依次层叠的SiN晶种层、三维SiGaN粗化层和SiGaN填平层，
所述三维SiGaN粗化层中Si的掺杂浓度为1×1018cm-3-1×1020cm-3，其厚度为0.5μm-1.5μm；
所述SiGaN填平层中Si的掺杂浓度为1×1016cm-3-1×1017cm-3，其厚度为0.5μm-1μm。
7.如权利要求6所述的制备方法，其特征在于，所述SiN晶种层的生长温度为700℃-800℃，生长压力为150torr-300torr，石墨盘基座的转速为500rpm-700rpm；
所述三维SiGaN粗化层的生长温度为1030℃-1080℃，生长压力为300torr-500torr，石墨盘基座的转速为800rpm-1000rpm；
所述SiGaN填平层的生长温度为1100℃-1150℃，生长压力为100torr-300torr，石墨盘基座的转速为800rpm-1200rpm。
8.如权利要求6所述的制备方法，其特征在于，所述N型半导体层还包括AlN层，所述AlN层设于所述SiGaN填平层和所述多量子阱层之间，所述AlN层的生长温度为1050℃-1100℃，生长压力为100torr-300torr，石墨盘基座的转速为800rpm-1200rpm。
9.如权利要求6所述的制备方法，其特征在于，所述三维SiGaN粗化层在NH3气氛下进行退火，退火温度为1100℃-1150℃，退火压力为100torr-300torr，退火时间为1min-5min。
10.一种LED，其特征在于，包括如权利要求1-5任一项所述的一种LED外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310094921.8A CN115799415B (zh) | 2023-02-10 | 2023-02-10 | Led外延片及其制备方法、led |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310094921.8A CN115799415B (zh) | 2023-02-10 | 2023-02-10 | Led外延片及其制备方法、led |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115799415A CN115799415A (zh) | 2023-03-14 |
| CN115799415B true CN115799415B (zh) | 2023-04-28 |
Family
ID=85430789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310094921.8A Active CN115799415B (zh) | 2023-02-10 | 2023-02-10 | Led外延片及其制备方法、led |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115799415B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116154069A (zh) * | 2023-04-24 | 2023-05-23 | 江西兆驰半导体有限公司 | 用于Micro-LED的外延片及其制备方法、Micro-LED |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065465A (ja) * | 2014-12-04 | 2015-04-09 | ▲さん▼圓光電股▲ふん▼有限公司 | 発光ダイオード装置の製造方法 |
| CN114122210A (zh) * | 2021-11-23 | 2022-03-01 | 聚灿光电科技（宿迁）有限公司 | 复合衬底led外延结构及其制备方法 |
| WO2022116945A1 (zh) * | 2020-12-03 | 2022-06-09 | 至芯半导体(杭州)有限公司 | 一种具有低电阻率p型层的深紫外led外延制造方法 |
| CN115295697A (zh) * | 2022-10-09 | 2022-11-04 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101134720B1 (ko) * | 2009-02-16 | 2012-04-13 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| TWI552382B (zh) * | 2014-01-24 | 2016-10-01 | 隆達電子股份有限公司 | 發光二極體裝置及其製造方法 |
-
2023
- 2023-02-10 CN CN202310094921.8A patent/CN115799415B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065465A (ja) * | 2014-12-04 | 2015-04-09 | ▲さん▼圓光電股▲ふん▼有限公司 | 発光ダイオード装置の製造方法 |
| WO2022116945A1 (zh) * | 2020-12-03 | 2022-06-09 | 至芯半导体(杭州)有限公司 | 一种具有低电阻率p型层的深紫外led外延制造方法 |
| CN114122210A (zh) * | 2021-11-23 | 2022-03-01 | 聚灿光电科技（宿迁）有限公司 | 复合衬底led外延结构及其制备方法 |
| CN115295697A (zh) * | 2022-10-09 | 2022-11-04 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115799415A (zh) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116053378B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115832138B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115832134B (zh) | 一种发光二极管外延片及其制备方法、发光二极管 | |
| CN115881865B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114695612B (zh) | 一种氮化镓基发光二极管外延结构及其制备方法 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115775853B (zh) | 一种发光二极管外延片及其制备方法、发光二极管 | |
| CN116230825B (zh) | 一种氢杂质调控空穴注入层的led外延片及其制备方法 | |
| CN116169216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117253948B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115799415B (zh) | Led外延片及其制备方法、led | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116759508A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116454186A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116682914B (zh) | 发光二极管外延片及其制备方法、发光二极管外延片 | |
| CN117613156A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116093218A (zh) | GaN基发光二极管外延片及其制备方法、GaN基发光二极管 | |
| CN116314515A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116978997B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117293241B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115101637B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116581219B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116314509A (zh) | 发光二极管外延片及其制备方法、发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |